[go: up one dir, main page]

KR100460063B1 - 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 - Google Patents

센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100460063B1
KR100460063B1 KR10-2002-0024325A KR20020024325A KR100460063B1 KR 100460063 B1 KR100460063 B1 KR 100460063B1 KR 20020024325 A KR20020024325 A KR 20020024325A KR 100460063 B1 KR100460063 B1 KR 100460063B1
Authority
KR
South Korea
Prior art keywords
circuit board
chip
package
lower circuit
ball grid
Prior art date
Application number
KR10-2002-0024325A
Other languages
English (en)
Other versions
KR20030085993A (ko
Inventor
백형길
문기일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0024325A priority Critical patent/KR100460063B1/ko
Priority to US10/331,004 priority patent/US6841863B2/en
Priority to TW091137746A priority patent/TWI234251B/zh
Priority to CNB031001602A priority patent/CN100561737C/zh
Publication of KR20030085993A publication Critical patent/KR20030085993A/ko
Priority to US10/892,417 priority patent/US7115442B2/en
Application granted granted Critical
Publication of KR100460063B1 publication Critical patent/KR100460063B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조 방법에 관한 것으로서, 센터 패드형 반도체 칩을 사용하여 칩 적층 볼 그리드 어레이 패키지를 구현한다. 본 발명에 따르면, 반도체 칩들은 칩 활성면이 서로 마주보도록 상하부 회로기판에 각각 접착되며, 칩 패드들은 금 와이어를 통하여 상하부 회로기판에 각각 전기적으로 연결되고, 상하부 회로기판은 서로 접합되면서 그 사이에 형성된 범프를 통하여 전기적으로 통전되며, 상부 회로기판은 패키지 몰드 안에 포함되고, 하부 회로기판은 그 양쪽 끝 부분이 패키지 몰드의 하부 쪽으로 노출된다. 하부 회로기판은 유연성이 있는 절연 필름으로 이루어지며, 하부 회로기판의 노출된 양쪽 끝 부분에 솔더 볼들이 형성될 수 있다. 또한, 하부 회로기판의 양쪽 끝 부분에는 인쇄회로기판이 접합되어 그 하부면에 솔더 볼들이 형성될 수도 있으며. 하부 회로기판이 리드 프레임으로 이루어질 수도 있다. 본 발명에 따른 패키지는 단일 패키지 내에서 메모리 용량을 두 배 이상으로 증대시킬 수 있는 적층 패키지이며, 미세 볼 그리드 어레이 패키지의 장점과 센터 패드형 반도체 칩의 장점을 모두 살릴 수 있다.

Description

센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조 방법 {STACK BALL GRID ARRARY PACKAGE OF CENTER PAD CHIPS AND MANUFACTURING METHOD THEREFOR}
본 발명은 반도체 패키지에 관한 것으로서, 보다 구체적으로는 두 개 이상의 센터 패드형 반도체 칩을 적층하여 미세 볼 그리드 어레이(fine ball grid array; FBGA) 형태의 적층 패키지를 구현한 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조 방법에 관한 것이다.
반도체 산업에서 집적회로 칩에 대한 패키징(packaging) 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전하고 있다. 아울러, 전자 제품의 고성능화가 진행됨에 따라, 한정된 크기의 기판에 더 많은 수의 반도체 패키지를 실장하기 위한 노력들이 계속되고 있다. 이러한 노력의 일환으로 제안된 것이 소위 적층 패키지(stack package)이다.
적층 패키지는 동일한 크기 및 동일한 기능의 메모리 칩을 적층하여 메모리 용량을 증대시키거나, 서로 다른 크기와 기능을 가지는 여러 유형의 반도체 칩을 하나의 패키지에 조립하여 제품의 성능과 효율성을 최대화하기 위한 것이다. 적층패키지는 적용하고자 하는 제품, 제조 회사 등에 따라 그 종류가 매우 다양하다. 종래기술에 따른 적층 패키지의 한가지 예가 도 1에 도시되어 있다.
도 1에 도시된 적층 패키지(10)는 개별 패키지(11, 12)를 적층한 패키지 적층식으로서, 티에스오피(TSOP; thin small outline package) 유형이다. 도 1의 적층 패키지(10)에 있어서, 각각의 개별 패키지(11, 12)는 하나씩의 반도체 칩(13)을 내장하며 엘오시(LOC; lead-on-chip) 리드 프레임(lead frame)을 사용한다. 리드 프레임의 내부 리드(14)는 반도체 칩(13)의 상부면에 접착 테이프(15)로 접착되고 금 와이어(16)에 의하여 전기적으로 연결된다. 적층된 개별 패키지(11, 12)들은 별도의 연결용 리드(17)를 사용하여 서로 전기적으로 연결된다. 이 때, 연결용 리드(17)는 각 리드 프레임의 외부 리드(18)와 접합되며, 적층 패키지(10)의 외부접속 단자가 된다.
그러나, 이러한 유형의 적층 패키지(10)는 패키지의 실장 면적이 넓고 높이가 높아 소형화, 박형화를 요구하는 정보통신기기 등의 시스템에 적용하기가 곤란하다. 또한, 리드 프레임(14, 17, 18)을 이용하기 때문에 고속 소자 제품에 부적합하며, 실장 지점으로부터 하부 패키지(11)의 반도체 칩(13)까지의 경로보다 상부 패키지(12)의 반도체 칩(14)까지의 경로가 길기 때문에 전기적 특성의 차이를 보인다.
따라서, 반도체 패키지의 표면실장 면적을 최소화하고 또한 전기접속 길이를 최소화하여 전기적 특성을 향상시킬 목적으로 솔더 볼(solder ball)을 외부접속 단자로 사용하는 볼 그리드 어레이(ball grid array; BGA) 패키지가 제안되었다. 기본적으로 볼 그리드 어레이 패키지의 형태를 따르면서 패키지 내부에 반도체 칩을 적층한 소위 '칩 적층 볼 그리드 어레이 패키지'가 도 2에 도시되어 있다.
도 2에 도시된 바와 같이, 칩 적층 볼 그리드 어레이 패키지(20)는 패키지 몰드(27) 내부에 개별 반도체 칩(23, 24)들을 적층한 칩 적층식으로서, 리드 프레임 대신에 인쇄회로기판(21)과 솔더 볼(28)을 이용한다. 배선(22)이 형성된 인쇄회로기판(21) 위에 접착제(25)를 사용하여 하부 반도체 칩(23)이 접착되며, 하부 반도체 칩(23) 위에 상부 반도체 칩(24)이 접착된다. 각 반도체 칩(23, 24)은 금 와이어(26)에 의하여 인쇄회로기판(21)의 배선(22)과 전기적으로 연결되며, 인쇄회로기판(21) 하부면에는 솔더 볼(28)들이 형성되어 배선(22)과 전기적으로 연결되며, 패키지(20)의 외부접속 단자가 된다.
그러나, 이러한 유형의 칩 적층 볼 그리드 어레이 패키지(20)는 소위 '사이드 패드(side pad)형 반도체 칩' 밖에 사용할 수 없다. 디램(DRAM)과 같은 반도체 칩의 활성면(active surface)에는 외부와의 입출력을 담당하는 칩 패드(23a, 24a; chip pad)들이 다수개 형성되는데, 이 칩 패드(23a, 24a)들이 칩 활성면의 가장자리에 형성된 것이 바로 사이드 패드형 반도체 칩(23, 24)이다.
그러나, 최근에는 고속 소자의 구현에 보다 유리하기 때문에 칩 패드들이 칩 활성면의 중앙을 따라 형성된 소위 '센터 패드형 반도체 칩'이 보편화되어 있지만, 도 2에 도시된 종래의 칩 적층 볼 그리드 어레이 패키지(20)는 칩 적층의 곤란함과 금 와이어의 길이가 길어지는 문제 때문에 이러한 센터 패드형 반도체 칩을 사용할 수 없다는 단점을 안고 있다. 또한, 이러한 패키지(20) 유형은 열응력이 패키지의상부쪽으로 집중되어 패키지 뒤틀림(warpage) 현상이 발생할 수 있다.
따라서, 종래기술에서는 한 개의 센터 패드형 반도체 칩만을 이용하여 볼 그리드 어레이 패키지를 구현하고 있는 실정이다. 센터 패드 칩 볼 그리드 어레이 패키지의 예가 도 3에 도시되어 있다.
도 3에 도시된 바와 같이, 센터 패드 칩 볼 그리드 어레이 패키지(30)는 칩 패드(32a)가 형성된 반도체 칩(32)의 활성면을 회로기판(31)에 접착시킨 후 금 와이어(33)를 통하여 반도체 칩(32)과 회로기판(31)을 전기적으로 연결한다. 반도체 칩(32)과 금 와이어(33)는 패키지 몰드(34)에 의하여 보호되고, 회로기판(31)에 외부접속 단자인 솔더 볼(35)이 형성되어 볼 그리드 어레이 패키지의 형태를 만든다.
이상 설명한 바와 같이, 적층 패키지와 볼 그리드 어레이 패키지와 센터 패드형 반도체 칩은 각각 나름대로의 장점들을 가지고 있으나, 그 셋을 동시에 만족하는 패키지를 구현하는 것은 그 구조적 측면이나 제조 원가 및 공정의 안정성 측면에서 매우 곤란한 것으로 인식되어져 왔다.
따라서, 본 발명의 목적은 적층 패키지의 장점과 미세 볼 그리드 어레이 패키지의 장점과 센터 패드형 반도체 칩의 장점을 모두 살릴 수 있는 새로운 유형의 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조 방법을 제공하기 위한 것이다.
도 1은 종래기술에 따른 적층 패키지의 한 예를 나타내는 단면도이다.
도 2는 종래기술에 따른 칩 적층 볼 그리드 어레이 패키지를 나타내는 단면도이다.
도 3은 종래기술에 따른 센터 패드 칩 볼 그리드 어레이 패키지를 나타내는 단면도이다.
도 4는 본 발명의 제1 실시예에 따른 센터 패드 칩 적층 볼 그리드 어레이 패키지를 나타내는 단면도이다.
도 5 내지 도 8은 도 4에 도시된 센터 패드 칩 적층 볼 그리드 어레이 패키지의 제조 방법을 나타내는 공정도로서,
도 5는 상하부 회로기판에 각각 반도체 칩을 접착한 후 와이어로 연결한 상태를 나타내는 단면도,
도 6은 본 실시예의 제조 방법에 사용되는 상하부 회로기판 스트립을 개략적으로 나타내는 평면도,
도 7은 상하부 회로기판을 서로 접착한 상태를 나타내는 단면도,
도 8은 하부 회로기판을 누르면서 몰딩 공정을 진행하는 상태를 개략적으로나타내는 단면도이다.
도 9는 본 발명의 제2 실시예에 따른 센터 패드 칩 적층 볼 그리드 어레이 패키지를 나타내는 단면도이다.
도 10은 본 발명의 제3 실시예에 따른 센터 패드 칩 적층 볼 그리드 어레이 패키지를 나타내는 단면도이다.
이러한 목적을 달성하기 위한 본 발명은 각각 칩 활성면의 중앙을 따라 형성된 칩 패드들을 포함하는 두 개의 센터 패드형 반도체 칩을 적층하여 구현한 미세 볼 그리드 어레이 패키지를 제공한다. 본 발명에 따른 센터 패드 칩 적층 볼 그리드 어레이 패키지에 있어서, 반도체 칩들은 칩 활성면이 서로 마주보도록 상하부 회로기판에 각각 접착되며, 칩 패드들은 금 와이어를 통하여 상하부 회로기판에 각각 전기적으로 연결되고, 상하부 회로기판은 서로 접합되면서 그 사이에 형성된 범프를 통하여 전기적으로 통전되며, 상부 회로기판은 패키지 몰드 안에 포함되고, 하부 회로기판은 그 양쪽 끝 부분이 패키지 몰드의 하부 쪽으로 노출되는 것을 특징으로 한다.
본 발명의 센터 패드 칩 적층 볼 그리드 어레이 패키지에 있어서, 하부 회로기판은 유연성이 있는 절연 필름으로 이루어지며, 하부 회로기판의 노출된 양쪽 끝 부분에 솔더 볼들이 형성될 수 있다. 또한, 하부 회로기판의 양쪽 끝 부분에는 인쇄회로기판이 접합되며, 인쇄회로기판의 하부면에 솔더 볼들이 형성될 수 있다.또한, 본 발명은 각각 칩 활성면의 중앙을 따라 형성된 칩 패드들을 포함하는 두 개의 센터 패드형 반도체 칩을 적층하여 구현한 미세 볼 그리드 어레이 패키지에 있어서, 상기 반도체 칩들은 상기 칩 활성면이 서로 마주보도록 회로기판과 리드 프레임에 각각 접착되며, 상기 칩 패드들은 금 와이어를 통하여 상기 회로기판 및 리드 프레임에 각각 전기적으로 연결되고, 상기 회로기판 및 리드 프레임은 서로 접합되면서 그 사이에 형성된 범프를 통하여 전기적으로 통전되며, 상기 회로기판 및 리드 프레임은 패키지 몰드 안에 포함되고, 상기 리드 프레임은 그 양쪽 끝 부분이 상기 패키지 몰드의 하부 쪽으로 노출되며, 상기 노출된 리드 프레임의 양쪽 끝 부분이 솔더 페이스트에 의해 외부기판과 연결되는 것을 특징으로 한다.또한, 본 발명은 각각 칩 활성면의 중앙을 따라 형성된 칩 패드들을 포함하는 두 개의 센터 패드형 반도체 칩을 적층하여 미세 볼 그리드 어레이 패키지를 제조하는 방법을 제공한다. 본 발명에 따른 제조 방법은, 칩 활성면이 서로 마주보도록 반도체 칩들을 상하부 회로기판에 각각 접착하는 단계와, 금 와이어를 통하여 칩 패드들을 상하부 회로기판에 각각 전기적으로 연결하는 단계와, 범프를 통하여 전기적으로 통전되도록 상하부 회로기판을 서로 접합하는 단계와, 상부 회로기판이 패키지 몰드 안에 포함되고 하부 회로기판이 양쪽 끝 부분에서 패키지 몰드의 하부 쪽으로 노출되도록 패키지 몰드를 형성하는 단계를 포함한다.
또한, 본 발명에 따른 제조 방법은, 각각 홀과 윈도우가 일정한 간격으로 형성되고, 기판 패드, 배선, 접속 패드가 일정한 패턴으로 형성되어, 다수개의 상하부 회로기판들을 형성하며, 하부 회로기판의 홀 내부에 배선이 연장되어 볼 랜드가 형성되고, 접속 패드에 범프가 형성되는 상하부 회로기판 스트립을 제공하는 단계와; 칩 패드들이 윈도우를 통하여 노출되도록 회로기판 스트립의 각 회로기판마다 반도체 칩을 접착하는 단계와; 금 와이어에 의하여 노출된 칩 패드들을 기판 패드들에 전기적으로 연결하는 단계와; 반도체 칩이 서로 마주보도록 상하부 회로기판을 서로 접착시켜 범프에 의하여 상하부 회로기판을 전기적으로 연결하는 단계와; 홀을 통하여 하부 회로기판의 볼 랜드를 눌러 하부 회로기판의 홀 안으로 연장된 배선이 아래쪽으로 휘어지도록 하면서 볼 랜드를 노출시키는 패키지 몰드를 형성하는 단계와; 볼 랜드에 솔더 볼들을 형성하는 단계와; 회로기판 스트립으로부터 각각의 개별 패키지들을 분리하는 단계를 포함한다.
이 경우, 패키지 몰드를 형성하는 단계는, 각각의 회로기판이 몰딩 장치의 캐버티 안에 위치하도록 상하부 회로기판 스트립을 상하부 몰딩 금형으로 구성된 몰딩 장치 안에 제공하는 단계와, 하부 회로기판의 볼 랜드가 하부 몰딩 금형에 닿도록 상부 몰딩 금형에 형성된 가압부가 회로기판 스트립의 홀을 통하여 볼 랜드를 누르는 단계와, 몰딩 장치의 주입구를 통하여 액상 몰딩 수지를 캐버티 안에 주입하고 경화시켜 패키지 몰드를 형성하는 단계로 이루어지는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다. 첨부 도면에서 일부 구성요소들은 도면의 명확한 이해를 돕기 위해 다소 과장되거나 개략적으로 도시되었으며 실제의 크기를 전적으로 반영하는 것은 아니다.
1. 제1 실시예
도 4는 본 발명의 제1 실시예에 따른 센터 패드 칩 적층 볼 그리드 어레이 패키지를 나타내는 단면도이다. 도 4를 참조하면, 두 개의 센터 패드형 반도체 칩(102, 104)을 적층하여 미세 볼 그리드 어레이 패키지(100)를 구현한다.
반도체 칩(102, 104)의 칩 패드(106, 108)들은 칩 활성면의 중앙을 따라 형성되며, 두 반도체 칩(102, 104)은 칩 활성면이 서로 마주보도록 상하부 회로기판(112, 122)에 각각 접착된다. 반도체 칩(102, 104)의 칩 패드(106, 108)들은 금 와이어(130)를 통하여 상하부 회로기판(112, 122)에 각각 전기적으로 연결된다. 서로 접합되는 상하부 회로기판(112, 122)은 그 사이에 형성된 범프(140)를 통하여 전기적으로 통전된다. 상부 회로기판(112)은 반도체 칩(104)과 거의 유사한 크기를 가지며 패키지 몰드(150) 안에 완전히 포함되지만, 하부 회로기판(122)은 그 양쪽 끝 부분이 패키지 몰드(150)의 하부 쪽으로 노출된다. 노출된 하부 회로기판(122)에는 솔더 볼(160)들이 형성되어 패키지(100)의 외부접속 단자로서 작용한다.
본 실시예에 따른 패키지(100)는 다음과 같은 방법에 따라 제조된다. 이하, 설명되어질 제조 방법으로부터 패키지의 구조 또한 보다 명확해질 것이다. 도 5 내지 도 8은 도 4에 도시된 센터 패드 칩 적층 볼 그리드 어레이 패키지의 제조 방법을 나타내는 공정도이다.
먼저, 도 5의 단면도에 도시된 바와 같이, 상하부 회로기판(112, 122)에 각각 반도체 칩(104, 102)을 접착한 후 금 와이어(130)로 연결한다. 도 6의 평면도에 도시된 바와 같이, 상하부 회로기판(112, 122)은 각각 회로기판 스트립(110, 120; strip) 형태로 이루어져 있다.
회로기판 스트립(110, 120)은 릴(reel) 모양의 절연 필름에 홀(111, 121; hole)과 윈도우(113, 123; window)가 일정한 간격으로 형성되고, 기판 패드(114, 124), 배선(115, 125, 128), 접속 패드(116, 126), 볼 랜드(127; ball land)가 일정한 패턴으로 형성되어, 각각 다수개의 회로기판(112, 122)들을 형성한다. 상부 회로기판 스트립(110)과 달리 하부 회로기판 스트립(120)은 배선(128)이 홀(121) 내부까지 연장되어 볼 랜드(127)가 형성된 것이 특징이다. 절연 필름은 유연성이 있는 중합체(polymer) 재질로 이루어지며, 기판 패드(114, 124), 배선(115, 125, 128), 접속 패드(116, 126), 볼 랜드(127)는 구리로 이루어진다.
회로기판 스트립(110, 120)의 각 회로기판(112, 122)마다 반도체 칩(104, 102)들이 접착되고, 각 반도체 칩(104, 102)의 칩 패드(106, 108)들은 회로기판 스트립(110, 120)의 윈도우(113, 123)를 통하여 외부로 노출된다. 노출된 칩 패드(106, 108)들은 금 와이어(130)에 의하여 기판 패드(114, 124)들과 전기적으로 연결된다. 한편, 도 5와 도 6에는 도시되지는 않았지만, 상하부 회로기판(112, 122)의 어느 한쪽 또는 양쪽의 접속 패드(116, 126)에는 상하부 회로기판(112, 122)을 전기적으로 통전시키기 위한 범프(도 7의 140)가 형성된다. 접속 패드(116,126)에는 범프 대신에 솔더가 도금될 수도 있다.
이어서, 도 7의 단면도에 도시된 바와 같이, 반도체 칩(102, 104)이 서로 마주보도록 상하부 회로기판(112, 122)을 서로 접착시킨다. 상하부 회로기판(112, 122)은 열과 압력을 가함으로써 서로 접착되며 범프(140)에 의하여 전기적으로 연결된다. 도 7은 한 개의 상하부 회로기판(112, 122)만을 도시하였지만, 도 6에 도시된 회로기판 스트립(110, 120) 상태로 접착되는 것이 바람직하다.
이어서, 하부 회로기판을 누르면서 몰딩 공정을 진행한다. 도 8에 도시된 바와 같이, 서로 접착된 상하부 회로기판 스트립(110, 120)은 상하부 몰딩 금형(220, 210)으로 구성된 몰딩 장치 안에 놓여지며, 이 때 반도체 칩(102, 104)이 접착된 각각의 회로기판(112, 122)은 몰딩 장치의 캐버티(230; cavity) 안에 위치한다. 또한, 상부 몰딩 금형(220)에 형성된 가압부(222)가 회로기판 스트립(110, 120)의 홀(111, 121)을 통하여 하부 회로기판(122)의 볼 랜드(127)를 누르게 됨으로써, 하부 회로기판(122)의 홀(121) 안으로 연장된 배선(128)이 아래쪽으로 휘어지면서 볼 랜드(127)가 하부 몰딩 금형(210)에 닿게 된다.
이러한 상태에서 주입구(도시되지 않음)를 통하여 액상 몰딩 수지를 캐버티(230) 안에 주입한 후 경화시키면, 도 4에 도시된 바와 같이 패키지 몰드(150)가 형성되며 하부 회로기판(122)의 볼 랜드(127)가 패키지 몰드(150)의 하부 쪽으로 노출된다. 이어서, 외부로 노출된 볼 랜드(127)에 솔더 볼(160)들을 형성하고 회로기판 스트립(110, 120)으로부터 각각의 개별 패키지(100)들을 분리한다.
2. 제2 실시예
도 9는 본 발명의 제2 실시예에 따른 센터 패드 칩 적층 볼 그리드 어레이 패키지(300)를 나타내는 단면도이다. 도 9에 있어서, 전술한 제1 실시예와 동일한 구성요소에는 동일한 참조번호를 사용하였다. 도 9를 참조하면, 공정성을 우수하게 하기 위하여 별도의 인쇄회로기판(170)을 사용하며, 하부 회로기판(122)의 양쪽 끝 부분을 인쇄회로기판(170)에 접합시켜 패키지 몰드(150)를 형성한다. 솔더 볼(160)은 볼 랜드 대신에 인쇄회로기판(170)의 하부면에 형성한다.
3. 제3 실시예
도 10은 본 발명의 제3 실시예에 따른 센터 패드 칩 적층 볼 그리드 어레이 패키지(400)를 나타내는 단면도이다. 도 10에 있어서, 전술한 제1 실시예와 동일한 구성요소에는 동일한 참조번호를 사용하였다. 도 10을 참조하면, 절연 필름으로 이루어지는 하부 회로기판 대신에 리드 프레임(180)을 사용하며, 패키지 몰드(150) 밖으로 노출된 리드 프레임(180)의 양쪽 끝 부분이 솔더 볼 대신에 솔더 페이스트(190; solder paste)를 통하여 직접 외부 기판(500)에 접합된다. 외부 기판(500)은 패키지(100, 300, 400)가 실장되어 사용되는 시스템의 기판이다. 제3 실시예에 사용되는 리드 프레임(180)은 반도체 칩(102)과 연결되는 부분이 업-셋(up-set) 가공되어 있다.
이상 설명한 바에 의하여 알 수 있듯이, 본 발명에 따른 센터 패드 칩 적층 볼 그리드 어레이 패키지는 센터 패드형 반도체 칩을 사용하여 칩 적층 볼 그리드어레이 패키지를 구현할 수 있다.
본 발명에 따른 패키지는 단일 패키지 내에서 메모리 용량을 두 배 이상으로 증대시킬 수 있는 적층 패키지이며, 미세 볼 그리드 어레이 패키지의 장점과 센터 패드형 반도체 칩의 장점을 모두 살릴 수 있다.
또한, 패키지 내부의 반도체 칩이 상하 대칭 구조로 형성되기 때문에 온도 변화에 따른 패키지 뒤틀림 현상을 최소화할 수 있으며, 특히 제1 실시예의 패키지의 경우 패키지 중앙으로부터 최외곽 솔더 볼까지의 거리가 큼에도 불구하고 솔더 볼 위쪽에 반도체 칩이 존재하지 않기 때문에 솔더 접합 신뢰성이 우수한 장점이 있다.
또한, 몰딩 공정을 진행하면서 동시에 하부 회로기판을 구부리기 때문에 솔더 볼 형성 공정을 쉽게 구현할 수 있으며, 상하부 회로기판을 전기적으로 연결시킬 때 회로기판에 형성된 범프를 통하여 열압착 방식으로 접착시키기 때문에 충분한 신뢰성을 확보할 수 있다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (9)

  1. 각각 칩 활성면의 중앙을 따라 형성된 칩 패드들을 포함하는 두 개의 센터 패드형 반도체 칩을 적층하여 구현한 미세 볼 그리드 어레이 패키지에 있어서,
    상기 반도체 칩들은 상기 칩 활성면이 서로 마주보도록 상하부 회로기판에 각각 접착되며, 상기 칩 패드들은 금 와이어를 통하여 상기 상하부 회로기판에 각각 전기적으로 연결되고, 상기 상하부 회로기판은 서로 접합되면서 그 사이에 형성된 범프를 통하여 전기적으로 통전되며, 상기 상부 회로기판은 패키지 몰드 안에 포함되고, 상기 하부 회로기판은 그 양쪽 끝 부분이 상기 패키지 몰드의 하부 쪽으로 노출되는 것을 특징으로 하는 센터 패드 칩 적층 볼 그리드 어레이 패키지.
  2. 제1항에 있어서, 상기 하부 회로기판은 유연성이 있는 절연 필름으로 이루어지는 것을 특징으로 하는 센터 패드 칩 적층 볼 그리드 어레이 패키지.
  3. 제2항에 있어서, 상기 하부 회로기판의 노출된 양쪽 끝 부분에는 솔더 볼들이 형성되는 것을 특징으로 하는 센터 패드 칩 적층 볼 그리드 어레이 패키지.
  4. 제2항에 있어서, 상기 하부 회로기판의 양쪽 끝 부분에는 인쇄회로기판이 접합되는 것을 특징으로 하는 센터 패드 칩 적층 볼 그리드 어레이 패키지.
  5. 제4항에 있어서, 상기 인쇄회로기판의 하부면에는 솔더 볼들이 형성되는 것을 특징으로 하는 센터 패드 칩 적층 볼 그리드 어레이 패키지.
  6. 각각 칩 활성면의 중앙을 따라 형성된 칩 패드들을 포함하는 두 개의 센터 패드형 반도체 칩을 적층하여 구현한 미세 볼 그리드 어레이 패키지에 있어서,
    상기 반도체 칩들은 상기 칩 활성면이 서로 마주보도록 회로기판과 리드 프레임에 각각 접착되며, 상기 칩 패드들은 금 와이어를 통하여 상기 회로기판 및 리드 프레임에 각각 전기적으로 연결되고, 상기 회로기판 및 리드 프레임은 서로 접합되면서 그 사이에 형성된 범프를 통하여 전기적으로 통전되며, 상기 회로기판 및 리드 프레임은 패키지 몰드 안에 포함되고, 상기 리드 프레임은 그 양쪽 끝 부분이 상기 패키지 몰드의 하부 쪽으로 노출되며, 상기 노출된 리드 프레임의 양쪽 끝 부분이 솔더 페이스트에 의해 외부기판과 연결되는 것을 특징으로 하는 센터 패드 칩 적층 볼 그리드 어레이 패키지.
  7. 각각 칩 활성면의 중앙을 따라 형성된 칩 패드들을 포함하는 두 개의 센터 패드형 반도체 칩을 적층하여 미세 볼 그리드 어레이 패키지를 제조하는 방법에 있어서,
    상기 칩 활성면이 서로 마주보도록 상기 반도체 칩들을 상하부 회로기판에 각각 접착하는 단계와, 금 와이어를 통하여 상기 칩 패드들을 상기 상하부 회로기판에 각각 전기적으로 연결하는 단계와, 범프를 통하여 전기적으로 통전되도록 상기 상하부 회로기판을 서로 접합하는 단계와, 상기 상부 회로기판이 패키지 몰드 안에 포함되고 상기 하부 회로기판이 양쪽 끝 부분에서 상기 패키지 몰드의 하부 쪽으로 노출되도록 상기 패키지 몰드를 형성하는 단계로 이루어지는 것을 특징으로 하는 센터 패드 칩 적층 볼 그리드 어레이 패키지의 제조 방법.
  8. 각각 칩 활성면의 중앙을 따라 형성된 칩 패드들을 포함하는 두 개의 센터 패드형 반도체 칩을 적층하여 미세 볼 그리드 어레이 패키지를 제조하는 방법에 있어서,
    각각 홀과 윈도우가 일정한 간격으로 형성되고, 기판 패드, 배선, 접속 패드가 일정한 패턴으로 형성되어, 다수개의 상하부 회로기판들을 형성하며, 상기 하부 회로기판의 상기 홀 내부에 상기 배선이 연장되어 볼 랜드가 형성되고, 상기 접속 패드에 범프가 형성되는 상하부 회로기판 스트립을 제공하는 단계와;
    상기 칩 패드들이 상기 윈도우를 통하여 노출되도록 상기 회로기판 스트립의 상기 각 회로기판마다 상기 반도체 칩을 접착하는 단계와;
    금 와이어에 의하여 상기 노출된 칩 패드들을 상기 기판 패드들에 전기적으로 연결하는 단계와;
    상기 반도체 칩이 서로 마주보도록 상기 상하부 회로기판을 서로 접착시켜 상기 범프에 의하여 상기 상하부 회로기판을 전기적으로 연결하는 단계와;
    상기 홀을 통하여 상기 하부 회로기판의 상기 볼 랜드를 눌러 상기 하부 회로기판의 상기 홀 안으로 연장된 배선이 아래쪽으로 휘어지도록 하면서 상기 볼 랜드를 노출시키는 패키지 몰드를 형성하는 단계와;
    상기 볼 랜드에 솔더 볼들을 형성하는 단계와;
    상기 회로기판 스트립으로부터 각각의 개별 패키지들을 분리하는 단계를 포함하는 센터 패드 칩 적층 볼 그리드 어레이 패키지의 제조 방법.
  9. 제8항에 있어서, 상기 패키지 몰드를 형성하는 단계는, 상기 각각의 회로기판이 몰딩 장치의 캐버티 안에 위치하도록 상기 상하부 회로기판 스트립을 상하부 몰딩 금형으로 구성된 상기 몰딩 장치 안에 제공하는 단계와, 상기 하부 회로기판의 상기 볼 랜드가 상기 하부 몰딩 금형에 닿도록 상기 상부 몰딩 금형에 형성된 가압부가 상기 회로기판 스트립의 상기 홀을 통하여 상기 볼 랜드를 누르는 단계와, 상기 몰딩 장치의 주입구를 통하여 액상 몰딩 수지를 상기 캐버티 안에 주입하고 경화시켜 상기 패키지 몰드를 형성하는 단계로 이루어지는 것을 특징으로 하는 센터 패드 칩 적층 볼 그리드 어레이 패키지의 제조 방법.
KR10-2002-0024325A 2002-05-03 2002-05-03 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 KR100460063B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2002-0024325A KR100460063B1 (ko) 2002-05-03 2002-05-03 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
US10/331,004 US6841863B2 (en) 2002-05-03 2002-12-27 Ball grid array package with stacked center pad chips and method for manufacturing the same
TW091137746A TWI234251B (en) 2002-05-03 2002-12-27 Ball grid array package with stacked center pad chips and method for manufacturing the same
CNB031001602A CN100561737C (zh) 2002-05-03 2003-01-03 中心焊点芯片的叠层球栅极阵列封装件及其制造方法
US10/892,417 US7115442B2 (en) 2002-05-03 2004-07-15 Ball grid array package with stacked center pad chips and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0024325A KR100460063B1 (ko) 2002-05-03 2002-05-03 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20030085993A KR20030085993A (ko) 2003-11-07
KR100460063B1 true KR100460063B1 (ko) 2004-12-04

Family

ID=36592788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0024325A KR100460063B1 (ko) 2002-05-03 2002-05-03 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법

Country Status (4)

Country Link
US (2) US6841863B2 (ko)
KR (1) KR100460063B1 (ko)
CN (1) CN100561737C (ko)
TW (1) TWI234251B (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480909B1 (ko) * 2001-12-29 2005-04-07 주식회사 하이닉스반도체 적층 칩 패키지의 제조 방법
DE10251530B4 (de) * 2002-11-04 2005-03-03 Infineon Technologies Ag Stapelanordnung eines Speichermoduls
SG143931A1 (en) 2003-03-04 2008-07-29 Micron Technology Inc Microelectronic component assemblies employing lead frames having reduced-thickness inner lengths
US7368810B2 (en) * 2003-08-29 2008-05-06 Micron Technology, Inc. Invertible microfeature device packages
KR100673950B1 (ko) * 2004-02-20 2007-01-24 삼성테크윈 주식회사 이미지 센서 모듈과 이를 구비하는 카메라 모듈 패키지
TWI237882B (en) * 2004-05-11 2005-08-11 Via Tech Inc Stacked multi-chip package
TWM260864U (en) * 2004-07-23 2005-04-01 Fen Te Co Ltd Transistor for stable chip mounting
SG145547A1 (en) * 2004-07-23 2008-09-29 Micron Technology Inc Microelectronic component assemblies with recessed wire bonds and methods of making same
US7602618B2 (en) * 2004-08-25 2009-10-13 Micron Technology, Inc. Methods and apparatuses for transferring heat from stacked microfeature devices
US20060176638A1 (en) * 2005-02-10 2006-08-10 Fultec Semiconductors, Inc. Minimized wire bonds in transient blocking unit packaging
US7663232B2 (en) 2006-03-07 2010-02-16 Micron Technology, Inc. Elongated fasteners for securing together electronic components and substrates, semiconductor device assemblies including such fasteners, and accompanying systems
US8106491B2 (en) * 2007-05-16 2012-01-31 Micron Technology, Inc. Methods of forming stacked semiconductor devices with a leadframe and associated assemblies
KR101321947B1 (ko) * 2007-09-20 2013-11-04 삼성전자주식회사 정전기 방전 보호회로를 구비하는 반도체 장치 및 이장치의 테스트 방법
US7923846B2 (en) * 2007-11-16 2011-04-12 Stats Chippac Ltd. Integrated circuit package-in-package system with wire-in-film encapsulant
JP5103245B2 (ja) * 2008-03-31 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置
US7687920B2 (en) * 2008-04-11 2010-03-30 Stats Chippac Ltd. Integrated circuit package-on-package system with central bond wires
US7829988B2 (en) * 2008-09-22 2010-11-09 Fairchild Semiconductor Corporation Stacking quad pre-molded component packages, systems using the same, and methods of making the same
US8222718B2 (en) * 2009-02-05 2012-07-17 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
US20110147910A1 (en) * 2009-12-21 2011-06-23 Micron Technology, Inc. Method for stacking die in thin, small-outline package
CN102468277A (zh) * 2010-11-11 2012-05-23 三星半导体(中国)研究开发有限公司 多芯片层叠封装结构及其制造方法
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8405207B1 (en) 2011-10-03 2013-03-26 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8917532B2 (en) 2011-10-03 2014-12-23 Invensas Corporation Stub minimization with terminal grids offset from center of package
US8659139B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
JP5947904B2 (ja) 2011-10-03 2016-07-06 インヴェンサス・コーポレイション 直交するウインドウを有するマルチダイ・ワイヤボンド・アセンブリのためのスタブ最小化
US8441111B2 (en) 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8659141B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8525327B2 (en) * 2011-10-03 2013-09-03 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8436457B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
KR101894823B1 (ko) 2011-10-03 2018-09-04 인벤사스 코포레이션 평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
KR20160006330A (ko) * 2014-07-08 2016-01-19 삼성전자주식회사 반도체 패키지
US9392691B2 (en) 2014-07-16 2016-07-12 International Business Machines Corporation Multi-stacked electronic device with defect-free solder connection
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
CN106876287A (zh) * 2017-02-21 2017-06-20 深圳市江波龙科技有限公司 一种sip封装方法及一种sip模组
US11735506B2 (en) * 2018-05-15 2023-08-22 Texas Instruments Incorporated Packages with multiple exposed pads
KR102647423B1 (ko) * 2019-03-04 2024-03-14 에스케이하이닉스 주식회사 와이어 본딩 연결 구조를 가지는 반도체 패키지 및 이를 포함하는 반도체 패키지 구조물
CN110600449A (zh) * 2019-09-24 2019-12-20 唐丙旭 一种芯片封装结构及其封装方法
US11538739B2 (en) 2020-04-21 2022-12-27 Toyota Motor Engineering & Manufacturing North America, Inc. Compact low inductance chip-on-chip power card
CN112713164A (zh) * 2021-01-05 2021-04-27 电子科技大学 一种三维集成电路及其制造方法
FR3128090B1 (fr) * 2021-10-08 2024-08-16 St Microelectronics Grenoble 2 Dispositif électronique

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS634636A (ja) * 1986-06-25 1988-01-09 Hitachi Vlsi Eng Corp 半導体装置
KR0144015B1 (ko) * 1995-01-11 1998-07-01 문정환 반도체 소자의 패키지 장치 및 그 제조방법
KR19980022344A (ko) * 1996-09-21 1998-07-06 황인길 적층형 bga 반도체패키지
KR19990051002A (ko) * 1997-12-19 1999-07-05 구본준 적층형 패키지 및 그 제조방법
KR19990084443A (ko) * 1998-05-06 1999-12-06 김영환 초고집적회로 비·엘·피 스택 및 그 제조방법
JP2000088921A (ja) * 1998-09-08 2000-03-31 Sony Corp 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG52794A1 (en) * 1990-04-26 1998-09-28 Hitachi Ltd Semiconductor device and method for manufacturing same
KR100282526B1 (ko) * 1999-01-20 2001-02-15 김영환 적층 반도체 패키지 및 그 제조방법, 그리고 그 적층 반도체 패키지를 제조하기 위한 패키지 얼라인용 치구
US6093969A (en) * 1999-05-15 2000-07-25 Lin; Paul T. Face-to-face (FTF) stacked assembly of substrate-on-bare-chip (SOBC) modules
US6387732B1 (en) * 1999-06-18 2002-05-14 Micron Technology, Inc. Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
KR100297451B1 (ko) 1999-07-06 2001-11-01 윤종용 반도체 패키지 및 그의 제조 방법
KR100324333B1 (ko) * 2000-01-04 2002-02-16 박종섭 적층형 패키지 및 그 제조 방법
US6344401B1 (en) 2000-03-09 2002-02-05 Atmel Corporation Method of forming a stacked-die integrated circuit chip package on a water level
SG106054A1 (en) * 2001-04-17 2004-09-30 Micron Technology Inc Method and apparatus for package reduction in stacked chip and board assemblies
US6451626B1 (en) 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS634636A (ja) * 1986-06-25 1988-01-09 Hitachi Vlsi Eng Corp 半導体装置
KR0144015B1 (ko) * 1995-01-11 1998-07-01 문정환 반도체 소자의 패키지 장치 및 그 제조방법
KR19980022344A (ko) * 1996-09-21 1998-07-06 황인길 적층형 bga 반도체패키지
KR19990051002A (ko) * 1997-12-19 1999-07-05 구본준 적층형 패키지 및 그 제조방법
KR19990084443A (ko) * 1998-05-06 1999-12-06 김영환 초고집적회로 비·엘·피 스택 및 그 제조방법
JP2000088921A (ja) * 1998-09-08 2000-03-31 Sony Corp 半導体装置

Also Published As

Publication number Publication date
US6841863B2 (en) 2005-01-11
CN1455455A (zh) 2003-11-12
US7115442B2 (en) 2006-10-03
CN100561737C (zh) 2009-11-18
TWI234251B (en) 2005-06-11
US20040256443A1 (en) 2004-12-23
TW200306652A (en) 2003-11-16
US20030205801A1 (en) 2003-11-06
KR20030085993A (ko) 2003-11-07

Similar Documents

Publication Publication Date Title
KR100460063B1 (ko) 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
US7575953B2 (en) Stacked die with a recess in a die BGA package
US6878570B2 (en) Thin stacked package and manufacturing method thereof
KR100204753B1 (ko) 엘오씨 유형의 적층 칩 패키지
JP3014344B2 (ja) カラムリードを有する半導体チップパッケージ及びその製造方法
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
JP2001015679A (ja) 半導体装置及びその製造方法
US6423580B2 (en) Method for manufacturing a dual chip package
US20080237833A1 (en) Multi-chip semiconductor package structure
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
KR100788341B1 (ko) 칩 적층형 반도체 패키지
CN101145549A (zh) 球栅阵列封装结构及其封装方法
KR20010025861A (ko) 적층형 칩 스케일 반도체 패키지
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100708050B1 (ko) 반도체패키지
KR0145767B1 (ko) 초박형 반도체 패키지 및 그 제조방법
KR100369501B1 (ko) 반도체패키지
KR20000012444A (ko) 반도체 칩 패키지 구조
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자
KR20040089292A (ko) 반도체 패키지 및 그 제조방법
KR20010047571A (ko) 칩 스케일 적층 칩 패키지
KR20010063219A (ko) 칩 스택 패키지
KR20010053953A (ko) 멀티 칩 패키지
KR19990075154A (ko) 비도전성 필름을 이용한 패키지
KR19980025869A (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020503

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040330

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20041117

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20041125

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20041126

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20071025

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20081027

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20091028

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20101025

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20111024

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20121022

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee