[go: up one dir, main page]

KR100708050B1 - 반도체패키지 - Google Patents

반도체패키지 Download PDF

Info

Publication number
KR100708050B1
KR100708050B1 KR1020020009016A KR20020009016A KR100708050B1 KR 100708050 B1 KR100708050 B1 KR 100708050B1 KR 1020020009016 A KR1020020009016 A KR 1020020009016A KR 20020009016 A KR20020009016 A KR 20020009016A KR 100708050 B1 KR100708050 B1 KR 100708050B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor die
conductive
semiconductor package
passive elements
Prior art date
Application number
KR1020020009016A
Other languages
English (en)
Other versions
KR20030069399A (ko
Inventor
유덕수
박종욱
은영효
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020020009016A priority Critical patent/KR100708050B1/ko
Publication of KR20030069399A publication Critical patent/KR20030069399A/ko
Application granted granted Critical
Publication of KR100708050B1 publication Critical patent/KR100708050B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

이 발명은 반도체패키지에 관한 것으로, 섭스트레이트의 상,하면에 다수의 수동소자가 위치될 수 있도록, 각종 전기적 신호가 전달되는 대략 판상의 섭스트레이트와; 상기 섭스트레이트의 상면 및 하면에 납땜된 다수의 수동소자와; 상기 섭스트레이트의 상면 또는 하면에 접착된 적어도 하나 이상의 반도체 다이와; 상기 반도체 다이와 섭스트레이트를 전기적으로 연결하는 다수의 도전성 와이어와; 상기 반도체 다이 및 도전성 와이어를 외부 환경으로부터 보호하기 위해 봉지재로 봉지하여 형성된 봉지부와; 상기 섭스트레이트에 전기적으로 접속되어 외부장치에 납땜되는 다수의 도전성 부재를 포함하여 이루어진 반도체패키지.

Description

반도체패키지{semiconductor package}
도1은 본 발명에 의한 반도체패키지를 도시한 단면도이다.
도2는 본 발명에 의한 다른 반도체패키지를 도시한 단면도이다.
도3은 도2의 저면 상태를 도시한 한예이다.
- 도면중 주요 부호에 대한 설명 -
100,200; 본 발명에 의한 반도체패키지
102,202; 섭스트레이트 104,204; 수동소자
106,206; 반도체 다이 108,208; 도전성 와이어
110,210; 봉지부 112,212; 도전성 부재
본 발명은 반도체패키지에 관한 것으로, 더욱 상세하게 설명하면 섭스트레이트의 상,하면에 다수의 수동소자가 위치된 반도체패키지에 관한 것이다.
최근, 외부장치에의 실장밀도를 극대화하고 또한 최소의 면적에서 최대의 전기적 성능을 얻기 위해 다수의 수동소자가 포함된 반도체패키지가 제조되고 있다. 이러한 반도체패키지는 소위 시스템인패키지(SiP; System in Package)라고도 불리 우며, 통상 섭스트레이트의 상면 또는 하면중 특정한 면에 반도체 다이와 함께 다수의 수동소자가 위치된 구조를 한다.
그러나, 이러한 종래의 반도체패키지는 섭스트레이트의 어느 한면에만 반도체 다이 및 다수의 수동소자가 위치됨으로써, 섭스트레이트에 수용하고자 하는 수동소자의 갯수에 한계가 있을 뿐만 아니라 반도체 다이의 접착 위치를 결정하는데에도 많은 어려움이 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 섭스트레이트에 위치될 수 있는 수동소자의 갯수를 극대화하고, 또한 이에 따라 반도체 다이의 접착 위치 설정도 용이한 다수의 수동소자를 갖는 반도체패키지의 제공에 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 다수의 수동소자를 갖는 반도체패키지는 각종 전기적 신호가 전달되는 대략 판상의 섭스트레이트와; 상기 섭스트레이트의 상면 및 하면에 납땜된 다수의 수동소자와; 상기 섭스트레이트의 상면 또는 하면에 접착된 적어도 하나 이상의 반도체 다이와; 상기 반도체 다이와 섭스트레이트를 전기적으로 연결하는 다수의 도전성 와이어와; 상기 반도체 다이 및 도전성 와이어를 외부 환경으로부터 보호하기 위해 봉지재로 봉지하여 형성된 봉지부와; 상기 섭스트레이트에 전기적으로 접속되어 외부장치에 납땜되는 다수의 도전성 부재를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 도전성 부재는 도전성 핀 또는 리드 중 어느 하나일 수 있다.
상기와 같이 하여 본 발명에 의한 반도체패키지에 의하면 섭스트레이트의 상,하면에 수동소자를 납땜시킴으로써 수용할 수 있는 수동소자의 갯수를 극대화하고, 또한 이에 따라 반도체 다이의 접착 위치 설정도 용이해지는 장점이 있다.
(실시예)
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도1은 본 발명에 의한 반도체패키지(100)를 도시한 단면도이다.
먼저, 각종 전기적 신호가 전달되는 대략 판상의 섭스트레이트(102)가 구비되어 있다. 상기 섭스트레이트(102)는 일반적인 인쇄회로기판, 써킷테이프, 써킷필름 또는 이의 등가물중 어느 하나가 될 수 있으며, 여기서 특정한 것으로 한정하는 것은 아니다. 물론, 상기 섭스트레이트(102)에서 전기적 신호가 전달되는 영역은 다수의 도전성 배선패턴(도시되지 않음)이며, 이 도전성 배선패턴은 섭스트레이트(102)의 상,하면에 형성되어 있다.
이어서, 상기 섭스트레이트(102)의 상면 및 하면에는 다수의 수동소자(104)가 납땜되어 고정되어 있다. 물론, 상기 다수의 수동소자(104)는 상기한 각각의 도전성 배선패턴에 솔더 등으로 납땜된 것이다.
이어서, 상기 섭스트레이트(102)의 하면에는 하나의 반도체 다이(106)가 접착되어 있다. 물론, 상기 반도체 다이(106)는 상기 섭스트레이트(102)의 상면에도 접착될 수 있으며, 그 갯수는 2개 이상도 가능하다. 또한, 상기 반도체 다이(106)는 섭스트레이트(102)에서 2개 이상 스택(stack)될 수도 있다.
또한, 상기 반도체 다이(106)는 상기 섭스트레이트(102)에 도전성와이어(108)를 통하여 전기적으로 연결되어 있다. 상기 도전성와이어(108)는 일반적인 알루미늄 와이어, 골드 와이어 또는 이의 등가물이 될 수 있으며, 여기서 특정한 재질로 한정하는 것은 아니다. 물론, 상기 반도체 다이(106)는 플립칩 형태로 상기 섭스트레이트(102)에 전기적으로 연결될 수도 있다.
상기 반도체 다이(106) 및 도전성 와이어(108)를 외부 환경으로부터 보호하기 위해 상기 반도체 다이(106) 및 도전성 와이어(108)의 표면은 봉지재로 봉지되어 있다. 상기 봉지재로 봉지된 영역을 통상 봉지부(110)로 정의한다. 상기 봉지부(110)의 형성을 위해 이용된 봉지재는 몰드를 이용하여 봉지하는 에폭시 몰드 컴파운드, 또는 디스펜서를 이용하여 봉지하는 액상 에폭시 등이 가능하며, 여기서 그 재질 및 봉지 방법을 한정하는 것은 아니다.
마지막으로, 상기 섭스트레이트(102)의 하면에는 다수의 도전성 부재(112)가 결합되어 있으며, 상기 도전성 부재(112)는 도시된 바와 같이 통상적인 도전성 핀이 가능하다.
따라서, 이러한 반도체패키지(100)는 반도체 다이(106)의 전기적 신호가 도전성 와이어(108), 섭스트레이트(102) 및 도전성 부재(112)를 통하여 외부장치에 전달되거나 또는 상기 외부장치로부터의 전기적 신호가 도전성 부재(112), 섭스트레이트(102) 및 도전성 와이어(108)를 통하여 상기 반도체 다이(106)에 전달된다. 또한, 상기 수동소자(104)의 전기적 신호 역시 상기 반도체 다이(106)와 상호 작용하여 외부장치에 전달되거나 또는 직접 섭스트레이트(102) 및 도전성 부재(112)를 통하여 외부장치에 전달된다. 물론, 외부장치로부터의 전기적 신호는 도전성 부재(112) 및 섭스트레이트(102)를 통하여 상기 수동소자(104)에 전달된다.
이러한 반도체패키지(100)의 제조 방법을 설명하면 다음과 같다.
먼저, 섭스트레이트(102)의 하면에 다수의 수동소자(104)를 납땜하여 고정고, 또한 소정 갯수의 반도체 다이(106)를 접착한다. 물론, 상기 반도체 다이(106)는 다수개를 스택할 수도 있다.
이어서, 도전성 와이어(108)를 이용하여 상기 반도체 다이(106)와 상기 섭스트레이트(102)를 전기적으로 연결한다. 물론, 상기 반도체 다이(106)는 플립칩 형태로 상기 섭스트레이트(102)에 접속될 수도 있다.
이어서, 상기 반도체 다이(106) 및 도전성 와이어(108) 등을 외부 환경으로부터 보호하기 위해 그 표면에 봉지재를 이용하여 봉지부(110)를 형성한다. 이러한 봉지부(110)의 형성은 통상적인 몰드 또는 디스펜서를 이용할 수 있다.
이어서, 상기 섭스트레이트(102)의 상면에 다수의 수동소자(104)를 납땜시킨다. 물론, 상기 섭스트레이트(102)의 상면에 반도체 다이(106)를 접착시키거가 또는 다수의 반도체 다이(106)를 스택한 후, 상기 섭스트레이트(102)와 전기적 연결을 하고 봉지부(110)를 형성할 수도 있다.
마지막으로, 상기 섭스트레이트(102)에 다수의 도전성 부재(112)를 전기적으로 연결하여, 상기 섭스트레이트(102)가 용이하게 외부 장치에 실장 즉, 납땜될 수 있도록 한다.
도2는 본 발명에 의한 다른 반도체패키지(200)를 도시한 단면도이고, 도3은 도2의 저면 상태를 도시한 한예이다. 상기 반도체패키지(200)는 도1의 반도체패키지(100)와 유사하므로 그 차이점만을 설명하면 다음과 같다.
도시된 바와 같이 섭스트레이트(202)의 상면 일측에는 반도체 다이(206)가 접착되어 있고, 상기 반도체 다이(206)의 주변에는 다수의 수동소자(204)가 납땜되어 있다. 물론, 상기 반도체 다이(206)는 상기 섭스트레이트(202)에 도전성 와이어(208)를 통하여 전기적으로 접속되어 있고, 봉지재로 봉지됨으로써, 일정 형태의 봉지부(210) 내측에 상기 반도체 다이(206) 및 도전성 와이어(208)가 위치되어 있다. 또한, 상기 섭스트레이트(202)의 하면에도 다수의 수동소자(204)가 납땜되어 있으며,이러한 구조는 상기한 도1의 반도체패키지(100)와 유사하다.
단, 상기 도2 및 도3의 반도체패키지(200)는 도1의 반도체패키지(100)와 다르게, 섭스트레이트(202)에 접속된 도전성 부재(212)가 도전성 핀이 아닌 통상적으로 리드프레임의 한 구성 요소인 리드이다. 즉, 상기 리드는 상기 섭스트레이트(202)의 하면에 도전성 접착제 또는 납땜 등에 의해 접속되어 있다. 상기 리드는 도1의 도전성 핀과 다르게 외부 장치에 표면 실장 형태로 납땜된다.
이러한 반도체패키지(200)의 제조 방법을 설명하면 다음과 같다.
먼저 섭스트레이트(202)의 하면 둘레에 다수의 리드를 접속한다. 즉, 통상적인 도전성 접착제 또는 납땜 방법으로 다수의 리드가 상기 섭스트레이트(202)에 전 기적으로 접속되도록 한다.
이어서, 상기 섭스트레이트(202)의 하면에 다수의 수동소자(204)를 납땜하여 전기적으로 연결되도록 한다.
이어서, 상기 섭스트레이트(202)의 상면에 반도체 다이(206)를 접속하고, 상기 반도체 다이(206)와 섭스트레이트(202)를 도전성 와이어(208)로 상호 연결한다. 더불어, 상기 반도체 다이(206) 및 도전성 와이어(208)를 봉지재로 봉지하여 일정 형태의 봉지부(210)도 형성한다.
이어서, 상기 봉지부(210) 주변의 섭스트레이트(202) 상면에 다수의 수동소자(204)를 납땜하여 부착함으로써, 본 발명에 의한 반도체패키지(200)를 완성한다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체패키지에 의하면 섭스트레이트의 상,하면에 수동소자를 납땜시킴으로써 수용할 수 있는 수동소자의 갯수를 극대화하고, 또한 이에 따라 반도체 다이의 접착 위치 설정도 용이해지는 효과가 있다.

Claims (2)

  1. 각종 전기적 신호가 전달되는 대략 판상의 섭스트레이트와;
    상기 섭스트레이트의 상면 및 하면에 납땜된 다수의 수동소자와;
    상기 섭스트레이트의 상면 또는 하면에 접착된 적어도 하나 이상의 반도체 다이와;
    상기 반도체 다이와 섭스트레이트를 전기적으로 연결하는 다수의 도전성 와이어와;
    상기 반도체 다이 및 도전성 와이어를 외부 환경으로부터 보호하기 위해 봉지재로 봉지하여 형성된 봉지부와;
    상기 섭스트레이트에 전기적으로 접속되어 외부장치에 납땜되는 다수의 도전성 부재를 포함하여 이루어진 반도체패키지.
  2. 제1항에 있어서, 상기 도전성 부재는 도전성 핀 또는 리드 중 어느 하나인 것을 특징으로 하는 반도체패키지.
KR1020020009016A 2002-02-20 2002-02-20 반도체패키지 KR100708050B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020009016A KR100708050B1 (ko) 2002-02-20 2002-02-20 반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020009016A KR100708050B1 (ko) 2002-02-20 2002-02-20 반도체패키지

Publications (2)

Publication Number Publication Date
KR20030069399A KR20030069399A (ko) 2003-08-27
KR100708050B1 true KR100708050B1 (ko) 2007-04-16

Family

ID=32221967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020009016A KR100708050B1 (ko) 2002-02-20 2002-02-20 반도체패키지

Country Status (1)

Country Link
KR (1) KR100708050B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618671B2 (en) 2009-10-14 2013-12-31 Samsung Electronics Co., Ltd. Semiconductor packages having passive elements mounted thereonto

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343608A (ja) * 1992-06-11 1993-12-24 Hitachi Ltd 混成集積回路装置
JPH1041656A (ja) * 1996-07-23 1998-02-13 Sony Corp 配線基板装置
JPH1074887A (ja) * 1996-08-30 1998-03-17 Sony Corp 電子部品及びその製造方法
JPH11150391A (ja) * 1997-11-18 1999-06-02 Sony Corp 電子回路モジュールおよびその製造方法
JP2003115561A (ja) * 2001-10-03 2003-04-18 Sony Corp 集積型電子部品、電子部品装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343608A (ja) * 1992-06-11 1993-12-24 Hitachi Ltd 混成集積回路装置
JPH1041656A (ja) * 1996-07-23 1998-02-13 Sony Corp 配線基板装置
JPH1074887A (ja) * 1996-08-30 1998-03-17 Sony Corp 電子部品及びその製造方法
JPH11150391A (ja) * 1997-11-18 1999-06-02 Sony Corp 電子回路モジュールおよびその製造方法
JP2003115561A (ja) * 2001-10-03 2003-04-18 Sony Corp 集積型電子部品、電子部品装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618671B2 (en) 2009-10-14 2013-12-31 Samsung Electronics Co., Ltd. Semiconductor packages having passive elements mounted thereonto

Also Published As

Publication number Publication date
KR20030069399A (ko) 2003-08-27

Similar Documents

Publication Publication Date Title
KR100621991B1 (ko) 칩 스케일 적층 패키지
KR100260997B1 (ko) 반도체패키지
US5936305A (en) Stacked leads-over chip multi-chip module
KR100477020B1 (ko) 멀티 칩 패키지
US20070176269A1 (en) Multi-chips module package and manufacturing method thereof
JP2001156251A (ja) 半導体装置
US7332803B2 (en) Circuit device
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
KR100788341B1 (ko) 칩 적층형 반도체 패키지
KR100708050B1 (ko) 반도체패키지
KR20000040586A (ko) 회로배선이 형성된 기판을 갖는 멀티 칩 패키지
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
KR100444168B1 (ko) 반도체패키지
KR100632476B1 (ko) 멀티칩 패키지 및 이에 사용되는 반도체칩
KR20010068781A (ko) 반도체 칩 패키지
KR20030012192A (ko) 다이 적층형 윈도우 칩 스케일 패키지
KR100567045B1 (ko) 반도체 패키지
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
KR100542672B1 (ko) 반도체패키지
KR100216065B1 (ko) 멀티 리드 온 칩 패키지
KR100381839B1 (ko) 반도체패키지
KR20010068504A (ko) 멀티 칩 패키지 및 이를 이용하는 적층 패키지
KR100525450B1 (ko) 반도체 칩 적층형 반도체 패키지
KR0161117B1 (ko) 반도체 패키지 디바이스
JPH06260530A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020220

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060119

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20020220

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070317

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070409

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070406

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100408

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110407

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120406

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130408

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130408

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140408

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140408

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20160406

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160406

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20170407

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170407

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180404

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20180404

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20200407

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20210406

Start annual number: 15

End annual number: 15

PC1801 Expiration of term

Termination date: 20220820

Termination category: Expiration of duration