[go: up one dir, main page]

FR2745952A1 - Transistor bipolaire a grille isolee a canal court ayant des proprietes ameliorees pour sa chute de tension en sens direct et ses pertes de puissance par commutation - Google Patents

Transistor bipolaire a grille isolee a canal court ayant des proprietes ameliorees pour sa chute de tension en sens direct et ses pertes de puissance par commutation Download PDF

Info

Publication number
FR2745952A1
FR2745952A1 FR9701607A FR9701607A FR2745952A1 FR 2745952 A1 FR2745952 A1 FR 2745952A1 FR 9701607 A FR9701607 A FR 9701607A FR 9701607 A FR9701607 A FR 9701607A FR 2745952 A1 FR2745952 A1 FR 2745952A1
Authority
FR
France
Prior art keywords
carriers
type
conductivity
chip
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9701607A
Other languages
English (en)
Other versions
FR2745952B1 (fr
Inventor
Herbert J Gould
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of FR2745952A1 publication Critical patent/FR2745952A1/fr
Application granted granted Critical
Publication of FR2745952B1 publication Critical patent/FR2745952B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Thyristors (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)
  • Bipolar Transistors (AREA)

Abstract

Un transistor bipolaire à grille isolée cellulaire, qui est doté de régions de source annulaire (17 à 19) et de régions enrichies ultraprofondes (30), possède des régions de canal (14a, 15a, 16a) de longueur réduite, que l'on obtient en réduisant le temps de diffusion à 1 175 deg.C à une durée de 60 à 90 min, par opposition aux 120 min nécessaires dans la technique antérieure. Le procédé permet d'effectuer la réduction de la durée de vie des porteurs minoritaires par application d'une dose d'irradiation électronique plus élevée de façon à améliorer les pertes de puissance de commutation tout en ne réduisant l'aire de sécurité que d'une petite valeur.

Description

La présente invention concerne un processus de fabrication de dispositifs
IGBT (transistors bipolaires à grille isolée), ainsi que la structure obtenue. Plus spécialement, l'invention concerne un IGBT ayant une longueur de canal réduite ou une région à concentration renforcée plus profonde, qui améliore la tension VCE,ON et qui améliore les pertes de puissance par commutation. Les transistors bipolaires à grille isolée (IGBT) sont bien connus, et on trouvera dans le brevet britannique n' 2 243 952 une structure et un processus de fabrication typiques. Dans ces dispositifs, la longueur de canal est typiquement celle produite par une diffusion (ou pénétration) dans le canal après implantation de bore à une dose d'implant de 6 x 1015 cm-2, suivie par une diffusion pendant environ 120 min, et suivie de nouveau par une implantation d'arsenic dans la
source à 3 x 1015 cm-2 et une diffusion à environ 975C.
Ce procédé a produit des dispositifs IGBT commercialement acceptables présentant des valeurs données pour la chute de tension dans le sens direct et les pertes de puissance par commutation. Deux semblables dispositifs ont été fabriqués par la société International Rectifier Corporation, de El Segundo,
Califomrnie, Etats-Unis d'Amérique.
Il est toujours souhaitable de réduire la chute de tension dans le sens direct d'un IGBT et de réduire ses pertes de puissance par commutation, à savoir son aire de sécurité (SOA). Il est également souhaitable de réduire la durée de vie des porteurs minoritaires ("neutralisation de la durée de vie") afin d'augmenter la vitesse de commutation de l'IGBT, en réduisant la durée de vie des porteurs minoritaires dans le silicium. Alors qu'on peut faire appel à une irradiation par des électrons pour réduire la durée de vie des porteurs minoritaires, la dose que l'on peut envoyer dans l'IGBT doit être inférieure à 4 mégarads pour éviter un retour de
la commutation à son état de départ et est typiquement inférieure à 3 mégarads.
Il est donc souhaitable de produire un procédé qui permet une réduction notable de la chute de tension dans le sens direct et de l'aire de sécurité et qui autorise une irradiation par des électrons à des doses supérieures, sans
provoquer le retour de commutation.
De plus, l'effet de l'irradiation peut amener une opération de recuit aux températures de soudage de la puce. Il faut donc souder, par la suite, à des températures inférieures pour éviter ce recuit, ce qui complique le processus d'assemblage. Ainsi, on préfere effectuer la neutralisation du temps de vie par dopage à l'aide d'un métal lourd, comme le platine ou l'or. Toutefois, le dopage à l'aide d'un métal lourd augmente la résistivité apparente de la région active entre bases. Il est donc également souhaitable de pouvoir utiliser un dopage à l'aide d'un métal lourd dans un IGBT sans augmenter la chute de tension au sens direct au-delà de la valeur associée à un IGBT irradié à l'aide d'électrons dans des condi-
tions comparables.
L'invention réduit la longueur des canaux de cellules individuelles d'un IGBT cellulaire en réduisant le temps de diffusion dans le canal après implantation, en faisant passer celui-ci de la durée courante, à savoir 120 min, à 1 175 C, à une durée comprise entre 60 et 90 min, à 1 175C. Le procédé permet alors, pour obtenir une neutralisation de la durée de vie des porteurs minoritaires, l'utilisation d'une dose plus élevée d'irradiation par des électrons, à savoir 4 mégarads, au lieu des 3 mégarads de la technique antérieure, afin d'améliorer les pertes de puissance par commutation tout en ne réduisant l'aire de sécurité que d'une petite valeur. La source du dispositif est alors formée par une implantation d'arsenic à 3 x 1015 cm-2, suivie par un recuit à une température supérieure à environ 975C. Ce procédé nouveau réduit la chute de tension dans le sens direct
ou bien, selon une autre possibilité, la vitesse de commutation, d'environ 20 %.
L'aire de sécurité n'est donc réduite que de 21 ms à 16 ms, ce qui est bien à
l'intérieur du temps de tenue garanti des IGBT présentés sur le marché commercial.
Selon une autre possibilité, l'invention réduit la chute de tension dans le sens direct et les pertes de commutation en augmentant le temps de diffusion d'enrichissement de façon qu'il atteigne 12 h et en réduisant le temps de diffusion dans le canal après implantation de 2h à 1 h. Ce procédé permet de même l'utilisation d'une dose plus élevée d'irradiation par des électrons pour neutraliser la durée de vie, laquelle dose est d'environ 5 à 6 mégarads pour un dispositif IGBT de type 1 200 V et d'environ 6,4 à 16 mégarads pour un dispositif IGBT de type 600 V. Le procédé permet également, pour neutraliser la durée de vie, l'utilisation d'une
diffusion de platine à une température plus élevée.
Selon l'invention, on fabrique un dispositif à semiconducteur de puissance en introduisant des porteurs d'un premier type de conductivité dans la
surface exposée d'une puce semiconductrice mince du premier type de conducti-
vité. On fait diffuser les porteurs jusqu'à une première profondeur dans le substrat afin de former une région à conductivité accrue. On forme une première couche de masque possédant des ouvertures, qui s'étend au-dessus de la région à conductivité accrue, et on applique à la surface de la puce, via les ouvertures, une première concentration donnée de porteurs d'un deuxième type de conductivité, opposé au premier type de conductivité. On forme un diélectrique de grille mince et une électrode de grille conductrice au-dessus d'au moins des parties de la surface de la région à conductivité accrue. On forme une deuxième couche de masque possédant des ouvertures. Les ouvertures entourent les emplacements des ouvertures respectives de la première couche de masque et leur sont au moins adjacentes et elles sont bordées par des aires respectives du diélectrique de grille mince. On introduit, via les ouvertures de la deuxième couche de masque, une deuxième concentration donnée de porteurs du deuxième type de conductivité, laquelle est inférieure à la première concentration donnée. On fait ensuite diffuser les porteurs des première et deuxième concentrations données à une température d'environ 1 175'C pendant un temps compris entre 60 et 90 min. Les porteurs de la première concentration donnée forment un corps à concentration relativement élevée, et les porteurs de la deuxième concentration donnée forment une région de canal à concentration relativement faible qui entoure le corps à concentration relativement élevé et s'étend au-dessous du diélectrique de grille mince. On introduit, via les deuxièmes ouvertures de masque, une concentration élevée de porteurs du premier type de conductivité et on les fait diffuser afin de former des régions de source peu profondes. Les régions de source peu profondes diffusent latéralement de façon à s'étendre au-dessous du diélectrique de grille mince et à border le bord interne du canal à faible concentration. On forme une électrode de source sur les régions de
source ainsi qu'une électrode de drain qui est électriquement connectée à la puce.
Selon cet aspect de l'invention, on peut former une couche de masque supplémentaire avant l'opération d'introduction des porteurs du premier type de conductivité. La première couche de masque supplémentaire possède des ouvertures par l'intermédiaire desquelles on introduit les porteurs du premier type
de conductivité dans la surface exposée de la puce.
On peut faire diffuser les porteurs du premier type qui ont été introduits dans la surface exposée de la puce jusqu'à une profondeur finale, qui est atteinte au moyen d'une diffusion effectuée à environ 1 175 C pendant environ 12 h. On peut réduire la durée de vie des porteurs de la puce. On peut exposer la puce une fois achevée à une dose d'irradiation d'environ 4 mégarads ou
à une dose d'environ 5 à 16 mégarads.
On peut faire diffuser des atomes de métal lourd dans la puce pour neutraliser la durée de vie des porteurs. Les atomes de métal lourd peuvent être des atomes de platine, que l'on fait diffuser à une température d'environ 955C, ou à
une température d'environ 960 à 970C.
La description suivante, conçue à titre d'illustration de l'invention, vise
à permettre une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: - la figure 1 est une vue de dessus de la surface de silicium d'un dispositif IGBT cellulaire; - la figure 2 est une vue en section droite de la figure 1, prise suivant la ligne de coupe 2-2, et montre l'aire active de plusieurs cellules de IGBT cellulaire; et - la figure 3 représente une vue agrandie de l'aire de canal de la moitié d'une des cellules de la figure 2, à la fois pour un dispositif connu et pour un
dispositif selon l'invention.
On se reporte d'abord aux figures 1 et 2, qui montrent une partie de l'aire active d'un dispositif IGBT typique. Seules quelques-unes parmi le grand
nombre de cellules hexagonales existant dans le dispositif IGBT sont représentées.
Le dispositif IGBT comprend une plaquette de silicium 10 possédant un substrat 11 de type P+, une couche tampon 12 de type N+ mince, et une couche 13 de réception de jonction épitaxiale de type N-, plusieurs bases séparées 14, 15 et 16 de type P, qui sont de préférence polygonales dans leur topologie et qui contiennent des régions de source annulaires respectives 17, 18 et 19. Les aires de surface comprises entre les périphéries externes des sources 17, 18 et 19 et les périphéries externes des bases 14, 15 et 16 respectives définissent respectivement des aires de canal inversible annulaires respectives. Les aires de canal inversible sont recouvertes par une bande polygonale d'oxyde de grille 20 qui est elle-même recouverte par une couche de grille 21 en silicium polycristallin. La couche de grille 21 est recouverte par une couche d'isolation 22 en oxyde basse température ("LTO"). Un contact d'émetteur 23 en aluminium est ensuite formé sur le dessus de la couche LTO 22 et un contact de collecteur 24 est connecté à la partie inférieure
de la couche de substrat 11.
Dans les procédés connus, comme celui du brevet britannique ci-
dessus mentionné, la plaquette 10 représentée sur la figure 2 possède des surfaces supérieure et inférieure parallèles plates ainsi qu'un substrat 11 en une matière de type P+ dopée par du bore, présentant par exemple une épaisseur de 0,381 mm (15 millièmes de pouce). La matière de type P+ est dopés jusqu'à atteindre une résistivité qui est par exemple inférieure à environ 0,02 Q.cm. On a fait croître sur le dessus du substrat 11 de type P+ une couche de type N+ mince 12 par croissance épitaxiale. La région 12 pourrait également être une région que l'on a fait diffuser
dans le substrat 11 ou pourrait être formée par soudage direct à la plaquette.
Une deuxième couche épitaxiale, qui définit la région de blocage de tension principale du dispositif est la couche 13 de type N- dans laquelle toutes les
jonctions diffusées ont été formées et est typiquement dopée à l'aide de phosphore.
La première étape de traitement appliquée à la plaquette 10 est la formation d'une mince couche d'oxyde (non représentée) qui possède une épaisseur d'environ 40 nm (400 ). On applique un agent photosensible classique à la surface supérieure de la couche d'oxyde, et on applique un tracé de motif en un motif du type mailles. On retire ensuite par gravure la partie exposée de la mince couche d'oxyde et on obtient, en résultat, la formation d'une pluralité d'îlots d'oxyde rectangulaires. On implante ensuite du phosphore dans le silicium via le
motif de fenêtre d'oxyde en utilisant l'agent photosensible comme masque vis-à-
vis de l'implantation des atomes. Par exemple, on effectue l'implantation de phosphore avec une énergie d'accélération d'environ 120 keV et à une dose préférée d'environ 3 x 1012 cm-2, bien que la dose puisse être comprise entre environ 2 x 1012 et 7 x 1012 cm-2. Selon une autre possibilité, on ne grave pas l'oxyde et on implante le phosphore dans le silicium sous une énergie plus élevée,
à travers l'oxyde mince.
Selon une autre possibilité, on applique une implantation non sélective uniforme de phosphore à la surface nue de silicium au-dessus des régions actives de la puce, avant la croissance de l'oxyde épais. Apres l'élimination de l'agent
photosensible, on fait ensuite diffuser l'implant de phosphore profondément au-
dessous de la surface de la région 13 de type N- afin de former une région 30
d'"enrichissement" de type N+ ultraprofonde. Dans les procédés connus, l'implan-
tation d'enrichissement de type N+ ultraprofonde initiale est suivie par une
diffusion de très longue durée, typiquement 8 h environ.
A l'étape suivante du procédé, on fait croître une couche d'oxyde sur le dessus de la surface de la plaquette, et on dépose une couche d'agent photosensible sur celle-ci, puis on lui applique un tracé de motif approprié pour définir des fenêtres. On grave ensuite l'oxyde et l'oxyde mince sous-jacent à travers les fenêtres formées de manière espacée dans l'agent photosensible afin d'exposer la surface du silicium. Après cela, on retire l'agent photosensible et on implante profondément une forte dose de bore dans les aires exposées de la surface de silicium afin de former les parties de corps central profond des régions 14, 15 et 16 de la figure 2. A titre d'exemple, on effectue l'implantation de bore avec une tension d'accélération d'environ 50 keV et une dose d'environ 6 x 1015 cmn-2. A la suite de cette opération d'implantation, dans le procédé classique, il y a une courte diffusion initiale de l'implant, typiquement dans une atmosphère sèche d'azote comportant 1 % d'oxygène, de façon à obtenir une pénétration initiale de 1 à 2gam. Après cela, on fait croître des segments d'oxyde sur les régions de type P+ 14, 15 et 16. On fait initialement diffuser les régions de type P+ sur une courte profondeur afin d'éviter un "appauvrissement" sensible du bore de surface pendant la croissance de ces segments d'oxyde. On dépose ensuite une couche d'agent photosensible sur la surface et on lui applique un tracé de motif afin de définir un motif de fenêtre par lequel on grave tout l'oxyde à l'exception de celui qui surmonte les régions de type P+ 14, 15 et 16. On retire ensuite la couche d'agent photosensible et on fait croître une mince couche d'oxyde de grille 20 sur la surface
active complètement exposée de la plaquette.
On dépose ensuite une couche 21 de silicium polycristallin sur le dessus de la plaquette et on dépose une couche d'agent photosensible sur le dessus
du silicium polycristallin. On applique ensuite un tracé de motif à l'agent photo-
sensible, au cours d'une autre opération de masquage, pour former des ouvertures, et on l'utilise comme masque pour graver le silicium polycristallin, afin de former des fenêtres au-dessus de la couche d'oxyde de grille 20. Après cela, on grave la couche d'oxyde de grille, qui expose la bande restante de silicium polycristallin et la surface du substrat de silicium, et on implante du bore à travers les fenêtres de diffusion. La dose de bore est ici d'environ 1013 cm-2 sous 50 keV, soit beaucoup moins que la forte dose de bore. Après diffusion, cette dose de bore se fusionne avec la région o le bore est à dose plus élevée et forme des régions de canal de type P- 14a, 15a et 16a de faible concentration, qui entourent et sont moins profondes que les parties de corps de type P+ 14, 15 et 16 produites à partir des implantations effectuées à des concentrations supérieures. On fait ensuite typiquement diffuser ces régions pendant environ 2h à 1 175C de façon à atteindre une profondeur d'environ 4,5 aum. On forme ainsi, comme représenté sur la figure 2, des régions de bore à dose de dopage plus faibles 14a, 15a et 16a, lesquelles sont des régions annulaires, même s'il est évident que, là o les régions
chevauchent ces régions 14, 15 et 16 de type P+, elles fusionnent ensemble.
Les "rebords" peu profonds de type P(-) 14a, 15a et 16a, qui entourent les régions de type P+ profondes 14, 15 et 16 sont des régions de canal faiblement
dopées s'étendant au-dessous de l'oxyde de grille.
On notera que, dans chaque diffusion contenant la diffusion de type
P, toutes les jonctions continuent de se déplacer vers une plus grande profondeur.
La région N+ 30 se déplace à un moindre degré, et les régions de type P+ 14, 15 et 16 se déplacent d'une manière quelque peu plus importante. L'homme de l'art sait également que, lorsque les diffusions s'étendent plus profondément, elles se déplacent aussi latéralement, si bien que les diffusions peu profondes 14a, 15a et
16a diffuseront finalement sous l'oxyde de grille.
On dévitrifie ensuite de manière appropriée la surface et on implante des atomes d'arsenic à 50 keV par exemple, sous une dose de 3 x 1015 cm- 2 et on les fait diffuser à une température de 975'C pendant environ 120 min, par exemple,
pour former les régions de source de type N++ annulaires 17, 18 et 19.
Après cela, on forme sur la surface de la puce, un revêtement 22 de LTO ou de dioxyde de silicium intercouche, que l'on revêt ensuite d'une couche d'agent photosensible, qui sera soumise à un tracé de motif photolithographique visant à définir une ouverture de masque de contact. On grave ensuite de manière
appropriée la surface exposée à travers les ouvertures formées dans l'agent photo-
sensible afin d'exposer les parties périphériques internes sous-jacentes des sources
de type N++ 17, 18 et 19 et le corps central des régions de type P+ 14, 15 et 16.
Apres enlèvement de l'agent photosensible, on applique un tracé de motif photo-
lithographique à une couche d'aluminium déposée ultérieurement et on la grave afin de former des électrodes de source et de grille (non représentées). L'électrode d'émetteur 23 en aluminium est une électrode continue, qui est en contact électrique avec chaque cellule en parallèle et qui court-circuite chacune des régions de corps de type P+ et la périphérie interne de leurs régions de source de
type N++ annulaires respectives.
On dépose ensuite une couche de silicium amorphe (non représentée)
sur la surface de la plaquette, que l'on soumet à un tracé de motif photolitho-
graphique et que l'on grave afin d'exposer de manière appropriée des plots d'émetteur et de grille. Au cours de cette opération, on peut graver le silicium amorphe à l'aide d'une opération de gravure par plasma de type approprié. Après cela, on retire de la matière à la partie formant le fond de la couche de type P+ 11,
puis on fixe à la surface inférieure une électrode de collecteur 24 de type approprié.
Ce procédé connu produit un motif de jonction tel que représenté par les lignes en trait interrompu de la figure 3. Le motif de jonction possède une longueur de canal (1, soit la distance reliant les bords de la source 17 et de la base
14, telle que mesurée au niveau de la surface de la région 13.
Selon un premier aspect de l'invention, la diffusion des régions de canal de type P- voit sa durée diminuer de 120 min, à 1 175C, à une durée comprise entre 60 et 90 min, à 1 175 C et, de préférence, environ 90 min, ce qui donne une longueur de canal plus courte,2, que l'on peut voir sur la figure 3, du fait de la diffusion latérale réduite des diffusions de type P- 14a, 15a et 16a. On soumet ensuite la plaquette à une neutralisation de durée de vie, soit par irradiation électronique, soit par diffusion de métal lourd. Par exemple, on peut faire appel à une neutralisation de durée de vie par du platine en faisant diffuser du platine dans la plaquette de silicium à une température comprise entre 960 C et 970 C. Selon une autre possibilité, selon l'invention, on peut irradier la plaquette à une dose
totale accrue d'une valeur de 4 mégarads.
Ce nouveau procédé a été développé pour réduire la chute de tension en sens direct ou bien, selon une autre possibilité, la vitesse de commutation, d'environ 20 %. Ainsi, on réduit l'aire de sécurité du dispositif d'environ 21 ms à environ 16 ms, ce qui reste encore dans les limites du temps de tenue garanti des
dispositifs IGBT proposés sur le marché commercial.
On peut utiliser pour les régions de source de type N++ 17, 18 et 19 des doses différentes d'implantation de source. En utilisant une implantation de canal de type P- à 8 x 1013 cm-2, que l'on fait diffuser pendant 90 min, on a procédé à des essais du procédé pour un groupe de 24 plaquettes. Les plaquettes d'essai sont des plaquettes épitaxiales normales, que l'on s'est procuré auprès de la société Sumitomo. On a divisé le groupe en deux classes différentes de diffusion après implantation pour enrichissement, à savoir 8 h et 12 h respectivement. On a procédé également à des essais pour trois valeurs de doses d'implantation de source, à savoir, respectivement, 3 x 1015, 6 x 1015 et 1 x 1016 cm-2, ainsi que pour quatre températures de diffusion après implantation de platine dans un four, à savoir, respectivement, 905C, 910C, 915C et 920C. Les essais ont produit les résultats présentés ci-après dans le tableau, dans lequel sont indiquées la tension de claquage inverse BVDss, la tension de seuil Vth et la chute de tension en sens direct VON pour les expériences menées sur ces lots séparés. On notera que les plaquettes obtenues auprès d'autres fournisseurs fournissent des résultats qui ne
sont que légèrement différents.
TABLEAU
Durée de Dose Données obtenues pour les plaquettes
diffusion d'implan-
d'enrichis- tation de Tempéra-
sement source ture du four VON (heures) (cm-2) Plaquette (C) BVDSS Vth pour 20A 3 x 1015 1 basse 1220 3,2 1,55 température 3 x 1015 2 905 Mesure Mesure Mesure manquante manquante manquante 3 x 1015 3 910 1220 3,6 2,55 3 x 1015 4 915 1230 3,6 2,75 3 x 1015 5 920 1240 3,7 2,75 8h 6 x 1015 6 905 1240 3,4 2,15 6 x 1015 7 910 1230 3,3 2,35 6 x 1015 8 915 1230 3,4 2,80 6 x 1015 9 920 1240 3, 45 3,00 1 x 1l016 10 905 1190 3,6 2, 00 1 x 1016 11 910 1180 3,25 2,10 1 x 1016 12 915 1200 3,45 2,40 1 x 1016 13 920 1230 3,4 2,30 3 x 1015 14 905 1210 3,75 2,05 3 x 1015 15 910 1210 3, 6 2,20 3 x 1015 16 915 1200 3,6 2, 25 3 x 1015 17 920 1200 3,6 2,50 12 h 6 x 1015 18 905 1200 3,3 1,90 6 x 1015 19 910 1200 3,3 2,15 6 x 1015 20 915 1200 3,45 2,25 6 x 1015 21 920 1210 3,45 2,40 1 x 1016 22 905 1200 3,3 1,90 1 x 1016 23 910 1200 3,5 2,05 1 x 1016 24 915 1240 3,4 2,40 Selon un autre aspect de l'invention, on a fait initialement diffuser la région 30 d"'enrichissement" de type N+ ultraprofonde à une température d'environ 1 175C pendant environ 12 h, au lieu de la durée habituelle de 8 h, et on a fait diffuser les régions de canal de type P+ à faible concentration 14a, 15a et 16a à 1 175C en réduisant la durée de 120 min à 60 min, ce qui a permis d'obtenir une
longueur de canal plus courte.
La combinaison de cette longueur de canal plus courte avec la région d'enrichissement plus profonde permet d'atteindre des doses encore plus élevées d'irradiation électronique de neutralisation de la durée de vie, pouvant aller jusqu'à des valeurs de 5 à 6 mégarads, sans qu'apparaisse un phénomène de montagnes russes pour un dispositif IGBT du type 1 200 V, et des doses d'environ 6,4 à 16 mégarads pour un dispositif IGBT du type 600 V. Il a également été trouvé que l'on pouvait également faire appel, pour neutraliser la durée de vie, à un dopage par métal lourd, par exemple du platine, que l'on fait diffuser à 955'C pendant 10 min, au lieu de l'irradiation, tout en
obtenant des chutes de tension en sens direct acceptables.
Le procédé réduit également la tension de blocage d'environ 40 V. Il a toutefois été trouvé que, du fait de la variation de l'épaisseur de la couche épitaxiale dans les plaquettes foumrnies, cette tension de blocage réduite donnait parfois des dispositifs qui ne satisfaisaient pas la spécification de 1 200 V. De ce fait, des plaquettes possédant des couches épitaxiales plus épaisses sont nécessaires
pour ce procédé.
Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir du
procédé dont la description vient d'étre donnée à titre simplement illustratif et
nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention. il

Claims (12)

REVENDICATIONS
1. Procédé de fabrication d'un dispositif à semiconducteur de puissance, comprenant les opérations suivantes: introduire des porteurs d'un premier type de conductivité dans la surface exposée d'une puce semiconductrice mince (10), qui est du premier type de conductivité, et faire diffuser lesdits porteurs jusqu'à une première profondeur dans ledit substrat afin de former une région à conductivité accrue; former une première couche de masque comportant des ouvertures qui s'étendent au-dessus de ladite région à conductivité accrue et appliquer une première concentration donnée de porteurs d'un deuxième type de conductivité, qui est opposé au premier type de conductivité, à ladite surface de la puce via lesdites ouvertures; former un diélectrique de grille mince (20) et une électrode de grille conductrice (21) au- dessus d'au moins des parties de la surface de ladite région à conductivité accrue; former une deuxième couche de masque possédant des ouvertures qui entourent les emplacements des ouvertures respectives de ladite première couche de masque et leur sont au moins adjacentes et qui sont bornées par des aires respectives dudit diélectrique de grille mince, et introduire une deuxième concentration donnée de porteurs du deuxième type de conductivité, laquelle est inférieure à ladite première concentration, dans ladite puce via les ouvertures de ladite deuxième couche de masque;
faire diffuser lesdits porteurs desdites première et deuxième concen-
trations données dudit deuxième type de conductivité à une température d'environ 1 175C pendant une durée comprise entre 60 et 90 min, lesdits porteurs de ladite première concentration donnée formant un corps à concentration relativement élevée et lesdits porteurs de ladite deuxième concentration formant une région de canal à concentration relativement faible qui entoure ledit corps à concentration relativement élevée et s'étend au-dessous dudit diélectrique de grille mince; introduire une concentration élevée de porteurs dudit premier type de conductivité via lesdites deuxièmes ouvertures de masque et faire diffuser lesdits porteurs afin de former des régions de source peu profondes (17, 18, 19) qui diffusent latéralement de manière à s'étendre au-dessous dudit diélectrique de grille mince et à border le bord interne de ladite région de canal à faible concentration; et former une électrode de source sur lesdites régions de source et une
électrode de drain qui est électriquement connectée à ladite puce.
2. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre l'opération consistant à former une couche de masque supplémentaire avant ladite opération d'introduction de porteurs dudit premier type de conductivité, ladite couche de masque supplémentaire possédant des ouvertures par lesquelles lesdits porteurs dudit premier type de conductivité sont introduits dans ladite
surface exposée de ladite puce.
3. Procédé selon la revendication 1, caractérisé en ce qu'il comporte l'opération supplémentaire consistant à réduire la durée de vie des porteurs de
ladite puce semiconductrice.
4. Procédé selon la revendication 1, caractérisé en ce qu'on fait diffuser lesdits porteurs dudit premier type, qui sont introduits dans ladite surface exposée de ladite puce, jusqu'à une profondeur finale qui est atteinte par une diffusion effectuée à environ 1 175C pendant environ 12 h.
5. Procédé selon la revendication 4, caractérisé en ce qu'il comporte l'opération supplémentaire consistant à réduire la durée de vie des porteurs de
ladite puce semiconductrice.
6. Procédé selon la revendication 1, caractérisé en ce qu'on expose
ladite puce, une fois terminée, à une dose d'irradiation d'environ 4 mégarads.
7. Procédé selon la revendication 4, caractérisé en ce qu'on expose
ladite puce, une fois terminée, à une dose d'irradiation d'environ 5 à 16 mégarads.
8. Procédé selon la revendication 1, caractérisé en ce qu'il comporte l'opération supplémentaire consistant à faire diffuser des atomes de métal lourd
dans ladite puce afin de neutraliser la durée de vie des porteurs.
9. Procédé selon la revendication 8, caractérisé en ce que lesdits atomes de métal lourd sont des atomes de platine que l'on fait diffuser à une
température d'environ 960'C à 970C.
10. Procédé selon la revendication 4, caractérisé en ce qu'il comporte l'opération supplémentaire consistant à faire diffuser des atomes de métal lourd
dans ladite puce afin de neutraliser la durée de vie des porteurs.
11. Procédé selon la revendication 10, caractérisé en ce que lesdits atomes de métal lourd sont des atomes de platine que l'on fait diffuser à une
température d'environ 955 C.
12. Procédé selon la revendication 10, caractérisé en ce que lesdits
atomes de métal lourd sont des atomes d'or.
FR9701607A 1996-02-12 1997-02-12 Transistor bipolaire a grille isolee a canal court ayant des proprietes ameliorees pour sa chute de tension en sens direct et ses pertes de puissance par commutation Expired - Fee Related FR2745952B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US1149296P 1996-02-12 1996-02-12

Publications (2)

Publication Number Publication Date
FR2745952A1 true FR2745952A1 (fr) 1997-09-12
FR2745952B1 FR2745952B1 (fr) 1999-06-11

Family

ID=21750623

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9701607A Expired - Fee Related FR2745952B1 (fr) 1996-02-12 1997-02-12 Transistor bipolaire a grille isolee a canal court ayant des proprietes ameliorees pour sa chute de tension en sens direct et ses pertes de puissance par commutation

Country Status (9)

Country Link
US (1) US6008092A (fr)
JP (1) JPH1027807A (fr)
KR (1) KR100304381B1 (fr)
DE (1) DE19704996C2 (fr)
FR (1) FR2745952B1 (fr)
GB (1) GB2310082B (fr)
IT (1) IT1290276B1 (fr)
SG (1) SG54461A1 (fr)
TW (1) TW445547B (fr)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043112A (en) * 1996-07-25 2000-03-28 International Rectifier Corp. IGBT with reduced forward voltage drop and reduced switching loss
DE19808154A1 (de) * 1998-02-27 1999-09-02 Asea Brown Boveri Bipolartransistor mit isolierter Gateelektrode
EP1060517A1 (fr) 1998-02-27 2000-12-20 ABB Semiconductors AG Transistor bipolaire avec electrode de grille isolee
US7485920B2 (en) * 2000-06-14 2009-02-03 International Rectifier Corporation Process to create buried heavy metal at selected depth
DE102004017723B4 (de) * 2003-04-10 2011-12-08 Fuji Electric Co., Ltd In Rückwärtsrichtung sperrendes Halbleiterbauteil und Verfahren zu seiner Herstellung
JP4082295B2 (ja) * 2003-07-11 2008-04-30 トヨタ自動車株式会社 半導体装置
US20080157117A1 (en) * 2006-12-28 2008-07-03 Mcnutt Ty R Insulated gate bipolar transistor with enhanced conductivity modulation
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US9019742B2 (en) 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US9042153B2 (en) 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
US8488359B2 (en) 2010-08-20 2013-07-16 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
US8929122B2 (en) 2010-08-20 2015-01-06 Shine C. Chung Circuit and system of using a junction diode as program selector for resistive devices
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US8830720B2 (en) 2010-08-20 2014-09-09 Shine C. Chung Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US9431127B2 (en) 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US9025357B2 (en) 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
US8923085B2 (en) 2010-11-03 2014-12-30 Shine C. Chung Low-pin-count non-volatile memory embedded in a integrated circuit without any additional pins for access
US8988965B2 (en) 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
US8913449B2 (en) 2012-03-11 2014-12-16 Shine C. Chung System and method of in-system repairs or configurations for memories
US9496265B2 (en) 2010-12-08 2016-11-15 Attopsemi Technology Co., Ltd Circuit and system of a high density anti-fuse
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US8912576B2 (en) * 2011-11-15 2014-12-16 Shine C. Chung Structures and techniques for using semiconductor body to construct bipolar junction transistors
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US9007804B2 (en) 2012-02-06 2015-04-14 Shine C. Chung Circuit and system of protective mechanisms for programmable resistive memories
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
US9412473B2 (en) 2014-06-16 2016-08-09 Shine C. Chung System and method of a novel redundancy scheme for OTP
JP6706786B2 (ja) * 2015-10-30 2020-06-10 一般財団法人電力中央研究所 エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0118921A2 (fr) * 1983-03-14 1984-09-19 Nissan Motor Co., Ltd. MOSFET à haute densité d'intégration et à faible résistance à l'état conducteur
EP0335750A2 (fr) * 1988-04-01 1989-10-04 Nec Corporation MOSFET vertical de puissance ayant une haute tension de claquage et une grande vitesse de commutation
EP0405422A1 (fr) * 1989-06-29 1991-01-02 Ixys Corporation Irradiation et recuit de components semiconducteurs afin d'améliorer leurs characteristiques
EP0417738A1 (fr) * 1989-09-11 1991-03-20 Kabushiki Kaisha Toshiba Dispositif semi-conducteur de puissance
GB2243952A (en) * 1990-05-09 1991-11-13 Int Rectifier Corp Power transistor device having deep increased concentration region
EP0570595A1 (fr) * 1991-12-09 1993-11-24 Nippondenso Co., Ltd. Dispositif a semiconducteur a grille isolee verticale et procede pour sa fabrication
DE19511382A1 (de) * 1994-03-28 1995-10-05 Fuji Electric Co Ltd Thyristor mit isoliertem Gate

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4134778A (en) * 1977-09-02 1979-01-16 General Electric Company Selective irradiation of thyristors
EP0077337A1 (fr) * 1981-02-23 1983-04-27 Motorola, Inc. Transistor de puissance mos
IT1213234B (it) * 1984-10-25 1989-12-14 Sgs Thomson Microelectronics Procedimento perfezionato per la fabbricazione di dispositivi a semiconduttore dmos.
US4716126A (en) * 1986-06-05 1987-12-29 Siliconix Incorporated Fabrication of double diffused metal oxide semiconductor transistor
US4792530A (en) * 1987-03-30 1988-12-20 International Rectifier Corporation Process for balancing forward and reverse characteristic of thyristors
US5472888A (en) * 1988-02-25 1995-12-05 International Rectifier Corporation Depletion mode power MOSFET with refractory gate and method of making same
IT1244119B (it) * 1990-11-29 1994-07-05 Cons Ric Microelettronica Processo di introduzione e diffusione di ioni di platino in una fetta di silicio
US5304831A (en) * 1990-12-21 1994-04-19 Siliconix Incorporated Low on-resistance power MOS technology
JPH04322470A (ja) * 1991-04-23 1992-11-12 Fuji Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
JPH0774356A (ja) * 1993-09-03 1995-03-17 Nippon Inter Electronics Corp 半導体装置の製造方法
DE69429913T2 (de) * 1994-06-23 2002-10-31 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Verfahren zur Herstellung eines Leistungsbauteils in MOS-Technik

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0118921A2 (fr) * 1983-03-14 1984-09-19 Nissan Motor Co., Ltd. MOSFET à haute densité d'intégration et à faible résistance à l'état conducteur
EP0335750A2 (fr) * 1988-04-01 1989-10-04 Nec Corporation MOSFET vertical de puissance ayant une haute tension de claquage et une grande vitesse de commutation
EP0405422A1 (fr) * 1989-06-29 1991-01-02 Ixys Corporation Irradiation et recuit de components semiconducteurs afin d'améliorer leurs characteristiques
EP0417738A1 (fr) * 1989-09-11 1991-03-20 Kabushiki Kaisha Toshiba Dispositif semi-conducteur de puissance
GB2243952A (en) * 1990-05-09 1991-11-13 Int Rectifier Corp Power transistor device having deep increased concentration region
EP0570595A1 (fr) * 1991-12-09 1993-11-24 Nippondenso Co., Ltd. Dispositif a semiconducteur a grille isolee verticale et procede pour sa fabrication
DE19511382A1 (de) * 1994-03-28 1995-10-05 Fuji Electric Co Ltd Thyristor mit isoliertem Gate

Also Published As

Publication number Publication date
US6008092A (en) 1999-12-28
JPH1027807A (ja) 1998-01-27
TW445547B (en) 2001-07-11
DE19704996C2 (de) 2001-05-17
IT1290276B1 (it) 1998-10-22
GB2310082A (en) 1997-08-13
ITMI970242A1 (it) 1998-08-07
KR100304381B1 (ko) 2001-11-30
SG54461A1 (en) 1998-11-16
FR2745952B1 (fr) 1999-06-11
DE19704996A1 (de) 1997-10-30
KR970063682A (ko) 1997-09-12
GB9702795D0 (en) 1997-04-02
GB2310082B (en) 2000-12-20

Similar Documents

Publication Publication Date Title
FR2745952A1 (fr) Transistor bipolaire a grille isolee a canal court ayant des proprietes ameliorees pour sa chute de tension en sens direct et ses pertes de puissance par commutation
EP0164281B1 (fr) Procédé de fabrication d'une couche isolante enterrée dans un substrat semiconducteur, par implantation ionique
FR2662025A1 (fr) Dispositif a transistor de puissance ayant une region a concentration accrue ultra-profonde.
FR2756102A1 (fr) Dispositif a semi-conducteur commande par une grille mos et procede pour sa fabrication
EP0057126B1 (fr) Procédé de fabrication d'une structure de transistors
FR2496983A1 (fr) Procede de fabrication par auto-alignement d'un dispositif semiconducteur comportant un igfet de dimension tres faible
FR2572220A1 (fr) Dispositif semi-conducteur a effet de champ
FR2488733A1 (fr) Procede de fabrication de transistor mos a effet de champ, de forte puissance, a haute densite de porteur repartie lateralement au-dessous de l'oxyde de gachette
FR2761810A1 (fr) Dispositif a semi-conducteur et son procede de fabrication
FR2559958A1 (fr) Dispositif semi-conducteur metal-oxyde a effet de champ et son procede de fabrication
FR2530867A1 (fr) Dispositifs mos a barriere de schottky et leur procede de fabrication
FR2466100A1 (fr) Procede d'implantation selective de puits de type p de semi-conducteur oxyde-metal a symetrie complementaire
JPS6037775A (ja) 集積回路構成体の製造方法
EP0420748A1 (fr) Procédé de fabrication d'un circuit intégré MIS haute tension
FR2569495A1 (fr) Procede pour la fabrication de dispositifs a semi-conducteur comportant des jonctions planaires a concentration de charge variable et a tres haute tension de rupture
TWI331367B (en) Method of manufacturing semiconductor device
FR2739976A1 (fr) Structure de terminaison, dispositif a semi-conducteur, et leurs procedes de fabrication
FR2491679A1 (fr) Methode d'isolation d'un dispositif a semi-conducteurs et dispositif ou circuit integre obtenu
FR2731841A1 (fr) Transistors a effet de champ du type a grille isolee et son procede de fabrication
FR2511194A1 (fr) Transistor a effet de champ et procede de fabrication
FR2570880A1 (fr) Procede de fabrication d'un transistor a effet de champ a grille isolee et transistor ainsi obtenu
CN115458604B (zh) Mosfet器件及其制造方法
FR2606212A1 (fr) Procede de fabrication d'un composant bicmos
FR2787637A1 (fr) Structure peripherique pour dispositif monolithique de puissance
FR2491678A1 (fr) Procede de fabrication d'un transistor a effet de champ et dispositif obtenu selon ce procede

Legal Events

Date Code Title Description
ST Notification of lapse