FR2466100A1 - Procede d'implantation selective de puits de type p de semi-conducteur oxyde-metal a symetrie complementaire - Google Patents
Procede d'implantation selective de puits de type p de semi-conducteur oxyde-metal a symetrie complementaire Download PDFInfo
- Publication number
- FR2466100A1 FR2466100A1 FR8020105A FR8020105A FR2466100A1 FR 2466100 A1 FR2466100 A1 FR 2466100A1 FR 8020105 A FR8020105 A FR 8020105A FR 8020105 A FR8020105 A FR 8020105A FR 2466100 A1 FR2466100 A1 FR 2466100A1
- Authority
- FR
- France
- Prior art keywords
- oxide
- zones
- composite layer
- layer
- areas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
- H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0167—Manufacturing their channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/965—Shaped junction formation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
PROCEDE DE FABRICATION D'UN DISPOSITIF CMOS CONSISTANT A FORMER UNE COUCHE COMPOSITE D'OXYDE 44 ET DE NITRURE 46 A LA SURFACE D'UN SUBSTRAT 30 EN SILICIUM DANS DES ZONES PREDETERMINEES POUR LA FORMATION ULTERIEURE DE TRANSISTORS, A MASQUER LE SUBSTRAT POUR EXPOSER DES ZONES PRESELECTIONNEES DE PUITS 38 P, ET A PROCEDER A UNE IMPLANTATION D'IONS A PARTIR D'UN MATERIAU DE TYPE P, POUR QUE LES PUITS P FORMES AIENT UN NIVEAU DE DOPAGE SUR UNE PROFONDEUR RELATIVEMENT GRANDE AUTOUR DES ZONES DE COUCHE COMPOSITE, ET UN NIVEAU DE DOPAGE PLUS FAIBLE SOUS CES ZONES DE COUCHE COMPOSITE. L'IMPLANTATION D'IONS PEUT SE FAIRE EN UNE SEULE ETAPE OU EN DEUX ETAPES.
Description
L'invention concerne, d'une manière générale,
les dispositifs semi-conducteurs de type métal-oxyde-
silicium, dits ci-après oxyde-métal (MOS) et la fabrica-
tion de circuits intégrés comportant de tels dispositifs.
Elle a plus particulièrement trait à un procédé perfec-
tionné de fabrication de circuits intégrés semi-conduc-
teurs du type oxyde-métal complémentaire (CMOS).
Dans les dispositifs classiques CMOS, qui
utilisent des transistors de polarités opposée pour éta-
blir des fonctions de circuits, une étape importante du
procédé de fabrication est la formation de zones de dif-
fusion de type P, légèrement dopées, ou "puits P", dans lesquelles sont formés les transistors à canal N. Les puits P. relativement profonds, sont normalement formés avec un faible niveau de dopage et requièrent une grande précision puisque la concentration de dopant définit la tension de seuil VT ainsi que la tension de rupture dans un transistor métal-oxyde à effet de champ à canal N (MOSITT). La formation de puits P se complique de plus par le fait que, dans tout réseau de circuit intégré, des
transistors parasites sont créés par les conducteurs d'in-
terconnexion au niveau des zones d'oxyde à effet de champ.
Si l'épaisseur d'oxyde à ce niveau est suffisamment faible
pour permettre une inversion, des fuites parasites peu-
vent se produire et conduire soit à un mauvais fonction-
neraent du circuit, soit à une consommation excessive. Il a donc été nécessaire jusque là d'accroître l'épaisseur de l'oxyde à effet de champ à plusieurs fois celle de
l'oxyde dans le dispositif. Par exemple, dans les cir-
cuits CI.OS connus, le rapport oxyde de champ/oxyde dis-
positif est souvent de 15/1 ou plus. Il est un inconvé-
nient à une telle épaisseur, c'est qu'elle crée de gran-
des hauteurs de paliers d'oxyde et limite l'utilisation d'une géométrie linéaire fine dans les circuits intégrés
CMvIOS.
les circuits intégrés COS -connus ont de plus le désavantage de requérir des diffusions *arrêt canal" pour ménager un isolement et éviter des fuites entre cellules de transistor. Bien que ces diffusions ne requièrent pas d'étapes supplémentaires de fabrica- tion, elles requièrent une place supplémentaire et accroissent donc sensiblement les dimensions du circuit intégré. L'invention résoud ces problèmes grâce à un procédé de fabrication utilisant des implants à effet de champ qui éliminent le besoin de zones "arrêt canal" et permettent que la couche d'ox:yde de champ soit plus mince. De ce fait, le recouvrement par film mince est meilleur et plus facile, la photolithographie est plus efficace permettant de définir une géométrie plus fine et de petits espaces dant la totalité du circuit dont
les dimensions sont alors plus faibles.
Il est un autre problème rencontré dans la fabrication des dispositifs CMOS antérieurs avecpuits
P isolés, c'est la réduction inhérente de la concentra-
tion en dopant sur les bords de ces puits P. sous l'oxy-
de de champ, soit là o il est nécessaire que le dopant
soit plus concentré. Cette réduction de la concentra-
tion du dopant est due à la répartition caractéristique
de la diffusion qui se traduit par une moins forte con-
centration sur les bords de la zone de diffusion, et également au fait que l'oxyde de champ a tendance à épuiser le dopant à l'interface silicium/oxyde. De plus, dans les procédés de fabrication connus, les puits P sont formés par implantation d'ions en utilisant des zones d'oxyde de champ déjà formées comme barrières à l'implantation. Cela se traduit souvent par un réseau
dont les puits P adjacents sont isolés les uns des au-
tres bien que proches les uns des autres, ce qui né-
cessite un plus grand nombre de contacts et, en consé-
quence, des dimensions de circuit plus grandes. On a suggéré, pour résoudre ce problème, d'accroître le dopage latéral des puits P en accroissant le niveau de dopage P d'origine, et en "contredopant" ensuite avec un matériau de type N. Mais cette solution n'est pas
satisfaisante car la mobilité des porteurs majoritai-
res est dégradée, la capacité de la zone N+ étant ac-
crue et la performance du dispositif à canal N. rédui-
te. L'invention permet de résoudre également ce pro-
blème.
L'invention a donc pour principal objectif un procédé perfectionné de fabrication de dispositifs à
circuits intégrés OMOS qui permet de résoudre les pro-
blèmes évoqués.
L'invention a également pour objectif un procédé de fabrication de dispositifs semi-conducteurs CMOS dans lesquels le rapport épaisseur d'oxyde de champ/épaisseur d'oxyde dispositif est fortement réduit, ce qui élimine les paliers relativement larges pour
les trajets conducteurs du dispositif.
L'invention a aussi pour objectif un procé-
dé de fabrication de dispositifs semi-conducteurs CMOS par lequel le niveau de dopage est plus profond, et avec une plus forte concentration, le long des bords de chaque puits P, sous les bords des zones adjacentes
d'oxyde de champ.
L'invention a de même pour objectif une structure CMOS perfectionnée dans laquelle le rapport
d'épaisseur oxyde de champ/oxyde dispositif est relati-
vemènt faible et les Ugnes d'interconnexion conductri-
ces sont relativement étroites.
L'invention a par ailleurs pour objectif une structure de dispositif à circuits intégrés CMOS qui est perfectionnée et dans laquelle est utilisée une seule zone de diffusion de puits P pour les transistors
de type N adjacents de deux ou plusieurs éléments CMiOS.
L'invention a enfin pour objectif de permet-
tre la réduction de l'épaisseur de l'oxyde de champ,
ce qui réduit la hauteur des paliers ou marches d'oxy-
de que des couches minces amenées ultérieurement doi-
vent passer.
Selon le procédé conforme à l'invention de fabrication d'un circuit intégré CMOS, les puits P pour
les transistors N du circuit sont formés avant de fai-
re croître l'oxyde de champ. Les étapes préliminaires
du procédé sont analogues à celles des procédés classi-
ques, pour la préparation du matériau silicium appro-
prié au traitement. On forme ensuite une première cou-
che relativement mince d'oxyde à la surface du silicium et cette première couche est recouverte d'une couche analogue de nitrure de silidum. Cette couche barrière
composite oxyde/nitrure est alors masquée, et l'ensem-
ble est soumis à décapage afin de ne laisser que les
zones o sera ensuite formé l'oxyde de champ.
On utilise un second cache en matériau photo-
résistant pour définir les zones de puits P en recou-
vrant certaines des zones oxyde/nitrure et en laissant
les autres exposées. Lorsque le second cache est en pla-
ce, les puits P sont formés par implantation d'ions de bore dans les zones non couvertes par le cache. Lors de cette implantation qui peut être faite en une ou deux étapes, certains des atomes de bore sont absorbés
par le revêtement de nitrure des zones oxyde/nitrure ex-
posées. Donc, dans les zones qui entourent les zones oxyde/nitrure exposées, les atomes de bore pénètrent
dans le substrat-en silicium sur une profondeur prédé-
terminée et au niveau de dopage prescrit, mais, direc-
tement sous les zones oxyde/nitrure exposées, la profon-
deur et le niveau ou densité du dopage sont plus faibles.
A la suite de cette implantation, le puits P implanté est soumis à une diffusion thermique, ce qui peut être fait avant ou au cours de la formation de l'oxyde
à effet de champ. Ensuite, dans les zones non couver-
tes par les couches oxyde/nitrure, on fait croître l'oxyde de champ, le traitement ultérieur étant con-
duit de manière classique pour définir les divers tran-
sistors à canal P et à canal N et former les trajets
d'interconnexioD nécessaires.
Dans les dispositifs CIOS fabriqués confor-
O1 mément à l'invention, les lits P adjacents peuvent
être raccordés sous forme d'une seule zone de diffu-
sion, ce qui réduit le nombre de contacts de surface requis. Dans cespuits P, la concentration en dopant P est plus forte sous les zones d'oxyde de champ, là o c'est nécessaire, ce qui améliore le seuil de champ. Le procédé perfectionné décrit ne comporte pas d'étapes supplémentaires, bien que procurant les avantages d'une
épaisseur d'oxyde de champ réduite, de lignes géométri-
ques plus fines et, par suite, d'une implantation plus
dense de circuits CMOS dans le dispositif.
La suite de la description se réfère aux
dessins annexés qui représentent: - figure 1, une vue en coupe d'une partie de dispositif CMOS avec puits P classiques, - figure 2, ue vue en coupe d'une partie de dispositif CMOS fabriqué conformément à l'invention,
- figure 3, une vue schématique en coupe il-
lustrant la formation d'un puits P par implantation d'ions selon un premier procédé conforme à l'invention,
- figure 4, une vue schématique en coupe il-
lustrant la formation d'un puits P par implantation d'ions selon un second procédé conforme à l'invention, - figures 5 à 9, des vues fragmentaires en coupe illustrant les étapes du procédé de fabrication
d'un dispositif CIvIOS, conformément à l'invention.
Le circuit intégré 20, du type oxyde-métal complémentaire et de structure connu, comporte des zones d'oxyde sélectives de champ 22, à distance l'une de l'autre de manière à former des zones libres au niveau desquelles est implantée une électrode de com-
mande de transistor MOS 24 sur sa couche mince d-'oxy-
de 26. Dans ces dispositifs CMOS connus, des zones ou "puits P" légèrement dopées, pour la formation des
transistors à canal N de chaque dispositif complémentai-
re, sont diffusées dans le substrat 30 du dispositif après avoir défini les zones d'oxyde de champ, Les transistors à canal N comportent des diffusions source et drain de type N 32 formées par la suite dans chaque puits de type P. et les transistors complémentaires à canal P sont formés dans les zones libres à l'extérieur des puits de type P par des diffusions source et drain de type P 34. Les zones constituant les puits P sont
des zones diffusées de redistribution de champ magnéti-
que parfaitement uniformes. Toutefois, le long des par-
ties de bord extérieur 36 de ces zones (délimitées par les lignes interrompues), les niveaux de dopage sont plus faibles que dans le reste de la-zone, pour deux raisons. Premièrement, en raison des caractéristiques l'une diffusion classique, il y a moins de source de
dopant en cet emplacement de bord pour une redistribu-
tion de dopant, Deuxièmement, L'oxyde de 'champ a natu-
rellement tendance à épuiser le bore dopant à l'inter-
face silicium/oxyde. Par suite, pour éviter une inver-
sion du seuil de champ aux tensions plus faibles, la concentration en dopant P devrait être relativement
élevée dans les zones de bord 36, Il est également ca-
ractéristique des dispositifs connus, tels qu'illustré figure 1, que, là o les zones d'oxyde de champ sont
utilisées comme barrière lorsque les puits P sont for-
més par implantation d'ionsi ces puits P souvent très proches les uns des autres soient isolés les uns des autres et non raccordés, ce qui nécessite une surface de circuit supplémentaire pour les surfaces de contact ajoutées. De même, dans les dispositifs CLOS connus, des diffusions d'arrêt de canal sont requises, les-
quelles accroissent encore les dimensions du circuit.
On a représenté figure 2 une partie d'un circuit intégré CMOS conforme à l'invention et qui ne
présente pas les désavantages de celui de la figure 1.
Dans ce circuit, les transistors à canal P et les tran-
sistors à canal N sont adjacents dans un substrat de type N 30. Pour illustrer une structure CMOS classique
identique à celle de la figure 1, mais ayant les avanta-
ges procurées par l'invention, on a représenté un tran-
sistor à canal N d'un autre dispositif CMOS sensible-
ment adjacent au premier dispositif à canal N. Conformé-
ment à l'invention, les deux transistors adjacents à canal N, formés par des diffusions N 32, sont situés tous deux dans le même puits P 40. Ce puits P agrandi par rapport au précédent comporte également des zones de bord 42 qui se situent sensiblement au-dessous des
zones d'oxyde de champ 22 et qui ont une plus forte con-
centration en dopant de type P. pour éviter une inver-
sion du seuil de champ aux faibles tensions.
On se reportera aux figures 5 à 9 pour dé-
crire les étapes du procédé de fabrication de la struc-
ture perfectionnée de la figure 2.
Comme illustré figure 59 on utilise un subs-
trat plan 30 en silicium cristallin (100) de type N qui
a normalement une résistivité de 3-5 ohms/cm, A la sur-
face du silicium, on fait croître une couche relative-
ment mince 44 de bioxyde de silicium (par exemple, de 300-500 A), appelé oxyde de base. Immédiatement après la formation de cet oxyde, on forme à sa surface une couche 46 de nitrure de silicium quelque peu plus épaisse (par exemples de 900-2000 1). Un premier
cache 48, en matériau photorésistant, est ensuite uti-
lisé pour décaper les couches oxyde-nitrure à la sur-
face du substrat sauf dans les zones o doit être ulté-
rieurement formé l'oxyde de champ. Lors de l'étape suivante du procédé$ comme on peut le voir figure 6, on définit les zones des puits P grâce à un deuxième cache de puits P ou cache
inversé en matériau photorésistant 50, le premier ca-
che ayant été ôté. Le deuxième cahce étant en place, un matériau de type N, par exemple de l'arsenic, est implanté dans les zones non masquées, en utilisant de
préférence des procédures d'implantation d'ions classi-
ques, comme indiqué par les flèches verticales. Le cache 50 est ensuite ôté. Cette étape du procédé est facultative et dépend du seuil de champ souhaité pour
le canal PF-
Au cours de l'étape suivante, comme illustré figure 7, on utilise un troisième cache 52 en matériau
photorésistant pour recouvrir toutes les zones du subs-
trat qui ne sont pas les zones de puits P. On.forme alors, par implantation d'ions et dans le substrat 30,
les zones légèrement dopées de puits P. Cette implanta-
tion peut se faire selon une procédure en une étape à charge unique, ou selon une procédure en deux étapes à
double charge. Pour la première procédure, on peut uti-
liser un équipement d'implantation classique avec un
niveau d'énergie de charge uniforme (de 50 Ke? par exem-
ple). Comme on l'a illustré schématiquement figure 3, une partie substantielle de cette charge d'implantation
d'atome de bore (représentés par la lettre B) est ab-
sorbée par le revêtement de nitrure 46 de la couche
composite qui recouvre le dispositif, un certain pour-
centage des atomes de bore pénétrant complètement dans la couche composite oxyde-nitrure 44-46 et dans le
24661@0
substrat, ce qui est indiqué par les lettres B plus espacées. Mais une plus grande charge d'atomes de bore (lettres B plus proches l'une de l'autre) s'inpleate dans les zones libres entourant les zones de couche composite- Par suite, le puits P résultant a une profon- deur moyenne avec un faible dopage de type P sous les zones de couche composite et une forte concentration en dopant P autour de ces zones. Le cache 52 doit àtre suffisamment épais (de l'ordre de 0,5 ja) pour absorber les atomes de bore au niveau des zones extérieures au puits Po
Pour la deuxième procédure, illustrée schéma_-
tiquement figure 4, on implante d'abord une charge de forte densité et faible énergie, se traduisant par un niveau de dopage relativement élevé, autour des zones
définies par la couche composite oxyde-nitrure non mas-
quée, Cette charge de faible énergie (de l'ordre de XeV) se traduit par une concentration relativement forte (représentée par les lettres B proches les unes des autres) ces atomes de bore à faible énergie étant
complètement absorbés par la couche supérieure de ni-
trure 46 de la couche composite et ne traversant donc pas cette couche supérieure. Au terme de cette étape, une seconde implantation est effectuée avec une énergie relativement élevée (par exemple, supérieure à 100 KeV) et une faible densité de charge. Cette seconde charge
(représentée par les lettres B les plus espacées) entrai-
ne les atomes de dopant P plus profondément dans le subs-
trat autour des zones de couche composite, et traverse également cette couche composite pour former le puits P en dessous. Le cache 52 doit être suffisamment épais (par exemple, de 1 "î) pour absorber les atomes lors de ces implantations. Le résultat est à peu près identique à celui obtenu avec la première procédure, les puits P formés (comme illustré figure 2) ayant une plus forte concentration en dopant dans les zones périphériques 42 que dans les zones d'oxyde de champ qui se trouvent directement sous les zones de couche composite. La deuxième procédure permet de contrôler la formation du puits P dans une plus grande mesure que la première. On notera que les dispositifs décrits sont des dispositifs à électrode de commande en silicium, Mais la même technique peut, conformément à l'invention,
8tre utilisée pour les dispositifs à électrode de com-
mande en métal.
Les puits P étant formés comme décrit, on peut poursuivre la fabrication du dispositif CMOS. On
voit figure 8 que l'oj2 forme une couche d'oxyde relati-
vement épaisse 54 (par exemple de 12.000 A) sur les zo-
nes de champ, ainsi qu'une couche d'oxyde mince 56 (par exemple de 1000 A) sur les autres zones du dispositif,
en faisant appel à des procédures classiques. Une cou-
che 58 de polysilicium dopé N+ est formée sur la couche
d'oxyde. On utilise ensuite un autre cache 60 pour for-
mer les zones d'électrode de commande en polysilicium pour l'ensemble du circuit-. Lorsque le cache 60 est ôté, l'oxyde mince autour des électrodes de commande est
également décapé-.
On a représenté figure 9 une partie d'un dis-
positif CMOS achevé, fabriqué conformément à l'inven-
tion. Les étapes de procédé entre les figures 8 et 9 sont des procédures classiques et ne sont donc pas décrites
en détail. Pour l'essentiel, elles impliquent la forma-
tion de zones source-drain N+ 32, et, également, de zo-
nes source-drain P+ 34, par des techniques de diffusion
classiques, la formation d'une couche d'oxyde intermé-
diaire 62 qui sert de couche diélectrique entre le poly-
silicium et les couches de métal, la formation de zones
de contact métallique 64 pour les diverses zones source-
drain, la métallisation 66 des zones de contact, et une couche supérieure 68 de passivation et de protection contre les parasites qui peut être formée de manière classique et qui peut être en bioxyde de silicium, en
nitrure de silicium ou en un autre matériau de passi-
vation. Avec le procédé conforme à l'invention, la
couche d'oxyde de champ peut avoir une épaisseur mini-
mum qui est beaucoup plus faible que celle requise dans les dispositifs CMOS connus. Cet avantage est dû au niveau de dopage qui est relativement élevé dans les zones 42 à effet de champ du puits P et permet donc une
tension de seuil de champ plus élevée pour le disposi-.
tif fabriqué. Autrement dit, une tension de seuil pré-
sélectionnée peut être obtenue grâce au procédé de do-
page sélectif décrit, sans nécessiter une couche d'oxy-
de de champ relativement épaisse.
Le dispositif CutOS fabriqué selon le procédé ci-dessus, avec ses puits P formés comme précédemment
décrit, rend donc possible un rapport relativement fai-
ble oxyde de champ/oxyde dispositif, lequel élimine les problèmes de paliers avec trajets conducteurs tout en
ménageant des caractéristiques de fonctionnement favora-
bles. La fabrication de ce dispositif perfectionné ne nécessite toutefois pas des caches supplémentaires ou
des procédures compliquées.
Il est entendu que la description qui précède
a été faite à titre d'exemple non-limitatif et que des
variantes peuvent être envisagées sans, pour cela, sor-
tir du cadre de l'invention.
Claims (10)
1) Procédé d'implantation de puits de type
P au cours de la fabrication d'un circuit intégré semi-
conducteur oxyde-métal à symétrie complémentaire, pour transistors de type N. caractérisé en ce qu'il consis- te: a) - à former une couche composite d'oxyde (4i) et de nitrure (46) à la surface d'un substrat (30) en silicium de type N, b) - à former cette couche composite dans des zones déterminées du dispositif constituant le
circuit intégré, pour la formation ultérieure de tran-
sistors, c) - à masquer le substrat de manière à exposer les zones de puits P (40), y compris les zones de couche composite pour les transistors de type N, d) - à conduire une implantation d'ions dans
les zones exposées de puits P. de telle sorte qu'un ni-
veau de dopage relativement élevé, à une profondeur re-
lativement grande, est établi autour des zones de couche
composite, alors qu'un niveau de dopage plus faible sur.
une moins grande profondeur est établi sous les zones de
couche composite.
2) Procédé selon la revendication 1, caractéei-
se en ce que l'étape d'implantation d'ions consiste à
créer une charge unique d'implantation d'ions à un ni-
veau d'énergie et avec une densité suffisante pour en-
trainer une partie substantielle de la charge au travers de chaque zone de couche composite dans une zone de puits P, pour former une zone dopée sous chaque zone de couche composite, cette charge unique se traduisant par une partie plus fortement et plus profondément dopée de chaque zone de puits P autour de chaque zone de couche composite.
3) Procédé selon la revendication 1, carac-
térisé en ce que le niveau d'énergie de la charge d'im-
plantation d'ions est de l'ordre de 50 KeV.
4) Procédé selon la revendication 1, caracté-
risé en ce que l'étape d'implantation d'ions consiste à créer deux charges d'implantation, la première étant à un niveau d'énergie relativement faible, avec une forte densité pour que les atomes d'implantation soient absorbés dans le revêtement de nitrure de chaque zone de couche composite exposée tout en étant entraînés dans le silicium qui entoure ces zones exposées, la seconde étant à un niveau d'énergie relativement élevée, avec une faible densité, pour que les atomes d'implantation traversent complètement les zones de couche composite
et forment une région P sous ces zones, la seconde char-
ge conduisant à une plus forte pénétration du dopant
dans les zones entourant les zones de couche composite.
) Procédé selon la revendication 4, caracté- risé en ce que la première charge a un niveau d'énergie
relativement faible de 25 KeV environ, la seconde char-
ge ayant un niveau d'énergie plus élevé de l'ordre de
-100 KeV.
6) Procédé de fabrication de dispositifs à circuits intégrés du type semiconducteur oxyde-métal à symétrie complémentaire, caractérisé en ce qu'il consiste - à utiliser un substrat en silicium de type
N, (30)
- à former une couche d'oxyde à la surface de ce substrat en silicium, (44) - à former une couche de nitrure (46) sur la couche d'oxyde pour former une couche composite, - à former cette couche composite dans des zones prédéterminées du dispositif pour la formation ultérieure de transistors, - à masquer le substrat pour définir des zones exposées de formation de puits P (40), y compris des zones plus petites de couche composite exposées pour les transistors de type Ne - à conduire une implantation d'ions en ma- tériau de type P dans les zones exposées de puits P,
de telle sorte que le dopant P est plus fortement con-
centré, sur une plus grande profondeur, dans le puits P. autour des zones de couche composite que directement sous ces zones, - à former une couche d'oxyde à effet de
champ (54) sur le substrat, autour des zones de tran-
sistor, à l'intérieur et à l'extérieur du puits Pl - à former une électrode de commande pour
la couche d'oxyde à effet de champ, ainsi que des dif-
fusions source et drain (32) pour les transistors, dans le dispositif, et - à former des trajets conducteurs entre les transistors à l'intérieur et à l'extérieur des puits P.
7) Procédé selon la revendication 6, caracté-
risé en ce que l'implantation d'ions se fait en une
première charge d'énergie relativement faible et de for-
te densité, suivie d'une seconde charge d'énergie rela-
tivement élevée et de faible densité.
8) Procédé selon la revendication 7, caracté-
risé en ce que le niveau d'énergie de la première char-
ge est de l'ordre de 25 KeV, et en ce que le niveau d'énergie de la seconde charge est de l'ordre de -100 KeVo
9) Procédé selon la revendication 6, caracté-
risé en ce que l'épaisseur de la couche d'oxyde à effet o de champ est de l'ordre de 12.000 Ag la couche d'oxyde d'électrode de commande étant de l'ordre de 1000 A.
) Dispositif métal-oxyde-silicium à sy-
métrie complémentaire, & substrat de silicium, caracté-
risé en ce qu'il comporte: - une série de puits P (40) dans le substrat, chaque puits P contenant au moins deux diffusions N+
(32) espacées avec des moyens formant électrode de com-
mande entre ces diffusions et étant entouré par une zone libre de substrat recouverte d'une couche d'oxyde à effet de champ (54), chaque puits P ayant, dans les
zones qui se trouvent au moins partiellement sous l'oxy-
de à effet de champ et autour de ces diffusions, une plus forte concentration sur une plus grande profondeur en matériau de type P que dans les zones du substrat
qui se trouvent sous les diffusions.
11) Dispositif selon la revendication 10,
caractérisé en ce qu'au moins l'un des puits P (40) com-
porte deux paires de diffusions N+ (32) espacées l'une de l'autre et séparées par une couche d'oxyde à effet
de champ (54), ce puits P ayant une plus forte concen-
tration sur une plus grande profondeur en matériau de type P sous l'oxyde à effet de champ et au niveau de
ses bords extérieurs.
12) Dispositif selon la revendication 10, caractérisé en ce que l'épaisseur d'oxyde à effet de o
champ est de l'ordre de 12.000 A, chaque paire de dif-
fusions N+ se trouvant sous une épaisseur d'oxyde d'lectrode de commande de l'ordre de 0 A. d'électrode de commande de l'ordre de 1000 A.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/077,383 US4306916A (en) | 1979-09-20 | 1979-09-20 | CMOS P-Well selective implant method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2466100A1 true FR2466100A1 (fr) | 1981-03-27 |
Family
ID=22137745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8020105A Pending FR2466100A1 (fr) | 1979-09-20 | 1980-09-18 | Procede d'implantation selective de puits de type p de semi-conducteur oxyde-metal a symetrie complementaire |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4306916A (fr) |
| JP (1) | JPS56501145A (fr) |
| CA (1) | CA1157574A (fr) |
| FR (1) | FR2466100A1 (fr) |
| GB (1) | GB2072944B (fr) |
| NL (1) | NL8020354A (fr) |
| SE (1) | SE8103147L (fr) |
| WO (1) | WO1981000931A1 (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0017377A2 (fr) * | 1979-03-20 | 1980-10-15 | Fujitsu Limited | Procédé de fabrication de transistors bipolaires isolés |
| FR2472267A1 (fr) * | 1979-12-20 | 1981-06-26 | Mitel Corp | Dispositif semiconducteur mos a double resistivite et methode de fabrication |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55156370A (en) * | 1979-05-25 | 1980-12-05 | Hitachi Ltd | Manufacture of semiconductor device |
| US5252505A (en) * | 1979-05-25 | 1993-10-12 | Hitachi, Ltd. | Method for manufacturing a semiconductor device |
| JPS5791553A (en) * | 1980-11-29 | 1982-06-07 | Toshiba Corp | Semiconductor device |
| US4369072A (en) * | 1981-01-22 | 1983-01-18 | International Business Machines Corp. | Method for forming IGFET devices having improved drain voltage characteristics |
| US4382827A (en) * | 1981-04-27 | 1983-05-10 | Ncr Corporation | Silicon nitride S/D ion implant mask in CMOS device fabrication |
| DE3131031A1 (de) * | 1981-08-05 | 1983-02-24 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum erzeugen der felddotierung beim herstellen von integrierten komplementaeren mos-feldeffekttransistoren |
| DE3133468A1 (de) * | 1981-08-25 | 1983-03-17 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen in siliziumgate-technologie |
| US4411058A (en) * | 1981-08-31 | 1983-10-25 | Hughes Aircraft Company | Process for fabricating CMOS devices with self-aligned channel stops |
| US4420344A (en) * | 1981-10-15 | 1983-12-13 | Texas Instruments Incorporated | CMOS Source/drain implant process without compensation of polysilicon doping |
| US4406710A (en) * | 1981-10-15 | 1983-09-27 | Davies Roderick D | Mask-saving technique for forming CMOS source/drain regions |
| US4528581A (en) * | 1981-10-21 | 1985-07-09 | Hughes Aircraft Company | High density CMOS devices with conductively interconnected wells |
| US4426766A (en) * | 1981-10-21 | 1984-01-24 | Hughes Aircraft Company | Method of fabricating high density high breakdown voltage CMOS devices |
| US4422885A (en) * | 1981-12-18 | 1983-12-27 | Ncr Corporation | Polysilicon-doped-first CMOS process |
| US4450021A (en) * | 1982-02-22 | 1984-05-22 | American Microsystems, Incorporated | Mask diffusion process for forming Zener diode or complementary field effect transistors |
| US4454648A (en) * | 1982-03-08 | 1984-06-19 | Mcdonnell Douglas Corporation | Method of making integrated MNOS and CMOS devices in a bulk silicon wafer |
| US4535531A (en) * | 1982-03-22 | 1985-08-20 | International Business Machines Corporation | Method and resulting structure for selective multiple base width transistor structures |
| US4470191A (en) * | 1982-12-09 | 1984-09-11 | International Business Machines Corporation | Process for making complementary transistors by sequential implantations using oxidation barrier masking layer |
| US4480375A (en) * | 1982-12-09 | 1984-11-06 | International Business Machines Corporation | Simple process for making complementary transistors |
| US4710477A (en) * | 1983-09-12 | 1987-12-01 | Hughes Aircraft Company | Method for forming latch-up immune, multiple retrograde well high density CMOS FET |
| JPS60123055A (ja) * | 1983-12-07 | 1985-07-01 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US4567640A (en) * | 1984-05-22 | 1986-02-04 | Data General Corporation | Method of fabricating high density CMOS devices |
| US4558508A (en) * | 1984-10-15 | 1985-12-17 | International Business Machines Corporation | Process of making dual well CMOS semiconductor structure with aligned field-dopings using single masking step |
| US4713329A (en) * | 1985-07-22 | 1987-12-15 | Data General Corporation | Well mask for CMOS process |
| US4717683A (en) * | 1986-09-23 | 1988-01-05 | Motorola Inc. | CMOS process |
| JPS6384067A (ja) * | 1986-09-27 | 1988-04-14 | Toshiba Corp | 半導体装置の製造方法 |
| EP0304541A1 (fr) * | 1987-08-18 | 1989-03-01 | Deutsche ITT Industries GmbH | Méthode de fabrication des caissons et des îlots implantés pour des circuits CMOS intégrés |
| US5292671A (en) * | 1987-10-08 | 1994-03-08 | Matsushita Electric Industrial, Co., Ltd. | Method of manufacture for semiconductor device by forming deep and shallow regions |
| JPH07118484B2 (ja) * | 1987-10-09 | 1995-12-18 | 沖電気工業株式会社 | ショットキーゲート電界効果トランジスタの製造方法 |
| JPH01161752A (ja) * | 1987-12-18 | 1989-06-26 | Toshiba Corp | 半導体装置製造方法 |
| IT1223571B (it) * | 1987-12-21 | 1990-09-19 | Sgs Thomson Microelectronics | Procedimento per la fabbricazione di dispositivi integrati cmos con lunghezze di porta ridotte |
| US4925806A (en) * | 1988-03-17 | 1990-05-15 | Northern Telecom Limited | Method for making a doped well in a semiconductor substrate |
| DE3900769A1 (de) * | 1989-01-12 | 1990-08-09 | Fraunhofer Ges Forschung | Integrierte schaltung mit zumindest einem n-kanal-fet und zumindest einem p-kanal-fet |
| US5296392A (en) * | 1990-03-06 | 1994-03-22 | Digital Equipment Corporation | Method of forming trench isolated regions with sidewall doping |
| US5395773A (en) * | 1994-03-31 | 1995-03-07 | Vlsi Technology, Inc. | MOSFET with gate-penetrating halo implant |
| US5434099A (en) * | 1994-07-05 | 1995-07-18 | United Microelectronics Corporation | Method of manufacturing field isolation for complimentary type devices |
| US5830789A (en) * | 1996-11-19 | 1998-11-03 | Integrated Device Technology, Inc. | CMOS process forming wells after gate formation |
| KR100672698B1 (ko) * | 2004-12-24 | 2007-01-24 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그의 제조방법 |
| WO2010110246A1 (fr) * | 2009-03-25 | 2010-09-30 | ローム株式会社 | Dispositif a semi-conducteurs |
| EP3358626B1 (fr) | 2017-02-02 | 2022-07-20 | Nxp B.V. | Fabrication d'un dispositif de commutation à semi-conducteur |
| EP3404722B1 (fr) | 2017-05-17 | 2021-03-24 | Nxp B.V. | Procédé de fabrication d'un dispositif de commutation à semi-conducteur |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2281646A1 (fr) * | 1974-08-08 | 1976-03-05 | Siemens Ag | Procede pour fabriquer un dispositif composite monolithique a semiconducteurs |
| US4013484A (en) * | 1976-02-25 | 1977-03-22 | Intel Corporation | High density CMOS process |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3615938A (en) * | 1969-01-28 | 1971-10-26 | Westinghouse Electric Corp | Method for diffusion of acceptor impurities into semiconductors |
| US3853633A (en) * | 1972-12-04 | 1974-12-10 | Motorola Inc | Method of making a semi planar insulated gate field-effect transistor device with implanted field |
| US3983620A (en) * | 1975-05-08 | 1976-10-05 | National Semiconductor Corporation | Self-aligned CMOS process for bulk silicon and insulating substrate device |
| US4045250A (en) * | 1975-08-04 | 1977-08-30 | Rca Corporation | Method of making a semiconductor device |
| JPS5248979A (en) * | 1975-10-17 | 1977-04-19 | Mitsubishi Electric Corp | Process for production of complementary type mos integrated circuit de vice |
| JPS5270779A (en) * | 1975-12-09 | 1977-06-13 | Fujitsu Ltd | Manufacture of complementary-type integrated circuit |
| NL7604986A (nl) * | 1976-05-11 | 1977-11-15 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleider- inrichting, en inrichting vervaardigd door toe- passing van de werkwijze. |
| JPS52143782A (en) * | 1976-05-26 | 1977-11-30 | Hitachi Ltd | Construction of complementary mis-ic and its production |
| US4104784A (en) * | 1976-06-21 | 1978-08-08 | National Semiconductor Corporation | Manufacturing a low voltage n-channel MOSFET device |
| US4217149A (en) * | 1976-09-08 | 1980-08-12 | Sanyo Electric Co., Ltd. | Method of manufacturing complementary insulated gate field effect semiconductor device by multiple implantations and diffusion |
| US4081896A (en) * | 1977-04-11 | 1978-04-04 | Rca Corporation | Method of making a substrate contact for an integrated circuit |
-
1979
- 1979-09-20 US US06/077,383 patent/US4306916A/en not_active Expired - Lifetime
-
1980
- 1980-09-08 NL NL8020354A patent/NL8020354A/nl not_active Application Discontinuation
- 1980-09-08 WO PCT/US1980/001154 patent/WO1981000931A1/fr active Application Filing
- 1980-09-08 GB GB8104208A patent/GB2072944B/en not_active Expired
- 1980-09-08 JP JP50219280A patent/JPS56501145A/ja active Pending
- 1980-09-18 FR FR8020105A patent/FR2466100A1/fr active Pending
- 1980-09-19 CA CA000360634A patent/CA1157574A/fr not_active Expired
-
1981
- 1981-05-19 SE SE8103147A patent/SE8103147L/xx not_active Application Discontinuation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2281646A1 (fr) * | 1974-08-08 | 1976-03-05 | Siemens Ag | Procede pour fabriquer un dispositif composite monolithique a semiconducteurs |
| US4013484A (en) * | 1976-02-25 | 1977-03-22 | Intel Corporation | High density CMOS process |
Non-Patent Citations (3)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN, vol. 16, no. 8, janvier 1974, pages 2721-2722, New York (USA); * |
| IBM TECHNICAL DISCLOSURE BULLETIN, vol. 17, no. 8, janvier 1975, pages 2359-2360, New York (USA); * |
| PATENTS ABSTRACTS OF JAPAN, vol. 2, no. 62, 11 mai 1978, page 1934 E 78; * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0017377A2 (fr) * | 1979-03-20 | 1980-10-15 | Fujitsu Limited | Procédé de fabrication de transistors bipolaires isolés |
| EP0017377A3 (en) * | 1979-03-20 | 1982-08-25 | Fujitsu Limited | Method of producing insulated bipolar transistors and bipolar transistors insulated by that method |
| FR2472267A1 (fr) * | 1979-12-20 | 1981-06-26 | Mitel Corp | Dispositif semiconducteur mos a double resistivite et methode de fabrication |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2072944A (en) | 1981-10-07 |
| SE8103147L (sv) | 1981-05-19 |
| US4306916A (en) | 1981-12-22 |
| GB2072944B (en) | 1984-03-28 |
| CA1157574A (fr) | 1983-11-22 |
| WO1981000931A1 (fr) | 1981-04-02 |
| NL8020354A (nl) | 1981-07-01 |
| JPS56501145A (fr) | 1981-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2466100A1 (fr) | Procede d'implantation selective de puits de type p de semi-conducteur oxyde-metal a symetrie complementaire | |
| US6262439B1 (en) | Silicon carbide semiconductor device | |
| US4038107A (en) | Method for making transistor structures | |
| FR2559958A1 (fr) | Dispositif semi-conducteur metal-oxyde a effet de champ et son procede de fabrication | |
| FR2745952A1 (fr) | Transistor bipolaire a grille isolee a canal court ayant des proprietes ameliorees pour sa chute de tension en sens direct et ses pertes de puissance par commutation | |
| FR2530867A1 (fr) | Dispositifs mos a barriere de schottky et leur procede de fabrication | |
| CN106252367B (zh) | 成像装置、制造该成像装置的方法和照相机 | |
| EP0203836B1 (fr) | Procédé de fabrication de transistors à effet de champ, et transistors bipolaires latéraux sur un même substrat | |
| FR2661555A1 (fr) | Procede pour fabriquer un reseau-memoire a semi-conducteurs avec des cellules du type a grille flottante et sans contact. | |
| FR2533370A1 (fr) | Procede de fabrication d'un dispositif mos a contacts auto-alignes | |
| JPH09232567A (ja) | Ｍｏｓゲートパワーデバイス及びその製造方法 | |
| JP2000183348A (ja) | Ｍｏｓゲ―ト電力装置 | |
| EP0420748A1 (fr) | Procédé de fabrication d'un circuit intégré MIS haute tension | |
| FR2748157A1 (fr) | Dispositif a semiconducteurs comportant une structure silicium sur isolant et procede de fabrication de ce dispositif | |
| JPS614240A (ja) | 半導体装置の製造方法 | |
| US6709961B2 (en) | Method for fabricating semiconductor device | |
| EP0002421B1 (fr) | Procédé de neutralisation des charges positives contenues dans l'isolant de porte d'au moins un transistor à effet de champ à porte isolée | |
| FR2673044A1 (fr) | Transistor a effet de champ comprenant une couche enterree, et procede de fabrication. | |
| FR2742583A1 (fr) | Transistor a effet de champ a grille isolee et a canal diffuse | |
| FR2774812A1 (fr) | Procede de fabrication de transistors mos a deux tensions | |
| JPH11135649A (ja) | 半導体装置の製造方法 | |
| FR2767965A1 (fr) | Procede de fabrication d'un dispositif a circuit integre ayant differentes epaisseurs d'oxyde de grille | |
| TW587280B (en) | Semiconductor device and production method therefor | |
| TW200529378A (en) | Method for manufacturing a semiconductor device | |
| EP0948038B1 (fr) | Procédé de fabrication d'une diode à avalanche à seuil réglable |