[go: up one dir, main page]

FR2530867A1 - Dispositifs mos a barriere de schottky et leur procede de fabrication - Google Patents

Dispositifs mos a barriere de schottky et leur procede de fabrication Download PDF

Info

Publication number
FR2530867A1
FR2530867A1 FR8311886A FR8311886A FR2530867A1 FR 2530867 A1 FR2530867 A1 FR 2530867A1 FR 8311886 A FR8311886 A FR 8311886A FR 8311886 A FR8311886 A FR 8311886A FR 2530867 A1 FR2530867 A1 FR 2530867A1
Authority
FR
France
Prior art keywords
region
regions
contacts
source
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8311886A
Other languages
English (en)
Other versions
FR2530867B1 (fr
Inventor
Conrad Jose Koeneke
Martin Paul Lepselter
William Thomas Lynch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of FR2530867A1 publication Critical patent/FR2530867A1/fr
Application granted granted Critical
Publication of FR2530867B1 publication Critical patent/FR2530867B1/fr
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85Complementary IGFETs, e.g. CMOS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28537Deposition of Schottky electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351Substrate regions of field-effect devices
    • H10D62/357Substrate regions of field-effect devices of FETs
    • H10D62/364Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/378Contact regions to the substrate regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/64Electrodes comprising a Schottky barrier to a semiconductor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/64Electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/647Schottky drain or source electrodes for IGFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

L'INVENTION CONCERNE LA TECHNOLOGIE DES SEMI-CONDUCTEURS. ON AMELIORE CONSIDERABLEMENT DES DISPOSITIFS MOS ET CMOS A BARRIERE DE SCHOTTKY EN DOPANT SELECTIVEMENT LES REGIONS 44, 45 QUI ENTOURENT LES CONTACTS DE SOURCE ET DE DRAIN A BARRIERE DE SCHOTTKY 35, 36. POUR DES DISPOSITIFS A CANAL P, ON EFFECTUE UN DOPAGE PAR DES ACCEPTEURS AVEC UNE PROCEDURE D'IMPLANTATION IONIQUE EN UNE ETAPE OU EN DEUX ETAPES. POUR DES DISPOSITIFS A CANAL N, ON EFFECTUE UN DOPAGE PAR DES DONNEURS AVEC UNE PROCEDURE EN DEUX ETAPES. DANS CHAQUE CAS, ON OBTIENT UNE AMELIORATION DE L'INJECTION DE COURANT DANS LE CANAL ET UNE DIMINUTION DU COURANT DE FUITE VERS LE SUBSTRAT. APPLICATION A LA FABRICATION DES CIRCUITS INTEGRES MOS ET CMOS.

Description

La présente invention concerne les structures en circuit intégré et elle
porte plus particulièrement sur des dispositifs consistant en transistors en circuit intégré du type métal-oxyde-semiconducteur (MOS) qui comprennent des contacts de source et de drain à barrière de Schottky, ainsi
que sur des procédés de fabrication de tels dispositifs.
On utilise habituellement l'expression "MOS" dans le domaine des semiconducteurs pour désigner des dispositifs ayant une structure conducteur-isolant-semiconducteur prévue pour commander la conduction dans le semiconducteur au moyen de tensions appliquées au conducteur Cette appellation n'implique pas que le conducteur soit nécessairement un métal au sens strict, ni que l'isolant soit nécessairement
un oxyde.
On sait que l'utilisation de contacts à barrière
de Schottky pour la source et le drain d'un dispositif con-
sistant en un transistor MOS à mode d'enrichissement et à
canal p ou à canal n, de type classique, procure des avanta-
ges de performances et de fabrication On sait également
maintenant que l'incorporation de tels contacts dans un cir-
cuit intégré classique employant des dispositifs consistant
en transistors de type métal-oxyde-semiconducteur complémen-
taire (CMOS) dans la même puce de substrat est très avanta-
geuse Comme il est indiqué dans le brevet US 4 300 152, l'incorporation de contacts de source et de drain à barrière de Schottky dans l'un au moins des dispositifs de la paire complémentaire de dispositifs MOS dans une structure CMOS, donne une configuration d'un grand intérêt qui est incapable de se verrouiller, à n'importe quelle densité d'implantation
des dispositifs.
On a cependant déterminé récemment, en particulier pour certains dispositifs MOS et CMOS à canal court et à faible tension présentant une importance pratique, que des
améliorations supplémentaires des caractéristiques de fonc-
tionnement de structure MOS et CMOS à barrière de Schottky proposées jusqu'à présent seraient avantageuses On s'est
aperçu en particulier que des améliorations seraient souhai-
tables en ce qui concerne les caractéristiques de fuite et le
niveau de courant que peuvent fournir de tels dispositifs.
Des efforts considérables ont donc été faits récemment pour
tenter d'améliorer ces propriétés des dispositifs.
Un but de l'invention est d'améliorer les caracté-
ristiques de tels dispositifs en ce qui concerne le niveau
de courant qu'ils sont capables de fournir, tout en mainte-
nant leur bonne immunité vis-à-vis de l'action de transistor bipolaire parasite (dispositifs MOS) et du verrouillage
(dispositifs CMOS).
L'invention procure une structure en circuit inté-
gré comprenant un ensemble de dispositifs MOS à barrière de Schottky, chacun de ces dispositifs étant formé dans une région semiconductrice d'un premier type de conductivité et comprenant des contacts de source et de drain à barrière de Schottky mutuellement espacés, et des-moyens pour induire électriquement un canal du type de conductivité opposé dans une région de canal entre les contacts de source et de drain, et comprenant en outre des régions, dopées avec une impureté qui tend à produire le type de conductivité opposé, aux frontières entre les contacts et la région semiconductrice, le dopage étant suffisamment faible pour ne pas augmenter notablement l'injection de porteurs minoritaires des contacts
vers la région semiconductrice, ces régions dopées compre-
nant des parties qui s'étendent latéralement en position adjacente à la région de canal dans le but d'abaisser la
hauteur de la barrière de Schottky contact-canal.
Ces régions dopées comprennent de préférence d'autres parties situées entre les contacts et la région semiconductrice dans le but de réduire le courant de fuite
entre les contacts et la région semiconductrice.
L'invention sera mieux comprise à la lecture de la
description qui va suivre de modes de réalisation et en se
référant aux dessins annexés sur lesquels
La figure 1 montre en coupe une partie d'un dispo-
sitif MOS à barrière de Schottky connu; Les figures 2 à 12 sont des représentations en coupe d'un dispositif MOS à barrière de Schottky à canal p
fabriqué conformément à l'invention, à divers stades succes-
sifs d'une séquence de fabrication qui comprend une procédu-
re d'implantation en une seule étape; -
Les figures 13 à 15 représentent en coupe un dis-
positif MOS à barrière de Schottky à canal p fabriqué con-
formément à l'invention, à divers stades successifs d'une
séquence de fabrication qui comprend une procédure d'implan-
tation en deux étapes; et Les figures 16 et 17 sont dés représentations en coupe d'un dispositif MOS à barrière de Schottky et à canal
n partiellement fabriqué, réalisé conformément à l'inven-
tion avec un procédé qui comprend également une procédure
d'implantation en-deux étapes.
La figure 1 montré une partie d'un dispositif MOS à barrière de Schottky et à canal p, d'un type connu dans la technique A titre d'exemple, le dispositif comprend un substrat de silicium 10, de type n, portant des régions d'oxyde de champ relativement épais, Il et 12, de type classique, une région en silicium polycristallin dopé 13, une couche d'oxyde de grille relativement mince 14 située sous la région de silicium polycristallin 13, et des parties en oxyde supplémentaires 15 et 16 qui sont formées sur les parois latérales de la région 130 -1 Une couche de siliciure 17, consistant par exemple en siliciure de platine, est représentée sur la figure 1 et recouvre la région de silicium polycristallin 13 La région h 3 et la couche 17 constituent conjointement un contact de grille avantageux, à faible résistivité, comme il est bien connu dans la technique En outre, des couches de siliciure de platine 18 et 19 font respectivement fonction de contacts de source et de drain, dans la structure représentée, de la manière qui est décrite par exemple par M P Lepselter et S.M Sze dans "SB-IGFET: An Insulated-Gate Field- Effect Transistor Using Schottky Barrier Contacts for Source and Drain", Proceedings of the IEEE, août 1968, pages 1400-1402. En outre, des structures du type représenté sur la figure 1, combinées avec des structures complémentaires à canal N de configuration similaire, formées dans des substrats ou des caissons de type p, peuvent être à la base
de la réalisation de dispositifs CMOS exempts de verrouilla-
ge, comme il est décrit en détail dans le brevet US 4 300 152
précité Par conséquent, dans toute la description faite ici,
il faut considérer que les structures et les techniques qui sont décrites sont applicables aussi bien à des dispositifs MOS à barrière de Schottky à canal p ou à canal n, selon ce qui est indiqué, qu'à des dispositifs CMOS à barrière de Schottky qui comprennent à la fois des parties à canal p et
des parties à canal N dans le meme substrat de puce.
Des dispositifs consistant en transistors à
barrière de Schottky connus du genre représenté partielle-
ment sur la figure 1 présentent des caractéristiques avanta-
geuses Ces dispositifs présentent aussi cependant certaines propriétés qui limitent leurs possibilités d'applications, spécialement pour le fonctionnement avec une tension faible, et en particulier pour ceux de ces dispositifs qui sont du type à canal court Ces propriétés limitatives comprennent une insuffisance du courant qui peut être fourni et, dans certains cas, une fuite défavorablement élevée des contacts
de drain vers le substrat.
Les inventeurs ont déterminé que l'insuffisance du courant que peut fournir la configuration de la figure 1 résulte d'au moins deux facteurs principaux Premièrement,
il existe inévitablement une séparation physique ou un espa-
ce entre le canal p induit électriquement, qui est formé
directement sous la région de grille en silicium polycris-
tallin 13, et les cotés en regard des couches de siliciure de platine 18 et 19 Secondement, il existe une hauteur de barrière de Schottky de 0,25 électron-volt entre le canal p et les couches 18 et 19 L'effet combiné de ces facteurs limite notablement l'aptitude de la source d'un tel disposi-
tif à injecter un courant dans le canal.
En outre, la fuite du contact de drain 19 (figure 1) vers le substrat 10 du dispositif représenté peut être relativement élevée Par exemple, le courant de fuite du drain vers le substrat du dispositif à barrière de Schottky est de façon caractéristique environ 100 fois supérieur à celui d'un dispositif MOS ayant des régions de source et de
drain classiques, diffusées ou implantées.
Dans les dispositifs décrits ci-après, les possi-
bilités d'un transistor à barrière de Schottky en ce qui concerne le courant qu'il peut fournir sont améliorées De plus, les propriétés de fuite du drain vers le substrat du dispositif sont améliorées tout en maintenant un facteur de Gummel d'émetteur relativement faible pour l'injection de porteurs minoritaires dans le substrat Il en résulte que la bonne immunité du dispositif à l'action de transistor
bipolaire parasite (pour un dispositif MOS) et au verrouil-
lage (pour un dispositif CMOS) est maintenue.
Dans un dispositif à barrière de Schottky à canal p réalisé conformément à l'invention, qu'on décrira en détail ci-après, on utilise une procédure d'implantation en une seule étape, produisant un dopage faible, par laquelle une couche mince d'accepteurs à concentration élevée est introduite en position immédiatement adjacente aux côtés des couches de siliciure de platine 1-8 et 19, dans la région entre le siliciure et le canal Ce dopage réduit la barrière de potentiel entre le canal p et les couches-de siliciure 18 et 19, ce qui permet aux porteurs de traverser la barrière par effet tunnel Ceci abaisse effectivement la hauteur de la barrière de Schottky entre le canal p et les couches 18 et 19 (en lui donnant par exemple une valeur d'environ 0,21 électron-volt en l'absence d'une tension de grille appliquée), tout en supprimant également la séparation physique entre le canal et les cotés en regard de ces couches Simultanément, ce dopage faible par des accepteurs élève la hauteur de la barrière de Schottky entre les couches de siliciure et le substrat n, 10, ou forme une Jonction p-n avec le substrat , ce qui réduit la fuite vers le substrat sans élever notablement le facteur de Gummel d'émetteur pour l'injection dans le substrat Pour avoir une explication du facteur de
Gummel, on pourra se référer à l'ouvrage de S M Sze, inti-
tulé The Physics of Semiconductor Devices, (J Wylie 1981)
2 ième édition, pages 140 et 145.
L'abaissement de la hauteur de la barrière de Schottky dans la région source-canal constitue une base effective pour améliorer l'injection de courant dans le canal Lorsqu'on applique une tension au contact de grille
d'un tel dispositif, il se produit une réduction supplémen-
taire de la hauteur de la barrière A titre d'exemple, la barrière résultante dans la région source-canal n'est alors
que d'environ 0,05 électron-volt.
Dans un autre dispositif à barrière de Schottky à
canal p, décrit ci-dessous, le dopage faible par 'des accep-
teurs des régions qui entourent les couches de siliciure 18 et 19 est réalisé au moyen d'une procédure d'implantation en deux étapes De cette manière, on obtient les avantages
indiqués au paragraphe immédiatement précédent et, simulta-
nément, on réduit la résistance dite résistance série ou de
chevauchement, qu'on définira ultérieurement.
Dans un exemple de dispositif à barrière de Schottky à canal n, on parvient également aux améliorations indiquées ci-dessus avec une procédure d'implantation en deux étapes Cette procédure et le dispositif qu'elle permet
de réaliser sont décrits en détail ci-dessous.
La figure 2 montre un dispositif à barrière de Schottky à canal p fabriqué conformément à l'invention, à un
stade précoce de sa fabrication A titre d'exemple particu-
lier, la structure représentée comprend un substrat de sili-
cium de type n, 20, une couche d'oxyde de grille 21 de 25 nm d'épaisseur, des couches d'oxyde'de champ'22 et 23 de 350 nm d'épaisseur, une région en silicium polycristallin dopé 24 de 350 nm d'épaisseur et une couche de matière de
réserve 25 de 1000 nm d'épaisseur.
On forme ensuite dans le substrat 20 des régions
p faiblement dopées et mutuellement espacées, comme l'indi-
que la figure 3 Des ions incidents, représentés par des flèches 26, pénètrent dans le substrat 20 de partout ou seule la couche d'oxyde relativement mince 21 recouvre la surface du substrat Les contours de ces régions implantées
sont désignés par des lignes-en tirets 27.
A titre d'exemple, on dirige vers la structure de la figure 3 du bore sous la f orme de difluorure de bore, avec une dose relativement faible d'environ 3 x 10 atomes de bore par centimètre carré Des régions implantées de
source et de drain classiques sont formées de façon caracté-
ristique par des doses incidentes environ 100 fois supérieures
à cette valeur.
On fait en sorte que la concentration maximale du dopant implanté se produise dans le substrat 20 et à la frontière entre la couche d'oxyde 21 et le substrat 20, ou à proximité de cette frontière Un moyen pour réaliser ceci consiste simplement à mesurer l'épaisseur de la couche d'oxyde 21, puis à sélectionner le niveau d'énergie de l'implantation ionique pour placer la concentration maximale au niveau désiré Ainsi, par exemple, pour une couche d'oxyde 21 de 25 nm d'épaisseur (figure 3), un niveau d'énergie des ions incidents d'environ 30 000 électrons-volts pour le difluorure de bore situe la concentration maximale des
regions implantées à la frontière spécifiée ou dans son voi-
sinage Dans une structure de dispositif particulière, cette
concentration est dtenviron 1,5 x 1018 atomes de bore par centi-
:mètre cublte sur une distance d'environ 10 nm à partir de la frontière, avec une distribution gaussienne de concentrations
décroissantes s'étendant verticalement et latéralement à par-
tir de la frontière On soulignera ultérieurement l'importan- ce de l'obtention d'une telle concentration maximale à la
frontière ou à son voisinage.
Dans certains cas, l'épaisseur de la couche d'oxyde 21 (figure 3) qui recouvre les régions à implanter peut, en pratique, ne pas être suffisamment uniforme pour que la région implantée ait le profil désiré Dans de tels cas, il est avantageux d'enlever la couche 21 par attaque, puis de former une nouvelle couche d'épaisseur constante, dans une opération de réoxydation séparée L'implantation à travers la nouvelle couche procurera le profil désiré dans le
substrat 20.
A l'étape suivante dans la procédure de fabrica-
tion, on enlève la couche de matière de réserve 25 (figure 3), puis on dépose une couche de dioxyde de silicium 28 (figure 4) sur la totalité de la surface de la structure représentée A titre d'exemple, on forme la couche 28 par une opération classique de dépôt chimique en phase vapeur (CVD),
et cette couche a une épaisseur minimale d'environ 50 nm.
Sur la figure 4, des lignes en tirets 29 indiquent l'étendue de la couche d'oxyde 21 et des régions d'oxyde de champ 22
et 23 avant que la couche d'oxyde 28 leur soit ajoutée.
Selon une variante, si on désire une couche d'oxyde
28 plus mince, comme ce serait le cas sur la figure 1 si on dé-
sirait établir une séparation minimale entre les couches de siliciure 18 et 19 et la région de canal, on peut remplacer l'opération de dépôt d'oxyde par CVD par une pulvérisation inverse d'oxygène appliquée à la couche d'oxyde 21 (figure
3) Une telle opération, constituant une variante, peut reve-
tir de façon fiable la structure représentée avec une couche mince d'oxyde (d'une épaisseur pouvant descendre jusqu'à nm), comme il est décrit en détail dans le brevet publié
de la R F A DE-A-3245276.
On soumet ensuite la structure de la figure 4 à un traitement thermique, par exemple à 9000 C pendant environ 10 minutes dans une atmosphère d'azote Ceci a pour fonction de recuire les régions implantées spécifiées précédemment, de rendre plus dense la couche d'oxyde 28 et de piéger des
impuretés provenant du substrat 20.
Selon une variante, pour certains siliciures
supportant une température élevée (par exemple le disiliciu-
re de cobalt), il est avantageux d'accomplir l'opération de traitement thermique à un stade ultérieur de la procédure de fabrication De cette manière, le piégeage des impuretés
est effectué plus efficacement -
On soumet ensuite la couche d'oxyde 28 de la figu-
re 4 à une attaque anisotrope, par exemple dans une opéra-
tion d'attaque par pulvérisation (ou ionique) réactive, dans un plasma de CHF 3, à une pression d'environ 9 Pa, avec une
densité de puissance au niveau de la surface attaquée d'en-
viron 0,16 W/cm 2 et sous une tension d'environ 600 V On effectue l'attaque pour enlever complètement la couche 28 et la couche d'oxyde 21 de la surface du substrat de silicium
dans les régions qui recouvrent les régions implantées.
La figure 5 montre la structure résultante Les
parties restantes de la couche d'oxyde 28 (figure 4) com-
prennent des couches 30 sur les parois latérales de la
région en silicium polycristallin 24 Ces couches diélectri-
ques 30 font fonction d'isolants entre des éléments en sili-
ciure qui seront formés ultérieurement, et la région 24 En l'absence des couches 30, la région de grille 24 pourrait
être mise en court-circuit avec le substrat 20 par les élé-
ments en siliciure.
On effectue ensuite un nettoyage des régions de surface à nu du substrat 20 On effectue par exemple ceci dans une opération classique de pulvérisation inverse dans
-2530867
o de l'argon, comme le montre la figure 6, sur laquelle des
flèches 31 désignent des ions argon incidents A titre d'exem-
ple, on enlève une partie d'une étendue verticale d'environ nm des régions de surface à nu On enlève de plus des quantités similaires dans les surfaces des régions d'oxyde de champ 22 et * 23, dans les surfaces supérieures des couches d'oxyde de paroi latérale 30 et dans la surface de la région
en silicium polycristallin 24 Des lignes en tirets 32 indi-
quent l'emplacement des surfaces de ces régions avant la pul-
vérisation.
On dépose ensuite-du platine (représenté par des
flèches 33 sur la figure 7) sur la structure, par pulvérisa-
tion A titre d'exemple, on forme ainsi une couche de platine 34 d'une épaisseur de 16 nm On soumet ensuite la couche déposée à un traitement thermique, par exemple dans de l'argon avec 5 % d'oxygène, à 6250 C pendant environ 6 minutes Ceci a pour effet de convertir en siliciure de platine les parties de la couche 34 qui recouvrent directement le
substrat en silicium 20 et la région en silicium polycristal-
lin 24 Une attaque par voie humide avec de l'eau régale per-
met ensuite d'enlever la totalité de la couche 34, sauf ses parties qui ont été converties en siliciure de platine A ce
point de la procédure de fabrication, la structure se présen-
te de la manière indiquée sur la figure 8.
Sur la figure 8, les parties en siliciure de plati-
ne 35 et 36 constituent des contacts de source et de drain à
barrière de Schottky à faible résistivité De plus, une par-
tie en siliciure de platine 37 et une région en silicium polycristallin 24 constituent conjointement un contact de
grille avantageux, à faible résistivité.
Les contacts 35 et 36 (figure 8) consistant en siliciure de platine sont respectivement incorporés dans des régions implantées qui, globalement, sont dopées de façon relativement faible Chacune de ces régions dopées de façon relativement faible présente cependant une concentration en dopants relativement élevée dans une position immédiatement adjacente au côté de chaque contact en siliciure qui fait
face à la région de canal p se trouvant sous la couche d'oicy-
de de grille 21 En particulier, on fait en sorte que la con-
centration élevée en dopants accepteurs apparaisse en posi- tion adjacente à chaque côté du contact en siliciure Il en
résulte que la barrière de Schottky siliciure-canal est rem-
placée par une barrière de Schottky siliciure-zone implantée, très inférieure, en série avec la région de queue de la zone
implantée qui chevauche la grille Cette région de chevau-
chement donne naissance à une composante de résistance série,
qu'on appelle "résistance de chevauchement".
En outre, les dopants accepteurs qui se trouvent
dans les régions situées directement au-dessous des con-
tacts de source et de drain en siliciure 35 et 36 (figure 8) ont pour effet d'élever la hauteur de la barrière de Schottky entre ces contacts et le substrat 20 Il en est ainsi si une concentration suffisante d'atomes accepteurs est établie sur une distance à partir de la frontière
contact-substrat qui est inférieure à la largeur de déplé-
tion dans la région contact-substrat Selon une variante, la région p qui est établie par les dopants peut former une jonction p-n avec le substrat n Dans un cas comme dans l'autre, la fuite de courant vers le substrat pendant le fonctionnement du dispositif est ainsi notablement réduite par rapport à la fuite de contacts à barrière de Schottky non dopés Cependant, simultanément, le facteur de Gummel d'émetteur pour l'injection de porteurs minoritaires dans le substrat à partir de ces régions faiblement dopées n'est pas
notablement augmenté.
Les étapes suivantes de la procédure de fabrica-
tion sont représentées sur la figure 9 qui montre une couche d'o-oyde 38 et une couche de matière de réserve 39 déposée
par centrifugation qui recouvrent la structure décrite pré-
cédermmient La couche d'oxyde 38 est formée par exemple dans une opération de dépôt chimique en phase vapeur à température relativement basse (moins de 6000 C) A titre d'exemple, la couche 38 a une épaisseur d'environ 1 micromètre, de même que
la couche de matière de réserve 39.
Ensuite, conformément au procédé d'aplanissement décrit par A C Adams dans "Plasma Planarization," Solid State Technology, Volume 24, pages 178- 181, avril 1981, on enlève la couche 39 et une partie de la couche 38 dans une opération d'attaque par pulvérisation réactive La structure
résultante, représentée sur la figure 10, comprend une cou-
che d'oxyde 38 amincie ayant avantageusement une surface
supérieure plane.
On utilise ensuite d'autres opérations classiques
connues dans la technique pour définir des fenêtres de con-
tact dans la couche d'oxyde 38 de la figure 10 Comme il est indiqué sur la figure 11, une couche de matière de réserve gravée 39 est employée comme masque pendant une opération d'attaque anisotrope dans laquelle une fenêtre est formée
dans la couche 38, en position centrale par rapport au con-
tact de source 35 Ensuite, après nettoyage de la partie de surface à nu du contact 35 dans une opération classique de
pulvérisation inverse par l'argon, on applique une métalli-
sation intercouche avantageuse à trois niveaux sur la totali-
té de la surface supérieure de la structure, en préparation
pour une opération ultérieure de métallisation avec de l'alu-
minium A titre d'exemple, la métallisation à trois niveaux représentée sur la figure 11 comprend, du bas vers le haut, une couche 40 de nitrure de titane de 20 nm d'épaisseur, une
couche 41 de titane de 200 nm d'épaisseur et une autre cou-
che 42 de nitrure de titane de 20 nm d'épaisseur On enlève
ensuite dans une opération de décollement classique les par-
ties de cette métallisation qui recouvrent la couche de matière de réserve 39, ainsi que la matière de réserve elle-même Bien entendu, on peut également employer d'autres
procédés pour établir une couche de barrière entre le sili-
ciure et l'aluminium déposé par la suite.
On dépose ensuite une couche d'aluminium d'une
épaisseur d'un micromètre sur la totalité de la surface supé-
rieure de la structure, et on définit un motif dans cette couche d'une manière classique, comme l'indique l'a figure 12.
La couche d'aluminium 43 formant un motif établit une conne-
xion électrique avec le contact de source 35 par l'intermé-
diaire de la métallisation à trois niveaux Cette couche établit également des connexions similaires, non représentées, avec d'autres contacts de source et des contacts de drain et
de grille incorporés dans le dispositif en circuit intégré.
Pour certaines applications, un dispositif à canal
p du type décrit ci-dessus peut présenter une résistance -
série de chevauchement d'une valeur défavorablement élevée,
dans la région source-canal On a déterminé que cette résis-
tance est attribuable aux parties de queue de la distribu-
tion de la concentration de dopants On a trouvé qu'il était possible de réduire cette résistance en établissant une diminution plus abrupte de la queue de la distribution dans la région de chevauchement source-canal En particulier, on fait en sorte que le maximum se trouve comme précédemment à la frontière entre le côté de chaque contact de source en siliciure et la région de canal p, ou au voisinage de cette frontière, avec cependant une diminution plus-abrupte que
précédemment dans la concentration de dopants lorsque la dis-
tance augmente de la frontière vers le canal.
Plus précisément, on peut réduire la résistance série d'un dispositif à canal p considéré à titre d'exemple, en réduisant l'énergie des ions accepteurs incidents Ainsi, en utilisant une dose incidente identique à celle spécifiée
ci-dessus, mais avec une énergie d'environ 5 000 électrons-
volts seulement, et sans oxyde d'implantation, on peut obte-
nir en fait une réduction de la résistance série-dans un rapport d'environ six, tout en parvenant à une plus grande diminution de la hauteur de la barrière de Schottky dans la région source-canal Des lignes en tirets 44 sur la figure 13 représentent les régions dopées relativement peu profondes qui sont ainsi formées A titre d'exemple, la concentration en accepteurs sur une distance d'environ 15 nm à partir de la frontière siliciure-canal est dans ce cas d'environ
2,5 x 10 8 atomes accepteurs par centimètre cube.
Des contacts en siliciure formés ultérieurement dans la structure de la figure 13, de la manière décrite ci-dessus à titre d'exemple, peuvent en réalité traverser les régions dopées peu profondes et venir en contact avec le substrat n Si ce phénomène, appelé percement, se produit, on
perd évidemment les avantages notables mentionnés précédem-
ment qui résultent de l'existence d'une région p faiblement
dopée au-dessous des contacts en siliciure. Il est donc avantageux de modifier la procédure décrite précédemment pour
fabriquer un dispositif à canal p en accomplissant en outre une seconde étape d'implantation d'accepteurs Dans cette seconde étape, on optimise les paramètres de la zone implantée de façon à minimiser la fuite de courant vers le substrat, tout en maintenant un facteur de
Gummel d'émetteur faible pour l'injection de porteurs minori-
taires dans le substrat.
Comme indiqué sur la figure 14, le nettoyage par pulvérisation de la surface du substrat 20 dans les régions de source et de drain peut former des indentations notables dans la surface Ces indentations peuvent, d'elles-mêmes ou en association avec la formation ultérieure de siliciure
pendant le traitement thermique, s'étendre au-dessous du con-
tour 44 des premières régions implantées.
On effectue donc une seconde implantation dans la structure de la figure 14 (après la formation des parties d'oxyde de paroi latérale 30) A titre d'exemple, cette implantation est effectuée avec du difluorure de bore à une
dose relativement faible de 10 atomes de bore par centimè-
tre carré, et avec une énergie de 60 000 électrons-volts La ligne en tirets 45 sur la figure 14 indique le contour de
cette seconde région implantée A titre d'exemple, la concen-
tration moyenne en accepteurs dans cette région est d'envi-
ron 1,5 x 10 atomes accepteurs par centimètre cube.
La seconde région implantée représentée sur la figure 14-est suffisamment profonde pour qu'il ne se produise
pas de percement au moment de la formation ultérieure des con-
* tacts en siliciure Ceci est xreprésenté_sur la figure 15, sur laquelle des régions dopées sont représentées au-dessous des
contacts en siliciure 35 et 36.
Un dispositif avantageux consistant en un transis-
tor MOS à barrière de Schottky du type à canal N est fabriqué conformément à une procédure qui comprend également une séquence d'implantation en deux étapes Le dispositif qui est fabriqué de cette manière est similaire à de nombreux égards à ceux décrits ci-dessus et un grand nombre des techniques de
fabrication indiquées précédemment sont applicables.
A titre d'exemple particulier d'un dispositif fabriqué en utilisant une telle séquence de deux étapes, la
figure 16 montre un dispositif à canal N partiellement fabri-
qué Le dispositif comprend un substrat en silicium de type p, 50, sur lequel se trouvent des régions d'oxyde de champ 52 et 53, une région en silicium polycristallin dopé 54 ayant des parties dioxyde de paroi latérale 55 et 56, et une couche
d'oxyde de grille 57.
Des lignes en tirets 59 sur la figure 16 indiquent
des parties de la surface d'origine du substrat 50 On accom-
plit une première étape d'implantation ionique à un moment auquel ces parties de surface ont la configuration définie par
les lignes 59.
Dans la première étape d'implantation ionique, on dirige une impureté de type donneur, telle que l'arsenicvers une version antérieure de la structure de la figure 16 (c'est-à-dire une version qui ne comporte pas les parties
d'oxyde 55 et 56), avec une dose d'environ 1014 atomes d'arse-
nic par centimètre cube, à une énergie d'environ 10 000 élec-
trons-volts On forme ainsi des réglions implantées de faible profondeur (d'une profondeur d'environ 30 nm), chacune d'elles présentant une concentration en dopants relativement élevée immédiatement au-dessous et sur les cotés des parties de sur- face 59 (Des lignes en tirets 60 sur la figure 16 indiquent les étendues verticale et latérale des premières régions
d'implantation ionique) A titre d'exemple, cette concentra-
tien élevée est d'environ 2,5 x 1019 atomes d'arsenic par cen-
timètre cube sur une distance d'environ 10 nu à partir de la surface 59, et cette concentration a pour effet d'abaisser
la barrière de Schottky relativement élevée, de 0,85 électron-
volt, qui existerait par ailleurs entre les contacts en sili-
ciure formés ultérieurement et la région de canal N située
sous la région en silicium polycristallin 54.
Après la première implantation ionique indiquée ci-dessus, on forme les parois latérales d'oxyde 55 et 56, par exemple de la manière décrite cidessus On effectue ensuite une attaque anisotrope des parties de surface en
silicium 59, dans une opération classique d'attaque par pul-
vérisation réactive, jusqu'à une profondeur d'environ 60 nm
ou plus A ce point dans la séquence de fabrication, les par-
ties de surface qui sont ainsi attaquées forment des cavités au-dessous de la surface principale du substrat 50, comme le
montre la figure 16.
Après l'opération d'attaque spécifiée, seules des parties latérales des premières régions implantées demeurent dans le substrat 50 de la figure 16 La référence 61 désigne chacune des parties latérales adjacentes à la région de canal
dans la structure de la figure 16 Ces parties latérales res-
tantes 61 sont les parties d'abaissement de la barrière de Schottky de la première zone implantée La concentration et
le profil des impuretés dans ces parties latérales sont ajus-
tés de façon à optimiser l'injection de courant dans le canal
tout en minimisant la résistance de chevauchement.
Ensuite, dans une seconde étape d'implantation ionique, on forme des régions de type donneur faiblement dopées, 62, dans la structure de la figure 16 On établit ces régions 62 de façon à optimiser la caractéristique de faible courant de fuite du dispositif représenté A titre d'exemple, la seconde zone implantée correspond à une dose incidente d'environ 5 x 102 atomes d'arsenic par centimètre carré; avec une énergie dont la valeur dépend de lépaisseur de siliciure
désirée Ceci produit des zones implantées relativement pro-
fondes et à faible concentration qui, dans le dispositif ter-
miné, entourent les contacts en siliciure formés ultérieure-
ment et limitent ainsi notablement le courant de fuite allant des contacts vers le substrat 50 A titre d'exemple, ces zones implantées sont ajustées de façon à former des jonctions
p-n à fuite extrêmement faible au-dessous des contacts Simul-
tanément, les zones implantées sont conçues-de façon à mainte-
nir un facteur de Gummel d'émetteur relativement faible pour
l'injection de porteurs minoritaires dans le substrat.
Ensuite, après une opération de recuit classique,
on forme des contacts en siliciure de platine dans la structu-
re décrite, par exemple de la manière décrite ci-dessus La figure 17 montre des contacts de source et de drain portant respectivement les références 64 et 65 A titre d'exemple, l'épaisseur t de chacun des contacts ainsi que l'épaisseur d'une partie en siliciure 66 recouvrant la région en silicium
polycristallin 54 sont approximativement de 100 nm.
On établit ensuite des connexions électriques avec les contacts de source, de drain et de grille de la structure à canal N qui est représentée sur la figure 17 On peut par
exemple effectuer ceci en suivant une procédure globale iden-
tique à celle indiquée ci-dessus en relation avec la descrip-
tion des figures 9 à 12.
L'homme de l'art peut imaginer de nombreuses modifi-
cations et variantes pour les modes de réalisation décrits ci-dessus, sans sortir du cadre de l'invention Par exemple, dans les procédures d'implantation en deux étapes décrites ci-dessus, on implante à chaque étape le même type de dopant, mais non nécessairement la même substance On peut en outre
utiliser des siliciures autres que le siliciure de platine.
Si par exemple on utilise du disiliciure de cobalt dans un dispositif à canal n, la dose employée pour la première zone
implantée de la procédure en deux étapes est réduite en pra-
tique (de façon caractéristique dans un rapport d'environ
deux), par rapport à celle qui est employée pour un disposi-
tif comprenant du siliciure de platine Ceci vient du fait que la barrière disiliciure de cobalt-canal N est de 0,68 électron-volt, au lieu de O,85 électron-volt pour le siliciure de platine De plus, avec le disiliciure de cobalt, une fois que des parties de source et de drain du
substrat en silicium ont été soumises à une attaque anisotro-
pe (comme le montre la figure 16), on peut former du disili-
ciure de cobalt tout en procédant simultanément au recuit de la première zone implantée On forme ensuite la seconde zone implantée, par implantation à travers le disiliciure de cobalt avec une énergie suffisamment élevée pour incorporer complètement le disiliciure de cobalt dans la seconde zone implantée On peut ensuite effectuer le recuit de la seconde zone implantée, après le dépôt de la couche diélectrique de recouvrement (couche 38 sur la figure 9) Ceci améliore l'effet de piégeage de ce dernier traitement thermique De plus, du fait que le disiliciure de cobalt est capable de tolérer des températures plus élevées que le siliciure de
platine, on peut sélectionner pour l'inclusion dans le dis-
positif un diélectrique de recouvrement ayant une propriété
avantageuse de passivation (obtenue par augmentation, à tem-
pérature élevée, de la densité du diélectrique).

Claims (18)

REVENDICATIONS
1 Structure de circuit intégré comprenant un ensemble de dispositifs MOS à barrière de Schottky, chacun de ces dispositifs étant formé dans une région semiconductrice ( 20, 50) d'un premier type de conductivité et comprenant des contacts de source et de drain à barrière de Schottky ( 35, 36, 64, 65) mutuellement espacés, et des moyens ( 24, 37, 54,
66) pour induire électriquement un canal du type de conduc-
tivité opposé dans vne région de canal entre les contacts de source et de drain, caractérisée par des régions ( 27, 44, 45, 61, 62) dopées avec une impureté qui tend à produire le type de conductivité opposé, aux frontières entre les contacts ( 35, 36, 64, 65) et la région semiconductrice ( 20, 50), le
dopage étant suffisamment faible pour ne pas augmenter nota-
blement l'injection de porteurs minoritaires des contacts
vers la région semiconductrice, et ces régions dopées compre-
nant des parties qui s'étendent latéralement ( 44, 61) en position adjacente à la région de canal, pour abaisser la
hauteur de la barrière de Schottky contact-canal.
2 Structure selon la revendication 1, caractéri-
sée en ce que les régions dopées comprennent d'autres parties ( 45, 62) entre les contacts ( 35, 36, 64, 65) et la région
semiconductrice ( 20, 50), ayant pour but de réduire le cou-
rant de fuite entre les contacts et la région semiconductri-
ce.
3 Structure selon la revendication 2, caractéri-
sée en ce que la concentration maximale du dopant dans chacu-
ne des autres parties ( 45, 62) est située à une distance de la frontière qui est inférieure à la largeur de déplétion
entre le contact de drain et la région semiconductrice.
4 Structure selon la revendication 2, caractéri-
sée en ce que les autres parties dopées ( 45, 62) forment des jonctions pn avec la région semiconductriceo o Structure selon l'une quelconque des revendica-
tions 3 ou 4, caractérisée en ce que la région semiconductri-
ce consiste en silicium de type N et les régions dopées sont formées par implantation d'impuretés de type accepteur en une
seule étape d'implantation ionique.
6 Structure selon l'une quelconque des revendica-
tions 1 à 5, caractérisée en ce que la concentration maxima-
le du dopant dans chacune des parties s'étendant latérale-
ment ( 44, 61) se trouve à une distance de la frontière qui est inférieure à la largeur de déplétion entre le contact de
source et la région de canal.
7 Structure selon la revendication 5, caractéri-
sée en ce que les contacts sont en siliciure de platine, la région dopée est dopée avec du bore, la concentration de bore dans les parties dopées s'étendant latéralement est d'environ 2,5 x 10 atomes de bore par centimètre cube, sur une distance d'environ 15 nm à partir de la frontière, et la concentration moyenne de bore dans les autres parties dopées est d'environ 1,5 xl O 1 atomes de bore par centimètre cube
sur une distance d'environ 0,1 pm au-dessous du siliciure.
8 Structure selon l'une quelconque des revendica-
tions 3 ou 4, caractérisée en ce que la région semiconductri-
ce consiste en silicium de type p et la région dopée est formée par implantation d'impuretés de type donneur dans une
procédure d'implantation ionique en deux étapes.
9 Structure selon la revendication 8, caractéri-
sée en ce que les contacts sont en siliciure de platine ou en disiliciure de cobalt, la région dopée est dopée avec de l'arsenic, la concentration en arsenic dans les parties dopées s'étendant latéralement est d'environ 4 xl O 19 atomes d'arsenic par centimètre cube sur une distance d'environ nr à partir de la frontière, et la concentration moyenne d'arsenic dans les autres parties dopées est d'environ
1,5 x 10 atomes d'arsenic par centimètre cube sur une distan-
ce d'environ 0,1 fm au-dessous du siliciure.
10 Procédé de fabrication d'une structure de cir-
cuit intégré comprenant un ensemble de dispositifs MOS à barrière de Schottky, chacun d'eux comprenant des contacts de source et de drain à barrière de Schottky ( 35, 36, 64, ) et une électrode de grille ( 24, 37, 54, 66) destinée à induire électriquement un canal dans une région de canal entre les contacts de source et de drain dans un substrat semiconducteur, caractérisé en ce qu'on dope la région ( 44, 61) s'étendant latéralement à partir du contact de source ( 35, 64) vers la région de canal de chaque dispositif, à
proximité immédiate du contact de source, de façon à dimi-
nuer la hauteur de la barrière de Schottky entre le contact
de source et la région de canal, et on dope une région con-
tenant chaque contact dans le but de réduire le courant de
fuite vers le substrat, sans augmenter notablement le fac-
teur de Gummel d'émetteur pour l'injection de porteurs minc-
ritaires dans le substrat.
11 Procédé selon la revendication 10, caractérisé en ce qu'on accomplit le dopage de la région s'étendant latéralement et de la région contenant chaque contact au moyen d'une procédure d'implantation ionique en une seule étape. 12 Procédé selon la revendication 11, caractérisé en ce que le substrat semiconducteur ( 20) est en silicium de type n, ies contacts de source et de drain ( 35, 36) sont en
siliciure de platine et le dopant introduit dans la procédu-
re en une seule étape est du bore.
13 Procédé selon la revendication 12, caractérisé en ce que la concentration de bore qui est établie dans les
régions s'étendant latéralement est d'environ 2,5 x 1108 ato-
mes de bore par centimètre cube sur une distance d'environ nm à partir de la frontière entre le contact de source et la région s'étendant latéralement, et la concentration moyenne de bore dans les régions contenant chaque contact est d'environ 1, x 1018 atomes de bore par centimètre cube,
sur une distance d'environ 0,1 pim au-dessous du siliciure.
14 Procédé selon la revendication 10, caractérisé en ce qu'on accomplit séquentiellement le dopage de la région
s'étendant latéralement et de la région contenant chaque con-
tact, au moyen d'une procédure d'implantation ionique en deux étapes. Procédé selon la revendication 14, caractérisé en ce que le substrat semiconducteur ( 20) est en silicium de type n, les contacts de source et de drain ( 36) sont en
siliciure de platine, et le dopant qui est introduit à cha-
que étape de la procédure en deux étapes est du bore.
16 Procédé selon la revendication 15, caractérisé
en ce que, à la première étape de la procédure en deux éta-
pes, on établit une concentration de bore d'environ 2,5 x 10 atomes par centimètre cube dans chacune des régions s'étendant latéralement ( 44), sur une distance d'environ
nm à partir de la frontière entre chaque contact de sour-
ce formé ultérieurement et la région située entre le contact
de source et le canal.
17 Procédé selon la revendication 16, caractérisé en ce que, après la première étape, on forme des parois latérales diélectriques ( 30) sur les électrodes de grille ( 24) pour recouvrir les régions s'étendant latéralement, après quoi on accomplit la seconde étape de la procédure en deux étapes pour établir une concentration de bore d'environ 1,5 xl O atomes par centimètre cube dans chacune des régions
contenant les contacts.
18 Procédé selon la revendication 17, caractérisé en ce que, après la seconde étape, on forme respectivement les contacts en siliciure ( 36) dans des parties de surface
du substrat, dans les régions ( 45) contenant les contacts.
19 Procédé selon la revendication 14, caractérisé en ce que le substrat semiconducteur ( 50) est en silicium de
type p, les contacts de source et de drain ( 65) sont en sili-
ciure de platine, et le dopant introduit dans chaque étape de
la procédure en *deux étapes est de l'arsenic.
Procédé selon la revendication 19, caractérisé en ce que dans la première étape de la procédure en deux étapes, on forme une région implantée de faible profondeur ayant une concentration en arsenic d'environ 2,5 x 10 '9 atomes par centimètre cube, dans chacune des régions s'étendant latéralement ( 61), sur une distance d'environ 10 nm à partir
de la frontière entre chaque contact de source formé ulté-
rieurement et la région située entre le contact de source et
le canal.
21 Procédé selon la revendication 20, caractérisé en ce que, après la première étape, on forme des parois latérales diélectriques ( 56) sur l'électrode de grille ( 54)
pour recouvrir les régions s'étendant latéralement ( 61).
22 Procédé selon la revendication 21, caractérisé en ce qu'on attaque des parties de surface du substrat pour enlever toutes les régions implantées de faible profondeur,
à l'exception des parties ( 61) masquées par les parois laté-
rales diélectriques ( 56), puis on accomplit la seconde étape
de la procédure en deux étapes, pour établir une concentra-
tion moyenne d'arsenic d'environ 1,5 x 108 atomes par centimè-
tre cube-, dans chacune des régions ( 62) contenant les con-
tacts. 23 Procédé selon la revendication 22, caractérisé en ce que, après la seconde étape, on forme respectivement les contacts en siliciure ( 65) dans des parties de surface
du substrat, dans les régions contenant les contacts.
FR8311886A 1982-07-23 1983-07-19 Dispositifs mos a barriere de schottky et leur procede de fabrication Expired FR2530867B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/401,142 US4485550A (en) 1982-07-23 1982-07-23 Fabrication of schottky-barrier MOS FETs

Publications (2)

Publication Number Publication Date
FR2530867A1 true FR2530867A1 (fr) 1984-01-27
FR2530867B1 FR2530867B1 (fr) 1988-12-09

Family

ID=23586485

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8311886A Expired FR2530867B1 (fr) 1982-07-23 1983-07-19 Dispositifs mos a barriere de schottky et leur procede de fabrication

Country Status (6)

Country Link
US (1) US4485550A (fr)
JP (1) JPS5932172A (fr)
CA (1) CA1215476A (fr)
DE (1) DE3326534A1 (fr)
FR (1) FR2530867B1 (fr)
GB (1) GB2124428B (fr)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6063926A (ja) * 1983-08-31 1985-04-12 Fujitsu Ltd 半導体装置の製造方法
JPS6072272A (ja) * 1983-09-28 1985-04-24 Toshiba Corp 半導体装置の製造方法
US4679303A (en) * 1983-09-30 1987-07-14 Hughes Aircraft Company Method of fabricating high density MOSFETs with field aligned channel stops
US4587710A (en) * 1984-06-15 1986-05-13 Gould Inc. Method of fabricating a Schottky barrier field effect transistor
US4641417A (en) * 1984-06-25 1987-02-10 Texas Instruments Incorporated Process for making molybdenum gate and titanium silicide contacted MOS transistors in VLSI semiconductor devices
US5098854A (en) * 1984-07-09 1992-03-24 National Semiconductor Corporation Process for forming self-aligned silicide base contact for bipolar transistor
EP0191841A1 (fr) * 1984-08-24 1986-08-27 AT&T Corp. Transistors mos possedant des regions d'electrode a couches schottky, et methode de production
US4728998A (en) * 1984-09-06 1988-03-01 Fairchild Semiconductor Corporation CMOS circuit having a reduced tendency to latch
JPH0697693B2 (ja) * 1984-12-05 1994-11-30 株式会社東芝 Mos型fetのゲート構造の製造方法
US4635347A (en) * 1985-03-29 1987-01-13 Advanced Micro Devices, Inc. Method of fabricating titanium silicide gate electrodes and interconnections
US4632713A (en) * 1985-07-31 1986-12-30 Texas Instruments Incorporated Process of making Schottky barrier devices formed by diffusion before contacting
JP2703883B2 (ja) * 1985-11-21 1998-01-26 日本電気株式会社 Misトランジスタ及びその製造方法
US5063168A (en) * 1986-07-02 1991-11-05 National Semiconductor Corporation Process for making bipolar transistor with polysilicon stringer base contact
US4974046A (en) * 1986-07-02 1990-11-27 National Seimconductor Corporation Bipolar transistor with polysilicon stringer base contact
US4732865A (en) * 1986-10-03 1988-03-22 Tektronix, Inc. Self-aligned internal mobile ion getter for multi-layer metallization on integrated circuits
DE58901063D1 (de) * 1988-03-10 1992-05-07 Asea Brown Boveri Mos-gesteuerter thyristor (mct).
JPH027571A (ja) * 1988-06-27 1990-01-11 Nissan Motor Co Ltd 半導体装置
US4920399A (en) * 1988-09-12 1990-04-24 Linear Integrated Systems, Inc. Conductance-modulated integrated transistor structure
US5338698A (en) * 1992-12-18 1994-08-16 International Business Machines Corporation Method of fabricating an ultra-short channel field effect transistor
US6268636B1 (en) 1994-05-31 2001-07-31 James D. Welch Operation and biasing for single device equivalent to CMOS
US5663584A (en) * 1994-05-31 1997-09-02 Welch; James D. Schottky barrier MOSFET systems and fabrication thereof
US6091128A (en) * 1994-05-31 2000-07-18 Welch; James D. Semiconductor systems utilizing materials that form rectifying junctions in both N and P-type doping regions, whether metallurgically or field induced, and methods of use
US20040004262A1 (en) * 1994-05-31 2004-01-08 Welch James D. Semiconductor devices in compensated semiconductor
US5760449A (en) * 1994-05-31 1998-06-02 Welch; James D. Regenerative switching CMOS system
US6624493B1 (en) 1994-05-31 2003-09-23 James D. Welch Biasing, operation and parasitic current limitation in single device equivalent to CMOS, and other semiconductor systems
JP3093620B2 (ja) * 1995-10-19 2000-10-03 日本電気株式会社 半導体装置の製造方法
US5889331A (en) * 1996-12-31 1999-03-30 Intel Corporation Silicide for achieving low sheet resistance on poly-Si and low Si consumption in source/drain
US6683362B1 (en) 1999-08-24 2004-01-27 Kenneth K. O Metal-semiconductor diode clamped complementary field effect transistor integrated circuits
US6303479B1 (en) * 1999-12-16 2001-10-16 Spinnaker Semiconductor, Inc. Method of manufacturing a short-channel FET with Schottky-barrier source and drain contacts
US6949787B2 (en) * 2001-08-10 2005-09-27 Spinnaker Semiconductor, Inc. Transistor having high dielectric constant gate insulating layer and source and drain forming Schottky contact with substrate
US20030235936A1 (en) * 1999-12-16 2003-12-25 Snyder John P. Schottky barrier CMOS device and method
JP3833903B2 (ja) * 2000-07-11 2006-10-18 株式会社東芝 半導体装置の製造方法
US6544888B2 (en) * 2001-06-28 2003-04-08 Promos Technologies, Inc. Advanced contact integration scheme for deep-sub-150 nm devices
US20060079059A1 (en) * 2001-08-10 2006-04-13 Snyder John P Transistor having high dielectric constant gate insulating layer and source and drain forming schottky contact with substrate
US6974737B2 (en) * 2002-05-16 2005-12-13 Spinnaker Semiconductor, Inc. Schottky barrier CMOS fabrication method
US7902029B2 (en) * 2002-08-12 2011-03-08 Acorn Technologies, Inc. Process for fabricating a self-aligned deposited source/drain insulated gate field-effect transistor
US6833556B2 (en) * 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7176483B2 (en) * 2002-08-12 2007-02-13 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US20050104152A1 (en) * 2003-09-19 2005-05-19 Snyder John P. Schottky barrier integrated circuit
JP2005209782A (ja) * 2004-01-21 2005-08-04 Toshiba Corp 半導体装置
JP3910971B2 (ja) * 2004-03-26 2007-04-25 株式会社東芝 電界効果トランジスタ
US20070001223A1 (en) * 2005-07-01 2007-01-04 Boyd Diane C Ultrathin-body schottky contact MOSFET
US7250666B2 (en) * 2005-11-15 2007-07-31 International Business Machines Corporation Schottky barrier diode and method of forming a Schottky barrier diode
US7709924B2 (en) * 2007-07-16 2010-05-04 International Business Machines Corporation Semiconductor diode structures
FR2930073B1 (fr) * 2008-04-11 2010-09-03 Centre Nat Rech Scient Procede de fabrication de transistors mosfet complementaires de type p et n, et dispositif electronique comprenant de tels transistors, et processeur comprenant au moins un tel dispositif.
US8664740B2 (en) * 2008-04-21 2014-03-04 Renesas Electronics Corporation Semiconductor device and method of producing the same
US9748356B2 (en) 2012-09-25 2017-08-29 Stmicroelectronics, Inc. Threshold adjustment for quantum dot array devices with metal source and drain
US9601630B2 (en) * 2012-09-25 2017-03-21 Stmicroelectronics, Inc. Transistors incorporating metal quantum dots into doped source and drain regions
US10002938B2 (en) 2013-08-20 2018-06-19 Stmicroelectronics, Inc. Atomic layer deposition of selected molecular clusters
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
DE112017005855T5 (de) 2016-11-18 2019-08-01 Acorn Technologies, Inc. Nanodrahttransistor mit Source und Drain induziert durch elektrische Kontakte mit negativer Schottky-Barrierenhöhe

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2073490A (en) * 1980-04-07 1981-10-14 Western Electric Co Complementary field-effect transistor integrated circuit device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3804681A (en) * 1967-04-18 1974-04-16 Ibm Method for making a schottky-barrier field effect transistor
US3590471A (en) * 1969-02-04 1971-07-06 Bell Telephone Labor Inc Fabrication of insulated gate field-effect transistors involving ion implantation
US3708360A (en) * 1970-06-09 1973-01-02 Texas Instruments Inc Self-aligned gate field effect transistor with schottky barrier drain and source
US3742317A (en) * 1970-09-02 1973-06-26 Instr Inc Schottky barrier diode
US3889359A (en) * 1973-12-10 1975-06-17 Bell Telephone Labor Inc Ohmic contacts to silicon
US3964084A (en) * 1974-06-12 1976-06-15 Bell Telephone Laboratories, Incorporated Schottky barrier diode contacts
JPS51120674A (en) * 1975-04-16 1976-10-22 Hitachi Ltd Semiconductor device
NL7510903A (nl) * 1975-09-17 1977-03-21 Philips Nv Werkwijze voor het vervaardigen van een halfgelei- derinrichting, en inrichting vervaardigd volgens de werkwijze.
US4114256A (en) * 1977-06-24 1978-09-19 Bell Telephone Laboratories, Incorporated Reliable metal-to-junction contacts in large-scale-integrated devices
JPS5515263A (en) * 1978-07-19 1980-02-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Mos type semiconductor device
FR2481005A1 (fr) * 1980-04-17 1981-10-23 Western Electric Co Procede de fabrication de transistors a effet de champ a canal court
US4330931A (en) * 1981-02-03 1982-05-25 Intel Corporation Process for forming metal plated regions and lines in MOS circuits
US4432132A (en) * 1981-12-07 1984-02-21 Bell Telephone Laboratories, Incorporated Formation of sidewall oxide layers by reactive oxygen ion etching to define submicron features

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2073490A (en) * 1980-04-07 1981-10-14 Western Electric Co Complementary field-effect transistor integrated circuit device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ELECTRONICS LETTERS, vol. 17, no. 14, juillet 1981, pages 485-486, Hitchin, Herts, US; R.L. THORNTON: "Schottky-barrier elevation by ion implantation and implant segregation" *
INTERNATIONAL ELECTRON DEVICES MEETING, San Francisco, US, 13-14-15 décembre 1982, pages 466-469, IEEE, New York, US; C.J. KOENEKE et al.: "Lightly doped Schottky mosfet" *

Also Published As

Publication number Publication date
JPS5932172A (ja) 1984-02-21
DE3326534A1 (de) 1984-01-26
US4485550A (en) 1984-12-04
GB2124428B (en) 1986-03-05
CA1215476A (fr) 1986-12-16
GB8319569D0 (en) 1983-08-24
FR2530867B1 (fr) 1988-12-09
GB2124428A (en) 1984-02-15
DE3326534C2 (fr) 1993-03-04

Similar Documents

Publication Publication Date Title
FR2530867A1 (fr) Dispositifs mos a barriere de schottky et leur procede de fabrication
EP0164281B1 (fr) Procédé de fabrication d'une couche isolante enterrée dans un substrat semiconducteur, par implantation ionique
EP0420748B1 (fr) Procédé de fabrication d'un circuit intégré MIS haute tension
EP1837916B1 (fr) Procédé de réalisation d'un transistor à canal comprenant du germanium
EP0057126B1 (fr) Procédé de fabrication d'une structure de transistors
EP0223780B1 (fr) Procede de fabrication de transistors mos a electrodes de siliciure metallique
FR2496983A1 (fr) Procede de fabrication par auto-alignement d'un dispositif semiconducteur comportant un igfet de dimension tres faible
EP0005720A1 (fr) Procédé de fabrication de transistors à effet de champ et à porte isolée à canal efficace très court
FR2477771A1 (fr) Procede pour la realisation d'un dispositif semiconducteur a haute tension de blocage et dispositif semiconducteur ainsi realise
EP0321347A1 (fr) Procédé de fabrication d'un transistor MIS à extrémité d'interface diélectrique de grille/substrat relevée
FR2639762A1 (fr) Procede de fabrication de transistors a effet de champ asymetriques et transistors correspondants
FR2533749A1 (fr) Procedure de fabrication d'un dispositif a semiconducteurs du type multicouches, par introduction selective d'une impurete a partir d'un masque
FR2819342A1 (fr) Transistor bipolaire a heterojonction, a auto-alignement, et son procede de realisation
EP0577498B1 (fr) Transistor JFET vertical à mode de fonctionnement bipolaire optimisé et procédé de fabrication correspondant
EP0069606B1 (fr) Transistor à effet de champ vertical à jonction et procédé de fabrication
FR2756664A1 (fr) Procede de fabrication d'un dispositif a porte mos a canal p avec implantation de base au travers de la fenetre de contact, et dispositif ainsi fabrique
FR2568058A1 (fr) Procede pour la fabrication de transistors a effet de champ a grille isolee (igfet) a vitesse de reponse elevee dans des circuits integres de haute densite
EP0190243B1 (fr) Procede de fabrication d'un circuit integre de type mis
FR2803101A1 (fr) Procede de fabrication de composants de puissance verticaux
FR2481005A1 (fr) Procede de fabrication de transistors a effet de champ a canal court
EP1517377A1 (fr) Transistor bipolaire
FR2805395A1 (fr) Transistor mos pour circuits a haute densite d'integration
FR2620570A1 (fr) Procede de fabrication de dispositif semi-conducteur " bicmos "
EP0146430B1 (fr) Transistor à effet de champ à tension de seuil réglable, et circuit intégré comportant ce type de transistors
EP1006573A1 (fr) Procédé de fabrication de circuits intégrés BICMOS sur un substrat CMOS classique

Legal Events

Date Code Title Description
ST Notification of lapse