JP2703883B2 - Ｍｉｓトランジスタ及びその製造方法 - Google Patents
Ｍｉｓトランジスタ及びその製造方法Info
- Publication number
- JP2703883B2 JP2703883B2 JP60259691A JP25969185A JP2703883B2 JP 2703883 B2 JP2703883 B2 JP 2703883B2 JP 60259691 A JP60259691 A JP 60259691A JP 25969185 A JP25969185 A JP 25969185A JP 2703883 B2 JP2703883 B2 JP 2703883B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- drain
- mis transistor
- gate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000005468 ion implantation Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 14
- 230000005465 channeling Effects 0.000 claims description 11
- 238000002513 implantation Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 125000006850 spacer group Chemical group 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 239000000969 carrier Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000007774 longterm Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はMISトランジスタの製造方法に関するもので
ある。 〔従来の技術〕 微細MISトランジスタにおいては、ドレイン近傍に強
電界の集中する領域が生じるため、何らの対策をも講じ
ない場合は、電圧降伏の問題や、いわゆるホットキャリ
ア発生と、ホットキャリアのゲート酸化膜への注入によ
る電圧電流特性の長期的な変動の問題が生じる。これを
防ぐために、ドレインのゲート端近傍の不純物濃度を低
減し、電界集中を緩和する構造のMISトランジスタ、即
ち、いわゆるLDD−MISFET（Ligtly−Doped−Drain Meta
l Insulator Semiconductor Field Effect Transistor,
P.J.Tsang et al:IEEEトランザクション，エレクトロン
デバイスED−第29巻（1982年））が提案されている。第
４図にLDD−MISトランジスタの構造を、また第５図にそ
の製造方法の概略を示す。 まず、第５図に従って、従来法のLDD−MISトランジス
タの製造方法を簡単に説明する。第５図（ａ）は素子分
離領域形成のためのフィールド酸化膜形成工程と、チャ
ネルイオン注入を行なったのちのゲート酸化膜７の形成
工程ののちのシリコン基板１の断面を示す図である。た
だし、フィールド酸化膜は明示していない。CVD法によ
ってゲート酸化膜７上にゲートポリシリコン膜を堆積
し、リソグラフィ法によってパターン化し、ゲートポリ
シリコン電極８を有する第５図（ｂ）の構造を得る。次
にLDD−構造を形成するために、前記ゲートポリシリコ
ン電極８をマスクとして低加速電圧のイオン注入法によ
って浅い接合の、将来ドレイン延長部となるべきシリコ
ン基板内の領域５を形成する。このとき、ソースとドレ
インの対称性のために将来ソース領域となるべきシリコ
ン基板内の領域においても対称的なソース延長部となる
べき領域14が形成される（第５図（ｃ））。次に側壁形
成のために、等方性の強いCVD法によるSiO2膜13を堆積
する（第５図（ｄ））。次に側壁形成のために、反応性
イオンエッチング法をSiO2のSiに対する選択比が充分大
となる条件で用いる。このエッチング法の異方性のため
ゲートポリシリコン電極８の全側壁において前記のCVDS
iO2膜13の一部がエッチングされずに残り、側壁SiO2膜1
5を形成する（第５図（ｅ））。次に側壁SiO2膜15をス
ペーサとして高い加速電圧のイオン注入法によって深い
接合のドレイン領域３とソース領域４を形成する。ま
た、スペーサによって隔離された部分に、浅い接合のド
レイン延長部５及び浅い接合のソース延長部14が残存す
る（第５図（ｆ））。エッチングによって側壁SiO2膜15
を除去したのち（第５図（ｇ）），フィールドCVD酸化
膜６及びドレイン配線9,ソース配線10,ゲート配線11を
形成して（第５図（ｈ）），第４図に示すような、いわ
ゆるLDD−MISトランジスタを形成するのが、従来の微細
MISトランジスタの製造方法である。なお、第４図にお
いて、２は素子分離のためのフィールド酸化膜を、12は
パッシベーション膜を示している。 〔発明が解決しようとする問題点〕 第４図の従来法によるLDD−MISトランジスタにおいて
は、浅い接合のドレイン延長部５の一部及び浅い接合の
ソース延長部14の一部は、ゲート酸化膜７及びゲートポ
リシリコン電極８よりなるゲート部２重層の側壁を形成
しているフィールドCVD酸化膜６の直下に存在している
ため、浅い接合のドレイン延長部５付近から注入される
ホットキャリアの一部はフィールド酸化膜６にも注入さ
れる。フィールド酸化膜６は膜厚が厚く、かつ膜質が劣
るため、フィールド酸化膜６と浅い接合のソース延長部
14との界面に高密度の界面準位が発生し、かつ注入キャ
リアがフィールド酸化膜６に捕獲されるために固定電荷
により浅い接合のドレイン延長部５及び浅い接合のソー
ス延長部14の実効的な抵抗率が増加し、デバイス特性に
悪影響を及ぼすという欠点を従来法のLDD−MISトランジ
スタは有している。従って浅い接合のドレイン延長部５
及び浅い接合のソース延長部14とフィールド酸化膜６と
が面しないことがデバイスの長期信頼性の向上の点で望
ましい。 しかしながら、第５図に示した従来のLDD−MISトラン
ジスタ製造工程においては、浅い接合のドレイン延長部
５及び浅い接合ソース延長部14を形成する方法として、
ゲート側壁の堆積膜15をスペーサとして用いる方法をと
るため、ドレイン延長部５及びソース延長部14とドレイ
ン領域３及びソース領域４との境界の位置は、ゲート側
壁スペーサの外側からイオン注入及びその後の押し込み
によって形成せざるを得ない。従って、従来のLDD−MIS
トランジスタ製造方法には、ドレイン延長部５及びソー
ス延長部14を、側壁スペーサ膜15もしくはフィールド酸
化膜６と面しないようにする、即ち、上記の境界をゲー
ト側壁の内側にもっていくのは制御上、難しいという欠
点があった。 本発明の目的は、ソース延長部及びドレイン延長部の
長期的な劣化を防止することのできるLDD−MISトランジ
スタの構造を実現するためのLDD−MISトランジスタ製造
方法を提供することにある。 〔問題点を解決するための手段〕 本発明のMISトランジスタの製造方法は、低濃度の浅
い接合ソース−ドレイン延長領域と高濃度の深い接合の
ソース−ドレイン領域との境界面がゲート電極端面と整
合する構造のMISトランジスタの製造方法において、ゲ
ート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極
パターンを形成し、前記ゲート電極パターンをマスクと
してゲート絶縁膜をエッチングすることによって、ソー
ス−ドレイン領域の基板表面を露出させ、前記ゲート電
極と前記ゲート絶縁膜の２層膜をマスクとして、基板面
方位と注入方位とのなす角をチャネリング臨界角内とす
る高ドーズ量の第１のイオン注入により上記ソース−ド
レイン領域を形成し、これに引き続く、基板面方位と注
入方位とのなす角をチャネリング臨界角外とする低ドー
ズ量の第２のイオン注入とにより上記ソース−ドレイン
延長領域を形成することを特徴としている。 〔作用〕 まず、MISトランジスタの構造の作用について説明す
る。 第３図はMISトランジスタの構造上の特徴を明示する
ため、トレイン端近傍の構造を、従来構造と本発明とで
比較するための概略断面図である。第３図（ａ）は従来
構造を、第３図（ｂ）は本発明の製造方法による構造を
示す。 この構造の特徴は、浅い接合のドレイン延長部５がゲ
ート酸化膜７の直下に存在し、フィールドCVD酸化膜６
と接していないことである。 従来構造の場合（第３図（ａ））には、ドレイン端の
ホットキャリア（ホットエレクトロン）23の一部はフィ
ールドCVD酸化膜６に注入される。フィールドCVD酸化膜
６の膜質はゲート酸化膜７の膜質より桁違いに劣る。即
ち、フィールドCVD酸化膜は界面準位密度や酸化膜内の
捕獲準位密度が高く、膜厚が厚いために注入キャリアの
捕獲確率も高いので、フィールド酸化膜にホットキャリ
アが注入されることによって、フィールド酸化膜内及び
界面にキャリア捕獲による固定電荷を発生させる。ドレ
イン延長部５の接合深さは浅く、かつ、不純物密度も低
いので、上述の固定電荷の発生により、界面から空乏化
し、ドレイン延長部５の直列抵抗が増大し、素子のトラ
ンスコンダクタンスが劣化する。 LDD−MISトランジスタのドレイン構造においても（第
３図（ｂ））、ドレイン端からのホットキャリア23の注
入は従来構造（第３図（ａ））と同様に存在するが、ド
レイン延長部５がゲート酸化膜７の直下にのみ存在する
ため、第１にホットキャリアがドレイン領域３とフィー
ルドCVD酸化膜６の界面付近には、従来構造のLDD−MIS
トランジスタのドレイン延長部５とフィールドCVD酸化
膜６の界面付近においてよりも少ないこと、即ち固定電
荷の発生量が少ないこと、第２にドレイン領域３の接合
深さは深く、かつ、不純物密度も高いので、空乏化の進
み方が従来構造より桁違いに小さいことにより、ドレイ
ンの直列抵抗の増加を防止することができ、LDD−MISト
ランジスタの長期安定性を得ることができる。 次に、本発明のMISトランジスタの製造方法の原理に
ついて説明する。本発明の製造方法の特徴的な点は、ソ
ース−ドレイン領域を形成するイオン注入工程を改善し
た点にある。従来法によるLDD−MISトランジスタのソー
ス−ドレイン領域形成工程はゲート側壁のスペーサ膜の
存在によって浅い延長部と深いソース−ドレイン領域を
空間的に分離しているが、本発明においてはイオン注入
工程によってのみ、これらの両者を分離する。従来法に
おいては浅い接合のソース，ドレイン延長部を先に形成
し、そののち、スペーサを用いて深い接合のソース−ド
レイン領域を形成するが、本発明においてはこの順序を
逆にし、かつ、スペーサは用いない。第１のイオン注入
においては、基板面方位と入射イオンビームの方向とを
正確に、少なくともチャネリング臨界角（通常７゜程
度）以内に一致させる。そうすることによって大部分
（95〜99％）の入射イオンはチャネリングを起こし、LS
S理論で予想される深さよりもはるかに深い深さのとこ
ろまで到達する。チャネリングイオンに対する制動機構
はほとんどが電子による非弾性散乱であり、これはイオ
ンの瞬時のエネルギーの1/2乗に比例するから、接合深
さが設定値と一致するように、逆に、入射エネルギーを
あらかじめ適当な低い値に設定しておくことができる。
このようなチャネリング効果が存在し、かつ均一に実現
し得ることは、例えば、1978年のジャーナル・オブ・ア
プライド・フィジクス（Journal of Applied Physics）
誌，第49巻（第２号）の第608ページに掲載されてい
る。この第１のイオン注入によって深い接合の高濃度ソ
ース−ドレイン領域をまず形成する。このように形成さ
れたソースドレイン領域は、接合の深さがこれと等しい
ようなランダムイオン注入によって形成されるソース−
ドレイン領域と比べ、入射イオンの大部分がチャネリン
グしているために、換言すれば、ビームの方向をほぼ面
方位の方向に保っているために、横方向の拡がりがほと
んどないことが特徴的な点である。 次に、第２のイオン注入を、入射角を少なくともチャ
ネリング臨界角より大きく傾け、ランダムイオン注入条
件で行ない浅い接合のソース−ドレイン延長部を形成す
る。これらの２回のイオン注入は共にゲートポリシリコ
ン膜をマスクとして自己整合的に行なう。本発明のソー
ス−ドレイン形成方法の特徴はチャネリングイオン注入
とランダムイオン注入の注入イオン分布の横方向拡がり
の差を利用している点である。即ち、深いソース−ドレ
イン領域は第１のチャネリングイオン注入によって形成
されるため、ソース−ドレイン領域の端部の位置はゲー
トポリシリコン膜の側壁の位置に一致するのに対し、第
２のイオン注入がランダムであるのでこれによって形成
されるソース−ドレイン領域の端部は、LSS理論で予測
される横方向拡がりの大きさの程度だけ、ゲートポリシ
リコン膜の側壁より内側、即ち、チャネル領域に入った
位置となる。最終的なソース−ドレイン領域は、この両
者の並包領域となる。従って、第１のチャネリングイオ
ン注入を高ドーズ量で、かつ第２のランダムイオンの注
入を低ドーズ量で行なうことによって第３図（ｂ）に示
す、目的とするLDD−MISトランジスタのドレイン構造を
得ることができる。この構造は、従来のLDD−MISトラン
ジスタ製造工程によっては実現不可能であり、かつ、ス
ペーサを用いず自己整合的に形成できるので、工程を大
幅に簡略化でき、高信頼微細LDD−MIS・LSI実現に卓絶
した寄与を及ぼすものである。 〔実施例〕 以下、第２図（ａ）〜（ｈ）の一連の工程図と、第１
図の構造図を用いて、本発明を用いたMISトランジスタ
の構造及び製造方法の典型的な一実施例について説明す
る。 第２図（ａ）は不純物濃度１×1015/cm3のｐ形（11
0）基板上にLOCOS法等の素子間分離法を用いて素子間分
離領域を形成したのち、厚さ200Åのゲート酸化膜７を
形成し、ボロンを加速電圧150keV,ドーズ量１×1013/cm
2の条件でチャネルイオン注入した状態を示す断面図で
ある。次に、ポリシリコンをCVD法により5000Å堆積し
たのち、一連のリソグラフィ工程によってゲートポリシ
リコン電極８を形成して第２図（ｂ）の構造を得る。ゲ
ートポリシリコン電極８をマスクとして下地のゲート酸
化膜７をエッチングし、第２図（ｃ）に示すようにシリ
コン基板１を露出させる。次に、平行走査型イオン注入
装置を用いて、加速電圧50keV,ドーズ量2.2×1015/cm3
で砒素のチャネリングイオン注入を行ない、第２図
（ｄ）の構造を得る。接合の深さはおよそ0.3μｍであ
り、ランダムイオン注入の約３倍である。横方向の拡が
りは無視し得る。次に入射角約７゜にてランダムイオン
注入により、リンを加速電圧30keV,ドーズ量１×1013/c
m2の条件で注入し、浅い接合のドレイン延長部５及び浅
い接合のソース延長部14を形成し、第２図（ｅ）の構造
を得る。ドレイン延長部５及びソース延長部14の接合の
深さはおよそ0.1μm,ゲート下の横拡がりはおよそ0.05
μｍであり、LDD構造を得る。次に活性化アニールとパ
ッシベーションを兼ねた、ランプ酸化を用いた高温短時
間熱酸化法による900℃、15秒の薄いドライ熱酸化膜形
成工程ののち、フィールドCVD酸化膜６を約3000Å形成
し、第２図（ｆ）の構造を得る。次に、リソグラフィ法
によってコンタクトホールを形成し第２図（ｇ）の構造
を得、金属膜形成ののち、リソグラフィ法によって、ド
レイン配線9,ソース配線10,ゲート配線11を形成して第
２図（ｈ）の構造を得る。最後にパッシベーション膜12
を形成して第１図のMISトランジスタの構造の一実施例
を得る。第１図では素子間分離のためのフィールド酸化
膜２も示してある。 尚、本発明に関する上記の実施例ではｎ−チャネルMI
Sトランジスタを想定したが、ｐ−チャネルMISトランジ
スタの構造及び製造方法も本質的に同等である。また、
ゲート絶縁膜は酸化膜に限るものではなく，あらゆる絶
縁材料によるゲート絶縁膜を含むことは勿論である。 〔発明の効果〕 本発明によって得られる構造によれば、LDD−MISトラ
ンジスタにおいてフィールド酸化膜へのホットキャリア
注入によるドレイン抵抗の増加を防止することができ、
LDD−MISトランジスタの長期的な信頼性の実現に対して
卓絶した効果を発揮するものである。 本発明の製造方法によれば、従来のLDD構造において
有害であった、ドレイン延長部とフィールド酸化膜の接
触部の形成を防止することができ、上記の本発明の構造
のMISトランジスタを、簡便にかつ確実に実現する上で
著しい効果を発揮するものである。
ある。 〔従来の技術〕 微細MISトランジスタにおいては、ドレイン近傍に強
電界の集中する領域が生じるため、何らの対策をも講じ
ない場合は、電圧降伏の問題や、いわゆるホットキャリ
ア発生と、ホットキャリアのゲート酸化膜への注入によ
る電圧電流特性の長期的な変動の問題が生じる。これを
防ぐために、ドレインのゲート端近傍の不純物濃度を低
減し、電界集中を緩和する構造のMISトランジスタ、即
ち、いわゆるLDD−MISFET（Ligtly−Doped−Drain Meta
l Insulator Semiconductor Field Effect Transistor,
P.J.Tsang et al:IEEEトランザクション，エレクトロン
デバイスED−第29巻（1982年））が提案されている。第
４図にLDD−MISトランジスタの構造を、また第５図にそ
の製造方法の概略を示す。 まず、第５図に従って、従来法のLDD−MISトランジス
タの製造方法を簡単に説明する。第５図（ａ）は素子分
離領域形成のためのフィールド酸化膜形成工程と、チャ
ネルイオン注入を行なったのちのゲート酸化膜７の形成
工程ののちのシリコン基板１の断面を示す図である。た
だし、フィールド酸化膜は明示していない。CVD法によ
ってゲート酸化膜７上にゲートポリシリコン膜を堆積
し、リソグラフィ法によってパターン化し、ゲートポリ
シリコン電極８を有する第５図（ｂ）の構造を得る。次
にLDD−構造を形成するために、前記ゲートポリシリコ
ン電極８をマスクとして低加速電圧のイオン注入法によ
って浅い接合の、将来ドレイン延長部となるべきシリコ
ン基板内の領域５を形成する。このとき、ソースとドレ
インの対称性のために将来ソース領域となるべきシリコ
ン基板内の領域においても対称的なソース延長部となる
べき領域14が形成される（第５図（ｃ））。次に側壁形
成のために、等方性の強いCVD法によるSiO2膜13を堆積
する（第５図（ｄ））。次に側壁形成のために、反応性
イオンエッチング法をSiO2のSiに対する選択比が充分大
となる条件で用いる。このエッチング法の異方性のため
ゲートポリシリコン電極８の全側壁において前記のCVDS
iO2膜13の一部がエッチングされずに残り、側壁SiO2膜1
5を形成する（第５図（ｅ））。次に側壁SiO2膜15をス
ペーサとして高い加速電圧のイオン注入法によって深い
接合のドレイン領域３とソース領域４を形成する。ま
た、スペーサによって隔離された部分に、浅い接合のド
レイン延長部５及び浅い接合のソース延長部14が残存す
る（第５図（ｆ））。エッチングによって側壁SiO2膜15
を除去したのち（第５図（ｇ）），フィールドCVD酸化
膜６及びドレイン配線9,ソース配線10,ゲート配線11を
形成して（第５図（ｈ）），第４図に示すような、いわ
ゆるLDD−MISトランジスタを形成するのが、従来の微細
MISトランジスタの製造方法である。なお、第４図にお
いて、２は素子分離のためのフィールド酸化膜を、12は
パッシベーション膜を示している。 〔発明が解決しようとする問題点〕 第４図の従来法によるLDD−MISトランジスタにおいて
は、浅い接合のドレイン延長部５の一部及び浅い接合の
ソース延長部14の一部は、ゲート酸化膜７及びゲートポ
リシリコン電極８よりなるゲート部２重層の側壁を形成
しているフィールドCVD酸化膜６の直下に存在している
ため、浅い接合のドレイン延長部５付近から注入される
ホットキャリアの一部はフィールド酸化膜６にも注入さ
れる。フィールド酸化膜６は膜厚が厚く、かつ膜質が劣
るため、フィールド酸化膜６と浅い接合のソース延長部
14との界面に高密度の界面準位が発生し、かつ注入キャ
リアがフィールド酸化膜６に捕獲されるために固定電荷
により浅い接合のドレイン延長部５及び浅い接合のソー
ス延長部14の実効的な抵抗率が増加し、デバイス特性に
悪影響を及ぼすという欠点を従来法のLDD−MISトランジ
スタは有している。従って浅い接合のドレイン延長部５
及び浅い接合のソース延長部14とフィールド酸化膜６と
が面しないことがデバイスの長期信頼性の向上の点で望
ましい。 しかしながら、第５図に示した従来のLDD−MISトラン
ジスタ製造工程においては、浅い接合のドレイン延長部
５及び浅い接合ソース延長部14を形成する方法として、
ゲート側壁の堆積膜15をスペーサとして用いる方法をと
るため、ドレイン延長部５及びソース延長部14とドレイ
ン領域３及びソース領域４との境界の位置は、ゲート側
壁スペーサの外側からイオン注入及びその後の押し込み
によって形成せざるを得ない。従って、従来のLDD−MIS
トランジスタ製造方法には、ドレイン延長部５及びソー
ス延長部14を、側壁スペーサ膜15もしくはフィールド酸
化膜６と面しないようにする、即ち、上記の境界をゲー
ト側壁の内側にもっていくのは制御上、難しいという欠
点があった。 本発明の目的は、ソース延長部及びドレイン延長部の
長期的な劣化を防止することのできるLDD−MISトランジ
スタの構造を実現するためのLDD−MISトランジスタ製造
方法を提供することにある。 〔問題点を解決するための手段〕 本発明のMISトランジスタの製造方法は、低濃度の浅
い接合ソース−ドレイン延長領域と高濃度の深い接合の
ソース−ドレイン領域との境界面がゲート電極端面と整
合する構造のMISトランジスタの製造方法において、ゲ
ート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極
パターンを形成し、前記ゲート電極パターンをマスクと
してゲート絶縁膜をエッチングすることによって、ソー
ス−ドレイン領域の基板表面を露出させ、前記ゲート電
極と前記ゲート絶縁膜の２層膜をマスクとして、基板面
方位と注入方位とのなす角をチャネリング臨界角内とす
る高ドーズ量の第１のイオン注入により上記ソース−ド
レイン領域を形成し、これに引き続く、基板面方位と注
入方位とのなす角をチャネリング臨界角外とする低ドー
ズ量の第２のイオン注入とにより上記ソース−ドレイン
延長領域を形成することを特徴としている。 〔作用〕 まず、MISトランジスタの構造の作用について説明す
る。 第３図はMISトランジスタの構造上の特徴を明示する
ため、トレイン端近傍の構造を、従来構造と本発明とで
比較するための概略断面図である。第３図（ａ）は従来
構造を、第３図（ｂ）は本発明の製造方法による構造を
示す。 この構造の特徴は、浅い接合のドレイン延長部５がゲ
ート酸化膜７の直下に存在し、フィールドCVD酸化膜６
と接していないことである。 従来構造の場合（第３図（ａ））には、ドレイン端の
ホットキャリア（ホットエレクトロン）23の一部はフィ
ールドCVD酸化膜６に注入される。フィールドCVD酸化膜
６の膜質はゲート酸化膜７の膜質より桁違いに劣る。即
ち、フィールドCVD酸化膜は界面準位密度や酸化膜内の
捕獲準位密度が高く、膜厚が厚いために注入キャリアの
捕獲確率も高いので、フィールド酸化膜にホットキャリ
アが注入されることによって、フィールド酸化膜内及び
界面にキャリア捕獲による固定電荷を発生させる。ドレ
イン延長部５の接合深さは浅く、かつ、不純物密度も低
いので、上述の固定電荷の発生により、界面から空乏化
し、ドレイン延長部５の直列抵抗が増大し、素子のトラ
ンスコンダクタンスが劣化する。 LDD−MISトランジスタのドレイン構造においても（第
３図（ｂ））、ドレイン端からのホットキャリア23の注
入は従来構造（第３図（ａ））と同様に存在するが、ド
レイン延長部５がゲート酸化膜７の直下にのみ存在する
ため、第１にホットキャリアがドレイン領域３とフィー
ルドCVD酸化膜６の界面付近には、従来構造のLDD−MIS
トランジスタのドレイン延長部５とフィールドCVD酸化
膜６の界面付近においてよりも少ないこと、即ち固定電
荷の発生量が少ないこと、第２にドレイン領域３の接合
深さは深く、かつ、不純物密度も高いので、空乏化の進
み方が従来構造より桁違いに小さいことにより、ドレイ
ンの直列抵抗の増加を防止することができ、LDD−MISト
ランジスタの長期安定性を得ることができる。 次に、本発明のMISトランジスタの製造方法の原理に
ついて説明する。本発明の製造方法の特徴的な点は、ソ
ース−ドレイン領域を形成するイオン注入工程を改善し
た点にある。従来法によるLDD−MISトランジスタのソー
ス−ドレイン領域形成工程はゲート側壁のスペーサ膜の
存在によって浅い延長部と深いソース−ドレイン領域を
空間的に分離しているが、本発明においてはイオン注入
工程によってのみ、これらの両者を分離する。従来法に
おいては浅い接合のソース，ドレイン延長部を先に形成
し、そののち、スペーサを用いて深い接合のソース−ド
レイン領域を形成するが、本発明においてはこの順序を
逆にし、かつ、スペーサは用いない。第１のイオン注入
においては、基板面方位と入射イオンビームの方向とを
正確に、少なくともチャネリング臨界角（通常７゜程
度）以内に一致させる。そうすることによって大部分
（95〜99％）の入射イオンはチャネリングを起こし、LS
S理論で予想される深さよりもはるかに深い深さのとこ
ろまで到達する。チャネリングイオンに対する制動機構
はほとんどが電子による非弾性散乱であり、これはイオ
ンの瞬時のエネルギーの1/2乗に比例するから、接合深
さが設定値と一致するように、逆に、入射エネルギーを
あらかじめ適当な低い値に設定しておくことができる。
このようなチャネリング効果が存在し、かつ均一に実現
し得ることは、例えば、1978年のジャーナル・オブ・ア
プライド・フィジクス（Journal of Applied Physics）
誌，第49巻（第２号）の第608ページに掲載されてい
る。この第１のイオン注入によって深い接合の高濃度ソ
ース−ドレイン領域をまず形成する。このように形成さ
れたソースドレイン領域は、接合の深さがこれと等しい
ようなランダムイオン注入によって形成されるソース−
ドレイン領域と比べ、入射イオンの大部分がチャネリン
グしているために、換言すれば、ビームの方向をほぼ面
方位の方向に保っているために、横方向の拡がりがほと
んどないことが特徴的な点である。 次に、第２のイオン注入を、入射角を少なくともチャ
ネリング臨界角より大きく傾け、ランダムイオン注入条
件で行ない浅い接合のソース−ドレイン延長部を形成す
る。これらの２回のイオン注入は共にゲートポリシリコ
ン膜をマスクとして自己整合的に行なう。本発明のソー
ス−ドレイン形成方法の特徴はチャネリングイオン注入
とランダムイオン注入の注入イオン分布の横方向拡がり
の差を利用している点である。即ち、深いソース−ドレ
イン領域は第１のチャネリングイオン注入によって形成
されるため、ソース−ドレイン領域の端部の位置はゲー
トポリシリコン膜の側壁の位置に一致するのに対し、第
２のイオン注入がランダムであるのでこれによって形成
されるソース−ドレイン領域の端部は、LSS理論で予測
される横方向拡がりの大きさの程度だけ、ゲートポリシ
リコン膜の側壁より内側、即ち、チャネル領域に入った
位置となる。最終的なソース−ドレイン領域は、この両
者の並包領域となる。従って、第１のチャネリングイオ
ン注入を高ドーズ量で、かつ第２のランダムイオンの注
入を低ドーズ量で行なうことによって第３図（ｂ）に示
す、目的とするLDD−MISトランジスタのドレイン構造を
得ることができる。この構造は、従来のLDD−MISトラン
ジスタ製造工程によっては実現不可能であり、かつ、ス
ペーサを用いず自己整合的に形成できるので、工程を大
幅に簡略化でき、高信頼微細LDD−MIS・LSI実現に卓絶
した寄与を及ぼすものである。 〔実施例〕 以下、第２図（ａ）〜（ｈ）の一連の工程図と、第１
図の構造図を用いて、本発明を用いたMISトランジスタ
の構造及び製造方法の典型的な一実施例について説明す
る。 第２図（ａ）は不純物濃度１×1015/cm3のｐ形（11
0）基板上にLOCOS法等の素子間分離法を用いて素子間分
離領域を形成したのち、厚さ200Åのゲート酸化膜７を
形成し、ボロンを加速電圧150keV,ドーズ量１×1013/cm
2の条件でチャネルイオン注入した状態を示す断面図で
ある。次に、ポリシリコンをCVD法により5000Å堆積し
たのち、一連のリソグラフィ工程によってゲートポリシ
リコン電極８を形成して第２図（ｂ）の構造を得る。ゲ
ートポリシリコン電極８をマスクとして下地のゲート酸
化膜７をエッチングし、第２図（ｃ）に示すようにシリ
コン基板１を露出させる。次に、平行走査型イオン注入
装置を用いて、加速電圧50keV,ドーズ量2.2×1015/cm3
で砒素のチャネリングイオン注入を行ない、第２図
（ｄ）の構造を得る。接合の深さはおよそ0.3μｍであ
り、ランダムイオン注入の約３倍である。横方向の拡が
りは無視し得る。次に入射角約７゜にてランダムイオン
注入により、リンを加速電圧30keV,ドーズ量１×1013/c
m2の条件で注入し、浅い接合のドレイン延長部５及び浅
い接合のソース延長部14を形成し、第２図（ｅ）の構造
を得る。ドレイン延長部５及びソース延長部14の接合の
深さはおよそ0.1μm,ゲート下の横拡がりはおよそ0.05
μｍであり、LDD構造を得る。次に活性化アニールとパ
ッシベーションを兼ねた、ランプ酸化を用いた高温短時
間熱酸化法による900℃、15秒の薄いドライ熱酸化膜形
成工程ののち、フィールドCVD酸化膜６を約3000Å形成
し、第２図（ｆ）の構造を得る。次に、リソグラフィ法
によってコンタクトホールを形成し第２図（ｇ）の構造
を得、金属膜形成ののち、リソグラフィ法によって、ド
レイン配線9,ソース配線10,ゲート配線11を形成して第
２図（ｈ）の構造を得る。最後にパッシベーション膜12
を形成して第１図のMISトランジスタの構造の一実施例
を得る。第１図では素子間分離のためのフィールド酸化
膜２も示してある。 尚、本発明に関する上記の実施例ではｎ−チャネルMI
Sトランジスタを想定したが、ｐ−チャネルMISトランジ
スタの構造及び製造方法も本質的に同等である。また、
ゲート絶縁膜は酸化膜に限るものではなく，あらゆる絶
縁材料によるゲート絶縁膜を含むことは勿論である。 〔発明の効果〕 本発明によって得られる構造によれば、LDD−MISトラ
ンジスタにおいてフィールド酸化膜へのホットキャリア
注入によるドレイン抵抗の増加を防止することができ、
LDD−MISトランジスタの長期的な信頼性の実現に対して
卓絶した効果を発揮するものである。 本発明の製造方法によれば、従来のLDD構造において
有害であった、ドレイン延長部とフィールド酸化膜の接
触部の形成を防止することができ、上記の本発明の構造
のMISトランジスタを、簡便にかつ確実に実現する上で
著しい効果を発揮するものである。
【図面の簡単な説明】
第１図は本発明によって得られる構造のMISトランジス
タの一実施例を示す断面図、 第２図は本発明のMISトランジスタの製造方法の一実施
例を示す一連の工程図、 第３図は本発明のMISトランジスタの動作原理を示すた
めの概念図、 第４図は従来のLDD構造のMISトランジスタの構造を示す
断面図、 第５図は従来のLDD構造のMISトランジスタの製造方法を
示す一連の工程図である。 １……シリコン基板 ２……素子間分離のためのフィールド酸化膜 ３……ドレイン領域 ４……ソース領域 ５……浅い接合のドレイン延長部 ６……フィールドCVD酸化膜 ７……ゲート酸化膜 ８……ゲートポリシリコン電極 ９……ドレイン配線 10……ソース配線 11……ゲート配線 12……パッシベーション膜 13……側壁を形成するためのCVDSiO2膜 14……浅い接合のソース延長部 15……側壁SiO2膜 23……ホットエレクトロン
タの一実施例を示す断面図、 第２図は本発明のMISトランジスタの製造方法の一実施
例を示す一連の工程図、 第３図は本発明のMISトランジスタの動作原理を示すた
めの概念図、 第４図は従来のLDD構造のMISトランジスタの構造を示す
断面図、 第５図は従来のLDD構造のMISトランジスタの製造方法を
示す一連の工程図である。 １……シリコン基板 ２……素子間分離のためのフィールド酸化膜 ３……ドレイン領域 ４……ソース領域 ５……浅い接合のドレイン延長部 ６……フィールドCVD酸化膜 ７……ゲート酸化膜 ８……ゲートポリシリコン電極 ９……ドレイン配線 10……ソース配線 11……ゲート配線 12……パッシベーション膜 13……側壁を形成するためのCVDSiO2膜 14……浅い接合のソース延長部 15……側壁SiO2膜 23……ホットエレクトロン
Claims (1)
- (57)【特許請求の範囲】 １．低濃度の浅い接合ソース−ドレイン延長領域と高濃
度の深い接合のソース−ドレイン領域との境界面がゲー
ト電極端面と整合する構造のMISトランジスタの製造方
法において、ゲート絶縁膜を形成し、前記ゲート絶縁膜
上にゲート電極パターンを形成し、前記ゲート電極パタ
ーンをマスクとしてゲート絶縁膜をエッチングすること
によって、ソース−ドレイン領域の基板表面を露出さ
せ、前記ゲート電極と前記ゲート絶縁膜の２層膜をマス
クとして、基板面方位と注入方位とのなす角をチャネリ
ング臨界角内とする高ドーズ量の第１のイオン注入によ
り上記ソース−ドレイン領域を形成し、これに引き続
く、基板面方位と注入方位とのなす角をチャネリング臨
界角外とする低ドーズ量の第２のイオン注入とにより上
記ソース−ドレイン延長領域を形成することを特徴とす
るMISトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60259691A JP2703883B2 (ja) | 1985-11-21 | 1985-11-21 | Ｍｉｓトランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60259691A JP2703883B2 (ja) | 1985-11-21 | 1985-11-21 | Ｍｉｓトランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62122170A JPS62122170A (ja) | 1987-06-03 |
| JP2703883B2 true JP2703883B2 (ja) | 1998-01-26 |
Family
ID=17337580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60259691A Expired - Lifetime JP2703883B2 (ja) | 1985-11-21 | 1985-11-21 | Ｍｉｓトランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2703883B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2519959B2 (ja) * | 1987-12-22 | 1996-07-31 | 謙治 岡安 | 電子機器冷却装置 |
| JP2594446B2 (ja) * | 1987-12-22 | 1997-03-26 | 謙治 岡安 | 熱伝達装置 |
| JP2657809B2 (ja) * | 1987-12-22 | 1997-09-30 | 謙治 岡安 | 熱伝達装置 |
| JP2729298B2 (ja) * | 1988-02-19 | 1998-03-18 | 三菱電機株式会社 | Ｍｏｓ型トランジスタの製造法 |
| US5141891A (en) * | 1988-11-09 | 1992-08-25 | Mitsubishi Denki Kabushiki Kaisha | MIS-type semiconductor device of LDD structure and manufacturing method thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5773975A (en) * | 1980-10-27 | 1982-05-08 | Toshiba Corp | Mis type field effect transistor and manufacture thereof |
| US4485550A (en) * | 1982-07-23 | 1984-12-04 | At&T Bell Laboratories | Fabrication of schottky-barrier MOS FETs |
| JPS6074478A (ja) * | 1983-09-29 | 1985-04-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS62113474A (ja) * | 1985-11-13 | 1987-05-25 | Toshiba Corp | 半導体集積回路の製造方法 |
-
1985
- 1985-11-21 JP JP60259691A patent/JP2703883B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62122170A (ja) | 1987-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2835216B2 (ja) | 半導体装置の製造方法 | |
| JP3049492B2 (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| US6593196B2 (en) | Methods of forming a transistor gate | |
| JP2787908B2 (ja) | 半導体装置の製造方法 | |
| JPH0426542B2 (ja) | ||
| JP2703883B2 (ja) | Ｍｉｓトランジスタ及びその製造方法 | |
| US20070020868A1 (en) | Semiconductor processing method and field effect transistor | |
| JPH05102179A (ja) | 半導体装置及びその製造方法 | |
| JP2729298B2 (ja) | Ｍｏｓ型トランジスタの製造法 | |
| JPH0298143A (ja) | Ｌｄｄ構造ポリシリコン薄膜トランジスタの製造方法 | |
| JPH0637106A (ja) | 半導体製造装置の製造方法 | |
| JP3526127B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| US20050077547A1 (en) | Method of fabricating a metal oxide semiconductor field effect transistor and a metal oxide semiconductor field effect transistor | |
| JPH06302819A (ja) | 半導体装置 | |
| JPS6126264A (ja) | 半導体装置の製造方法 | |
| US5215936A (en) | Method of fabricating a semiconductor device having a lightly-doped drain structure | |
| JPH04249372A (ja) | Ｍｏｓ型電界効果トランジスタおよびその製造方法 | |
| JPH05211328A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPH04124834A (ja) | 半導体装置及びその製造方法 | |
| JP2537649B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH06196492A (ja) | 半導体装置及びその製造方法 | |
| JP2680539B2 (ja) | 半導体装置の製造方法 | |
| JPH01117066A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH08186252A (ja) | 半導体装置 | |
| KR100657754B1 (ko) | 반도체 소자의 얇은 접합 제조 방법 |