[go: up one dir, main page]

EP0976122A1 - Dispositif d'adressage d'un ecran matriciel - Google Patents

Dispositif d'adressage d'un ecran matriciel

Info

Publication number
EP0976122A1
EP0976122A1 EP96942417A EP96942417A EP0976122A1 EP 0976122 A1 EP0976122 A1 EP 0976122A1 EP 96942417 A EP96942417 A EP 96942417A EP 96942417 A EP96942417 A EP 96942417A EP 0976122 A1 EP0976122 A1 EP 0976122A1
Authority
EP
European Patent Office
Prior art keywords
sub
video
pixels
stack
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP96942417A
Other languages
German (de)
English (en)
Other versions
EP0976122B1 (fr
Inventor
Thierry Borel
Stéphane GARNIER
Antoine Dupont
Benoít LE LUDEC
Jean-Claude Lehureau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vantiva SA
Original Assignee
Thomson Multimedia SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Multimedia SA filed Critical Thomson Multimedia SA
Publication of EP0976122A1 publication Critical patent/EP0976122A1/fr
Application granted granted Critical
Publication of EP0976122B1 publication Critical patent/EP0976122B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers

Definitions

  • the present invention relates to a device for addressing a matrix screen such as a screen of the LCD or plasma type.
  • the display surfaces of such screens generally comprise a plurality of sub-pixels P (i, j) representing one of the primary colors R, G or B and addressed through a crossed network of N horizontal lines and M vertical columns , each sub-pixel receiving through a switch which connects it to the adjacent column, during the addressing phase (line time), a sampled video signal.
  • the spatial resolution of such screens depends on the number and on the mode of addressable sub-pixel combinations used to produce displayable pixels whose successive sequences constitute the video lines and columns of the image to be displayed.
  • FIG. 1 illustrates a known mode of combination of sub-pixels, called mode L, used for addressing an orthogonal screen and consisting in producing a displayable pixel by combination of three sub-pixels R, G and B located on the same line.
  • the horizontal resolution, noted Hr is equal to M / 3, and is reduced compared to the vertical resolution, noted Hv, whose value is equal to N.
  • this combination mode requires a high number of sub-pixels, which significantly increases the cost of the screen.
  • FIGS. 2 and 3 respectively illustrate a first variant and a second variant of a second known mode of combining sub-pixels, called Delta mode, used to address a screen of the DELTA type.
  • Delta mode a second known mode of combining sub-pixels
  • a displayable pixel is obtained by combination of three sub-pixels R, G and B located on the same horizontal line.
  • R, G and B located on the same horizontal line.
  • two successive lines are offset horizontally with respect to each other by a half sub-pixel
  • the second variant represented in FIG. 3
  • two successive lines are shifted horizontally relative to each other by a sub-pixel and a half.
  • a column of displayable pixels has a width equal to three and a half times the width of a sub-pixel while in the second case, a column of displayable pixels has a width equal to four times and a half that of a sub-pixel.
  • the horizontal resolution is reduced in a proportion of three and a half times compared to the vertical resolution
  • the horizontal resolution is reduced in a proportion of four and a half times compared to the vertical resolution .
  • the object of the invention is to provide a device for addressing a matrix screen making it possible to improve the horizontal resolution without degrading the vertical resolution too much.
  • the device comprises a storage stage 70 and 1,98 receiving, via a demultiplexing stage 220, a plurality of sequences of digital data representing the previously scanned luminance video signals and delivering said luminance video signals to a multiplexing stage 230 for selecting a sequence of digital data corresponding to a given combination of sub-pixels among the plurality of sequences of digital data previously stored in said storage stage 70 and 198.
  • the device according to the invention makes it possible to select a combination of sub-pixels making it possible to obtain a better compromise between the vertical resolution and the horizontal resolution whatever the type of screen used.
  • FIG. 1 partially illustrates a first mode of combining the sub-pixels R, G and B of a matrix screen of the orthogonal type, used in the prior art
  • FIG. 2 and 3 illustrate an application of the mode of combining sub-pixels of Figure 1 to a screen of the type
  • FIG. 4 partially illustrates a first mode of combining the sub-pixels R, G and B of a matrix screen produced by an addressing device according to the invention applied to a screen of the orthogonal type;
  • FIG. 5 partially illustrates a first variant of the mode of combining the sub-pixels R, G and B illustrated in Figure 4;
  • FIG. 6 illustrates a second variant of the mode of combining the sub-pixels R, G and B illustrated in Figure 4;
  • FIG. 7a and 7b partially illustrate a third and a fourth variant of the method of combining sub-pixels R, G and B illustrated in FIG. 4 applied to a matrix screen of the Delta type;
  • FIG. 8 partially illustrates a second mode of combining the sub-pixels R, G and B produced by an addressing device according to the invention applied to a matrix screen of the orthogonal type;
  • FIG. 9 partially illustrates a fifth variant of the mode of combining the sub-pixels R, G and B illustrated in Figure 4 applied to a matrix screen of the Delta type;
  • FIG. 1 0 partially shows a first embodiment of an addressing device according to the invention
  • FIG. 1 1 partially shows a second embodiment of an addressing device according to the invention
  • Figures 1 2 to 1 4 show explanatory diagrams of the operation of the addressing device of Figure 1 0;
  • Figures 1 5 and 1 6 show explanatory diagrams of the operation of the addressing device of Figure 1 1.
  • FIG. 10 schematically illustrates a device for addressing a matrix screen, the surface of which comprises a plurality of sub-pixels R, G and B each receiving a luminance video signal. These pixels are distributed over the screen surface in a network of N physical lines and M physical columns at the intersections of which switches such as TFTs (Thin Film Transistors in English) are arranged in the case of LCD screens. These switches are used to connect, during the addressing phase, the pixels addressed to the physical columns.
  • switches such as TFTs (Thin Film Transistors in English) are arranged in the case of LCD screens.
  • the addressing device comprises a storage stage 70 and 1,98 receiving, via a demultiplexing stage 220, a plurality of sequences of digital data representing the luminance video signals previously digitized and delivering said luminance video signals a multiplexing stage 230 intended to select a sequence of digital data corresponding to a given combination of sub-pixels among the plurality of sequences of digital data previously stored in said storage stage 70 and 198.
  • the storage stage 70 comprises a first memory 80 dedicated to the storage of digital data resulting from the sampling of the signals sent to the sub-pixels R, a second memory 82 dedicated to the storage of digital data resulting from the sampling of the signals sent to the sub-pixels V and a third memory 84 dedicated to the storage of digital data resulting from the sampling of the signals sent to the sub-pixels B.
  • the storage stage 70 is connected, on the one hand, to a write control means 72 for the digital data in the memories 80, 82 and 84 and, on the other hand, to a read control means 74 of said data from memories 80, 82 and 84, said write control 72 and read 74 means are connected to a first synchronization means 76 of the write phases and the p reading hases.
  • each of the memories 80, 82 and 84 comprises two distinct zones, that is to say a first zone 10 2 in which are written the digital data relating to the sub-pixels R, G and B of a given video line during a phase of writing given, and a second zone 1 04 from which are read, during said writing phase, the digital data relating to the sub-pixels R, G and B of a video line written during the previous writing phase.
  • the storage stage 1 98 has two parallel branches, either a first branch in which is arranged a block 200 comprising at least three FIFO stacks, or a first stack of 202, a second stack 204 and a third stack 206 intended respectively to contain the video data relating to the sub-pixels R, G and B located on one of the physical lines constituting an even video line, and a second branch in which is arranged a block 21 0 also comprising at least three FIFO stacks, ie a fourth stack 21 2, a fifth stack 21 4 and a sixth stack 21 6 intended respectively to contain the video data relating to the sub-pixels R, G and B located on one of the physical lines constituting an odd video line.
  • the 220 directs, on the one hand, the data relating to the sub-pixels R, G and B belonging to the odd video columns towards the block 200 so as to write said data, during a phase of writing a video line of duration D , respectively in the first part 202, the second stack 204 and the third stack 206, and on the other hand, the data relating to the sub-pixels R, G and B belonging to the even video columns towards the block 21 0, so as to writing said data, during the writing phase, respectively in the fourth stack 21 2, the fifth stack 21 4 and the sixth stack 21 6.
  • a second synchronization means 240 is connected, on the one hand, to the demultiplexing stage 220 and delivers to this stage 220 a first periodic signal OW of frequency F controlling the writing of the relative video data to the sub-pixels R, G and B located on a odd video column respectively in the first stack 202, in the second stack 204 and in the third stack 206, and a second periodic signal EW of frequency F controlling the writing of the video data relating to the sub-pixels R, G and B located on an even video column respectively in the fourth stack 21 2, in the fifth stack 21 4 and in the sixth stack 21 6.
  • This second synchronization means 240 is connected on the other hand, to the multiplexing stage 230, and delivers to this stage 230 a third periodic signal RD of frequency 2 * F controlling the reading of the video data relating to the sub-pixels of an even (respectively odd) video line selected by the multiplexing stage 230.
  • the multiplexing stage 230 selects at a frequency 1 / D, from a date coinciding with half the duration D, a data sequence representing the sub-pixels belonging to a video line to be displayed previously stored in the '' one of the batteries 202, 204, 206, 21 2, 21 4 or 21 6.
  • Figure 1 2 illustrates an example of addressing a Delta type screen, shown partially, using a device according to the invention.
  • Each pixel is formed by the combination of three sub-pixels Rk, Vk and Bk.
  • the signals SIG 1, SIG2, SIG3 represent the samples of the luminance signals sent respectively to the sub-pixels Rk, Vk and Rk, located on the same video column.
  • the sub-pixels of the physical line Li respectively receive three sequences SIG 1, SIG2, SIG3 respectively comprising the samples R 1, R3, R5, ..., V 1, V3, V5, ..., and B2, B4 , B6, ...
  • the sub-pixels of the physical line L ⁇ + 1 respectively receive three sequences SIG 1, SIG2, SIG3 respectively comprising the samples R2, R4, R6 V2, V4, V6 and B3, B5, B7 .
  • Figure 1 4 shows the phase in which is effected on the one hand, writing of data on sub-pixels R, G and B of a video line LV, and on the other hand, reading data relating to the subpixels R, G and B of the previous video line LV-1, then the next phase, during which is effected, on the one hand, writing data on the subpixels R, G and B of a LV + 1 video line, and on the other hand, the reading of the data relating to the sub-pixels R, G and B of the LV video line written during the previous phase.
  • the writing of said video line LV and the reading of said video LV- line 1 occur simultaneously and are synchronized by the first synchronization means 76 which sends to the control means of writing means 72 and of the read command 74 a W / R signal, represented in FIG. 1 4, allowing, on the one hand, to progressively write the video data relating to the sub-pixels R, G or B, and on the other hand , to read said data correlatively to the respective spatial positions of each of the sub-pixels R, G and B on the screen.
  • the writing phase of line LV is illustrated by lines RSTW, WAB, WDA, and W / R while the reading phase of line LV-1 is illustrated by lines RSTR, RVAB, RVRDA, BDA, BRDA .
  • the line RSTW represents an initialization signal of the writing phase
  • the line WAB represents the successive addresses in the memories 80, 82, 84 in which the digital data representing the samples Rk, Vk and Bk will be stored successively.
  • the line WDA represents said digital data transported respectively by data buses 86, 88, 90.
  • the line W / R represents the synchronization signal of the successive writing and reading phases sent by the first synchronization means 76.
  • the line RSTR represents a signal initialization of the reading phase.
  • the line RVAB represents the successive addresses in the memories 80, 82 and 84 in which the digital data representing the samples Rk, Vk are already stored.
  • the line RVRDA represents the data Rk, Vk read respectively on data buses 94 and 96.
  • the line BAB represents the successive addresses in the memories 80, 82 and 84 in which the digital data representing the samples Bk are already stored, the line BRDA the Bk data read on bus 92.
  • the data Rk, Vk and Bk represented on the line WDA are written progressively, while the data RVRDA and BRDA, previously written, are read correlatively to their respective positions on the surface of the screen.
  • Figure 1 5 partially illustrates a stack 202 and a stack 210 and Figure 1 6 illustrates the phase during which, on the one hand, the writing of the data relating to the sub-pixels R, G and B of a LV video line, and on the other hand, the phase during which the data relating to the sub-pixels R, G and B of said LV video line previously written in the stacks 202 and 21 0 is read, then the phase, during which, on the one hand, the writing of the data relating to the sub-pixels R, G and B of the video line LV + 1, and on the other hand, the phase during which the reading of the data relating to the R, G and B sub-ptxels of said LV + 1 video line, previously written in stacks 202 and 21 0.
  • the synchronization of said writing and reading phases is carried out by a second means synchronization 240 supplying, on the one hand, to the demultiplexing stage 220 a first periodic signal OW d e frequency F controlling the writing of the video data relating to the sub-pixels R, G and B located on an odd video column respectively in the stacks 202, 204 and 206, and a second periodic signal EW of frequency F controlling the writing of the video data relating to the sub-pixels R, G and B located on an even video column respectively in the stacks 21 2, 21 4 and 21 6, and, on the other hand, in the multiplexing stage 230 a third periodic signal RD of frequency 2 * F controlling the reading of the video data relating to the sub-pixels of an even (odd respectively) video column selected by the multiplexing stage 230.
  • the line IE represents a signal for initializing the writing phase
  • the line OW represents the signal for controlling the writing of the video data relating to the sub-pixels R, G and B located on a odd video segment
  • the line EW represents the control signal for the writing of the video data relating to the sub-pixels R, G and B located on an even video column
  • the line WDA represents the digital data to be written in the stacks 202 and 21
  • the line IL represents an initialization signal of the reading phase
  • the line RDA represents the data read
  • the line OEE represents a signal for selection of the data relating to the sub-pixels R, G and B located on a column odd video
  • the line EOE represents a signal for selecting the data relating to the sub-pixels R, G and B located on an even video column.
  • the writing in the stack 202 of the video data relating to the sub-pixels R, G and B located on an odd video column is synchronized on each rising edge of the signal OW.
  • the writing, in the stack 21 0, of video data relating to the sub-pixels R, G and B located on an even video column is synchronized on each rising edge of the signal EW.
  • the signal RD allowing the reading of the digital data has a frequency double that of the signals OW and EW.
  • the reading phases start when the batteries 202 and 21 2 are half full.
  • the odd data are read on each rising edge of the signal RD from an instant coinciding with the writing, of the same data 321, located in this example at half of stack 202, and when the OEE signal has a logic high level.
  • the even data are read at each rising edge of the signal RD at a time coinciding with the writing, in the stack 21 2, of the same 321 when the signal EOE has a logic high level.
  • FIGS. 4 to 9 illustrate a combination of sub-pixels in which two physical lines Li and Li + 1 are used to constitute a video line of the image to be displayed, and said image is decomposed into an odd frame 9, 1 1, 1 3, 1 5, 1 7, 1 9 and 20 including odd video lines 21, 23, 25, 27, 29, 31, 33, 35, 37, 39, 41, 43, 45, 47 and 49, and a even frame 40, 42, 44, 46, 48, 50 and 52 comprising even video lines 54, 56, 58, 60, 62, 64, 65, 66, 67 and 68 said odd and even frames being offset, I a by relative to the other of a physical line, so as to allow an interlacing of the odd video lines with the even video lines.
  • the physical lines Li used to form the even video lines 54, 56, 58, 64, 65 and 67 are also used to form the physical lines Li + 1 of the odd video lines respectively 21, 25, 29, 35, 39 and 43. This makes it possible to interleave said even video lines and said odd video lines.
  • the multiplexing stage 220 selects the sequences of digital signals relating to two contiguous sub-pixels located on the line physical Li (respectively L ⁇ + 1) and has a sub-pixel located on the physical line L ⁇ + 1 (respectively Li), then the sequences of digital signals relating to a sub-pixel located on the line Li (respectively Li + 1) and to two sub-pixels located on the line L ⁇ + 1 (respectively Li) for addressing the pixel of a video line of the image to be displayed
  • the multiplexing stage 220 selects the sequences of digital signals relating to a first sub-pixel located on the physical line Li and the sequences of digital signals relating to a second sub-pixel adjacent to the first sub-pixel, and located on the physical line Li + 1 to address a pixel of the video line 43 and 45 (respectively 67).
  • This mode of combination is particularly suitable for uses which do not require good colo ⁇ met ⁇ e but rather require good finesse of detail, to the extent or on the one hand, it makes it possible to triple the horizontal resolution compared to the modes of combination of the prior art described above, and on the other hand, it causes aliasing known under the English term colored ahasing producing an iridescence of the details of the displayed image
  • the video signals sent to the combined sub-pixels are sampled, either simultaneously or in spatial mode, that is to say at different times corresponding to the respective positions of said sub-pixels on the screen surface.
  • the video signals sent to the sub-pixels p ( ⁇ , j) and p ( ⁇ + 1, j) respectively representing the primary colors V and R to constitute the first displayable pixel of the even video line 67 then the video signals sent to the sub-pixels p ( ⁇ , j + 1) and p ( ⁇ + 1, j + 1) respectively representing the primary colors B and V to constitute the second displayable pixel of said even video line 67.
  • a fifth addressing example applied to a screen of the orthogonal type, illustrated by FIG. 6, for j varying periodically from 1 to M in steps of 3, and for six physical lines Li and Li + 1, L ⁇ + 2, Li + 3, L ⁇ -t-4 Li + 5 data located on the odd frame 13, we sample: - the video signals sent to the sub-pixels p (i, j), p (i + 1, j) and p ( i + 1, j + 1) representing respectively the primary colors R, G and B to constitute the first displayable pixel of the odd video line 29, then the video signals sent to the sub-pixels p (i, j + 1), p (i, j + 2) and p (i + 1, j + 2) respectively representing the primary colors V, B and R to constitute the second pixel of said odd video line 29, then the video signals sent to the sub-pixels p (i, j), p ( ⁇ + 1, j) and p (i + 1, j + 1) respectively representing the primary colors B, R and V to constitute the first
  • a seventh example of addressing applied to a screen of the Delta type represented in FIG. 7b, for j varying periodically from 1 to M in steps of 3, for two physical lines Li and Li + 1 located on the odd video frame 17 , we sample: - the video signals sent to the sub-pixels p ( ⁇ , j), p (i, j + 1) and p (i + 1, j) respectively representing the primary colors R, G and B to constitute the first displayable pixel the odd video line 39, then the video signals sent to the sub-pixels p (i, j + 2), p (i + 1, j + 1) and p (i + 1, j + 2) representing respectively the primary colors B, R and V to constitute the second displayable pixel the odd video line 39, then the video signals sent to the sub-pixels p (i, j + 1), p (i + 1, j) and p (i + 1, j + 1) representing respectively the primary colors V, B and R to constitute the first displayable pixel the odd video line 41, then
  • the resolution is improved, whatever the type of screen address.
  • the resolution is equal to M * 2/3 and therefore double the resolution obtained by the addressing modes of these screens by devices of the prior art and the vertical resolution is equal to N / 2 for strictly vertical lines and to N for diagonal lines.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

La présente invention concerne un dispositif d'adressage d'un écran matriciel tel qu'un écran du type LCD ou à plasma. Le dispositif d'adressage selon l'invention comporte un étage mémorisation (70, 198) recevant, via un étage de démultiplexage (220), une pluralité de séquences de données numériques représentant les signaux vidéo de luminance préalablement numérisés, et délivrant lesdits signaux vidéo de luminance à un étage de multiplexage (230) destiné à sélectionner une séquence de données numériques correspondant à une combinaison donnée de sous-pixels parmi la pluralité de séquences de données numériques préalablement stockées dans ledit étage de mémorisation (70, 198).

Description

DISPOSITIF D'ADRESSAGE D'UN ECRAN MATRICIEL
La présente invention concerne un dispositif d'adressage d 'un écran matriciel tel qu'un écran du type LCD ou à plasma.
Les surfaces d'affichage de tels écrans comportent généralement une pluralité de sous-pixels P(i,j) représentant l'une des couleurs primaires R, V ou B et adressés à travers un réseau croisé de N lignes horizontales et de M colonnes verticales, chaque sous-pixel recevant à travers un interrupteur qui le relie à la colonne adjacente, pendant la phase d 'adressage (temps ligne), un signal vidéo échantillonné.
La résolution spatiale de tels écrans dépend du nombre et du mode de combinaisons de sous-pixels adressables utilisées pour réaliser des pixels affichables dont les séquences successives constituent les lignes et les colonnes vidéo de l'image à afficher.
La figure 1 illustre un mode connu de combinaison de sous-pixels, appelé mode L, utilisé pour adresser un écran orthogonal et consistant à réaliser un pixel affichable par combinaison de trois sous-pixels R, V et B situés sur la même ligne. Dans ce cas, la résolution horizontale, notée Hr, est égale à M/3, et est réduite par rapport à la résolution verticale, notée Hv, dont la valeur est égale à N. En effet, la construction d'un écran VGA de 480 lignes et 640 colonnes utilisant le mode de combinaison L, nécessite un nombre de colonnes M égal à 640 *3 = 1 920, et un nombre de lignes N égal à 480. En outre, afin de respecter le format de l'image, ce mode de combinaison requiert un nombre élevé de sous-pixels ce qui accroît notablement le coût de l'écran.
Par ailleurs, dans la mesure où les écrans matriciels ne peuvent être adressés qu'en mode progressif, le mode de combinaison décrit à la figure 1 nécessite l'utilisation d'un algorithme permettant d 'adapter l'écran à une source d 'images entrelacées.
Les figures 2 et 3 illustrent respectivement une première variante et une deuxième variante d'un deuxième mode connu de combinaison de sous-pixels, appelé mode Delta, utilisé pour adresser un écran du type DELTA. A l'instar du mode L, un pixel affichable est obtenu par combinaison de trois sous-pixels R, V et B situes sur la même ligne horizontale. Cependant, dans la première variante du mode Delta, représentée à la figure 2, deux lignes successives sont décalées horizontalement l 'une par rapport à l'autre d'un demi sous-pixel, tandis que dans la deuxième variante, représentée à figure 3, deux lignes successives sont décalées horizontalement l 'une par rapport à l'autre d'un sous-pixel et demi. Il en resuite que dans le premier cas, une colonne de pixels affichables a une largeur égale à trois fois et demi la largeur d'un sous-pixel tandis que dans le deuxième cas, une colonne de pixels affichables a une largeur égale à quatre fois et demi celle d'un sous-pixel. Dans le premier cas, la résolution horizontale est réduite dans une proportion de trois fois et demi par rapport à la résolution verticale, tandis que dans le deuxième cas la résolution horizontale est réduite dans une proportion de quatre fois et demi par rapport à la résolution verticale .
Le but de l'invention est de réaliser un dispositif d'adressage d'un écran matriciel permettant d'améliorer la résolution horizontale sans trop dégrader la résolution verticale.
Le dispositif selon l'invention comporte un étage mémorisation 70 et 1 98 recevant, via un étage de démultiplexage 220, une pluralité de séquences de données numériques représentant les signaux vidéo de luminance préalablement numérisés et délivrant lesdits signaux vidéo de luminance à un étage de multiplexage 230 destiné à sélectionner une séquence de données numériques correspondant à une combinaison donnée de sous-pixels parmi la pluralité de séquences de données numériques préalablement stockées dans ledit étage de mémorisation 70 et 1 98.
Ainsi, le dispositif selon l'invention, permet de sélectionner une combinaison de sous-pixels permettant d'obtenir un meilleur compromis entre la résolution verticale et la résolution horizontale quel que soit le type d'écran utilisé.
D'autres caractéristiques et avantages de l'invention ressortiront de la description qui va suivre, prise à titre d'exemple non limitatif , en référence aux figures annexées dans lesquelles :
- la figure 1 illustre partiellement un premier mode de combinaison des sous-pixels R, V et B d 'un écran matriciel du type orthogonal, utilisé dans l'art antérieur ;
- les figures 2 et 3 illustrent une application du mode de combinaison de sous-pixels de la figure 1 à un écran du type
Delta ;
- la figure 4 illustre partiellement un premier mode de combinaison des sous-pixels R, V et B d 'un écran matriciel réalisé par un dispositif d'adressage conforme à l'invention appliqué à un écran du type orthogonal ;
- la figure 5 illustre partiellement une première variante du mode de combinaison des sous-pixels R, V et B illustré à la figure 4 ;
- la figure 6 illustre une deuxième variante du mode de combinaison des sous-pixels R, V et B illustré à la figure 4 ;
- les figures 7a et 7b illustrent partiellement une troisième et une quatrième variante du mode de combinaison des sous-pixels R, V et B illustré à la figure 4 appliqué à un écran matriciel du type Delta ;
- la figure 8 illustre partiellement un deuxième mode de combinaison des sous-pixels R, V et B réalisé par un dispositif d'adressage conforme à l'invention appliqué à un écran matriciel du type orthogonal ;
- la figure 9 illustre partiellement une cinquième variante du mode de combinaison des sous-pixels R, V et B illustré à la figure 4 appliqué à un écran matriciel du type Delta ;
- la figure 1 0 représente partiellement un premier mode de réalisation d 'un dispositif d'adressage conforme à l'invention ;
- la figure 1 1 représente partiellement un deuxième mode de réalisation d'un dispositif d 'adressage conforme à l'invention ;
- les figures 1 2 à 1 4 représentent des schémas explicatifs du fonctionnement du dispositif d'adressage de la figure 1 0 ;
- les figures 1 5 et 1 6 représentent des schémas explicatifs du fonctionnement du dispositif d'adressage de la figure 1 1 .
La figure 1 0 illustre schématiquement un dispositif d'adressage d'un écran matriciel dont la surface comporte une pluralité de sous-pixels R,V et B recevant chacun un signal vidéo de luminance. Ces pixels sont répartis sur la surface de l'écran selon un réseau de N lignes physiques et M colonnes physiques aux intersections desquelles sont agencés des interrupteurs tels que des TFT (Thin Film Transistors en langue anglaise ) dans le cas des écrans LCD. Ces interrupteurs permettent de relier, pendant la phase d'adressage, les pixels adressés aux colonnes physiques.
Selon l'invention, le dispositif d'adressage comporte un étage de mémorisation 70 et 1 98 recevant, via un étage de démultiplexage 220, une pluralité de séquences de données numériques représentant les signaux vidéo de luminance préalablement numérisés et délivrant lesdits signaux vidéo de luminance à un étage de multiplexage 230 destiné à sélectionner une séquence de données numériques correspondant à une combinaison donnée de sous-pixels parmi la pluralité de séquences de données numériques préalablement stockées dans ledit étage de mémorisation 70 et 1 98.
Selon un premier mode de réalisation du dispositif d'adressage conforme à l'invention, l'étage de mémorisation 70 comporte une première mémoire 80 dédiée au stockage des données numériques résultant de l'échantillonnage des signaux envoyés aux sous-pixels R, une deuxième mémoire 82 dédiée au stockage des données numériques résultant de l'échantillonnage des signaux envoyés aux sous-pixels V et une troisième mémoire 84 dédiée au stockage des données numériques résultant de l'échantillonnage des signaux envoyés aux sous-pixels B. Dans ce mode de réalisation, l'étage de mémorisation 70 est relié, d'une part, à un moyen de commande d'écriture 72 des données numériques dans les mémoires 80, 82 et 84 et, d'autre part, à un moyen de commande de lecture 74 desdites données à partir des mémoires 80, 82 et 84, lesdits moyen de commande d'écriture 72 et de lecture 74 sont reliés à un premier moyen de synchronisation 76 des phases d'écriture et des phases de lecture.
Selon ce mode de réalisation chacune des mémoires 80, 82 et 84 comporte deux zones distinctes, soit une première zone 1 02 dans laquelle sont écrites les données numériques relatives aux sous-pixels R, V et B d'une ligne vidéo donnée pendant une phase d'écriture donnée, et une deuxième zone 1 04 à partir de laquelle sont lues, pendant ladite phase d'écriture, les données numériques relatives aux sous-pixels R, V et B d'une ligne vidéo écrite pendant la phase d'écriture précédente.
Selon un deuxième mode de réalisation du dispositif d'adressage conforme à l'invention, l'étage de mémorisation 1 98 comporte deux branches parallèles, soit une première branche dans laquelle est agencé un bloc 200 comportant au moins trois piles FIFO, soit une première pile du 202, une deuxième pile 204 et une troisième pile 206 destinées respectivement à contenir les données vidéo relatives aux sous-pixels R, V et B situés sur l'une des lignes physiques constituant une ligne vidéo paire, et une deuxième branche dans laquelle est agencé un bloc 21 0 comportant également au moins trois piles FIFO, soit une quatrième pile 21 2, une cinquième pile 21 4 et une sixième pile 21 6 destinées respectivement à contenir les données vidéo relatives aux sous-pixels R, V et B situés sur l'une des lignes physiques constituant une ligne vidéo impaire.
Dans ce mode de réalisation, l'étage de démuitiplexage
220 aiguille, d'une part, les données relatives aux sous-pixels R, V et B appartenant aux colonnes vidéo impaires vers le bloc 200 de manière à écrire lesdites données, pendant une phase d'écriture d'une ligne vidéo de durée D, respectivement dans la première piie 202, la deuxième pile 204 et la troisième pile 206, et d'autre part, les données relatives aux sous-pixels R, V et B appartenant aux colonnes vidéo paires vers le bloc 21 0, de manière à écrire lesdites données, pendant la phase d'écriture, respectivement dans la quatrième pile 21 2, la cinquième pile 21 4 et la sixième pile 21 6.
Selon ce deuxième mode de réalisation, un deuxième moyen de synchronisation 240 est relié, d'une part, à l'étage de démultiplexage 220 et délivre à cet étage 220 un premier signal périodique OW de fréquence F commandant l'écriture des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo impaire respectivement dans la première pile 202, dans la deuxième pile 204 et dans la troisième pile 206, et un deuxième signal périodique EW de fréquence F commandant l 'écriture des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo paire respectivement dans la quatrième pile 21 2, dans la cinquième pile 21 4 et dans la sixième pile 21 6. Ce deuxième moyen de synchronisation 240 est relié d'autre part, à l'étage de multiplexage 230, et délivre à cet étage 230 un troisième signal périodique RD de fréquence 2 *F commandant la lecture des données vidéo relatives aux sous- pixels d'une ligne vidéo paire (respectivement impaire) sélectionnée par l'étage de multiplexage 230.
L'étage de multiplexage 230 sélectionne a une fréquence 1 /D, à partir d'une date coïncidant avec à la moitié de la durée D, une séquence de données représentant les sous-pixels appartenant à une ligne vidéo à afficher préalablement stockées dans l'une des piles 202, 204, 206, 21 2, 21 4 ou 21 6.
La figure 1 2, illustre un exemple d'adressage d'un écran du type Delta, représenté partiellement, au moyen d'un dispositif conforme à l'invention. Les pixels successifs PXk (k = 1 , 2, 3, etc.) des lignes vidéo 35, 37 et 64 sont désignés en fonction de leurs positions spatiales respectives, indiquées par l'indice k. Chaque pixel est constitué par la combinaison de trois sous-pixels Rk, Vk et Bk. Les signaux SIG 1 , SIG2, SIG3 représentent les échantillons des signaux de luminance envoyés respectivement aux sous-pixels Rk, Vk et Rk, situés sur la même colonne vidéo. Ainsi les sous-pixels de la ligne physique Li reçoivent respectivement trois séquences SIG 1 , SIG2, SIG3 comportant respectivement les échantillons R 1 , R3, R5, ..., V 1 , V3, V5, ..., et B2, B4, B6, ..., tandis que les sous-pixels de la ligne physique Lι + 1 reçoivent respectivement trois séquences SIG 1 , SIG2, SIG3 comportant respectivement les échantillons R2, R4, R6 V2, V4, V6 et B3, B5, B7. La figure 1 4 illustre la phase pendant laquelle s 'effectue, d'une part, l'écriture des données relatives aux sous- pixels R, V et B d'une ligne vidéo LV, et d'autre part, la lecture des données relatives aux sous-pixels R, V et B de la ligne vidéo précédente LV-1 , puis la phase suivante, pendant laquelle s'effectue, d 'une part, l 'écriture des données relatives aux sous- pixels R, V et B d'une ligne vidéo LV + 1 , et d 'autre part, la lecture des données relatives aux sous-pixels R, V et B de la ligne vidéo LV écrite pendant la phase précédente.
Comme cela a été expliqué précédemment l 'écriture de ladite ligne vidéo LV et la lecture de ladite ligne vidéo LV- 1 se font simultanément et sont synchronisées par le premier moyen de synchronisation 76 qui envoie au moyen de commande d'écriture 72 et au moyen de commande de lecture 74 un signal W/R, représenté à la figure 1 4, permettant, d 'une part, d'écrire de façon progressive les données vidéo relatives aux sous-pixels R, V ou B, et d 'autre part, de lire lesdites données corrélativement aux positions spatiales respectives de chacun des sous-pixels R, V et B sur l'écran.
La phase d'écriture de la ligne LV est illustrée par les lignes RSTW, WAB, WDA, et W/R tandis que la phase de lecture de la ligne LV- 1 est illustrée par les lignes RSTR, RVAB, RVRDA, BDA, BRDA.
La ligne RSTW représente un signal d'initialisation de la phase d'écriture, la ligne WAB représente les adresses successives dans les mémoires 80, 82, 84 dans lesquelles vont être stockées successivement les données numériques représentant les échantillons Rk, Vk et Bk. La ligne WDA représente lesdites données numériques transportées respectivement par des bus de données 86, 88, 90. La ligne W/R représente le signal de synchronisation des phases d'écriture et de lecture successives envoyé par le premier moyen de synchronisation 76. La ligne RSTR représente un signal d'initialisation de la phase de lecture. La ligne RVAB représente les adresses successives dans les mémoires 80, 82 et 84 dans lesquelles sont déjà stockées les données numériques représentant les échantillons Rk, Vk. La ligne RVRDA représente les données Rk, Vk lues respectivement sur des bus de données 94 et 96. La ligne BAB représente les adresses successives dans les mémoires 80, 82 et 84 dans lesquelles sont déjà stockées les données numériques représentant les échantillons Bk, la ligne BRDA les données Bk lues sur le bus 92.
Les données Rk, Vk et Bk représentées sur la ligne WDA sont écrites progressivement, tandis que les données RVRDA et BRDA, préalablement écrites, sont lues corrélativement à leurs positions respectives sur la surface de l'écran.
La figure 1 5 illustre partiellement une pile 202 et une pile 210 et la figure 1 6 illustre la phase pendant laquelle s'effectue, d'une part, l'écriture des données relatives aux sous- pixels R, V et B d'une ligne vidéo LV, et d'autre part, la phase pendant laquelle s'effectue la lecture des données relatives aux sous-pixels R, V et B de ladite ligne vidéo LV précédemment écrites dans les piles 202 et 21 0, puis la phase, pendant laquelle s'effectue, d 'une part, l 'écriture des données relatives aux sous- pixels R, V et B de la ligne vidéo LV + 1 , et d'autre part, la phase pendant laquelle s'effectue la lecture des données relatives aux sous-ptxels R, V et B de ladite ligne vidéo LV + 1 , précédemment écrites dans les piles 202 et 21 0. La synchronisation desdites phases d'écriture et de lecture est réalisée par l'intermédiaire d'un deuxième moyen de synchronisation 240 fournissant, d'une part, à l'étage de démultiplexage 220 un premier signal périodique OW de fréquence F commandant l'écriture des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo impaire respectivement dans les piles 202, 204 et 206, et un deuxième signal périodique EW de fréquence F commandant l'écriture des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo paire respectivement dans les piles 21 2, 21 4 et 21 6, et, d'autre part, à l'étage de multiplexage 230 un troisième signal périodique RD de fréquence 2 * F commandant la lecture des données vidéo relatives aux sous-pixels d'une colonne vidéo paire (respectivement impaire) sélectionnée par l'étage de multiplexage 230.
Sur la figure 1 6, la ligne IE représente un signal d'initialisation de la phase d'écriture, la ligne OW représente le signal de commande de l'écriture des données vidéo relatives aux sous-pixels R, V et B situés sur une coionne vidéo impaire, la ligne EW représente le signal de commande de l'écriture des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo paire, la ligne WDA représente les données numériques a écrire dans les piles 202 et 21 0, la ligne IL représente un signal d'initialisation de la phase de lecture, la ligne RDA représente les données lues, la ligne OEE représente un signal de sélection des données relatives aux sous-pixels R, V et B situés sur une colonne vidéo impaire, la ligne EOE représente un signal de sélection des données relatives aux sous-pixels R, V et B situés sur une colonne vidéo paire. Comme on peut le voir sur les lignes OW, l'écriture dans la pile 202 des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo impaire est synchronisée sur chaque front montant du signal OW. De même, l'écriture, dans la pile 21 0, des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo paire est synchronisée sur chaque front montant du signal EW. Le signal RD permettant la lecture des données numériques a une fréquence double de celle des signaux OW et EW. Par conséquent, afin de synchroniser, avec la fréquence d'une ligne vidéo, la durée totale des phases de lecture des données relatives aux sous-pixels R, V et B situés sur une colonne vidéo impaire et celles relatives aux sous-pixels R, V et B situés sur une colonne vidéo paire, lesdites phases de lecture démarrent lorsque les piles 202 et 21 2 sont à moitié pleines. Ainsi dans l'exemple de la figure 1 6, les données impaires sont lues à chaque front montant du signal RD à partir d'un instant coïncidant avec l'écriture, de la 321 même donnée, située dans cet exemple à la moitié de la pile 202, et lorsque le signal OEE a un niveau logique Haut. Parallèlement les données paires sont lues à chaque front montant du signal RD à un instant coïncidant avec l'écriture, dans la pile 21 2, de la 321 même donnée lorsque le signal EOE a un niveau logique Haut.
Les figures 4 à 9 illustrent une combinaison de sous- pixels dans laquelle deux lignes physiques Li et Li + 1 sont utilisées pour constituer une ligne vidéo de l 'image à afficher, et ladite image est décomposée en une trame impaire 9, 1 1 , 1 3, 1 5, 1 7, 1 9 et 20 comprenant des lignes vidéo impaires 21 , 23, 25, 27, 29, 31 , 33, 35, 37, 39, 41 , 43, 45, 47 et 49, et une trame paire 40, 42, 44, 46, 48, 50 et 52 comprenant des lignes vidéo paires 54, 56, 58, 60, 62, 64, 65, 66, 67 et 68 lesdites trames impaires et paires étant décalées, I une par rapport a l 'autre d 'une ligne physique, de manière a permettre un entrelacement des lignes vidéo impaires avec les lignes vidéo paires.
Comme on peut le voir sur chacune des figures 4 à 8, les lignes physiques Li utilisées pour constituer les lignes vidéo paires 54, 56, 58, 64, 65 et 67 sont également utilisées pour constituer les lignes physiques Li + 1 des lignes vidéo impaires respectives 21 , 25, 29, 35, 39 et 43. Ceci permet de réaliser un entrelacement desdites lignes video paires et desdites lignes vidéo impaires.
Selon un premier exemple d'application du dispositif d 'adressage conforme à l'invention illustré par les figures 4 à 7b et 9, l'étage de multiplexage 220 sélectionne les séquences de signaux numériques relatives à deux sous-pixels contigus situés sur la ligne physique Li (respectivement Lι + 1 ) et a un sous-pixel situé sur la ligne physique Lι + 1 (respectivement Li), puis les séquences de signaux numériques relatives à un sous-pixel situé sur ia ligne Li (respectivement Li + 1 ) et à deux sous-pixels situés sur la ligne Lι + 1 (respectivement Li) pour adresser pixel d'une ligne vidéo de l'image à afficher Selon un deuxième exemple d'application du dispositif d 'adressage conforme à l 'invention illustré par la figure 8, l'étage de multiplexage 220 sélectionne les séquences de signaux numériαues relatives a un premier sous-pixel situé sur la ligne physique Li et les séquences de signaux numériques relatives à un deuxième sous-pixel adjacent au premier sous-pixel, et situe sur la ligne physique Li + 1 pour adresser un pixel de la ligne vidéo 43 et 45 (respectivement 67).
Ce mode de combinaison est particulièrement adapté à des utilisations ne nécessitant pas une bonne coloπmetπe mais requérant plutôt une bonne finesse de détail, dans la mesure ou d 'une part, il permet de tripler la resolution horizontale par rapport aux modes de combinaison de l 'art antérieur décrit précédemment, et d'autre part, il provoque des repliements de spectre connus sous le terme anglais ahasing coloré produisant une irisation des détails de l'image affichée
L'échantillonnage des signaux vidéo envoyés aux sous- pixels combinés est réalisé, soit simultanément, soit en mode spatial, c 'est-à-dire à des instants différents correspondant aux positions respectives desdits sous-pixels sur la surface de l'écran.
Ainsi, en désignant par i et par j les positions relatives des sous-pixels respectivement sur les lignes et sur les colonnes physiques de l'écran matriciel, pour j variant périodiquement de 1 à M, et pour deux lignes physiques Li et Lι + 1 données situées sur la trame impaire 1 9, dans un premier exemple d'adressage, on échantillonne : - les signaux vidéo envoyés aux sous-pixels p(ι,j) et p(ι + 1 ,j) représentant respectivement les couleurs primaires R et V pour constituer les premiers pixels affichables de la ligne vidéo impaire 43 et 45, puis les signaux vidéo envoyés aux sous-pixels p(ι,j + 1 ) et p(ι + 1 ,j + 1 ) représentant respectivement les couleurs primaires V et B pour constituer les deuxièmes pixels affichables desdites lignes vidéo impaires 43 et 45, et pour deux lignes physiques Li et Li + 1 données située sur la trame paire 50, on échantillonne :
- les signaux vidéo envoyés aux sous-pixels p(ι,j) et p(ι + 1 ,j) représentant respectivement les couleurs primaires V et R pour constituer le premier pixel affichable de la ligne vidéo paire 67, puis les signaux vidéo envoyés aux sous-pixels p(ι,j + 1 ) et p(ι + 1 ,j + 1 ) représentant respectivement les couleurs primaires B et V pour constituer le deuxième pixel affichable de ladite ligne vidéo paire 67.
Dans un deuxième exemple d'adressage, appliqué à un écran du type orthogonal, illustré par la figure 4, pour j variant périodiquement de 1 à M par pas de 3, et pour deux lignes physiques Li et Li + 1 données situées sur la trame impaire 9, on échantillonne :
- les signaux vidéo envoyés aux sous-pixels p(ι,j), p(ι,j + 1 ) et p(ι + 1 ,j) représentant respectivement les couleurs primaires R, V et B pour constituer le premier pixel affichable de la ligne vidéo impaire 21 et 23, puis les signaux vidéo envoyés aux sous-pixels p(ι,j + 2), p(ι + 1 ,j + 1 ) et p(ι + 1 ,j + 2) représentant respectivement les couleurs primaires B, R et V pour constituer le pixel suivant de ladite ligne vidéo impaire 21 et 23, et pour deux lignes physiques Li et Li + 1 données situées sur la trame paire 40, on échantillonne : - les signaux vidéo envoyés aux sous-pixels p(ι,j), p(i + 1 , j) et p(ι + 1 ,| + 1 ) représentant respectivement les couleurs primaires B, R et V pour constituer le premier pixel affichable de la ligne vidéo paire 54, puis les signaux vidéo envoyés aux sous- pixels p(ι,j + 1 ), p(ι,j + 2) et p(ι + 1 ,j + 2) représentant respectivement les couleurs primaires R, V et B pour constituer le pixel suivant de ladite ligne vidéo paire 54.
Dans un troisième exemple d'adressage, appliqué à un écran du type orthogonal, illustré par la figure 5, pour j variant périodiquement de 1 à M par pas de 3, et pour deux lignes physiques Li et Li + 1 données située sur ta trame impaire 11 , on échantillonne :
- les signaux vidéo envoyés aux sous-pixels p(ι,j + 1), p(ι + 1,j) et p(ι + 1 ,j + 1 ) représentant respectivement les couleurs primaires V, B et R pour constituer le premier pixel affichable de la ligne vidéo impaire 25 et 27, puis les signaux vidéo envoyés aux sous-pixels p(i,j + 2), p(ι,j + 3) et p(ι + 1,j + 2) représentant respectivement les couleurs primaires B, R et V pour constituer le pixel suivant de ladite ligne vidéo impaire 25 et 27, et pour deux lignes physiques Li et Lι+ 1 données situées sur la trame paire 42, on échantillonne :
- les signaux vidéo envoyés aux sous-pixels p(ι,ι), p(ι,j+1) et p(ι + 1,j + 1) représentant respectivement les couleurs primaires B, R et V pour constituer le premier pixel affichable de la ligne vidéo paire 56, puis les signaux vidéo envoyés aux sous- pixels p(ι,j + 2), p(ι+1,j + 2) et p(i-t-1,j + 3) représentant respectivement les couleurs primaires V, B et R pour constituer le pixel suivant de ladite ligne vidéo paire 56.
Dans un cinquième exemple d'adressage, appliqué à un écran du type orthogonal, illustré par la figure 6, pour j variant périodiquement de 1 à M par pas de 3, et pour six lignes physiques Li et Li + 1 , Lι + 2, Li + 3, Lι-t-4 Li + 5 données situées sur la trame impaire 13, on échantillonne : - les signaux vidéo envoyés aux sous-pixels p(i,j), p(i + 1 , j) et p(i+1,j+1) représentant respectivement les couleurs primaires R, V et B pour constituer le premier pixel affichable de la ligne vidéo impaire 29, puis les signaux vidéo envoyés aux sous-pixels p(i,j+1), p(i,j + 2) et p(i+1,j + 2) représentant respectivement les couleurs primaires V, B et R pour constituer le deuxième pixel de ladite ligne vidéo impaire 29, puis les signaux vidéo envoyés aux sous-pixels p(i,j), p(ι + 1,j) et p(i+1,j+1) représentant respectivement les couleurs primaires B, R et V pour constituer le premier pixel de la ligne vidéo impaire suivante 31, puis les signaux vidéo envoyés aux sous-pixels p(ι,j+1), p(i,j + 2) et p(i+1,j + 2) représentant respectivement les couleurs primaires R, V et B pour constituer le deuxième pixel affichable de la ligne vidéo impaire 31 , puis les signaux vidéo envoyés aux sous-pixels p(ι,j), p(ι + 1 ,j) et p(ι + 1 ,j + 1 ) représentant respectivement les couleurs primaires V, B et R pour constituer le premier pixel de ladite ligne vidéo impaire 33, puis les signaux vidéo envoyés aux sous-pixels p(ι,j + 1 ), p(ι,j τ 2) et p(ι + 1 ,j + 2) représentant respectivement les couleurs primaires B, R et V pour constituer le deuxième pixel de ladite ligne vidéo impaire 33, et pour six lignes physiques Li et Li + 1 , Lι + 2, Lι + 3, Lι + 4, Li + 5 données situées sur la trame paire 44, on échantillonne :
- les signaux vidéo envoyés aux sous-pixels p(ι,j), p(ι + 1 ,j) et p(ι + 1 ,j + 1 ) représentant respectivement les couleurs primaires V, B et R pour constituer le premier pixel affichable de la ligne video paire 58, puis les signaux video envoyés aux sous- pixels p(ι,j + 1 ), p(ι,j + 2) et p(ι + 1 ,j + 2) représentant respectivement les couleurs primaires B, R et V pour constituer le deuxième pixel de ladite ligne vidéo paire 58, puis les signaux vidéo envoyés aux sous-pixels p(ι,j), p(ι + 1 ,j) et p(ι + 1 ,j + 1 ) représentant respectivement les couleurs primaires R, V et B pour constituer le premier pixel de la ligne vidéo paire suivante 60, puis les signaux vidéo envoyés aux sous-pixels p(ι,j + 1 ), p(ι,j + 2) et p(ι + 1 ,j + 2) représentant respectivement les couleurs primaires V, B et R pour constituer le deuxième pixel affichable de la ligne vidéo paire 60, puis les signaux vidéo envoyés aux sous-pixels p(ι,j) , p(ι + 1 ,j) et p(ι + 1 ,j + 1 ) représentant respectivement les couleurs primaires B, R et V pour constituer le premier pixel de ladite ligne vidéo paire 62, puis les signaux vidéo envoyés aux sous-pixels p(i,j + 1 ), p(ι,j + 2) et p(ι + 1 ,j + 2) représentant respectivement les couleurs primaires R, V et B pour constituer le deuxième pixel de ladite ligne vidéo paire 62.
Dans un sixième exemple d'adressage, appliqué à un écran du type Delta représenté à la figure 7a, dans lequel les lignes physiques Li + 1 sont décalées vers la droite d'un demi sous-pixel par rapport aux lignes physiques Li, pour j variant périodiquement de 1 à M par pas de 3, et pour deux lignes physiques Li et Li+1 données situées sur la trame impaire 15, on échantillonne :
- les signaux vidéo envoyés aux sous-pixels p(ι,j), p(i,j+1) et p(i + 1,j) représentant respectivement les couleurs primaires R, V et B pour constituer le premier pixel affichable la ligne vidéo impaire 35 et 37, puis les signaux vidéo envoyés aux sous-pixels p(i,j + 2), p(i + 1,j + 1) et p(i + 1,j + 2) représentant respectivement les couleurs primaires B, R et V pour constituer le pixel suivant de ladite ligne vidéo impaire 35 et 37, et pour deux lignes physiques Li et Li+1 situées sur la trame paire 46, on échantillonne :
- les signaux vidéo envoyés aux sous-pixels p(ι,i), p(i + 1,j) et p(ι+1,j + 1) représentant respectivement les couleurs primaires B, R et V pour constituer le premier pixel affichable la ligne vidéo paire 64, puis les signaux vidéo envoyés aux sous- pixels p(i,j+1), p(ι,j + 2) et p(ι+1,j + 2) représentant respectivement les couleurs primaires Rr V et B pour constituer le pixel suivant de ladite ligne vidéo paire 64.
Dans un septième exemple d'adressage, appliqué à un écran du type Delta représenté à la figure 7b, pour j variant périodiquement de 1 à M par pas de 3, pour deux lignes physiques Li et Li + 1 situées sur la trame vidéo impaire 17, on échantillonne : - les signaux vidéo envoyés aux sous-pixels p(ι,j), p(i,j+1) et p(i+1,j) représentant respectivement les couleurs primaires R, V et B pour constituer le premier pixel affichable la ligne vidéo impaire 39, puis les signaux vidéo envoyés aux sous- pixels p(i,j + 2), p(i + 1,j+1) et p(i + 1,j + 2) représentant respectivement les couleurs primaires B, R et V pour constituer le deuxième pixel affichable la ligne vidéo impaire 39, puis les signaux vidéo envoyés aux sous-pixels p(i,j+1), p(i + 1,j) et p(i + 1,j+ 1) représentant respectivement les couleurs primaires V, B et R pour constituer le premier pixel affichable la ligne vidéo impaire 41, puis les signaux vidéo envoyés aux sous-pixels p(i,j + 2), p(i,j + 3) et p(i+1,j + 2) représentant respectivement les couleurs primaires B, R et V pour constituer le deuxième pixel affichable la ligne vidéo impaire 41 , et pour deux lignes physiques Li et LI + 1 situées sur la trame vidéo paire 48, on échantillonne •
- les signaux vidéo envoyés aux sous-pixels p(ι,j) , p(ι + 1 ,j) et p(ι + 1 ,j + 1 ) représentant respectivement les couleurs primaires B, R et V pour constituer le premier pixei affichable la ligne vidéo impaire 65, puis les signaux vidéo envoyés aux sous- pixels p(ι,j + 1 ), p(ι,j + 2) et p(ι + ι,j + 2) représentant respectivement les couleurs primaires R, V et B pour constituer le deuxième pixel affichable la ligne vidéo impaire 65, puis les signaux vidéo envoyés aux sous-pixels p(ι,j), p(ι,j + 1 ) et p(ι + 1 ,j + 1 ) représentant respectivement les couleurs primaires B, R et V pour constituer le premier pixel affichable la ligne vidéo impaire 66, puis les signaux vidéo envoyés aux sous-pixels p(ι,j + 2), p(ι + 1 ,j + 2) et p(ι + 1 ,j + 3) représentant respectivement les couleurs primaires V, B et R pour constituer le deuxième pixel affichable de la ligne vidéo impaire 66.
Dans un huitième exemple d'adressage, appliqué à un écran du type Delta représenté à la figure 9, pour j variant périodiquement de 1 à M par pas de 3, pour quatre lignes physiques Li, Li + 1 , Li + 2 et Li + 3 situées sur la trame vidéo impaire 20, on échantillonne :
- les signaux vidéo envoyés aux sous-pixels p(ι,j), p(ι,j + 1 ) et p(ι + 1 ,j) représentant respectivement les couleurs primaires R, V et B pour constituer le premier pixel affichable la ligne vidéo impaire 47, puis les signaux vidéo envoyés aux sous- pixels p(i + 1 ,j + 1 ), p(ι + 1 ,j + 2) et p(ι + 2,j + 2) représentant respectivement les couleurs primaires R, V et B pour constituer le deuxième pixel affichable commun à la ligne vidéo impaire 47, puis les signaux vidéo envoyés aux sous-pixels p(i + 2,j), p(i + 2,j + 1 ) et p(ι + 3,j) représentant respectivement les couleurs primaires R, V et B pour constituer le premier pixel affichable la ligne vidéo impaire 49, puis les signaux vidéo envoyés aux sous- pixels p(i + 3,j + 1 ), p(i + 3,j + 2) et p(i + 4,j + 2) représentant respectivement les couleurs primaires R, V et B pour constituer le deuxième pixel affichable de la lignes vidéo impaire 49, et pour trois lignes physiques Li, U -*- 1 et Li + 2 situées sur la trame vidéo paire 52, on échantillonne :
- les signaux vidéo envoyés aux sous-pixels p(ι,j), p(ι + 1 ,j) et p(ι + 1 ,j + 1 ) représentant respectivement les couleurs primaires B, R et V pour constituer le premier pixel affichable la ligne vidéo paire 68, puis les signaux vidéo envoyés aux sous- pixels p(ι + 1 ,j + 2), p(ι + 2,j + 1 ) et p(ι + 2,j + 2) représentant respectivement les couleurs primaires B, R et V pour constituer le deuxième pixel affichable la ligne vidéo impaire 68.
Grâce au dispositif selon l'invention, la resolution est améliorée, quel que soit le type d'écran adresse. En particulier, pour les écrans du type Delta, la résolution est égale a M *2/3 et donc double de la resolution obtenue par les modes d 'adressage de ces écrans par des dispositif de l'art antérieur et la resolution verticale est égale à N/2 pour des lignes strictement verticales et à N pour des lignes diagonales.

Claims

REVENDICATIONS
1 Dispositif d'adressage d'un écran matriciel propre a afficher des images comportant une pluralité de lignes et de colonnes vidéo dont les pixels constitutifs sont obtenus par combinaison d'une pluralité de sous-pixels R, V et B recevant chacun un signal vidéo de luminance et répartis selon un réseau de N lignes et M colonnes physiques, caractérise en ce qu'il comporte un étage de mémorisation (70, 1 98) recevant, via un étage de démultiplexage (220), une pluralité de séquences de données numériques représentant les signaux vidéo de luminance préalablement numérises, et délivrant lesdits signaux vidéo de luminance a un étage de multiplexage (230) destine à sélectionner une séquence de données numériques correspondant a une combinaison donnée de sous-pixels parmi la pluralité de séquences de données numériques préalablement stockées dans ledit étage de mémorisation (70, 1 98).
2. Dispositif selon la revendication 1 , caractérisé en ce que l'étage de mémorisation ( 1 98) comporte deux branches parallèles, soit une première branche dans laquelle est agencé un bloc (200) comportant au moins trois piles FIFO, soit une première pile (202) , une deuxième pile (204) et une troisième pile (206) destinées respectivement à contenir les données vidéo relatives aux sous-pixeis R, V et B situés sur l'une des lignes physiques constituant une ligne vidéo paire, et une deuxième branche dans laquelle est agencé un bloc (21 0) comportant également au moins trois piles FIFO, soit une quatrième pile (21 2), une cinquième pile (21 4) et une sixième pile (21 6) destinées respectivement à contenir les données vidéo relatives aux sous-pixels R, V et B situés sur l'une des lignes physiques constituant une ligne vidéo impaire.
3. Dispositif selon la revendication 2, caractérisé en ce qu'il comporte un moyen de commande d'écriture (72) des données numériques dans les mémoires (80, 82, 84) et un moyen de commande de lecture (74) desdites données à partir des mémoires (80, 82, 84), lesdits moyens de commande d'écriture (72) et de lecture (74) sont reliés a un premier moyen de synchronisation (76) des phases d'écriture et des phases de lecture.
4 Dispositif selon la revendication 3, caractérise en ce que chacune des mémoires (80), (82) et (84) comporte deux zones distinctes, soit une première zone ( 1 02) dans laquelle sont écrites les données numériques relatives aux sous-pixels R, V et B d'une ligne vidéo donnée pendant une phase d'écriture donnée, et une deuxième zone ( 1 04) a partir de laquelle sont lues, pendant ladite phase d'écriture, les données numériques relatives aux sous-pixels R, V et B d'une ligne video écrite pendant la phase d'écriture précédente.
5. Dispositif selon la revendication 1 , caractérisé en ce que l'étage de mémorisation ( 1 98) comporte deux branches parallèles, soit une première branche dans laquelle est agencé un bloc (200) comportant une première pile du type FIFO (202) , une deuxième pile (204) et une troisième pile (206) destinées respectivement à contenir les données vidéo relatives aux sous- pixels R, V et B situés sur l'une des lignes physiques constituant une ligne vidéo paire, et une deuxième branche dans laquelle est agencé un bloc (21 0) comportant une quatrième pile (21 2), une cinquième pile (21 4) et une sixième pile (21 6) destinées respectivement à contenir les données vidéo relatives aux sous- pixels R, V et B situés sur l'une des lignes physiques constituant une ligne vidéo impaire.
6. Dispositif selon la revendication 5, caractérisé en ce que l'étage de démultiplexage (220) aiguille, d'une part, les données relatives aux sous-pixels R, V et B appartenant aux colonnes vidéo impaires vers le bloc (200) de manière à écrire lesdites données, pendant une phase d'écriture d'une ligne vidéo de durée D, respectivement dans la première pile (202), dans la deuxième pile (204) et dans la troisième pile (206), et d'autre part, les données relatives aux sous-pixels R, V et B appartenant aux colonnes vidéo paires vers le bloc (21 0), de manière à écrire lesdites données, pendant la phase d'écriture, respectivement dans la quatrième pile (21 2) , dans la cinquième pile (21 4) et dans la sixième pile (21 6) .
7. Dispositif selon la revendication 6, caractérisé en ce que l 'étage de multiplexage (230) sélectionne à une fréquence 1 /D, à partir d'une date coïncidant avec à la moitié de la durée D, une séquence de données représentant les sous-pixels appartenant à une ligne vidéo à afficher préalablement stockées dans l'une des piles (202) , (204) , (206) , (21 2) , (21 4) ou (21 6) .
8. Dispositif selon l'une des revendications 5 à 7, caractérisé en ce qu'il comporte un moyen de synchronisation (240) relié, d'une part, à l'étage de démultiplexage (220) et délivrant à cet étage (220) un premier signal périodique OW de fréquence F commandant l'écriture des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo impaire respectivement dans la première pile (202), dans la deuxième pile (204) et dans la troisième pile (206), et un deuxième signal périodique EW de fréquence F commandant l'écriture des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo paire respectivement dans la quatrième pile (21 2), dans la cinquième pile (21 4) et dans la sixième pile (21 6) , ce moyen de synchronisation (240) est relié d'autre part, à l'étage de multiplexage (230), et délivre à cet étage (230) un troisième signal périodique RD de fréquence 2 *F commandant la lecture des données vidéo relatives aux sous-pixels d'une ligne vidéo paire (respectivement impaire) sélectionnée par l'étage de multiplexage (230) .
EP96942417A 1995-12-22 1996-12-18 Dispositif d'adressage d'un ecran matriciel Expired - Lifetime EP0976122B1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9515405A FR2742910B1 (fr) 1995-12-22 1995-12-22 Procede et dispositif d'adressage d'un ecran matriciel
FR9515405 1995-12-22
PCT/FR1996/002013 WO1997023861A1 (fr) 1995-12-22 1996-12-18 Dispositif d'adressage d'un ecran matriciel

Publications (2)

Publication Number Publication Date
EP0976122A1 true EP0976122A1 (fr) 2000-02-02
EP0976122B1 EP0976122B1 (fr) 2009-03-04

Family

ID=9485892

Family Applications (1)

Application Number Title Priority Date Filing Date
EP96942417A Expired - Lifetime EP0976122B1 (fr) 1995-12-22 1996-12-18 Dispositif d'adressage d'un ecran matriciel

Country Status (7)

Country Link
US (1) US6252613B1 (fr)
EP (1) EP0976122B1 (fr)
JP (1) JP4105228B2 (fr)
KR (1) KR100425248B1 (fr)
DE (1) DE69637857D1 (fr)
FR (1) FR2742910B1 (fr)
WO (1) WO1997023861A1 (fr)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7286136B2 (en) 1997-09-13 2007-10-23 Vp Assets Limited Display and weighted dot rendering method
DE19746329A1 (de) 1997-09-13 1999-03-18 Gia Chuong Dipl Ing Phan Display und Verfahren zur Ansteuerung des Displays
DE19746576A1 (de) * 1997-10-22 1999-04-29 Zeiss Carl Fa Verfahren für die Bilderzeugung auf einem Farbbildschirm und ein dazu geeigneter Farbbildschirm
JP4158874B2 (ja) * 2000-04-07 2008-10-01 株式会社日立プラズマパテントライセンシング 画像表示方法および表示装置
US7027013B2 (en) 2000-12-22 2006-04-11 Ifire Technology, Inc. Shared pixel electroluminescent display driver system
US6720972B2 (en) 2001-02-28 2004-04-13 Honeywell International Inc. Method and apparatus for remapping subpixels for a color display
JP2003043990A (ja) * 2001-07-31 2003-02-14 Fujitsu Ltd カラー画像表示方法
KR100489445B1 (ko) 2001-11-29 2005-05-17 엘지전자 주식회사 플라즈마 표시 패널의 구동방법
JP2005351920A (ja) * 2004-06-08 2005-12-22 Semiconductor Energy Lab Co Ltd 表示装置の制御回路及びそれを内蔵した表示装置・電子機器並びにその駆動方法
US7705821B2 (en) * 2005-01-31 2010-04-27 Semiconductor Energy Laboratory Co., Ltd. Driving method using divided frame period
US9928786B2 (en) * 2006-10-13 2018-03-27 Sharp Kabushiki Kaisha Display device and signal converting device
JP5441312B2 (ja) * 2007-02-09 2014-03-12 株式会社ジャパンディスプレイ 表示装置
TWI395195B (zh) * 2008-07-30 2013-05-01 Orise Technology Co Ltd 共用同一遞色演算表的方法及使用其之顯示面板驅動方法
WO2012067038A1 (fr) * 2010-11-15 2012-05-24 シャープ株式会社 Dispositif d'affichage à couleurs multi-primaires
CN104992654B (zh) * 2011-07-29 2019-02-22 深圳云英谷科技有限公司 显示器的子像素排列及其呈现方法
US20180168855A1 (en) * 2016-12-15 2018-06-21 Penguin Fingers, Llc Joint compress cold pack
JP7015324B2 (ja) * 2017-08-31 2022-02-02 クンシャン ゴー－ビシオノクス オプト－エレクトロニクス カンパニー リミテッド ピクセル構造、ｏｌｅｄディスプレイデバイス、および駆動方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3634092A1 (de) * 1986-10-07 1988-04-14 Thomson Brandt Gmbh Schaltungsanordnung zur verzoegerung eines digitalen signals
ATE49075T1 (de) * 1987-01-08 1990-01-15 Hosiden Electronics Co Flaches anzeigegeraet.
US4792856A (en) * 1987-04-14 1988-12-20 Rca Licensing Corporation Sampled data memory system as for a television picture magnification system
JP2702941B2 (ja) * 1987-10-28 1998-01-26 株式会社日立製作所 液晶表示装置
JPH0248863A (ja) * 1988-08-10 1990-02-19 Nec Corp ディジタルビデオ信号処理回路
DE68923683T2 (de) * 1988-11-05 1996-02-15 Sharp Kk Steuereinrichtung und -verfahren für eine Flüssigkristallanzeigetafel.
US5841480A (en) * 1989-09-07 1998-11-24 Advanced Television Technology Center Film to video format converter using least significant look-up table
EP0428324A2 (fr) * 1989-11-13 1991-05-22 DELCO ELECTRONICS CORPORATION (a Delaware corp.) Panneau d'affichage adressé en matrice et circuit de commande compatible avec un TRC
JPH06332843A (ja) * 1992-06-24 1994-12-02 Seiko Epson Corp 動画映像データ転送装置およびコンピュータシステム
FR2703814B1 (fr) * 1993-04-08 1995-07-07 Sagem Afficheur matriciel en couleurs.
JP3219640B2 (ja) * 1994-06-06 2001-10-15 キヤノン株式会社 ディスプレイ装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9723861A1 *

Also Published As

Publication number Publication date
FR2742910A1 (fr) 1997-06-27
US6252613B1 (en) 2001-06-26
KR100425248B1 (ko) 2004-07-27
FR2742910B1 (fr) 1998-04-17
JP4105228B2 (ja) 2008-06-25
WO1997023861A1 (fr) 1997-07-03
JP2000502813A (ja) 2000-03-07
KR19990071791A (ko) 1999-09-27
DE69637857D1 (de) 2009-04-16
EP0976122B1 (fr) 2009-03-04

Similar Documents

Publication Publication Date Title
EP0976122B1 (fr) Dispositif d'adressage d'un ecran matriciel
EP0311500B1 (fr) Procédé de visualisation d'images en demi-teintes sur un écran matriciel
EP0697161B1 (fr) Dispositif et systeme video autostereoscopique
CH618283A5 (fr)
FR2703814A1 (fr) Afficheur matriciel en couleurs.
FR2758640A1 (fr) Procede d'affichage avec echelle de gris intermediaire et appareil d'affichage pour exprimer une echelle de gris intermediaire
FR2736236A1 (fr) Systeme video et procede d'utilisation de celui-ci
EP0379810A2 (fr) Procédé d'affichage de niveaux de gris sur un écran d'affichage du type matriciel
FR2554948A1 (fr) Procedes et appareils de codage et d'affectation d'emplacements de memoire pour affichage d'images traitees numeriquement
FR2543776A1 (fr) Agencement de correction de distorsion de la trame dans un systeme de traitement video numerique
FR2822284A1 (fr) Procede d'affichage d'images video sur panneau d'affichage a plasma et panneaux d'affichage a plasma correspondant
FR2587499A1 (fr) Systeme de visualisation sur un ecran d'affichage matriciel de donnees en coordonnees polaires
US6552750B1 (en) Apparatus for improving the presentation of graphics data on a television display
FR2776107A1 (fr) Procede d'affichage de donnees sur un afficheur matriciel
EP0524842B1 (fr) Dispositif temps réel de présentation d'images de type télévision sur un écran de visualisation
FR2551286A1 (fr) Dispositif de visualisation d'une image de television couleur balayee progressivement
EP0472463B1 (fr) Procédé de présentation d'images sur un écran matriciel et système pour la mise en oeuvre du procédé
FR2631474A1 (fr) Circuit et procede pour commander la presentation d'une information de couleurs a un dispositif d'affichage d'un systeme informatique
FR2803076A1 (fr) Procede d'adressage de panneau d'affichage au plasma
EP1131810B1 (fr) Procede d'adressage pour ecran a plasma base sur un adressage separe des lignes paires et impaires
FR2660471A1 (fr) Dispositif de visualisation de securite utilisant un ecran a matrice de points et tableau de bord d'aeronef comportant au moins un tel dispositif.
EP0432072A1 (fr) Procédé et système de traitement d'images
FR2901906A1 (fr) Procede et dispositif d'affichage d'une sequence d'images
EP2983167B1 (fr) Afficheur lcd avec adressage de lignes par echantillonnage et conversion, et procede d'affichage
FR2667211A1 (fr) Systeme de thermographie infrarouge pour la realisation d'une loupe numerique plein ecran avec une camera utilisant le balayage serie-parallele.

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19980318

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB

17Q First examination report despatched

Effective date: 20070503

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REF Corresponds to:

Ref document number: 69637857

Country of ref document: DE

Date of ref document: 20090416

Kind code of ref document: P

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20091207

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20141219

Year of fee payment: 19

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20141215

Year of fee payment: 19

Ref country code: GB

Payment date: 20150105

Year of fee payment: 19

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 69637857

Country of ref document: DE

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20151218

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20160831

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20160701

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20151218

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20151231