JP2702941B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2702941B2 JP2702941B2 JP62270126A JP27012687A JP2702941B2 JP 2702941 B2 JP2702941 B2 JP 2702941B2 JP 62270126 A JP62270126 A JP 62270126A JP 27012687 A JP27012687 A JP 27012687A JP 2702941 B2 JP2702941 B2 JP 2702941B2
- Authority
- JP
- Japan
- Prior art keywords
- display data
- data
- liquid crystal
- circuit
- color
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0221—Addressing of scan or signal lines with use of split matrices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、カラー表示装置に関し、例えばコンピュ
ータシステムや各種制御装置におけるディスプレイ装置
に適した比較的大きな画面とされた高解像度のカラー液
晶パネルを持つものに利用して有効な技術に関するもの
である。 〔従来の技術〕 カラー液晶表示装置の例として、特開昭59−211021号
公報がある。このカラー液晶表示装置は、カラー表示デ
ータを一度フレームメモリに記憶させ、その後赤、緑及
び青からなるカラーデータをカラー液晶表示パネルの１
ライン分づつ繰り返して読み出し、カラー液晶表示パネ
ルに与える構成になっている。 〔発明が解決しようとする問題点〕 上記のカラー液晶表示装置では、640×200ドットのよ
うな比較的大きな画面のカラー液晶表示パネルを駆動し
ようとすると、それに対応して１画面分の表示データが
多くなるため、フレームメモリの記憶容量が大きくなっ
てしまうという問題がある。 また、上記カラー表示パネルにあっては、１水平期間
において、それぞれ640ドットからなる赤（Ｒ），緑
（Ｇ）及び青（Ｂ）の各カラーデータを供給する必要が
ある。液晶表示フレーム周波数は、上記カラーデータの
シリアル／パラレル変換を行うＸ（信号線）駆動回路の
データ転送速度に依存する。例えば、最大の転送速度が
6MHzの（株）日立製作所から販売されている『HD6610
6』を用いた場合、フレーム周波数ｆは、次式（１）に
よって求められる。 ｆ＝1/（1/6MHz）×（640/4） ×（200×３） ＝62.5Hz ・・・・・（１） ここで、分母の第２項の640/4は、４ビットの単位で
カラーデータをシリアルに転送することを意味してお
り、第３項の200×３は、R,G及びＢからなる３つの原色
カラーラインによって１つのカラードット（ライン）を
構成することを意味している。 上記のようにフレーム周波数ｆが、62.5Hzにしかなら
ないと、カラー液晶表示パネルにあっては、画面のチラ
ツキや高温度中での画質の劣化が問題になるものであ
る。すなわち、アクティブマトリックス構成の液晶表示
パネルにあっては、液晶の交流駆動のために正負の両極
性によりカラーデータを書き込む必要があり、実質的な
フレーム周波数ｆは、上記フレーム周波数ｆの半分の約
31Hzにまで低下してしまうからである。 従って、フレーム周波数ｆを高くしようとすると、Ｘ
（信号線）駆動回路のデータ転送速度を高くする必要が
ある。しかし、一般的にＸ（信号線）駆動回路は、高耐
圧出力を必要とするため、メモリやロジック回路のよう
に5Vで動作するLSIに比べ動作スピードが遅い。そのた
め、メモリから読みだすことができても、Ｘ（信号線）
駆動回路では処理できず、転送速度とフレーム周波数ｆ
を高くできない。 この発明の目的は、簡単な構成で高いフレーム周波数
での表示動作を可能にしたカラー表示装置を提供するこ
とにある。 この発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面から明らかになるで
あろう。 〔問題点を解決するための手段〕 上記の目的を達成するため本発明の特徴とするところ
は、Ｘ方向にｘ本、Ｙ方向にｙ本の電極を有するマトリ
ックス型の液晶パネルと、前記液晶パネルのＸ方向の１
ラインの表示領域を構成する、それぞれが連続する表示
領域から成るＮ個（Ｎは２以上の自然数）の部分領域各
々に、画像信号を供給するＮ個のＸ駆動回路と、前記液
晶表示パネルに表示する、ｎ組（ｎは２以上の自然数）
から成る１水平期間分の表示データを記憶する記憶回路
と、連続して入力される前記ｎ組の表示データを前記記
憶回路に１水平期間に１回書き込むと共に、前記表示デ
ータが書き込まれた前記記憶回路から、１水平期間に前
記ｎ組の表示データを当該組単位で並列にｎ回読み出す
メモリ制御回路と、前記メモリ制御回路によってｎ回読
み出されたｎ組の表示データを入力し、当該ｎ組の表示
データから所定の組の表示データを順次選択すると共
に、当該選択した各々の組の表示データを前記Ｎ個の各
部分領域に対応させて分割し、保持し、当該分割し、保
持した各表示データを対応する前記Ｎ個のＸ駆動回路に
同時に並列出力する分割データ選択出力制御回路とを具
備して成る液晶表示装置にある。 本発明の好適な実施態様によれば、前記記憶回路を２
つ備え、前記メモリ制御回路は、前記２つの記憶回路の
何れか一方に書き込みデータを供給する書き込み切替回
路と、前記２つの記憶回路の何れか一方からの読み出し
データを選択する読み出し切替回路とを備え、前記２つ
の記憶回路の何れか一方への表示データ書き込み動作中
は、もう一方から表示データ読み出し動作を行うよう
に、前記書き込み切替回路、読み出し切替回路を制御す
る。 また、本発明の好適な実施態様によれば、前記記憶回
路は、ｍビット（ｍは自然数）単位で供給されるｎ組
（ｎは２以上の自然数でｍ＝ｎ×ｋ、ｋは自然数）のカ
ラー表示データを、同一アドレスにて記憶する。 更に、本発明の好適な実施態様によれば、前記記憶回
路は、前記同一アドレスにて記憶した前記ｍビットのカ
ラー表示データを、同一アドレスで同時に出力し、前記
メモリ制御回路は、１水平期間にｎ回、前記記憶回路か
ら読み出された前記ｍビットのカラー表示データから特
定の色を示すカラー表示データｋビットを選択するよう
に、前記分割データ選択出力制御回路に指示する。 更に、また、本発明の好適な実施態様によれば、前記
液晶表示パネルは、横ストライプ状のカラーフィルタが
設けられたアクティブマトリックス構成の液晶表示パネ
ルである。 〔作 用〕 上記した手段によれば、カラー表示データを記憶する
記憶回路は、１ライン分のデータを記憶する構成を採る
ため記憶容量を小さくでき、Ｘ駆動回路を分割すること
によって、それに対応してパラレルに表示データを入力
できるから等価的にＸ駆動回路における転送速度を高速
にできるため高品質の表示画面を得ることができる。 〔実施例〕 第１図には、この発明に係るカラー表示装置の一実施
例のブロック図が示されている。 この実施例のカラー表示装置は、アクティブマトリッ
クス構成のカラー液晶表示パネルLCDが用いられる。特
に制限されないが、カラー液晶表示パネルLCDは、その
詳細が第３図に示されているように、640ドット×200ラ
インのカラー画素の表示が可能にされる。１つのライン
は、３つからなる横ストライプ状の赤、緑及び青の各カ
ラーフィルタの組み合わせからなり、それに対応して、
例示的に示されているY1〜Y3,Y4〜Y6・・・・・Y598,Y5
99,Y600のようにＹ選択（走査）線がそれぞれ設けられ
る。また、縦方向にはX1〜X640の信号線が配置される。
それ故、カラー液晶表示パネルLCDは、上記のように縦
方向に600本のＹ選択線を持つものであり、全体の画素
（ピクセル）数としては640×600になる。 第１図において、カラー表示装置は、R,G及びＢから
なるカラー表示データが与えられる。これらの３原色か
らなるカラーデータの組み合わせによって、８色（白，
黒を含む）のカラー画素の表示が可能にされる。ドック
クロック信号CLKは、上記表示データR,G及びＢに同期し
て供給される。表示タイミング信号DSTは、それがハイ
レベルにされたとき表示データのうち可視情報（有効表
示データ）として表示し、それがロウレベルにされると
水平帰線期間とするタイミング信号である。水平同期信
号HSYNは、１ラインを制御するタイミング信号であり、
垂直同期信号VSYNは１フレームの制御を行うタイミング
信号である。 シリアル／パラレル変換回路SPCは、上記３つのカラ
ー表示データR,G及びＢを受け、ドットクロック信号CLK
及び表示タイミング信号DSTに従って、それぞれ同期し
てシリアルに入力されるカラー表示データR,G及びＢ
を、それぞれ４ビットのパラレルデータに変化する。こ
れら４ビットづつのパラレルデータは、書込メモリ選択
回路（以下、単にマルチプレクサという）MPX1の入力に
供給される。 上記マルチプレクサMPX1は、上記４ビットづつのパラ
レルデータに変換されたカラー表示データを選択的に、
後述する制御信号R/Wに応じて、第１のラインメモリLM1
又は第２のラインメモリLM2の書き込み入力端子に供給
する。 上記第1,第２のラインメモリLM1,LM2は、それぞれカ
ラー液晶表示パネルLCDの１ライン分に対応したカラー
表示データを記憶する記憶容量を持つようにされる。す
なわち、表示パネルLCDが水平方向に640ドットを持つた
め、640×３ビットの記憶容量が必要になる。上記ライ
ンメモリLM1,LM2は、上記のようにシリアル／パラレル
変換回路SPCにより形成されたパラレルデータが入力さ
れるため、４×３ビットの単位でメモリアクセスが行わ
れる。それ故、上記ラインメモリLM1,LM2は、それぞれ
後述するように０〜159のアドレスを持つようにされ
る。特に制限されないが、上記ラインメモリLM1とLM2
は、スタティック型RAM（ランダム・アクセス・メモ
リ）が利用される。この構成に代えて、ダイナミック型
メモリセルを利用することも可能である。なぜなら、上
記ラインメモリLM1とLM2は、後述するように１水平期間
毎に書き込み動作と、３回の読み出し動作が交互に行わ
れる。このような書き込み動作と読み出し動作が上記の
ように極短い時間間隔で常に行われるていることから、
常にリフレッシュ動作も実行されることになり、ダイナ
ミック型メモリセルを用いてもスタティック型メモリセ
ルを用いたのと同様にメモリアクセスを行うことができ
る。このようにすれば、上記ラインメモリLM1及びLM2
は、その記憶容量が少ないことと相俟って占有面積をい
っそう小さくすることができる。 上記第1,第２のラインメモリLM1,LM2の読み出し出力
端子側には、読出メモリ選択回路（以下、単にマルチプ
レクサという）MPX2が設けられる。このマルチプレクサ
MPX2は、上記書き込み用のマルチプレクサMPX1と相補的
に切り換え動作を行う。例えば、書き込み用のマルチプ
レクサMPX1が上記制御信号R/Wに応じて一方のラインメ
モリLM1（又はLM2）にパラレル表示データを伝えると
き、上記読み出し用とされるマルチプレクサMPX2は他方
のラインメモリLM2（又はLM1）の読み出しデータを選択
して出力させる。 書込制御回路WCは、上記ドットクロック信号CLK,表示
タイミング信号DST及び水平同期信号HSYNを受けて、上
記制御信号R/Wと書き込み用のアドレス信号WAを生成す
る。また、読出制御回路RCは、上記水平同期信号HSYNを
受けて、読み出し用のアドレス信号RAと、２ビットから
なるカラー選択信号CSを生成する。例えば、書込制御回
路WCにより、制御信号R/Wがハイレベルなら、マルチプ
レクサMPX1は第１のラインメモリLM1を選択する。リー
ドライト制御回路RWCは、上記制御信号R/Wに応じて、上
記書込制御回路WCで生成された書き込みアドレス信号WA
を上記ラインメモリLM1のアドレス信号A1として出力す
る。これによって、１ライン分のシリアル入力された３
原色からなるカラー表示データR,G及びＢは、ラインメ
モリLM1に書き込まれる。 一方、読出制御回路RCにより生成された読み出し用の
アドレス信号RAは、リードライト制御回路RWCによって
第２のラインメモリLM2のアドレス信号A2として伝えら
れる。これにより、ラインメモリLM2は読み出し動作が
行われ、記憶されたカラー表示データをマルチプレクサ
MPX2を通して、カラー選択回路CSELと分割データ制御回
路DDCとを備えた分割データ選択出力制御回路CDRCのカ
ラー選択回路CSELに供給する。カラー選択回路CSELは、
上記のようにラインメモリLM2からは４ビットの単位で
３原色データR,G及びＢがパラレルに出力されるため、
それを上記カラー選択信号CSに応じてR,G,Bの順序に時
系列的に出力する。 この実施例では、フレーム周波数を等価的に高くする
ため、このように色別に分けられてシリアルに出力され
る各色データは、分割データ制御回路DDCによって、特
に制限されないが、各色毎に２つに分割される。それに
対応して、Ｘ駆動回路XDVL,XDVRも２分割とされる。す
なわち、カラー液晶表示パネルLCDの表示画面は、みか
け上左（Ｌ）と右（Ｒ）に２分割され、それぞれに対応
して上記Ｘ駆動回路XDVLとXDVRが設けられる。この構成
では、上記Ｘ駆動回路XDVLとXDVRは、カラー液晶表示パ
ネルが640本の信号線電極を持つにも係わらず、その半
分の320本の信号電極に対応した表示データ駆動能力し
か持たない。そして、２つが同時に分割された表示デー
タを取り込む構成を採るため、液晶表示パネルLCDから
みれば、その表示データの転送速度を２倍に高速化でき
る。言い変えるならば、１ライン分の表示データの取り
込みに必要な時間を半分に短くできる。 タイミング制御回路TCは、上記表示タイミング信号DS
Tと、垂直同期信号VSYNとを受けて、上記Ｘ駆動回路XDV
LとXDVR及びＹ駆動回路YDVの動作に必要なデータシフト
クロック信号DSC、ラインクロック信号LCKを形成する。
また、タイミング制御回路TCは、Ｙ駆動回路YDVに与え
られるライン先頭クロック信号LFSを生成する。Ｙ駆動
回路YDVは、上記クロック信号LFSのハイレベルをライン
クロック信号LCKの立ち下がりエッジで取り込み、走査
線Y1をハイレベルにする。その後、ラインクロック信号
CLKの立ち下がりエッジに同期して、上記ハイレベルをY
2,Y3・・・Y600に対応させてシフトすることにより垂直
方向の走査動作を行う。 第２図には、この実施例のカラー表示装置の動作を説
明するタイミング図が示されている。 この実施例のカラー表示装置は、１フレーム期間は、
204の水平期間からなり、第１の水平期間にほゞ同期し
て垂直同期信号VSYNが発生される。前のフレームの第20
3の水平期間からそのフレームの第２の水平期間まで
が、垂直帰線期間とされる。したがって、１フレーム中
の表示動作は、第３の水平期間から第202の水平期間ま
での１ないし200ラインに対応した200回の水平期間にお
いて行われる。 １つの水平期間は、水平同期信号HSYNによって規定さ
れ、同図に拡大して示しているように、表示タイミング
信号DSTがハイレベルにされている間、R,G及びＢからな
るカラー表示データが有効表示データとされ、それ以外
は水平帰線データ（黒表示）とされる。上記有効表示デ
ータとしては、前記のように赤（Ｒ），緑（Ｇ）及び青
（Ｂ）がそれぞれ640ドット（ビット）からなるもので
ある。 第３図には、上記カラー液晶表示パネルLCDと、その
Ｘ駆動回路XDVL,XDVR及びＹ駆動回路YDVが示されてい
る。 上記のようにカラー液晶表示パネルLCDは、横ストラ
イプ状のカラーフィルタを持つようにされ、１つのライ
ンはR,G及びＢからなる３つの画素列から構成される。
Ｙ駆動回路YDVは、前記のようにY1ないしY600の走査線
を持ち、フレームの最初において生成されるライン先頭
クロックLFSを取り込み、ラインクロック信号LCKに同期
して、それをシフトすることによってＹ選択信号を形成
する。それ故、１つの水平表示期間は後述するように時
間的に３分割され、Ｘ駆動回路XDVLとXDVRから、640ド
ットのR1データが送出されるとき、走査線Y1が選択状態
にされ、G1データが送出されるとき走査線Y2が選択状態
にされ、B1データが送出されるとき走査線Y3が選択状態
にされる。これによって、１水平期間において最初のラ
イン１のカラー画像データが各画素に書き込まれる。次
の水平期間において、Ｘ駆動回路XDVLとXDVRから、640
ドットのR2データが送出されるとき、走査線Y4が選択状
態にされ、G2データが送出されるとき走査線Y5が選択状
態にされ、B2データが送出されるとき走査線Y6が選択状
態にされる。これによって、次のライン２のカラー画像
データが各画素に書き込まれる。以下、同様にして、最
終のライン200までのカラー画素データR200,G200,B200
が各画素に書き込まれる。これによって、１つのフレー
ムの書き込みが行われる。液晶の交流駆動のために、上
記同じ表示データR1,G1,B1〜R200,G200,B200が極性が反
転されて上記Ｘ駆動回路XDVLとXDVRから出力され、それ
に同期して上記同様な走査線の選択動作が行われる。し
たがって、アクティブマトリックス構成の液晶表示パネ
ルLCDは、１つの画面を表示するために２フレームを費
やす必要がある。 第４図には、上記ラインメモリLM1又はLM2に書き込ま
れるカラー表示データの一例を説明するためのタイミン
グ図が示されている。 シリアル／パラレル変換回路SPCは、各色（R,G及び
Ｂ）のシリアル入力されたカラー表示データを、４ビッ
トを単位としてパラレルに変換して、書込パラレルデー
タを形成する。すなわち、４ビットづつの単位で各色に
対応して信号R0〜R159,G0〜G159,及びB0〜B159がライン
メモリLM1又はLM2に書き込まれるものとなる。これによ
って、全体でそれぞれ色毎に160×４＝640ビットのカラ
ー表示データが書き込まれることになる。 第５図には、上記ラインメモリLM1とLM2のアドレスマ
ップ図が示されている。 この実施例では、上記のように書込パラレルデータが
４×３ビットの単位で入力されるから、ラインメモリLM
1及びLM2は、それぞれアドレス０〜159を持つようにさ
れる。 この実施例では、上記のようにフレーム周波数の高周
波数化を図るため、上記のようにＸ駆動回路がXDVL,XDV
Rのように２分割される。それに対応させるために、Ｘ
駆動回路XDVLに対応させるべき信号R0〜R79,G0〜G79及
びB0〜B79は、偶数アドレス0,2・・・・・158に、Ｘ駆
動回路XDVRに対応させるべき信号R80〜R159,G80〜G159
及びB80〜B159は、奇数アドレス1,3・・・・・159にそ
れぞれ割り当てられる。これによって、ラインメモリLM
1,LM2は、それぞれ奇数アドレスには左側データが、偶
数アドレスには右側データが格納され、１つのアドレス
には、４×３＝12ビットのカラー表示データが記憶され
る。 第６図には、上記ラインメモリLM1又はLM2からの読み
出し動作を説明するためのタイミング図が示されてい
る。 読出制御回路RCにより形成されるアドレス信号RAは、
上記制御信号R/Wのレベルに応じてマルチプレクサMPX1
の切り換え動作と、リードライト制御回路RWCによって
ラインメモリLM1（又はLM2）に対して上記のような書き
込みが行われている間リードライト制御回路RWCによっ
て他方のラインメモリLM2（又はLM1）に対して伝えら
れ、その読み出し信号はマルチプレクサMPX2の切り換え
によって出力される。このとき、読出制御回路RCは、上
記選択されるラインメモリLM2（又はLM1）を１水平期間
において３回の読み出しを行うようアドレス信号RAを生
成する。したがって、マルチプレクサMPX2を通した読出
パラレルデータは、R0〜R159,G0〜G159及びB0〜B159が
３回にわたって繰り返して出力される。 上記読出制御回路RCの読み出し回数に応じて、２ビッ
トからなるカラー選択信号CSが形成される。例えば、第
１回目の読み出しでは、カラー選択信号CSは０（00）と
され、カラー選択回路CSELは、上記のような３原色から
なるカラー表示データのうちR0〜R159を出力する。２回
目の読み出しでは、カラー選択信号CSは１（01）とさ
れ、カラー選択回路CSELは、上記のような３原色からな
るカラー表示データのうちG0〜G159の出力する。そし
て、３回目の読み出しでは、カラー選択信号CSは２（1
0）とされ、カラー選択回路CSELは、上記のような３原
色からなるカラー表示データのうちB0〜B159を出力す
る。 また、上記ラインメモリLM1とLM2の奇数アドレスと偶
数アドレスとに分けて、各カラー表示データR0〜R159,G
0〜G159及びB0〜B159が格納されるものであるため、読
み出しアドレス信号RAを０〜159のように順序よく発生
させると、R0とR80,R1とR81のように左、右の交互のカ
ラー表示データが出力される。分割データ制御回路DDC
は、上記のようにＸ駆動回路XDVLとXDVRに対応された左
右のカラー表示データを一旦ラッチし、Ｘ駆動回路XDVL
とXDVRに供給する。例えば、Ｘ駆動回路XDVLとXDVRのシ
リアル転送速度が、上記のように6MHzなら、その２倍の
速度で上記ラインメモリLM1とLM2の読み出しが行われ
る。 上記のように分割されたパラレルカラーデータは、Ｘ
駆動回路XDVLとXDVRおいて、それぞれR0〜R79までと、R
80〜R159までのカラー表示データを４ビットの単位でデ
ータシフトクロックDSCに同期してシフトされ、その取
り込みを終了すると、X1〜X640のカラー表示データに振
り分けてラインクロックLCKに同期してパラレルに出力
する。G0〜G79までと、G80〜G159及びG0〜G79までと、G
80〜G159までのカラー表示データの取り込みと、その出
力も上記同様にして行われる。ただし、Ｙ駆動回路YDV
は、上記ラインクロックCLKに同期して、選択線をY1か
らY2,Y3に切り換えているので、それぞれのカラーライ
ンに対応した表示動作が行われる。 この実施例においては、上記のように２つのラインメ
モリを用いることによって、一方のラインメモリに表示
データの書き込みを行っている間、既に書き込みが行わ
れた他方のラインメモリの読み出しを行って表示動作を
行うものであるため、２ライン分の記憶容量を持つ記憶
回路しか持たない。それ故、従来のようなフレームメモ
リを用いるものに比べて、上記のような大画面、高画質
化を図ったカラー表示装置においても、少ない記憶回路
で構成できるものとなる。すなわち、従来に比べて、１
画面の表示ライン数がＮであれば、2/Nと大幅に記憶容
量を低減できる。 また、Ｘ駆動回路が２分割されているため、その転送
動作に必要な時間が半分になる。言い換えるならば、表
示装置全体でみれば、Ｘ駆動回路の転送速度を２倍にし
たのと等価となる。したがって、フレーム周波数として
は、前記説明から明らかなように、125Hzと高周波数化
を図ることができる。これによって、液晶表示パネルLC
Dの交流駆動のために、正及び負極性で同一表示データ
を書き込むものとしても、フレーム周波数を62.5Hzと、
家庭用テレビジョウン受像機よりチラツキの少ない高画
質を得ることができる。 上記の実施例から得られる作用効果は、下記の通りで
ある。すなわち、 （１）カラー表示パネルの１ライン分に相当するカラー
表示データを記憶する第１及び第２のラインメモリを設
け、これら第１及び第２のラインメモリを交互に書き込
みと読み出し制御を行わせるとともに、上記第１又は第
２のラインメモリから読み出されたカラー表示データ
を、複数に分割されてなるＸ駆動回路に対応して分割し
てパラレルに供給する。この構成においては、カラー表
示データを記憶する記憶回路として、２ライン分のデー
タしか記憶させないため、表示動作に必要な記憶回路の
記憶容量を小さくできるという効果が得られる。 （２）上記（１）により、液晶表示コントローラを１チ
ップの半導体集積回路により構成することが可能にな
り、システムの大幅な簡素化が実現できるという効果が
得られる。 （３）Ｘ駆動回路を分割して、上記ラインメモリに記憶
されたカラー表示データをそれに対応してパラレルに入
力できるから等価的にＸ駆動回路における転送速度を高
速にできるためフレーム周波数を高くでき、チラツキの
無い高品質の表示画面を得ることができるという効果が
得られる。 （４）アクティブマトリックス構成の液晶表示パネルに
あっては、画素を等価的に容量とみなして表示データを
保持させる構成を採るため、温度の上昇とともにそのリ
ーク電流が増大する。それ故、上記のようなフレーム周
波数を高くできることによって、単位時間当たりの書き
込み回数を増加できるから高温度までの表示動作を実現
できるという効果が得られる。 （５）上記Ｘ駆動回路を分割することによって、既存の
駆動回路を用いつつ、より大画面で高密度の液晶表示パ
ネルを駆動することができるという効果が得られる。 以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本願発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、Ｘ駆動回路
は、３以上のＮ個に分割するものであってもよい。この
場合、その実質的な転送速度をＮ倍に高速化できるもの
である。例えば、第１図において、Ｘ駆動回路を４分割
にして、シリアル／パラレル変換回路SPCによって形成
されるパラレルデータを４ビットから２ビットにするも
のであってもよい。この構成では、フレーム周波数は同
じになるが、Ｘ駆動回路を構成するシリアルシフトレジ
スタが２ビット構成となり、回路の簡素化を図ることが
できる。また、Ｘ駆動回路は、上記分割されたＸ駆動回
路が１つの半導体集積回路に構成されてもよい。すなわ
ち、１つの半導体集積回路に複数のＸ駆動回路が設けら
れるようにしてもよい。このようにすることによって、
カラー表示装置を構成する回路部品点数を少なくするこ
とができる。また、２つのラインメモリを交互に書き込
み／読み出し動作を行わせるメモリ制御回路の具体的構
成は、種々の実施形態を採ることができるものである。 この発明は、カラー液晶表示パネルを用いるもの他、
マトリックス構成の各種カラー表示パネルを用いるもの
に利用できる。 〔発明の効果〕 以上の説明から明らかなように、本発明によれば、Ｘ
駆動回路を複数に分割し、これらに並列に表示データを
与えるものであり、この構成により、１ライン分の表示
データが揃うまでの時間を短くすること、言い換えると
表示データの転送速度を高くすることができる。つま
り、フレーム周波数を高くすることができて、チラツキ
の無い高品質な液晶表示装置を得ることができる。
ータシステムや各種制御装置におけるディスプレイ装置
に適した比較的大きな画面とされた高解像度のカラー液
晶パネルを持つものに利用して有効な技術に関するもの
である。 〔従来の技術〕 カラー液晶表示装置の例として、特開昭59−211021号
公報がある。このカラー液晶表示装置は、カラー表示デ
ータを一度フレームメモリに記憶させ、その後赤、緑及
び青からなるカラーデータをカラー液晶表示パネルの１
ライン分づつ繰り返して読み出し、カラー液晶表示パネ
ルに与える構成になっている。 〔発明が解決しようとする問題点〕 上記のカラー液晶表示装置では、640×200ドットのよ
うな比較的大きな画面のカラー液晶表示パネルを駆動し
ようとすると、それに対応して１画面分の表示データが
多くなるため、フレームメモリの記憶容量が大きくなっ
てしまうという問題がある。 また、上記カラー表示パネルにあっては、１水平期間
において、それぞれ640ドットからなる赤（Ｒ），緑
（Ｇ）及び青（Ｂ）の各カラーデータを供給する必要が
ある。液晶表示フレーム周波数は、上記カラーデータの
シリアル／パラレル変換を行うＸ（信号線）駆動回路の
データ転送速度に依存する。例えば、最大の転送速度が
6MHzの（株）日立製作所から販売されている『HD6610
6』を用いた場合、フレーム周波数ｆは、次式（１）に
よって求められる。 ｆ＝1/（1/6MHz）×（640/4） ×（200×３） ＝62.5Hz ・・・・・（１） ここで、分母の第２項の640/4は、４ビットの単位で
カラーデータをシリアルに転送することを意味してお
り、第３項の200×３は、R,G及びＢからなる３つの原色
カラーラインによって１つのカラードット（ライン）を
構成することを意味している。 上記のようにフレーム周波数ｆが、62.5Hzにしかなら
ないと、カラー液晶表示パネルにあっては、画面のチラ
ツキや高温度中での画質の劣化が問題になるものであ
る。すなわち、アクティブマトリックス構成の液晶表示
パネルにあっては、液晶の交流駆動のために正負の両極
性によりカラーデータを書き込む必要があり、実質的な
フレーム周波数ｆは、上記フレーム周波数ｆの半分の約
31Hzにまで低下してしまうからである。 従って、フレーム周波数ｆを高くしようとすると、Ｘ
（信号線）駆動回路のデータ転送速度を高くする必要が
ある。しかし、一般的にＸ（信号線）駆動回路は、高耐
圧出力を必要とするため、メモリやロジック回路のよう
に5Vで動作するLSIに比べ動作スピードが遅い。そのた
め、メモリから読みだすことができても、Ｘ（信号線）
駆動回路では処理できず、転送速度とフレーム周波数ｆ
を高くできない。 この発明の目的は、簡単な構成で高いフレーム周波数
での表示動作を可能にしたカラー表示装置を提供するこ
とにある。 この発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面から明らかになるで
あろう。 〔問題点を解決するための手段〕 上記の目的を達成するため本発明の特徴とするところ
は、Ｘ方向にｘ本、Ｙ方向にｙ本の電極を有するマトリ
ックス型の液晶パネルと、前記液晶パネルのＸ方向の１
ラインの表示領域を構成する、それぞれが連続する表示
領域から成るＮ個（Ｎは２以上の自然数）の部分領域各
々に、画像信号を供給するＮ個のＸ駆動回路と、前記液
晶表示パネルに表示する、ｎ組（ｎは２以上の自然数）
から成る１水平期間分の表示データを記憶する記憶回路
と、連続して入力される前記ｎ組の表示データを前記記
憶回路に１水平期間に１回書き込むと共に、前記表示デ
ータが書き込まれた前記記憶回路から、１水平期間に前
記ｎ組の表示データを当該組単位で並列にｎ回読み出す
メモリ制御回路と、前記メモリ制御回路によってｎ回読
み出されたｎ組の表示データを入力し、当該ｎ組の表示
データから所定の組の表示データを順次選択すると共
に、当該選択した各々の組の表示データを前記Ｎ個の各
部分領域に対応させて分割し、保持し、当該分割し、保
持した各表示データを対応する前記Ｎ個のＸ駆動回路に
同時に並列出力する分割データ選択出力制御回路とを具
備して成る液晶表示装置にある。 本発明の好適な実施態様によれば、前記記憶回路を２
つ備え、前記メモリ制御回路は、前記２つの記憶回路の
何れか一方に書き込みデータを供給する書き込み切替回
路と、前記２つの記憶回路の何れか一方からの読み出し
データを選択する読み出し切替回路とを備え、前記２つ
の記憶回路の何れか一方への表示データ書き込み動作中
は、もう一方から表示データ読み出し動作を行うよう
に、前記書き込み切替回路、読み出し切替回路を制御す
る。 また、本発明の好適な実施態様によれば、前記記憶回
路は、ｍビット（ｍは自然数）単位で供給されるｎ組
（ｎは２以上の自然数でｍ＝ｎ×ｋ、ｋは自然数）のカ
ラー表示データを、同一アドレスにて記憶する。 更に、本発明の好適な実施態様によれば、前記記憶回
路は、前記同一アドレスにて記憶した前記ｍビットのカ
ラー表示データを、同一アドレスで同時に出力し、前記
メモリ制御回路は、１水平期間にｎ回、前記記憶回路か
ら読み出された前記ｍビットのカラー表示データから特
定の色を示すカラー表示データｋビットを選択するよう
に、前記分割データ選択出力制御回路に指示する。 更に、また、本発明の好適な実施態様によれば、前記
液晶表示パネルは、横ストライプ状のカラーフィルタが
設けられたアクティブマトリックス構成の液晶表示パネ
ルである。 〔作 用〕 上記した手段によれば、カラー表示データを記憶する
記憶回路は、１ライン分のデータを記憶する構成を採る
ため記憶容量を小さくでき、Ｘ駆動回路を分割すること
によって、それに対応してパラレルに表示データを入力
できるから等価的にＸ駆動回路における転送速度を高速
にできるため高品質の表示画面を得ることができる。 〔実施例〕 第１図には、この発明に係るカラー表示装置の一実施
例のブロック図が示されている。 この実施例のカラー表示装置は、アクティブマトリッ
クス構成のカラー液晶表示パネルLCDが用いられる。特
に制限されないが、カラー液晶表示パネルLCDは、その
詳細が第３図に示されているように、640ドット×200ラ
インのカラー画素の表示が可能にされる。１つのライン
は、３つからなる横ストライプ状の赤、緑及び青の各カ
ラーフィルタの組み合わせからなり、それに対応して、
例示的に示されているY1〜Y3,Y4〜Y6・・・・・Y598,Y5
99,Y600のようにＹ選択（走査）線がそれぞれ設けられ
る。また、縦方向にはX1〜X640の信号線が配置される。
それ故、カラー液晶表示パネルLCDは、上記のように縦
方向に600本のＹ選択線を持つものであり、全体の画素
（ピクセル）数としては640×600になる。 第１図において、カラー表示装置は、R,G及びＢから
なるカラー表示データが与えられる。これらの３原色か
らなるカラーデータの組み合わせによって、８色（白，
黒を含む）のカラー画素の表示が可能にされる。ドック
クロック信号CLKは、上記表示データR,G及びＢに同期し
て供給される。表示タイミング信号DSTは、それがハイ
レベルにされたとき表示データのうち可視情報（有効表
示データ）として表示し、それがロウレベルにされると
水平帰線期間とするタイミング信号である。水平同期信
号HSYNは、１ラインを制御するタイミング信号であり、
垂直同期信号VSYNは１フレームの制御を行うタイミング
信号である。 シリアル／パラレル変換回路SPCは、上記３つのカラ
ー表示データR,G及びＢを受け、ドットクロック信号CLK
及び表示タイミング信号DSTに従って、それぞれ同期し
てシリアルに入力されるカラー表示データR,G及びＢ
を、それぞれ４ビットのパラレルデータに変化する。こ
れら４ビットづつのパラレルデータは、書込メモリ選択
回路（以下、単にマルチプレクサという）MPX1の入力に
供給される。 上記マルチプレクサMPX1は、上記４ビットづつのパラ
レルデータに変換されたカラー表示データを選択的に、
後述する制御信号R/Wに応じて、第１のラインメモリLM1
又は第２のラインメモリLM2の書き込み入力端子に供給
する。 上記第1,第２のラインメモリLM1,LM2は、それぞれカ
ラー液晶表示パネルLCDの１ライン分に対応したカラー
表示データを記憶する記憶容量を持つようにされる。す
なわち、表示パネルLCDが水平方向に640ドットを持つた
め、640×３ビットの記憶容量が必要になる。上記ライ
ンメモリLM1,LM2は、上記のようにシリアル／パラレル
変換回路SPCにより形成されたパラレルデータが入力さ
れるため、４×３ビットの単位でメモリアクセスが行わ
れる。それ故、上記ラインメモリLM1,LM2は、それぞれ
後述するように０〜159のアドレスを持つようにされ
る。特に制限されないが、上記ラインメモリLM1とLM2
は、スタティック型RAM（ランダム・アクセス・メモ
リ）が利用される。この構成に代えて、ダイナミック型
メモリセルを利用することも可能である。なぜなら、上
記ラインメモリLM1とLM2は、後述するように１水平期間
毎に書き込み動作と、３回の読み出し動作が交互に行わ
れる。このような書き込み動作と読み出し動作が上記の
ように極短い時間間隔で常に行われるていることから、
常にリフレッシュ動作も実行されることになり、ダイナ
ミック型メモリセルを用いてもスタティック型メモリセ
ルを用いたのと同様にメモリアクセスを行うことができ
る。このようにすれば、上記ラインメモリLM1及びLM2
は、その記憶容量が少ないことと相俟って占有面積をい
っそう小さくすることができる。 上記第1,第２のラインメモリLM1,LM2の読み出し出力
端子側には、読出メモリ選択回路（以下、単にマルチプ
レクサという）MPX2が設けられる。このマルチプレクサ
MPX2は、上記書き込み用のマルチプレクサMPX1と相補的
に切り換え動作を行う。例えば、書き込み用のマルチプ
レクサMPX1が上記制御信号R/Wに応じて一方のラインメ
モリLM1（又はLM2）にパラレル表示データを伝えると
き、上記読み出し用とされるマルチプレクサMPX2は他方
のラインメモリLM2（又はLM1）の読み出しデータを選択
して出力させる。 書込制御回路WCは、上記ドットクロック信号CLK,表示
タイミング信号DST及び水平同期信号HSYNを受けて、上
記制御信号R/Wと書き込み用のアドレス信号WAを生成す
る。また、読出制御回路RCは、上記水平同期信号HSYNを
受けて、読み出し用のアドレス信号RAと、２ビットから
なるカラー選択信号CSを生成する。例えば、書込制御回
路WCにより、制御信号R/Wがハイレベルなら、マルチプ
レクサMPX1は第１のラインメモリLM1を選択する。リー
ドライト制御回路RWCは、上記制御信号R/Wに応じて、上
記書込制御回路WCで生成された書き込みアドレス信号WA
を上記ラインメモリLM1のアドレス信号A1として出力す
る。これによって、１ライン分のシリアル入力された３
原色からなるカラー表示データR,G及びＢは、ラインメ
モリLM1に書き込まれる。 一方、読出制御回路RCにより生成された読み出し用の
アドレス信号RAは、リードライト制御回路RWCによって
第２のラインメモリLM2のアドレス信号A2として伝えら
れる。これにより、ラインメモリLM2は読み出し動作が
行われ、記憶されたカラー表示データをマルチプレクサ
MPX2を通して、カラー選択回路CSELと分割データ制御回
路DDCとを備えた分割データ選択出力制御回路CDRCのカ
ラー選択回路CSELに供給する。カラー選択回路CSELは、
上記のようにラインメモリLM2からは４ビットの単位で
３原色データR,G及びＢがパラレルに出力されるため、
それを上記カラー選択信号CSに応じてR,G,Bの順序に時
系列的に出力する。 この実施例では、フレーム周波数を等価的に高くする
ため、このように色別に分けられてシリアルに出力され
る各色データは、分割データ制御回路DDCによって、特
に制限されないが、各色毎に２つに分割される。それに
対応して、Ｘ駆動回路XDVL,XDVRも２分割とされる。す
なわち、カラー液晶表示パネルLCDの表示画面は、みか
け上左（Ｌ）と右（Ｒ）に２分割され、それぞれに対応
して上記Ｘ駆動回路XDVLとXDVRが設けられる。この構成
では、上記Ｘ駆動回路XDVLとXDVRは、カラー液晶表示パ
ネルが640本の信号線電極を持つにも係わらず、その半
分の320本の信号電極に対応した表示データ駆動能力し
か持たない。そして、２つが同時に分割された表示デー
タを取り込む構成を採るため、液晶表示パネルLCDから
みれば、その表示データの転送速度を２倍に高速化でき
る。言い変えるならば、１ライン分の表示データの取り
込みに必要な時間を半分に短くできる。 タイミング制御回路TCは、上記表示タイミング信号DS
Tと、垂直同期信号VSYNとを受けて、上記Ｘ駆動回路XDV
LとXDVR及びＹ駆動回路YDVの動作に必要なデータシフト
クロック信号DSC、ラインクロック信号LCKを形成する。
また、タイミング制御回路TCは、Ｙ駆動回路YDVに与え
られるライン先頭クロック信号LFSを生成する。Ｙ駆動
回路YDVは、上記クロック信号LFSのハイレベルをライン
クロック信号LCKの立ち下がりエッジで取り込み、走査
線Y1をハイレベルにする。その後、ラインクロック信号
CLKの立ち下がりエッジに同期して、上記ハイレベルをY
2,Y3・・・Y600に対応させてシフトすることにより垂直
方向の走査動作を行う。 第２図には、この実施例のカラー表示装置の動作を説
明するタイミング図が示されている。 この実施例のカラー表示装置は、１フレーム期間は、
204の水平期間からなり、第１の水平期間にほゞ同期し
て垂直同期信号VSYNが発生される。前のフレームの第20
3の水平期間からそのフレームの第２の水平期間まで
が、垂直帰線期間とされる。したがって、１フレーム中
の表示動作は、第３の水平期間から第202の水平期間ま
での１ないし200ラインに対応した200回の水平期間にお
いて行われる。 １つの水平期間は、水平同期信号HSYNによって規定さ
れ、同図に拡大して示しているように、表示タイミング
信号DSTがハイレベルにされている間、R,G及びＢからな
るカラー表示データが有効表示データとされ、それ以外
は水平帰線データ（黒表示）とされる。上記有効表示デ
ータとしては、前記のように赤（Ｒ），緑（Ｇ）及び青
（Ｂ）がそれぞれ640ドット（ビット）からなるもので
ある。 第３図には、上記カラー液晶表示パネルLCDと、その
Ｘ駆動回路XDVL,XDVR及びＹ駆動回路YDVが示されてい
る。 上記のようにカラー液晶表示パネルLCDは、横ストラ
イプ状のカラーフィルタを持つようにされ、１つのライ
ンはR,G及びＢからなる３つの画素列から構成される。
Ｙ駆動回路YDVは、前記のようにY1ないしY600の走査線
を持ち、フレームの最初において生成されるライン先頭
クロックLFSを取り込み、ラインクロック信号LCKに同期
して、それをシフトすることによってＹ選択信号を形成
する。それ故、１つの水平表示期間は後述するように時
間的に３分割され、Ｘ駆動回路XDVLとXDVRから、640ド
ットのR1データが送出されるとき、走査線Y1が選択状態
にされ、G1データが送出されるとき走査線Y2が選択状態
にされ、B1データが送出されるとき走査線Y3が選択状態
にされる。これによって、１水平期間において最初のラ
イン１のカラー画像データが各画素に書き込まれる。次
の水平期間において、Ｘ駆動回路XDVLとXDVRから、640
ドットのR2データが送出されるとき、走査線Y4が選択状
態にされ、G2データが送出されるとき走査線Y5が選択状
態にされ、B2データが送出されるとき走査線Y6が選択状
態にされる。これによって、次のライン２のカラー画像
データが各画素に書き込まれる。以下、同様にして、最
終のライン200までのカラー画素データR200,G200,B200
が各画素に書き込まれる。これによって、１つのフレー
ムの書き込みが行われる。液晶の交流駆動のために、上
記同じ表示データR1,G1,B1〜R200,G200,B200が極性が反
転されて上記Ｘ駆動回路XDVLとXDVRから出力され、それ
に同期して上記同様な走査線の選択動作が行われる。し
たがって、アクティブマトリックス構成の液晶表示パネ
ルLCDは、１つの画面を表示するために２フレームを費
やす必要がある。 第４図には、上記ラインメモリLM1又はLM2に書き込ま
れるカラー表示データの一例を説明するためのタイミン
グ図が示されている。 シリアル／パラレル変換回路SPCは、各色（R,G及び
Ｂ）のシリアル入力されたカラー表示データを、４ビッ
トを単位としてパラレルに変換して、書込パラレルデー
タを形成する。すなわち、４ビットづつの単位で各色に
対応して信号R0〜R159,G0〜G159,及びB0〜B159がライン
メモリLM1又はLM2に書き込まれるものとなる。これによ
って、全体でそれぞれ色毎に160×４＝640ビットのカラ
ー表示データが書き込まれることになる。 第５図には、上記ラインメモリLM1とLM2のアドレスマ
ップ図が示されている。 この実施例では、上記のように書込パラレルデータが
４×３ビットの単位で入力されるから、ラインメモリLM
1及びLM2は、それぞれアドレス０〜159を持つようにさ
れる。 この実施例では、上記のようにフレーム周波数の高周
波数化を図るため、上記のようにＸ駆動回路がXDVL,XDV
Rのように２分割される。それに対応させるために、Ｘ
駆動回路XDVLに対応させるべき信号R0〜R79,G0〜G79及
びB0〜B79は、偶数アドレス0,2・・・・・158に、Ｘ駆
動回路XDVRに対応させるべき信号R80〜R159,G80〜G159
及びB80〜B159は、奇数アドレス1,3・・・・・159にそ
れぞれ割り当てられる。これによって、ラインメモリLM
1,LM2は、それぞれ奇数アドレスには左側データが、偶
数アドレスには右側データが格納され、１つのアドレス
には、４×３＝12ビットのカラー表示データが記憶され
る。 第６図には、上記ラインメモリLM1又はLM2からの読み
出し動作を説明するためのタイミング図が示されてい
る。 読出制御回路RCにより形成されるアドレス信号RAは、
上記制御信号R/Wのレベルに応じてマルチプレクサMPX1
の切り換え動作と、リードライト制御回路RWCによって
ラインメモリLM1（又はLM2）に対して上記のような書き
込みが行われている間リードライト制御回路RWCによっ
て他方のラインメモリLM2（又はLM1）に対して伝えら
れ、その読み出し信号はマルチプレクサMPX2の切り換え
によって出力される。このとき、読出制御回路RCは、上
記選択されるラインメモリLM2（又はLM1）を１水平期間
において３回の読み出しを行うようアドレス信号RAを生
成する。したがって、マルチプレクサMPX2を通した読出
パラレルデータは、R0〜R159,G0〜G159及びB0〜B159が
３回にわたって繰り返して出力される。 上記読出制御回路RCの読み出し回数に応じて、２ビッ
トからなるカラー選択信号CSが形成される。例えば、第
１回目の読み出しでは、カラー選択信号CSは０（00）と
され、カラー選択回路CSELは、上記のような３原色から
なるカラー表示データのうちR0〜R159を出力する。２回
目の読み出しでは、カラー選択信号CSは１（01）とさ
れ、カラー選択回路CSELは、上記のような３原色からな
るカラー表示データのうちG0〜G159の出力する。そし
て、３回目の読み出しでは、カラー選択信号CSは２（1
0）とされ、カラー選択回路CSELは、上記のような３原
色からなるカラー表示データのうちB0〜B159を出力す
る。 また、上記ラインメモリLM1とLM2の奇数アドレスと偶
数アドレスとに分けて、各カラー表示データR0〜R159,G
0〜G159及びB0〜B159が格納されるものであるため、読
み出しアドレス信号RAを０〜159のように順序よく発生
させると、R0とR80,R1とR81のように左、右の交互のカ
ラー表示データが出力される。分割データ制御回路DDC
は、上記のようにＸ駆動回路XDVLとXDVRに対応された左
右のカラー表示データを一旦ラッチし、Ｘ駆動回路XDVL
とXDVRに供給する。例えば、Ｘ駆動回路XDVLとXDVRのシ
リアル転送速度が、上記のように6MHzなら、その２倍の
速度で上記ラインメモリLM1とLM2の読み出しが行われ
る。 上記のように分割されたパラレルカラーデータは、Ｘ
駆動回路XDVLとXDVRおいて、それぞれR0〜R79までと、R
80〜R159までのカラー表示データを４ビットの単位でデ
ータシフトクロックDSCに同期してシフトされ、その取
り込みを終了すると、X1〜X640のカラー表示データに振
り分けてラインクロックLCKに同期してパラレルに出力
する。G0〜G79までと、G80〜G159及びG0〜G79までと、G
80〜G159までのカラー表示データの取り込みと、その出
力も上記同様にして行われる。ただし、Ｙ駆動回路YDV
は、上記ラインクロックCLKに同期して、選択線をY1か
らY2,Y3に切り換えているので、それぞれのカラーライ
ンに対応した表示動作が行われる。 この実施例においては、上記のように２つのラインメ
モリを用いることによって、一方のラインメモリに表示
データの書き込みを行っている間、既に書き込みが行わ
れた他方のラインメモリの読み出しを行って表示動作を
行うものであるため、２ライン分の記憶容量を持つ記憶
回路しか持たない。それ故、従来のようなフレームメモ
リを用いるものに比べて、上記のような大画面、高画質
化を図ったカラー表示装置においても、少ない記憶回路
で構成できるものとなる。すなわち、従来に比べて、１
画面の表示ライン数がＮであれば、2/Nと大幅に記憶容
量を低減できる。 また、Ｘ駆動回路が２分割されているため、その転送
動作に必要な時間が半分になる。言い換えるならば、表
示装置全体でみれば、Ｘ駆動回路の転送速度を２倍にし
たのと等価となる。したがって、フレーム周波数として
は、前記説明から明らかなように、125Hzと高周波数化
を図ることができる。これによって、液晶表示パネルLC
Dの交流駆動のために、正及び負極性で同一表示データ
を書き込むものとしても、フレーム周波数を62.5Hzと、
家庭用テレビジョウン受像機よりチラツキの少ない高画
質を得ることができる。 上記の実施例から得られる作用効果は、下記の通りで
ある。すなわち、 （１）カラー表示パネルの１ライン分に相当するカラー
表示データを記憶する第１及び第２のラインメモリを設
け、これら第１及び第２のラインメモリを交互に書き込
みと読み出し制御を行わせるとともに、上記第１又は第
２のラインメモリから読み出されたカラー表示データ
を、複数に分割されてなるＸ駆動回路に対応して分割し
てパラレルに供給する。この構成においては、カラー表
示データを記憶する記憶回路として、２ライン分のデー
タしか記憶させないため、表示動作に必要な記憶回路の
記憶容量を小さくできるという効果が得られる。 （２）上記（１）により、液晶表示コントローラを１チ
ップの半導体集積回路により構成することが可能にな
り、システムの大幅な簡素化が実現できるという効果が
得られる。 （３）Ｘ駆動回路を分割して、上記ラインメモリに記憶
されたカラー表示データをそれに対応してパラレルに入
力できるから等価的にＸ駆動回路における転送速度を高
速にできるためフレーム周波数を高くでき、チラツキの
無い高品質の表示画面を得ることができるという効果が
得られる。 （４）アクティブマトリックス構成の液晶表示パネルに
あっては、画素を等価的に容量とみなして表示データを
保持させる構成を採るため、温度の上昇とともにそのリ
ーク電流が増大する。それ故、上記のようなフレーム周
波数を高くできることによって、単位時間当たりの書き
込み回数を増加できるから高温度までの表示動作を実現
できるという効果が得られる。 （５）上記Ｘ駆動回路を分割することによって、既存の
駆動回路を用いつつ、より大画面で高密度の液晶表示パ
ネルを駆動することができるという効果が得られる。 以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本願発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、Ｘ駆動回路
は、３以上のＮ個に分割するものであってもよい。この
場合、その実質的な転送速度をＮ倍に高速化できるもの
である。例えば、第１図において、Ｘ駆動回路を４分割
にして、シリアル／パラレル変換回路SPCによって形成
されるパラレルデータを４ビットから２ビットにするも
のであってもよい。この構成では、フレーム周波数は同
じになるが、Ｘ駆動回路を構成するシリアルシフトレジ
スタが２ビット構成となり、回路の簡素化を図ることが
できる。また、Ｘ駆動回路は、上記分割されたＸ駆動回
路が１つの半導体集積回路に構成されてもよい。すなわ
ち、１つの半導体集積回路に複数のＸ駆動回路が設けら
れるようにしてもよい。このようにすることによって、
カラー表示装置を構成する回路部品点数を少なくするこ
とができる。また、２つのラインメモリを交互に書き込
み／読み出し動作を行わせるメモリ制御回路の具体的構
成は、種々の実施形態を採ることができるものである。 この発明は、カラー液晶表示パネルを用いるもの他、
マトリックス構成の各種カラー表示パネルを用いるもの
に利用できる。 〔発明の効果〕 以上の説明から明らかなように、本発明によれば、Ｘ
駆動回路を複数に分割し、これらに並列に表示データを
与えるものであり、この構成により、１ライン分の表示
データが揃うまでの時間を短くすること、言い換えると
表示データの転送速度を高くすることができる。つま
り、フレーム周波数を高くすることができて、チラツキ
の無い高品質な液晶表示装置を得ることができる。
【図面の簡単な説明】
第１図は、この発明に係るカラー表示装置の一実施例を
示すブロック図、第２図、はその表示動作を説明するた
めのタイミング図、第３図は、カラー液晶表示パネルの
一実施例を示す構成図、第４図は、ラインメモリへの書
込パラレルデータを説明するためのタイミング図、第５
図は、ラインメモリの一実施例を示すメモリマップ図、
第６図は、ラインメモリからの読出パラレルデータを説
明するためのタイミング図である。 SPC……シリアル／パラレル変換回路,MPX1……マルチプ
レクサ（書込メモリ選択回路）,MPX2……マルチプレク
サ（読出メモリ選択回路）,LM1,LM2……ラインメモリ,R
WC……リードライト制御回路,TC……タイミング制御回
路,LCD……カラー液晶表示パネル,WC……書込制御回路,
RC……読出制御回路,CSEL……カラー選択回路,DDC……
分割データ制御回路,XDVL,XDVR……Ｘ駆動回路,YDV……
Ｙ駆動回路。
示すブロック図、第２図、はその表示動作を説明するた
めのタイミング図、第３図は、カラー液晶表示パネルの
一実施例を示す構成図、第４図は、ラインメモリへの書
込パラレルデータを説明するためのタイミング図、第５
図は、ラインメモリの一実施例を示すメモリマップ図、
第６図は、ラインメモリからの読出パラレルデータを説
明するためのタイミング図である。 SPC……シリアル／パラレル変換回路,MPX1……マルチプ
レクサ（書込メモリ選択回路）,MPX2……マルチプレク
サ（読出メモリ選択回路）,LM1,LM2……ラインメモリ,R
WC……リードライト制御回路,TC……タイミング制御回
路,LCD……カラー液晶表示パネル,WC……書込制御回路,
RC……読出制御回路,CSEL……カラー選択回路,DDC……
分割データ制御回路,XDVL,XDVR……Ｘ駆動回路,YDV……
Ｙ駆動回路。
フロントページの続き
(72)発明者 藤沢 和弘
神奈川県横浜市戸塚区吉田町292番地
株式会社日立製作所マイクロエレクトロ
ニクス機器開発研究所内
(72)発明者 長谷川 薫
千葉県茂原市早野3300番地 株式会社日
立製作所茂原工場内
(72)発明者 松本 信三
千葉県茂原市早野3300番地 株式会社日
立製作所茂原工場内
(72)発明者 藤田 満久
千葉県茂原市早野3300番地 株式会社日
立製作所茂原工場内
(56)参考文献 特開 昭59−54394（ＪＰ，Ａ)
特開 昭58−75195（ＪＰ，Ａ)
特開 昭60−247389（ＪＰ，Ａ)
特開 昭62−63993（ＪＰ，Ａ)
特開 昭62−40493（ＪＰ，Ａ)
実開 昭60−192575（ＪＰ，Ｕ)
実開 昭62−79297（ＪＰ，Ｕ)
Claims (1)
- (57)【特許請求の範囲】 １．Ｘ方向にｘ本、Ｙ方向にｙ本の電極を有するマトリ
ックス型の液晶パネルと、 前記液晶パネルのＸ方向の１ラインの表示領域を構成す
る、それぞれが連続する表示領域から成るＮ個（Ｎは２
以上の自然数）の部分領域各々に、画像信号を供給する
Ｎ個のＸ駆動回路と、 前記液晶表示パネルに表示する、ｎ組（ｎは２以上の自
然数）から成る１水平期間分の表示データを記憶する記
憶回路と、 連続して入力される前記ｎ組の表示データを前記記憶回
路に１水平期間に１回書き込むと共に、前記表示データ
が書き込まれた前記記憶回路から、１水平期間に前記ｎ
組の表示データを当該組単位で並列にｎ回読み出すメモ
リ制御回路と、 前記メモリ制御回路によってｎ回読み出されたｎ組の表
示データを入力し、当該ｎ組の表示データから所定の組
の表示データを順次選択すると共に、当該選択した各々
の組の表示データを前記Ｎ個の各部分領域に対応させて
分割し、保持し、当該分割し、保持した各表示データを
対応する前記Ｎ個のＸ駆動回路に同時に並列出力する分
割データ選択出力制御回路と を具備して成る液晶表示装置。 ２．前記記憶回路を２つ備え、 前記メモリ制御回路は、 前記２つの記憶回路の何れか一方に書き込みデータを供
給する書き込み切替回路と、前記２つの記憶回路の何れ
か一方からの読み出しデータを選択する読み出し切替回
路とを備え、 前記２つの記憶回路の何れか一方への表示データ書き込
み動作中は、もう一方から表示データ読み出し動作を行
うように、前記書き込み切替回路、読み出し切替回路を
制御してなる特許請求の範囲第１項記載の液晶表示装
置。 ３．前記記憶回路は、ｍビット（ｍは自然数）単位で供
給されるｎ組（ｎは２以上の自然数でｍ＝ｎ×ｋ、ｋは
自然数）のカラー表示データを、同一アドレスにて記憶
してなる特許請求の範囲第１項または第２項記載の液晶
表示装置。 ４．前記記憶回路は、前記同一アドレスにて記憶した前
記ｍビットのカラー表示データを、同一アドレスで同時
に出力し、 前記メモリ制御回路は、１水平期間にｎ回、前記記憶回
路から読み出された前記ｍビットのカラー表示データか
ら特定の色を示すカラー表示データｋビットを選択する
ように、前記分割データ選択出力制御回路に指示するこ
とを特徴とする特許請求の範囲第３項記載の液晶表示装
置。 ５．前記液晶表示パネルは、横ストライプ状のカラーフ
ィルタが設けられたアクティブマトリックス構成の液晶
表示パネルであることを特徴とする特許請求の範囲第４
項記載の液晶表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270126A JP2702941B2 (ja) | 1987-10-28 | 1987-10-28 | 液晶表示装置 |
| US07/261,994 US4985698A (en) | 1987-10-28 | 1988-10-25 | Display panel driving apparatus |
| KR1019880013973A KR920000355B1 (ko) | 1987-10-28 | 1988-10-26 | 디스플레이 패널 구동장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270126A JP2702941B2 (ja) | 1987-10-28 | 1987-10-28 | 液晶表示装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14997295A Division JP2590782B2 (ja) | 1995-06-16 | 1995-06-16 | 液晶表示装置 |
| JP9201291A Division JPH10105133A (ja) | 1997-07-28 | 1997-07-28 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01113793A JPH01113793A (ja) | 1989-05-02 |
| JP2702941B2 true JP2702941B2 (ja) | 1998-01-26 |
Family
ID=17481913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62270126A Expired - Lifetime JP2702941B2 (ja) | 1987-10-28 | 1987-10-28 | 液晶表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4985698A (ja) |
| JP (1) | JP2702941B2 (ja) |
| KR (1) | KR920000355B1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3752232T2 (de) * | 1986-08-18 | 1999-04-29 | Canon K.K., Tokio/Tokyo | Anzeigegerät |
| JPH02126285A (ja) * | 1988-11-05 | 1990-05-15 | Sharp Corp | 液晶駆動回路 |
| JPH03148695A (ja) * | 1989-07-28 | 1991-06-25 | Hitachi Ltd | 液晶表示装置 |
| FR2657987B1 (fr) * | 1990-02-06 | 1992-04-10 | Commissariat Energie Atomique | Procede de commande d'un ecran matriciel comportant deux parties independantes et dispositif pour sa mise en óoeuvre. |
| US5376944A (en) * | 1990-05-25 | 1994-12-27 | Casio Computer Co., Ltd. | Liquid crystal display device with scanning electrode selection means |
| US6104369A (en) * | 1990-08-10 | 2000-08-15 | Sharp Kabushiki Kaisha | Display control circuit including hardware elements for preventing undesired display within the display space of the display unit |
| US5254980A (en) * | 1991-09-06 | 1993-10-19 | Texas Instruments Incorporated | DMD display system controller |
| US5422654A (en) | 1991-10-17 | 1995-06-06 | Chips And Technologies, Inc. | Data stream converter with increased grey levels |
| JP2741808B2 (ja) * | 1991-11-22 | 1998-04-22 | 三洋電機株式会社 | ドットマトリクス表示装置 |
| JPH05158433A (ja) * | 1991-12-03 | 1993-06-25 | Rohm Co Ltd | 表示装置 |
| JPH07504997A (ja) * | 1992-03-20 | 1995-06-01 | ブイ エル エス アイ テクノロジー，インコーポレイテッド | ２重スキャンｌｃｄパネル駆動用のアドレス変換を用いたｖｇａ制御器と駆動方法 |
| US5534892A (en) * | 1992-05-20 | 1996-07-09 | Sharp Kabushiki Kaisha | Display-integrated type tablet device having and idle time in one display image frame to detect coordinates and having different electrode densities |
| KR960014494B1 (ko) | 1992-06-18 | 1996-10-16 | 가부시기가이샤 히다찌세이사구쇼 | 에스.티.엔(stn) 액정패널의 구동방법 및 그 표시장치 |
| JP3107980B2 (ja) * | 1994-09-29 | 2000-11-13 | シャープ株式会社 | 液晶表示装置 |
| JP2996899B2 (ja) * | 1995-07-20 | 2000-01-11 | インターナショナル・ビジネス・マシーンズ・コーポレイション | データ供給装置、液晶表示装置及びコンピュータ |
| FR2742910B1 (fr) * | 1995-12-22 | 1998-04-17 | Thomson Multimedia Sa | Procede et dispositif d'adressage d'un ecran matriciel |
| TW319861B (ja) * | 1996-02-29 | 1997-11-11 | Motorola Inc | |
| JP2923906B2 (ja) * | 1996-06-07 | 1999-07-26 | 日本電気株式会社 | 液晶表示装置の駆動回路 |
| KR100393670B1 (ko) * | 1996-08-13 | 2003-10-17 | 삼성전자주식회사 | 대형 화면용 액정 표시 장치를 위한 인터페이스장치 |
| JP3403027B2 (ja) * | 1996-10-18 | 2003-05-06 | キヤノン株式会社 | 映像水平回路 |
| KR100251550B1 (ko) * | 1997-12-17 | 2000-04-15 | 구자홍 | 고해상도 액정표시구동장치 |
| FR2784489B1 (fr) * | 1998-10-13 | 2000-11-24 | Thomson Multimedia Sa | Procede d'affichage de donnees sur un afficheur matriciel |
| TW484307B (en) * | 1999-06-25 | 2002-04-21 | Sanyo Electric Co | Apparatus for controlling a display device |
| WO2001001386A1 (en) * | 1999-06-30 | 2001-01-04 | Aurora Systems | Multistandard liquid crystal display with automatic adjustment of timing signals |
| JP2004341251A (ja) * | 2003-05-15 | 2004-12-02 | Renesas Technology Corp | 表示制御回路及び表示駆動回路 |
| TW200509037A (en) * | 2003-08-22 | 2005-03-01 | Ind Tech Res Inst | A gate driver for a display |
| KR100780946B1 (ko) * | 2006-02-24 | 2007-12-03 | 삼성전자주식회사 | 여러 단의 먹스 구조를 가지는 디스플레이용 데이터 구동 장치 및 디스플레이용 데이터 구동 방법 |
| JP2017219586A (ja) * | 2016-06-03 | 2017-12-14 | 株式会社ジャパンディスプレイ | 信号供給回路及び表示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5576393A (en) * | 1978-12-04 | 1980-06-09 | Hitachi Ltd | Matrix drive method for guestthostttype phase transfer liquid crystal |
| JPS5875195A (ja) * | 1981-10-29 | 1983-05-06 | 株式会社東芝 | 表示装置 |
| JPS5954394A (ja) * | 1982-09-22 | 1984-03-29 | Hitachi Ltd | テレビジヨン方式 |
| JPS59121391A (ja) * | 1982-12-28 | 1984-07-13 | シチズン時計株式会社 | 液晶表示装置 |
| JPS59176985A (ja) * | 1983-03-26 | 1984-10-06 | Citizen Watch Co Ltd | 液晶テレビ受信装置 |
| JPS59211021A (ja) * | 1983-05-16 | 1984-11-29 | Seiko Epson Corp | マルチカラ−液晶パネルのダイナミツク駆動装置 |
| JPS6152631A (ja) * | 1984-08-22 | 1986-03-15 | Seiko Instr & Electronics Ltd | アクティブマトリクス表示装置 |
| US4745485A (en) * | 1985-01-28 | 1988-05-17 | Sanyo Electric Co., Ltd | Picture display device |
| US4816816A (en) * | 1985-06-17 | 1989-03-28 | Casio Computer Co., Ltd. | Liquid-crystal display apparatus |
-
1987
- 1987-10-28 JP JP62270126A patent/JP2702941B2/ja not_active Expired - Lifetime
-
1988
- 1988-10-25 US US07/261,994 patent/US4985698A/en not_active Expired - Lifetime
- 1988-10-26 KR KR1019880013973A patent/KR920000355B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920000355B1 (ko) | 1992-01-11 |
| KR890007102A (ko) | 1989-06-17 |
| JPH01113793A (ja) | 1989-05-02 |
| US4985698A (en) | 1991-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2702941B2 (ja) | 液晶表示装置 | |
| JP3148972B2 (ja) | カラー表示装置の駆動回路 | |
| EP0782124B1 (en) | Colour display panel and apparatus with improved subpixel arrangement | |
| JPH08320674A (ja) | 液晶駆動装置 | |
| JP2590782B2 (ja) | 液晶表示装置 | |
| EP0921518A2 (en) | Interface for liquid crystal display | |
| US6020873A (en) | Liquid crystal display apparatus with arbitrary magnification of displayed image | |
| JP3635587B2 (ja) | 画像表示装置 | |
| JPH0854601A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2664780B2 (ja) | 液晶表示装置 | |
| JP2752623B2 (ja) | Ｔｆｔ液晶表示装置の駆動方法およびｔｆｔ液晶表示装置 | |
| JP3347629B2 (ja) | カラー表示パネル及び装置 | |
| JP2605261B2 (ja) | 液晶マトリクス・パネル駆動回路 | |
| JP2000292768A (ja) | 液晶表示装置の駆動方法 | |
| JP3420392B2 (ja) | 液晶表示装置及び垂直走査方法 | |
| JP2752622B2 (ja) | Ｔｆｔ液晶表示装置の駆動方法およびｔｆｔ液晶表示装置 | |
| JP2003208133A (ja) | 液晶表示装置及びその駆動方法 | |
| JPH08122743A (ja) | 映像表示装置 | |
| JPH10105133A (ja) | 液晶表示装置 | |
| JP2657139B2 (ja) | 液晶表示装置の駆動方法 | |
| JP3811251B2 (ja) | 液晶表示装置の駆動装置 | |
| JPH0573001A (ja) | 液晶表示装置の駆動方法 | |
| JPH05158437A (ja) | マトリクス液晶パネルの表示方法 | |
| JPS61288579A (ja) | 液晶テレビパネルの駆動方式 | |
| JPH07121098B2 (ja) | 液晶マトリクス・パネルの駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |