[go: up one dir, main page]

DE69828234T2 - Integrierte Halbleiterschaltungsvorrichtung - Google Patents

Integrierte Halbleiterschaltungsvorrichtung Download PDF

Info

Publication number
DE69828234T2
DE69828234T2 DE69828234T DE69828234T DE69828234T2 DE 69828234 T2 DE69828234 T2 DE 69828234T2 DE 69828234 T DE69828234 T DE 69828234T DE 69828234 T DE69828234 T DE 69828234T DE 69828234 T2 DE69828234 T2 DE 69828234T2
Authority
DE
Germany
Prior art keywords
circuit
memory
signal
circuits
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69828234T
Other languages
English (en)
Other versions
DE69828234D1 (de
Inventor
Toshio Nishitama-gun Sasaki
Yuji Kokubunji-shi Tanaka
Kazumasa Kokubunji-shi Yanagisawa
Hitoshi Ome-shi Tanaka
Jun Musashino-shi Sato
Takashi Miyamoto
Mariko Kokubunji-shi Ohtsuka
Satoru Fuchu-shi Nakanishi
Kazushige Kokubunji-shi Ayukawa
Takao Fuchu-shi Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Publication of DE69828234D1 publication Critical patent/DE69828234D1/de
Application granted granted Critical
Publication of DE69828234T2 publication Critical patent/DE69828234T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft eine integrierte Halbleiterschaltungsvorrichtung und insbesondere eine Technik, die wirksam in einem mit Logikschaltungen gemischt angeordneten RAM (Direktzugriffsspeicher) verwendbar ist.
  • Mit dem Fortschritt der Halbleitertechnologie entwickeln sich hochintegrierte Schaltungen ähnlich dem Entwurf einer gedruckten Leiterplatte durch Kombinationen von Teilen in Richtung eines Verfahrens zum Bilden von Kombinationen umfangreicher makroskopischer Elemente (Kerne). Ein Speicher ist für die digitale Signalverarbeitung wesentlich. Weil ein dynamischer RAM insbesondere das Merkmal hat, dass eine große Speicherkapazität erhalten wird, spielt er eine wichtige Rolle für die vorstehend beschriebene hochintegrierte Schaltung.
  • Der dynamische RAM ist in mehrere Bänke unterteilt. Lese- oder Schreiboperationen werden an jeder ausgewählten Bank ausgeführt. Ein solches Verfahren zum Auswählen einer Bank oder eines spezifischen Bereichs oder dergleichen wurde in den offen gelegten japanischen Patentanmeldungen Hei 9-245474, 2-83895, 4-313886 und 9-106684 beschrieben.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Erfinder der vorliegenden Anmeldung haben angesichts der Tatsache, dass wenn viele Arten von RAM-Kernen als der nach individuellen Anforderungen in der vorstehend beschriebenen hochintegrierten Schaltung platzierte oder montierte RAM vorbereitet werden, ihre Entwicklung und Verwaltung zu Schwierigkeiten und einer hohen Komplexität führt, über die Standardisierung von RAM-Kernen nachgedacht. Sie haben ein neuartiges Betriebssteuerverfahren erwogen, das die Einfachheit der Verwendung eines in einer integrierten Halbleiterschaltungsvorrichtung angebrachten RAMs berücksichtigt.
  • Eine Aufgabe dieser Erfindung besteht darin, eine integrierte Halbleiterschaltungsvorrichtung bereitzustellen, die mit einem RAM versehen ist, der in verschiedenen Konfigurationen bereitgestellt wird, während der Entwurf und die Verwaltung vereinfacht sind. Eine weitere Aufgabe dieser Erfindung besteht darin, eine integrierte Halbleiterschaltungsvorrichtung bereitzustellen, bei der ein darin vorhandener RAM leichter verwendbar ist. Die vorstehenden und andere Aufgaben und neue Merkmale der vorliegenden Erfindung werden anhand der Beschreibung der vorliegenden Spezifikation und der anliegenden Zeichnung verständlich werden.
  • Die Aufgabe wird durch die Vorrichtung nach Anspruch 1 gelöst. Die Unteransprüche betreffen bevorzugte Modifikationen davon.
  • Gemäß einer Ausführungsform der Erfindung ist ein RAM, der so angebracht ist, dass er mit Logikschaltungen gemischt ist, so konfiguriert, dass eine Steuerschaltung gemeinsam für mehrere Speichermatrizen bereitgestellt ist, die jeweils ein Speicherarray, in dem mehrere Speicherzellen jeweils an Punkten angeordnet sind, an denen mehrere Wortleitungen und mehrere Bitleitungen einander schneiden, und eine Adressauswahlschaltung zum Ausführen von Auswahloperationen an den Wortleitungen und den Bitleitungen aufweisen. Weiterhin wird die Anzahl der Speichermatrizen entsprechend der erforderlichen Speicherkapazität festgelegt, sind Arithmetikschaltungen zum jeweiligen Ausführen von +1- oder –1-Arithmetikoperationen in den Speichermatrizen bereitgestellt und kaskadenförmig miteinander verbunden, und sie weisen eine Arithmetikschaltung der ersten Stufe auf, die einen Eingangsanschluss aufweist, dem Adressfestlege-Adresssignale fest oder programmierbar zugeführt werden, wobei den Arithmetikschaltungen zugeführte Eingangssignale oder von diesen ausgegebene Signale als zugewiesene Adresssignale definiert sind, wobei jeder der Komparatoren die Koinzidenz zwischen den Adresssignalen und bei einem Speicherzugriff eingegebenen Adresssignalen vergleicht, so dass jede Speichermatrix eine Adressauswahloperation entsprechend dem Koinzidenzsignal aktiviert.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Wenngleich die Beschreibung mit den Ansprüchen schließt, in denen der Erfindungsgegenstand eingehend dargelegt ist, wird angenommen, dass die Erfindung, ihre Aufgaben und Merkmale und weitere Vorteile davon anhand der folgenden Beschreibung zusammen mit der anliegenden Zeichnung besser verständlich werden. Es zeigen:
  • 1 ein Blockdiagramm, in dem eine Ausführungsform eines RAM-Moduls gemäß der vorliegenden Erfindung dargestellt ist,
  • 2 ein schematisches Blockdiagramm zum Beschreiben eines in dem RAM-Modul gemäß der vorliegenden Erfindung verwendeten Bankadressen-Festlegesystems,
  • die 3A, 3B bzw. 3C schematische Blockdiagramme zum Beschreiben einer anderen Ausführungsform von Bankadressen-Festlegeschaltungen, die jeweils in dem RAM-Modul gemäß der vorliegenden Erfindung verwendet werden,
  • die 4A, 4B bzw. 4C schematische Blockdiagramme, in denen eine andere Ausführungsform des RAM-Moduls gemäß der vorliegenden Erfindung dargestellt ist,
  • 5 einen Schaltplan, in dem eine Ausführungsform eines Bankadressengenerators und von Bankadressen-Koinzidenzkomparatoren gemäß der vorliegenden Erfindung dargestellt ist,
  • 6 einen Schaltplan, in dem eine Ausführungsform eines Speicherarrays und eines Wortleitungswählers, die in einer Speichermatrix des RAM-Moduls verwendet werden, dargestellt ist,
  • 7 einen spezifischen Schaltplan, in dem eine Ausführungsform eines Zeilendecoders des RAM-Moduls und eines damit verbundenen Worttreibers dargestellt ist,
  • 8 ein Blockdiagramm, in dem eine Ausführungsform der in 3 dargestellten Leistungsschaltung gezeigt ist,
  • 9 einen Schaltplan, der eine Ausführungsform eines VDH-Generators (Generators einer verstärkten Spannung) zeigt,
  • 10 ein Zeitablaufdiagramm zum Beschreiben eines Beispiels der Arbeitsweise des RAM-Moduls gemäß der vorliegenden Erfindung,
  • 11 ein Zeitablaufdiagramm zum Beschreiben eines anderen Beispiels der Arbeitsweise des RAM-Moduls gemäß der vorliegenden Erfindung,
  • 12 ein Zeitablaufdiagramm zum Beschreiben eines weiteren Beispiels der Arbeitsweise des RAM-Moduls gemäß der vorliegenden Erfindung,
  • 13 ein Zeitablaufdiagramm zum Beschreiben eines weiteren Beispiels der Arbeitsweise des RAM-Moduls gemäß der vorliegenden Erfindung und
  • 14 ein Blockdiagramm, in dem eine Ausführungsform einer mit einem RAM-Modul gemäß der vorliegenden Erfindung versehenen integrierten Halbleiterschaltungsvorrichtung dargestellt ist.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung werden nachstehend mit Bezug auf die anliegende Zeichnung beschrieben.
  • 1 ist ein Blockdiagramm einer Ausführungsform eines RAM-Moduls gemäß der vorliegenden Erfindung. Das RAM-Modul gemäß der vorliegenden Erfindung ist innerhalb einer integrierten Halbleiterschaltungsvorrichtung zusammen mit einer Digitalverarbeitungsschaltung zum Ausführen eines Schreibens und Lesens an dem RAM-Modul bereitgestellt. Das RAM-Modul und die Digitalverarbeitungsschaltung sind auf einem einzelnen Halbleitersubstrat, beispielsweise aus monokristallinem Silicium, durch die bekannte Technik zum Herstellen integrierter Halbleiterschaltungen gebildet.
  • Bei der vorliegenden Ausführungsform sind eine Steuerschaltung und eine Leistungsschaltung im selben Schaltungsbereich bereitgestellt und werden gemeinsam für mehrere Speichermatrizen verwendet. Die Steuerschaltung umfasst einen Befehlsdecoder COMD, einen Bustreiber BDV zum Bilden von Adresssignalen und verschiedener Steuersignale und einen Lese-/Schreibverstärker RWAmp. Die Leistungsschaltung VC erzeugt oder bildet Betriebsspannungen, die für die Operationen interner Schaltungen erforderlich sind, ansprechend auf eine Versorgungsspannung Vdd und ein Massepotential Vss. Mehrere Speichermatrizen sind für die Steuerschaltung und die Leistungsschaltung bereitgestellt. Die mehreren Speichermatrizen weisen eine gleiche Konfiguration auf, und sie umfassen jeweils ein Speicherarray MARY, einen Leseverstärker SA, einen Zeilendecoder RDEC, einen Spaltenschalter CSW, einen Bankadressengenerator BAG, einen Bankadressenkomparator BACP zum Fällen einer Entscheidung in Bezug auf einen Vergleich und eine Koinzidenz mit einer spezifizierten Bankadresse und einen Zeitgeber TG sowie einen Spaltenwähler CSEL.
  • In jedem Speicherarray MARY sind 256 Wortleitungen vorhanden, und komplementäre Bitleitungen bestehen aus 1024 Paaren. Demgemäß hat das gesamte Speicherarray eine Speicherkapazität von etwa 256 kBits. Der Spaltenschalter CSW verbindet die 1024 Paare aufweisenden komplementären Bitleitungen mit 128 Paaren globaler Bitleitungen GBD (Datenbus). Das heißt, dass die komplementären Bitleitungen jedes Speicherarrays MARY in acht Sätze unterteilt sind, so dass 1/8 Auswahloperationen ausgeführt werden.
  • In der Steuerschaltung sind die 128 Paare globaler Bitleitungen GBD in zwei Sätze von 64 Paaren unterteilt, so dass Ein- und Ausgaben in Gruppen von 64 Bits möglich sind. Demgemäß wird erreicht, dass die Steuerschaltung eine teilweise Spaltenauswahlfunktion aufweist und dass sie so verwendet werden kann, dass sie die Ein- und Ausgabe von Daten in 64-Bit-(8-Byte)-Einheiten ermöglicht. In diesem Fall sind die Leseverstärker RA für die zwei Sätze unterteilter globaler Bitleitungen GBD in einer Anzahl von 64 gemeinsam bereitgestellt, während die Schreibverstärker WA in einer Anzahl von 128 bereitgestellt sind, damit sie den 128 Paaren globaler Bitleitungen GBD entsprechen.
  • Die Anzahl der Schreibverstärker WA ist in Form von 16 Paaren oder Sätzen, die als ein Paar acht mal acht definiert sind, bereitgestellt. Für jedes Paar kann eine Maske festgelegt werden. Wenn eine Schreiboperation beispielsweise in 64-Bit-Einheiten ausgeführt wird, werden die 64 in einen ausgewählten Zustand versetzten Schreibverstärker WA aktiv gemacht und die restlichen nicht ausgewählten Schreibverstärker WA, die 64 Bits entsprechen, in einen Ausgangszustand hoher Impedanz versetzt. Demgemäß wird ein Schreibsignal zu den von der Steuerschaltung aus den 128 Paaren globaler Bitleitungen GBD ausgewählten 64 Paaren globaler Bitleitungen GBD gesendet, so dass die Schreiboperation an Speicherzellen ausgeführt wird, die elektrisch mit den die Hälfte darstellenden 64 Paaren komplementärer Bitleitungen, die den globalen Bitleitungen GBD entsprechen, verbunden werden. Weil die 64 Paare globaler Bitleitungen GBD, die der restlichen Hälfte entsprechen, in einen Zustand hoher Impedanz versetzt sind, tritt ein vom Leseverstärker SA, der mit den komplementären Bitleitungen verbunden ist, die über den Spaltenschalter CSW verbunden sind, gelesenes Signal einfach auf, so dass an den Speicherzellen, die elektrisch mit diesen komplementären Bitleitungen verbunden sind, kein Schreibvorgang ausgeführt wird.
  • Die Operationssteuerung jedes Schreibverstärkers WA kann auch auf die ausgewählten 64 Schreibverstärker angewendet werden. Das heißt, dass spezifische Bytes der 64 Bits (8 Bytes) so festgelegt werden können, dass sie nicht dem Schreiben unterzogen werden, indem die Ausgabe jedes Schreibverstärkers WA in den Zustand hoher Impedanz versetzt wird. Auf diese Weise kann die Schreiboperation durch eine Kombina tion beliebiger Bytes innerhalb eines Bereichs von minimal einem Byte bis zu maximal acht Bytes ausgeführt werden.
  • Wenn beispielsweise eine externe Logikschaltung für jedes RAM-Modul Daten in 64-Bit-Einheiten liest und die Daten elektrisch verarbeitet, um sie dadurch entsprechend nur einem spezifischen Byte zu verändern, führt die Logikschaltung einen Prozess zur Eingabe nur solcher geänderter Daten und zum Spezifizieren entsprechender Bytes aus, wodurch das Erneuern oder Reprogrammieren von Daten ermöglicht wird. Wenn es alternativ erwünscht ist, nur spezifische Bytes der 64-Bit-Daten zu ändern, können den spezifischen Bytes entsprechende Daten erzeugt und eingegeben werden, ohne die 64-Bit-Daten vorübergehend zu lesen. Diese Datenverarbeitung führt zu einer Funktion, die für diese Bildverarbeitung zweckmäßig ist, um Daten zu erzeugen, wobei nur auf Pixel an Punkten geachtet wird, die zu zeichnen sind, während der Hintergrund unverändert gehalten wird. Eine solche Maskenfunktion jedes Schreibverstärkers WA kann sogar dazu führen, dass der Leistungsverbrauch verringert werden kann, weil die 64 Schreibverstärker WA nicht immer aktiviert sind, wie vorstehend beschrieben wurde.
  • Es kann eine Maskenfunktion bereitgestellt werden, wobei 128 Leseverstärker RA bereitgestellt sind und die Lese-/Schreiboperation in 128-Bit-Einheiten ausgeführt wird und die Lese-/Schreiboperation in den 128-Bit-Einheiten als eine Grundoperation zugelassen ist, wobei bei der Schreiboperation die Schreibverstärker WA in mehrere Sätze oder Paare unterteilt werden, so dass sie in jedem der jeweiligen Sätze aktiviert werden können. Wenn die 128 Leseverstärker RA bereitgestellt werden, wie vorstehend beschrieben wurde, wird ein DQ-Prozess auf einer Ein-/Ausgabeleitung, die der Steuerschaltung zugeführt ist, in 128-Bit-Einheiten ausgeführt. In der Steuerschaltung kann ein Wähler bereitgestellt sein, um ein Schalten zwischen dem Zugriff auf die RAM-Module in den 128-Bit-Einheiten und dem Zugriff auf die RAM-Module in den 64-Bit-Einheiten zu ermöglichen.
  • Die vorliegende Ausführungsform ist mit der Funktion zum Schalten der Anzahl der Speichermatrizen, die in Zusammenhang mit einer Bankkonfiguration gleichzeitig ausgewählt werden, versehen. Das heißt, dass die Maximalzahl der Bänke auf N gelegt wird und die Minimalzahl der Bänke auf 2 gelegt wird, falls die Anzahl der mehreren angebrachten Speichermatrizen als N definiert ist. Unter dieser Bedingung ist die Anzahl der Speichermatrizen je Bank umgekehrt proportional zur Anzahl der Bänke innerhalb eines dem Quadrat entsprechenden beliebigen Bereichs festgelegt. Wenn die Anzahl der Bänke beispielsweise N ist, wird die Anzahl der Speichermatrizen je Bank 1. Wenn die Anzahl der Bänke 2 ist, ergibt sich als die Anzahl der Speichermatrizen je Bank N/2. Wenn die Anzahl der Bänke 2n ist (wobei n eine ganze Zahl größer als 1 ist), wird die Anzahl der Speichermatrizen N/2n. Das Festlegen einer solchen Bankkonfiguration wird durch eine Bankadressen-Festlegeschaltung BAG und eine Koinzidenzbestimmungsschaltung BACP vorgenommen. Eine Bankadresse BAD (oder ID-(Selbstidentifikations)-Informationen) wird jeder Speichermatrix durch die Bankadressen-Festlegeschaltung zugewiesen. Wenn eine Speicherbank aus mehreren Speichermatrixteilen besteht, wie vorstehend beschrieben wurde, wird für die mehreren Speichermatrizen eine gemeinsame Bankadresse festgelegt.
  • Zum Auswählen der komplementären Bitleitungen in den 128 Einheitspaaren, wie vorstehend beschrieben wurde, aus irgendwelchen der mehreren Speichermatrizen und zum Verbinden von diesen mit den entsprechenden globalen Bitleitungen GBD wird eine Spaltensystem-Auswahloperation in Bezug auf eine Speichermatrix von N Speichermatrizen, die einer Bank entsprechen, wie vorstehend erwähnt wurde, ausgeführt. Jede Speichermatrix hat acht Paare von Spaltenschaltern und ist dementsprechend mit einem Spaltendecoder zum Decodieren der drei am weitesten rechts gelegenen Bits der Spaltenadressen versehen, um dadurch eines (128 Bits) der acht Paare von Spaltenschaltern auszuwählen. Wenn eine Speicherbank aus den N Speichermatrizen besteht, wird der Spaltendecoder für eine der N Speichermatrizen durch den entsprechenden Spaltenwähler CSEL ausgewählt.
  • Es wird die maximale Anzahl der an einem RAM-Modul anbringbaren Speichermatrizen bestimmt. Auf diese Weise wird veranlasst, dass der vorstehend beschriebene Spaltenwähler CSEL Decodierfunktionen aufweist, die Auswahlfunktionen entsprechend der Anzahl der anbringbaren Speichermatrizen aufweisen. In Bezug auf jede Spaltensystem-Auswahloperation wählt der Spaltenwähler einen Spaltenschalter für eine Speichermatrix ohne Bezugnahme auf die Bankkonfiguration aus. Wenn beispielsweise die Maximalzahl der RAM-Module auf 16 gelegt wird, wird bewirkt, dass der Spaltenwähler 16 Typen von Auswahloperationen unter Verwendung von 4-Bit-Spaltenadressen ausführt.
  • Dementsprechend kann die Bankkonfiguration im Wesentlichen von den nachstehend beschriebenen Zeilensystem-Auswahloperationen gesteuert verwirklicht werden. Wenn die Anzahl der Bänke 2 ist, wobei 16 Speichermatrizen bereitgestellt sind, wird eine Zeilensystemschaltung für einen 8 × 8-Speichermatrixsatz festgelegt (aktiviert). Eine der ausgewählten acht Speichermatrizen wird vom entsprechenden Spaltenwähler CSEL ausgewählt und elektrisch mit den entsprechenden globalen Bitleitungen GBD verbunden.
  • Nur das höchstwertige Bit der aus 4 Bits zusammengesetzten die Bank spezifizierenden Zeilenadressensignale wird gültig gemacht, und die drei am weitesten rechts gelegenen Bits werden ungültig gemacht. Unter dieser Bedingung wird die entsprechende Zeilensystemschaltung für die acht Speichermatrixsätze ausgewählt. Wenn die Anzahl der Bänke als 4 angesehen wird und die Anzahl der Speichermatrizen je Bank auf 4 gelegt wird, werden die beiden am weitesten rechts gelegenen Bits der 4-Bit-Adresssignale ungültig gemacht, um dadurch vier Speichermatrixgruppen zu spezifizieren und diese in der vorstehend beschriebenen Weise auszuwählen. Anschließend wird eine Speichermatrix davon durch den entsprechenden Spaltenwähler CSEL ausgewählt. Wenn die Anzahl der Bänke als 8 definiert ist und die Anzahl der Speichermatrizen je Bank auf 2 gelegt ist, wird das am weitesten rechts gelegene von den vier Bits ungültig gemacht, um dadurch zwei Speichermatrixgruppen zu spezifizieren oder festzulegen und diese in der gleichen Weise wie vorstehend beschrieben auszuwählen. Anschließend wird eine Speichermatrix davon durch den entsprechenden Spaltenwähler CSEL ausgewählt. Um die Anzahl der Bänke als 16 zu definieren und die Anzahl der Speichermatrizen je Bank auf 1 zu legen, wird ein Zeilensystem-Auswahlvorgang an einer Speichermatrix unter Verwendung der 4-Bit-Adressen ausgeführt, so dass die entsprechende Speichermatrix durch den Spaltenwähler CSEL ausgewählt wird.
  • Wie vorstehend beschrieben wurde, können die jeweiligen individuellen Speichermatrizen im Wesentlichen getrennt ausgewählt werden. Daher werden Adresssignale Add und ein Befehl Com zum Spezifizieren oder Festlegen eines Operationsmodus durch einen gemeinsamen Adress- und einen Befehlsbus zu den jeweiligen individuellen Speichermatrizen übertragen. Das heißt, dass die Signalbusse Add und Com zum Übertragen von Adressen und Befehlen so erweitert sind, dass sie den Speichermatrizen entsprechen, die in der gleichen Weise wie die globalen Bitleitungen GBD angebracht sind.
  • Der Zeitgeber TG, der für jede Speichermatrix bereitgestellt ist, erzeugt verschiedene Zeitsignale in der Art der Zeitsteuerung zum Auswählen jeder Wortleitung in jedem Speicherarray MARY, ein Aktivierungssignal für jeden Leseverstärker SA und Zeitsignale für das Vorladen komplementärer Bitleitungen und dergleichen. Im dynamischen RAM werden die Wortleitungs-Auswahlzeitsteuerung und die Leseverstärker-Aktivierungszeitsteuerung jeweils mit einer erforderlichen Zeit, bis ein für komplementäre Bitleitungen erforderliches Lesesignal von einer Speicherzelle entsprechend dem Wortleitungs-Auswahlvorgang erhalten wird, festgelegt. Ein Zeitsignal, das zum Aktivieren des entsprechenden Spaltenschalters CSW bereitgestellt ist, wird nur dann gebildet, wenn die Verstärkungsoperation jedes Leseverstärkers abgeschlossen ist.
  • Gemäß der vorliegenden Ausführungsform sind die mehreren Speichermatrizen in mehrere Paare oder Sätze unterteilt, um die mehreren Bänke zu bilden, wie vorstehend beschrieben wurde. Wenn eine Bank aus N Speichermatrizen gebildet wird, wobei die Gesamtzahl der Speichermatrizen beispielsweise M ist, wird die Anzahl der Bänke auf M/N gelegt. Nun geben die vorstehend angegebenen Bänke die Umfänge oder Größen entsprechend einem Speicherzugriff unabhängig lesbarer bzw. beschreibbarer Speicher an. Im Fall der vorstehend beschriebenen Ausführungsform weist die minimale Bank eine Matrix auf, und die Anzahl der Bänke wird zu dieser Zeit auf das Maximum M gelegt. Andererseits wird die minimale Anzahl der Bänke auf 2 gelegt und die Anzahl der Speichermatrizen je Bank zu dieser Zeit ergibt sich als M/2. Es ist bedeutungslos oder nutzlos, eine Bank aus den M Matrizen zu konstruieren. Dies liegt daran, dass die mehreren Bänke jeweils ein Lesen bzw. Schreiben getrennt mit den mehreren Bänken als Voraussetzung ausführen können, wie vorstehend beschrieben wurde.
  • Es ergibt sich ein Vorteil, dass eine Erhöhung der Anzahl der Speichermatrizen je Bank eine Erhöhung der Anzahl der lesbaren bzw. schreibbaren Daten bei einem Speicherzugriff ermöglicht. Andererseits ermöglicht eine Erhöhung der Anzahl der Speicherbänke eine Pipelineoperation unter Verwendung der Fähigkeit zum Erhalten eines unabhängigen Speicherzugriffs auf die jeweiligen Bänke. Daher können schnelle Lese-/Schreiboperationen ausgeführt werden. Bei einer dynamischen Speicherzelle wird beispielsweise ein verhältnismäßig langes Zeitintervall verbracht, bis eine in jedem kleinen Kondensator gespeicherte elektrische Ladung erfasst wird, um dadurch ein Lesesignal zu erhalten. Daher kann die Pipelineoperation zum sequenziellen Zugreifen auf mehrere Bänke ausgeführt werden, so dass gelesene Daten von den mehreren Bänken mit Ausnahme einiger Zyklen bis zur Ausgabe der ersten Daten der Reihe nach erhalten werden können.
  • Selbst im Fall einer statischen Speicherzelle mit einer eigenen Verstärkungsfunktion weisen MOSFETs aufweisende Speicherzellen zur Bildung einer Massenspeicherkapazität oder zum Erzielen einer hohen Integration eine geringe Leitfähigkeit auf. Daher wird ein in eine Bitleitung oder eine Datenleitung, mit der jede Speicherzelle elektrisch verbunden ist, gelesenes Signal auf einen verhältnismäßig kleinen Signalpegel gelegt. Es ist auch erforderlich, den Signalpegel einem Leseverstärker zuzuführen. Auf diese Weise kann selbst dann, wenn eine solche statische Speicherzelle verwendet wird, wenngleich ein gradweiser Unterschied besteht, ein ausreichend schnelles Lesen erwartet werden, indem, wie vorstehend beschrieben wurde, mehrere Bänke bereitgestellt werden und eine Pipelineoperation ausgeführt wird, um einen sequenziellen Zugriff auf die Bänke zu ermöglichen.
  • Gemäß der vorliegenden Ausführungsform wird die maximale Speicherkapazität des als Speicherschaltung verwendeten RAM-Moduls entsprechend dem Datenverarbeitungsvorgang der integrierten Halbleiterschaltungsvorrichtung bei ihrem Entwurf festgelegt. Das heißt, dass die Anzahl der am RAM-Modul angebrachten Speichermatrizen MAT festgelegt wird. Die mehreren Typen von Bankkonfigurationen werden unter Verwendung solcher Speichermatrizen MAT entsprechend der Klassifikation der Datenverarbeitung unter Verwendung der Speicherschaltung, d. h. der Schreib- und Leseoperationen für die Speicherschaltung, eingerichtet. Das Umschalten zwischen diesen Bankkonfigurationen ist durch die Steuerschaltung möglich. Im Fall einer batteriebetrieben integrierten Halbleiterschaltungsvorrichtung, beispielsweise bei einer tragbaren Informationsvorrichtung oder dergleichen, zusätzlich zu dem vorstehend Erwähnten, kann die integrierte Halbleiterschaltungsvorrichtung so verwendet werden, dass beim Batteriebetrieb oder beim Absenken der Batteriespannung die Anzahl der Bänke auf eine hohe Zahl gelegt wird und die Anzahl der bei einem Speicherzugriff aktivierten Speichermatrizen auf das Minimum von beispielsweise 1 gelegt wird, um den Spitzenstrom zu verringern, wodurch sie bis zu einem Niederspannungsbereich batteriebetrieben werden kann.
  • Bei der einfachsten Konfiguration wird einer Steuerschaltung entsprechend einem Master-Slice-System ein stationärer oder fester Signalpegel zugeführt, um dadurch die Anzahl der Bänke in dem RAM-Modul festzulegen. Bei einer solchen Konfiguration werden beispielsweise N Matrizen je Bank verwendet. Falls eine Konfiguration verwendet wird, bei der eine außerhalb des RAM-Moduls liegende Logikschaltung mit einem Register versehen ist und die Anzahl der Bänke für das Register festgelegt ist, können die Bankkonfigurationen nacheinander einzeln unter Verwendung desselben RAM-Moduls in Zusammenhang mit der Datenverarbeitungsoperation festgelegt werden.
  • Wenngleich die Steuerschaltung mehr oder weniger komplex wird, kann eine Konfiguration verwendet werden, bei der M Speichermatrizen in zwei Sätze oder Paare mit M/2 Einheiten unterteilt sind und die Anzahl der Bänke für jeden Satz festgelegt ist. Selbst in diesem Fall kann es eingerichtet werden, dass die Anzahl der Bänke in der vorstehend beschriebenen Weise feststehend ist oder dass die Anzahl der Bänke jedes Mal dann festgelegt wird, wenn das Register verwendet wird. Wenngleich diese Konfiguration nicht besonders beschränkt ist, kann bei der Operation des Schreibens bzw. Lesens von Daten, wofür ein schneller Zugriff während der Datenverarbeitung erforderlich ist, ein Satz verwendet werden, bei dem die Anzahl der Bänke auf einen hohen Wert gelegt ist, während bei der Operation des gemeinsamen Schreibens und Lesens großer Datenmengen der andere Satz verwendet werden kann, wobei die Anzahl der Bänke verringert ist und die Anzahl der Speichermatrizen je Bank erhöht ist.
  • 2 ist ein schematisches Blockdiagramm zum Beschreiben einer Ausführungsform der im RAM-Modul gemäß der vorliegenden Erfindung verwendeten Bankadressen-Festlege schaltung. Wenn das Register zum Festlegen jeder Bankadresse verwendet wird, können jene, die eine identische Konfiguration aufweisen, als die jeweiligen Speichermatrizen verwendet werden. Die Bankadresse muss jedoch umgekehrt jedes Mal dann festgelegt werden, wenn die Leistung eingeschaltet wird. Wenn ein ROM verwendet wird, in den entsprechend dem Master-Slice-System zu schreiben ist, ist es nicht erforderlich, die Bankkonfigurationen jedes Mal dann, wenn die Leistung eingeschaltet wird, einzeln festzulegen. Es ist jedoch erforderlich, dass ein solcher ROM so gebildet wird, dass sein Gitter entsprechend den Bankkonfigurationen veränderlich ist. Dies führt daher zu einem komplexen Schaltungsentwurf. Das heißt, dass es erforderlich ist, sechzehn Typen in Makrozellenform festgelegter Speichermatrizen zu erzeugen oder Matrixadressen entsprechend einem Master-Slice manuell festzulegen, wenn nur die Abschnitte mit festgelegten Bankadressen nicht gemeinsam für jede individuelle Speichermatrix verwendet werden können und die maximale anbringbare Anzahl als 16 definiert ist, wie vorstehend beschrieben wurde.
  • Gemäß der vorliegenden Ausführungsform werden die gleichen Bankadressen-Festlegeschaltungen jeweils so ausgelegt, dass automatisch verschiedene Bankadressen festgelegt werden können, während sie in den jeweiligen Speichermatrizen verwendet werden. Binäre Addierschaltungen (Inkrementierschaltungen) sind als die in den jeweiligen Speichermatrizen bereitgestellten Bankadressen-Festlegeschaltungen BAG bereitgestellt. Wenn beispielsweise n + 1 Speichermatrizen mit von 0 bis n reichenden Bankadressen (Bk-add) angeordnet werden, werden die Speichermatrizen #0 bis #n eingerichtet, und ihre Addierschaltungen werden miteinander in Tandemform verbunden. Eine Anfangsadresse in der Art von 0000 wird als eine Adresseneingabe (CA<3 : 0>), die aus 4 Bits besteht, für die vorderste Speichermatrix zugeführt. Dabei führt die Addierschaltung in der vordersten Speichermatrix eine +1-Addieroperation aus, um eine addierte Ausgabe von 0001 zu bilden, und sie überträgt sie zu einer zweiten Speichermatrix. Weil die Addierschaltungen in den jeweiligen Speichermatrizen der Reihe nach in Tandemform verbunden sind, werden +1-Addieroperationen der Reihe nach jedes Mal dann ausgeführt, wenn die Adresseingabe durch die Addierschaltungen läuft, so dass binäre Adressen in der Art von 0010, 0011, 0100 ... gebildet werden.
  • Infolge dieses Aufbaus wird eine Bankadresse 0000 in die vorderste Speichermatrix gesetzt. Weiterhin wird eine durch die Addierschaltung in der vordersten Speichermatrix gebildete Adresse 0001 der zweiten Speichermatrix zugewiesen, eine durch die Addierschaltung in der zweiten Speichermatrix gebildete Adresse 0010 der dritten Speichermatrix zugewiesen und eine durch die Addierschaltung in der n – 1-ten Speichermatrix gebildete Adresse entsprechend einem Dezimalsystem der n-ten Speichermatrix zugewiesen. Weil die Adressenfestlegeschaltungen der jeweiligen Speichermatrizen in dieser Konfiguration die gleichen Addierschaltungen aufweisen können, können verschiedene Bankadressen durch einfaches Anordnen der gleichen Speichermatrizen festgelegt werden.
  • Die Bankadressen, die jeweils den jeweiligen Speichermatrizen zugewiesen sind, und die von der Steuerschaltung eingegebenen Bankadressen werden durch die Bankadressen-Koinzidenzkomparatoren BACP verglichen. Weil gemäß der vorliegenden Ausführungsform die verschiedenen Bankkonfigurationen festgelegt werden können, während die festen Bankadressen verwendet werden, werden eine Zeilensystem-Bankadresse ARNB <3 : 0> und eine Spaltensystem-Bankadresse ACNB <3 : 0> eingegeben. Das heißt, dass jeder Bankadressenkomparator BACP zwei Paare von Koinzidenzkomparatoren aufweist und Koinzidenzvergleichssignale CIC und CIR erzeugt oder bildet, die anhand eines Vergleichs zwischen der von der entsprechenden Bankadressen-Festlegeschaltung BAG erzeugten Bankadresse und den zwei Typen von Zeilensystem- und Spaltensystem-Bankadressen ARNB <3 : 0> und ACNB <3 : 0> erhalten werden.
  • Wenn das Ergebnis der Bestimmung des niedrigstwertigen Bits in dem Zeilensystem-Koinzidenzkomparator ungültig gemacht wird, wird das Koinzidenzvergleichssignal CIR für die zwei Bänke gleichzeitig gebildet. Andererseits führt die gleichzeitige Auswahl im Spaltensystem, wie vorstehend beschrieben wurde, zu dem Problem, dass komplementäre Bitleitungen mehrerer auf den globalen Bitleitungen GBL gleichzeitig ausgewählter Speichermatrizen gleichzeitig ausgewählt werden. Daher wird das Spaltensystem-Koinzidenzvergleichssignal CIC für jede jeder Speichermatrix zugewiesene Bankadresse einheitlich gebildet, wie vorstehend beschrieben wurde. Andererseits führt die Zeilensystem-Auswahloperation nicht nur zu keinem Problem, weil die Wortleitungen einfach in den mehreren Speichermatrizen ausgewählt werden, sondern sie ermöglicht auch die Ein- bzw. Ausgabe großer Datenmengen mit hoher Geschwindigkeit in serieller Form durch das einfache Schalten der Spaltensystem-Auswahloperation, weil die Wortleitungen in den mehreren Speichermatrizen gleichzeitig ausgewählt werden und die in jeder Speicherzelle gespeicherten Informationen durch den entsprechenden Leseverstärker SA verstärkt werden. Das heißt, dass große Datenmengen, die maximal N × 1024 Bits entsprechen, ein- und ausgegeben werden können, wenn eine Speicherkapazität von maximal 1024 Bits aus jeder Speichermatrix durch Aktualisieren jeder Spaltenadresse und einer Speicherbank aus N Speichermatrizen gelesen wird.
  • In dem RAM-Modul ist die Anzahl der Speichermatrizen, die daran anzubringen sind, beliebig. Daher ergibt sich kein Problem, wenn die maximal 16 Speichermatrizen beispielsweise auf der Grundlage der 4-Bit-Bankadressen angebracht werden, wie vorstehend beschrieben wurde. Es besteht jedoch die Möglichkeit, dass, wenn eine nicht existierende Bankadresse falsch spezifiziert wird, wobei beispielsweise nur eine kleinere Anzahl als 16 von Speichermatrizen angebracht ist, eine nicht existierende Speichermatrix spezifiziert wird, so dass die globalen Bitleitungen GBL auf demselben Vorladesignal gehalten werden, wodurch ein unnötiger oder übermäßiger Strom durch einen Leseverstärker RA fließt, der das Vorladesignal empfängt, und bedeutungslose Daten auf der Systemseite als wirksame oder gültige Daten behandelt werden. Daher könnten Fehler in der Art eines Weglaufens eines Programms usw. auftreten.
  • Wenn die von der Addierschaltung in der Speichermatrix der letzten Stufe gebildeten Bankadressen einer Überlauf-Prüfschaltung zugeführt werden, in der nicht existierende Bankadressen durch Vergleichen ihrer Beträge erfasst werden, verhindert die Steuerschaltung den Betrieb des Leseverstärkers innerhalb des RAM-Moduls, und die Logikschaltung zum Bereitstellen von Lese- und Schreibbefehlen für das RAM-Modul ist zusätzlich mit einer Funktion versehen, einen Bankzuweisungsfehler durch die Steuerschaltung mitzuteilen.
  • Die 3A, 3B und 3C sind schematische Blockdiagramme zum Beschreiben einer weiteren Ausführungsform von Bankadressen-Festlegeschaltungen, die jeweils im RAM-Modul gemäß der vorliegenden Erfindung verwendet werden. Die in den 3A bis 3C dargestellten RAM-Module sind ebenso konfiguriert wie das in 1 oder in 2 dargestellte RAM-Modul, so dass auf den rechten Seiten Steuerschaltungen bereitgestellt sind und mehrere Speichermatrizen identischer Konfiguration Seite an Seite angeordnet sind.
  • Bei der in 3A dargestellten Konfiguration kann die anfängliche Bankadresse durch die entsprechende Steuerschaltung auf einen beliebigen Wert k gelegt werden, der feststehend oder programmierbar ist. Das heißt, dass eine 0te Speichermatrix auf eine (Matrixadresse) k gelegt wird und eine k + 1-te Bankadresse von der Addierschaltung der 0ten Speichermatrix mit k als Referenz erzeugt wird. Die erzeugte Adresse wird als eine Bankadresse für eine erste Speichermatrix zugeführt. Bankadressen werden wie im Fall von k + 2, k + 3, ... nacheinander für die Speichermatrizen bis zu einer k + n-ten Speichermatrix wie im Fall von k + 2, k + 3, ... festgelegt. Ein Signal AC ist eine bei einem Speicherzugriff eingegebene externe Bankadresse.
  • Bei der in 3B dargestellten Konfiguration ist eine einem Massepotential GND entsprechende Bankadresse auf eine n – 1-te Speichermatrix, die von der Steuerschaltung am weitesten entfernt ist, gelegt, so dass eine Adresse 0000 in dieser festgelegt wird, wenn die Speichermatrizen durch die 4 Bits wie vorstehend beschrieben spezifiziert werden. Weiterhin sind um +1 entgegengesetzt zur Richtung bei der zweiten Ausführungsform erhöhte Bankadressen für die entsprechenden Speichermatrizen festgelegt. Bei dieser Konfiguration ist eine maximale Bankadresse (Matrixadresse) einer 0ten Speichermatrix zugewiesen, die sich neben der Steuerschaltung befindet, und die Überlauf-Prüfschaltung OVFC kann in der Steuerschaltung angeordnet werden. Weiterhin wird das Verlegen von Drähten oder Verbindungen für das Übertragen eines Überlauf-Erfassungssignals unnötig, und das Schaltungslayout kann rational vorgenommen werden.
  • Bei der in 3C dargestellten Konfiguration ist eine einem Massepotential GND entsprechende Bankadresse auf eine n – 1-te Speichermatrix, die von der Steuerschaltung am weitesten entfernt ist, gelegt, so dass eine Adresse 0000 in dieser festgelegt wird, wenn die Speichermatrizen durch die 4 Bits wie vorstehend beschrieben spezifiziert werden. Weiterhin ist die maximale Bankadresse (Matrixadresse) ebenso wie vorstehend beschrieben für die 0te Speichermatrix festgelegt, die neben der Steuerschaltung angeordnet ist, und die Überlauf-Prüfschaltung OVFC ist in der Steuerschaltung angeordnet.
  • Wenngleich keine spezielle Beschränkung vorliegt, werden die den jeweiligen Speichermatrizen zugewiesenen Bankadressen durch Invertierer invertiert, woraufhin sie mit einer externen Bankadresse AC verglichen werden. Wenngleich eine als 0000 gegebene Bankadresse in der vorstehend beschriebenen Bankadressen-Festlegeschaltung demgemäß der 16ten Speicher matrix zugewiesen wird, wenn beispielsweise 16 Speichermatrizen angebracht werden, wird dieser eine als 1111 gegebene Adresse zugewiesen, indem ein Vergleich mit dem invertierten Signal ausgeführt wird. Wenngleich 0001 in die 15te Speichermatrix eingegeben ist, vergleicht ein Komparator 1110 damit. In der durch aufeinander folgendes Verringern der vom Komparator zu vergleichenden Bankadressen um –1 in der vorstehend beschriebenen Weise erreichten 0ten Speichermatrix, die sich neben der Steuerschaltung befindet, wird jede vom Komparator verglichene Bankadresse mit einem invertierten Signal 0000 von 1111 verglichen. Demgemäß wird dies äquivalent mit dem Zuweisen von Bankadressen zu ihren entsprechenden Speichermatrizen durch das Dezimalsystem wie im Fall von 0 bis n – 1.
  • Wenn jedoch die Anzahl der Speichermatrizen beispielsweise acht beträgt und kleiner ist als die maximale Anzahl (16), wie vorstehend beschrieben wurde, führt eine äquivalente Bankadresse einer neben der Steuerschaltung angeordneten Speichermatrix nicht zu 0 sondern zu 0111 (7 im Dezimalsystem). Die als Bankadressengenerator verwendete Addierschaltung, die in jeder Speichermatrix bereitgestellt ist, kann durch einen Subtrahierer oder eine Subtraktionsschaltung ersetzt werden. Das heißt, dass die voneinander verschiedenen Bankadressen ihren entsprechenden Speichermatrizen zugewiesen werden können, so dass sie in jeder Speichermatrix um 1 erhöht oder verringert werden, weil die Bankadressen oder Matrixadressen so festgelegt werden können, dass sie keine gleichen einschließen.
  • Die 4A, 4B und 4C sind jeweils schematische Blockdiagramme einer anderen Ausführungsform des RAM-Moduls gemäß der vorliegenden Erfindung. Die RAM-Module gemäß den vorliegenden Ausführungsformen sind jeweils so festgelegt, dass sie sich in Zusammenhang mit den erforderlichen Speicherkapazitäten in der Anzahl der Speichermatrizen voneinander unterscheiden. Das heißt, dass sich die Lasten, die die Steuerschaltung wahrnimmt, entsprechend der Speicher kapazität ändern, weil eine Steuerschaltung für die verschiedenen Anzahlen von Speichermatrizen gemeinsam verwendet wird. Beispielsweise ist ein den Treibern oder Speichermatrizen zum Zuführen von Adresssignalen und Befehlen zugeführtes Taktsignal CKR einer starken Belastung ausgesetzt, wenn die Anzahl der Speichermatrizen zunimmt.
  • Die Signalübertragungsgeschwindigkeit oder die Signalübertragungsrate hängt davon ab, ob die Last niedrig oder hoch ist, so dass die für den Speicherzugriff aufgewendeten Zeitintervalle sich voneinander unterscheiden. Es ist dementsprechend erforderlich, für Zeitsteuerungseinstellungen viele Zeitgrenzen festzulegen. Bei jeder der Bankadressen-Festlegeschaltungen der vorstehend beschriebenen Speichermatrizen gemäß der vorliegenden Ausführungsform kann die Anzahl der angebrachten Speichermatrizen durch Decodieren eines von einer der letzten Stufe, mit anderen Worten den in die Überlauf-Prüfschaltung OVFC eingegebenen Bankadressen, entsprechenden Addierschaltung ausgegebenen Signals erkannt werden. Die Steuerschaltung wird veranlasst, die Speichermatrizen entsprechende Lasttreiberleistung in Übereinstimmung mit der maximalen anbringbaren Anzahl für diese Verwendung zu halten, und es werden verschiedene Zeitsteuerungseinstellungen unter den Bedingungen der Speichermatrizen entsprechend der maximalen anbringbaren Anzahl festgelegt, um dadurch Schaltungen zu erzeugen, wodurch eine Standardisierung auf der Seite der Steuerschaltung erreicht wird.
  • Blindlastschaltungen sind in der Steuerschaltung oder jeder Speichermatrix angeordnet. Wenngleich sie nicht speziell beschränkt sind, weist jede Blindlastschaltung eine Lastschaltung auf, die aus einer MOS-Gate-Kapazität oder dergleichen besteht. Die Blindlastschaltung wird so erzeugt oder hergestellt und angeordnet, dass sie durch Schalter-MOSFETs oder dergleichen selektiv mit dem Adressbus, dem Befehlsbus oder einem Signalübertragungsweg für das Taktsignal CKR oder dergleichen verbunden werden kann.
  • Wenn die Anzahl der tatsächlich angebrachten Speichermatrizen zwei beträgt und durch BAK#0 und BAK#1 gegeben ist, wie in 4A dargestellt ist, sind acht in der Steuerschaltung bereitgestellte Blindlastschaltungen miteinander verbunden, und es ist unter dieser Bedingung die gesamte vom Treiber der Steuerschaltung gesehene Last auf 10 gelegt. In 4B sind andererseits die Blindlastschaltungen so bereitgestellt, dass sie über die jeweiligen Speichermatrizen verteilt sind. Wenn demgemäß, ebenso wie vorstehend beschrieben, die Anzahl der tatsächlich angebrachten Speichermatrizen zwei beträgt und durch BAK#0 und BAK#1 gegeben ist, sind die für die implementierten BAK#0 und BAK#1 bereitgestellten Blindlastschaltungen miteinander verbunden, und es ist unter dieser Bedingung die gesamte von der Steuerschaltung gesehene Last auf 10 gelegt. Wenn bei dieser Konfiguration die Anzahl der angebrachten Speichermatrizen, wie in 4C dargestellt ist, wie im Fall BAK#0 bis BAK#3 auf 4 zunimmt, werden die für BAK#0 bis BAK#2 bereitgestellten Blindlastschaltungen verteilt miteinander verbunden, und es wird unter dieser Bedingung die von der Steuerschaltung gesehene Gesamtlast, ebenso wie vorstehend beschrieben, auf 10 gelegt. Wenngleich dies in dieser Zeichnung fortgelassen wurde, sind die Blindlastschaltungen bei der in 4A dargestellten Ausführungsform im Zustand maximaler Anbringung bis zu BAK#n nicht mit der Steuerschaltung verbunden, während sie in der in 4B dargestellten Ausführungsform mit keiner von BAK#0 bis BAK#n verbunden sind. Jede von der Steuerschaltungsseite gesehene Last wird so eingestellt, dass sie wie vorstehend erwähnt 10 beträgt.
  • In Bezug auf Taktsignale werden die in jeder Steuerschaltung auf der Grundlage eines extern zugeführten Systemtaktsignals CLK verwendeten Taktsignale CLKC und CLKM so festgelegt, dass entsprechend der Geringfügigkeit oder der Höhe einer Last keine Phasenverschiebungen hervorgerufen werden und die Last, ebenso wie vorstehend beschrieben, 10 annimmt, wenn die gleichen Takttreiber verwendet werden.
  • Dementsprechend wird ein den jeweiligen Speichermatrizen von der Steuerschaltung zugeführtes Taktsignal CLKR verwendet, um die Last ebenso wie vorstehend beschrieben entsprechend der jeweiligen Verbindung der Blindlastschaltungen auf 10 zu legen. Diese Einstellungen sorgen für eine Synchronisation der Taktsignale, und die Festlegung der Zeitgrenzen unter Berücksichtigung der Verschiebung jedes Taktsignals kann bis zum erforderlichen Minimum ausgeführt werden. Daher kann die Arbeitsfrequenz erhöht werden.
  • Gemäß der vorliegenden Ausführungsform ist das Schalten zwischen den Bankkonfigurationen wie vorstehend beschrieben zugelassen. Das heißt, dass es zwei Fälle bei der Zeilensystem-Auswahloperation gibt, nämlich einen, bei dem nur eine Speichermatrix aktiviert wird, und einen anderen, bei dem zwei oder mehr Speichermatrizen gleichzeitig aktiviert werden. Falls sich die von der Steuerschaltung gesehenen Lasten voneinander unterscheiden und die Signalübertragungsrate infolge des gleichzeitigen Betriebs der mehreren Speichermatrizen dadurch beeinflusst wird, kann das Schalten zwischen Blindlastschaltungen in der gleichen Weise wie vorstehend beschrieben auf der Grundlage der Bankspezifizierungsinformationen ausgeführt werden, so dass die Signalübertragungsrate ohne Berücksichtigung des Schaltens zwischen Bänken konstant festgelegt wird.
  • 5 ist ein Schaltplan, in dem eine Ausführungsform des Bankadressengenerators und der Bankadressen-Koinzidenzkomparatoren dargestellt ist. Der Bankadressengenerator weist eine +1-Addierschaltung auf und nimmt eingegebene Bankadressen CAR<0>, CAR<1>, CAR<2> und CAR<3>, die aus 4 Bits bestehen, als Eigenbankadressen auf. Weiterhin führt der Bankadressengenerator daran eine +1-Addieroperation aus, um aus 4 Bits bestehende Bankadressen CAR<0>, CAR<1>, CAR<2> und CAR<3> zu erzeugen, die für die folgende Stufe verwendet werden.
  • Die Addierschaltung weist die folgenden Schaltungen auf. Das Ausgangssignal CAR<0>, das dem niedrigstwertigen Bit ent spricht, wird durch Invertieren des dem niedrigstwertigen Bit entsprechenden Eingangssignals CAR<0> durch einen Invertierer gebildet. Das einem zweiten Bit entsprechende Ausgangssignal CAR<1> wird durch eine Exklusiv-ODER-Schaltung gebildet, die das eingegebene niedrigstwertige Bit CAR<0> und das zweite Bit CAR<1> empfängt. Das einem dritten Bit entsprechende Ausgangssignal CAR<2> wird durch eine Exklusiv-ODER-Schaltung gebildet, die die NAND-Ausgabe des eingegebenen niedrigstwertigen Bits CAR<0> und des zweiten Bits CAR<1> und ein durch Invertieren des dritten Bits CAR<2> erhaltenes Signal empfängt. Weiterhin wird das dem höchstwertigen Bit entsprechende Ausgangssignal CAR<3> durch Bilden der NOR-Ausgabe der NAND-Ausgabe des eingegebenen niedrigstwertigen Bits CAR<0> und des zweiten Bits CAR<1> und des invertierten Signals des dritten Bits CAR<2> und durch Zuführen von diesem und des dem höchstwertigen Bit entsprechenden Eingangssignals CAR<3> gebildet.
  • Zwei Spalten- und Zeilensysteme sind als die Bankadressen-Koinzidenzkomparatoren bereitgestellt. Das heißt, dass der Spaltensystem-Bankadressen-Koinzidenzkomparator entsprechende Bits der eingegebenen Bankadressen CAR<0>, CAR<1>, CAR<2> und CAR<3>, die aus den vier Bits bestehen, und der Spaltensystem-Bankadressen ACNB<0>, ACNB<1>, ACNB<2> und ACNB<3>, die bei einem Speicherzugriff zugewiesen oder spezifiziert werden, unter Verwendung von Exklusiv-ODER-Schaltungen (Koinzidenz/Nichtkoinzidenz-Schaltungen) bestimmt und dadurch ein Koinzidenzsignal für alle Bits durch NAND- und NOR-Gatterschaltungen ausgibt.
  • Ähnlich fällt der Zeilensystem-Bankadressen-Koinzidenzkomparator eine Entscheidung für entsprechende Bits der eingegebenen Bankadressen CAR<0>, CAR<1>, CAR<2> und CAR<3>, die aus den vier Bits bestehen, und Zeilensystem-Bankadressen ARNB<0>, ARNB<1>, ARNB<2> und ARNB<3>, die bei einem Speicherzugriff festgelegt werden, durch Exklusiv-ODER-Schaltungen (Koinzidenz/Nichtkoinzidenz-Schaltungen) und gibt dadurch ein Koinzidenzsignal für alle Bits durch eine NAND-Gatterschaltung aus.
  • Gemäß der vorliegenden Ausführungsform ist der Ausgang einer den niedrigstwertigen Bits CAR<0> und ARNB<0> entsprechenden Exklusiv-ODER-Schaltung mit der entsprechenden NOR-Gatterschaltung versehen, um ein Umschalten der Zeilensystem-Auswahloperation zu ermöglichen und dadurch die mehreren Speichermatrizen je Bank bereitzustellen oder zu bilden. Zum erzwungenen Legen eines von einer solchen NOR-Gatterschaltung ausgegebenen Signals auf ein Koinzidenzsignal wird die Eingabe der Exklusiv-ODER-Schaltung mit einem Steuersignal RFTN zugeführt. Falls demgemäß das Steuersignal RFTN auf eine logische 1 gelegt wird, wird das Koinzidenzsignal selbst dann im Zeilensystem gebildet, wenn das niedrigstwertige Bit der Bankadressen 0 oder 1 ist, so dass im Wesentlichen die gleiche Bankadresse für zwei Speichermatrizen festgelegt werden kann.
  • Falls auch eine solche Funktion für das Bilden oder Konstruieren von vier Speichermatrizen je Bank hinzugefügt ist, wird ein Signal RFTN1 zusammen mit niedrigstwertigen Bits CAR<0> und ARNB<0> als das Steuersignal RFTN bereitgestellt und ein Signal RFTN2 zusammen mit den niedrigstwertigen zweiten Bits CAR<1> und ARNB<1> als das Steuersignal RFTN bereitgestellt. Wenn die zwei Speichermatrizen je Bank gebildet sind, kann das Signal RFTN1 auf eine logische 1 gelegt werden. Wenn die vier Speichermatrizen je Bank gebildet sind, können die Signale RFTN1 und RFTN2 auf die logische 1 gelegt werden.
  • Der Bankadressengenerator und die Bankadressen-Koinzidenzkomparatoren, die in 5 dargestellt sind, können in Bezug auf alle in 2 dargestellten Speichermatrizen #0 bis #n alle aus den gleichen Schaltungen aufgebaut werden. Daher können die Speichermatrizen einen in Makrozellenform konfigurierten Speichermatrixtyp gemeinsam verwenden. Der vorstehend erwähnte in Makrozellenform konfigurierte Speichermatrixtyp kann für mehrere Typen von RAM- Modulen, die sich in der Anzahl der Speichermatrizen und der Bankkonfiguration unterscheiden, verwendet werden, wodurch der Schaltungsentwurf und die Layouts stark vereinfacht werden können.
  • Der Bankadressengenerator und die Bankadressen-Koinzidenzkomparatoren weisen die in der Zeichnung dargestellten einfachen Logikgatterschaltungen auf. Weil die als Bankadressengenerator verwendete Addierschaltung einfach insbesondere eine so genannte statische Signalübertragungsoperation allein ausführt, kann ihre Leistungsaufnahme sehr gering sein. Weil demgemäß Elemente, die diese jeweiligen Schaltungen bilden, mit einer sehr geringen Größe gebildet werden können, können sie unterhalb von Verdrahtungskanälen zum Übertragen der jeweiligen Signale CAR<0> bis CAR<3>, die für die Erzeugung der Bankadressen verwendet werden, auf einem Halbleitersubstrat hergestellt werden. Beispielsweise können die jeweiligen Signale CAR<0> bis CAR<3> durch eine einer dritten Schicht entsprechende Metallverdrahtungsschicht gebildet werden, und die Drähte oder Verbindungen für das Verbinden der jeweiligen die Addierschaltung bildenden Gatter können unter Verwendung einer zweiten Schicht und einer darunter angeordneten ersten Schicht entsprechender Metallverdrahtungsschichten gebildet werden.
  • Dies kann ähnlich wie oben auch auf jeden Bankadressen-Koinzidenzkomparator angewendet werden. Elemente, die den Bankadressen-Koinzidenzkomparator bilden, können unterhalb der Verdrahtungskanäle, in denen die jeweiligen Bankadressen ARNB<0>, ARNB<1>, ARNB<2>, ARNB<3> und ACNB<0>, ACNB<1>, ACNB<2> und RCNB<3> jeweils gebildet werden, und unterhalb der Verdrahtungskanäle, in denen die vorstehend beschriebenen Signale CAR<0> bis CAR<3> gebildet werden, auf einem Halbleitersubstrat hergestellt werden. Daher können die Speichermatrizen mit einer hohen Integration gebildet werden.
  • Gemäß der vorliegenden Ausführungsform hat jede Bankadresse zwei Bedeutungen, wie vorstehend beschrieben wurde. Das heißt, dass die Bankadressen bei Betrachtung im Spalten system in eine eineindeutige Entsprechung mit den Matrixadressen gebracht sind. Andererseits sind sie nicht den Matrixadressen im Zeilensystem zugeordnet, und ihre Anzahl wird proportional zur Anzahl der Bänke in einem Wort vergrößert oder verkleinert. Das heißt, dass die Bankadressen in die eineindeutige Entsprechung gebracht sind, wenn die Anzahl der Bänke gleich der Anzahl der Matrizen ist, wie vorstehend beschrieben wurde. Wenn jedoch die Anzahl der Bänke die Hälfte der Anzahl der Matrizen erreicht, werden die Bankadressen dementsprechend auf die Hälfte verringert. Wenn die Anzahl der Matrizen insbesondere 16 ist, erreicht die Anzahl der Matrixadressen 16 Typen. Wenn die Anzahl der Bänke jedoch auf acht, entsprechend der Hälfte der Anzahl der Matrizen im Zeilensystem verringert wird, wird das am weitesten rechts gelegene der vier Bits bei der vorstehend beschriebenen Bankadressen-Koinzidenzvergleichsoperation im Zeilensystem ungültig gemacht, so dass die Zeilensystem-Bankadressen auf acht Arten verringert werden.
  • Demgemäß werden die Signalübertragungswege der Speichermatrizen im Spaltensystem parallel geschaltet, und die Bankadressen und die Matrixadressen werden im Spaltensystem in einer eineindeutigen Entsprechung angeordnet, um eine überlappende Auswahl zu vermeiden. Weiterhin werden die Wortleitungen für die mehreren Speichermatrizen entsprechend der Bankkonfiguration im Zeilensystem gleichzeitig ausgewählt. Daher können durch das Lesen und Schreiben in jeder Bank Zeilensystem-Adresssignale aktualisiert werden und die Ein- bzw. Ausgabe von Daten entsprechend dem sequenziellen Zugriff auf der Grundlage des Schaltens von Spalten ermöglicht werden.
  • 6 ist ein Schaltplan, in dem eine Ausführungsform eines Speicherarrays MARY und eines in jeder vorstehend erwähnten Speichermatrix verwendeten Wortleitungswählers dargestellt ist. Die jeweiligen Abgleichs- und Vorladeschaltungen für Bitleitungen, die im Speicherarray enthalten sind, sind in der gleichen Zeichnung dargestellt. Eine Bank #j der vorstehend beschriebenen Bänke #0 bis #n ist in der in der gleichen Zeichnung dargestellten Speichermatrix zur Veranschaulichung als eine typische dargestellt. Von mehreren komplementären Bitleitungen und mehreren Wortleitungen, die innerhalb der Bank (Speichermatrix) #j bereitgestellt sind, sind ein Paar komplementärer Bitleitungen BLm und /BLm und eine Bitleitung BLn sowie Wortleitungen WL0, WLm, WLm + 1 und WLn als typische zur Veranschaulichung dargestellt.
  • Eine Speicherzelle, die an einem Punkt bereitgestellt ist, an dem die Wortleitung WL0 und die Bitleitung BLm einander schneiden, wird anhand eines der Erläuterung dienenden Beispiels erklärt. Die Gate-Elektrode eines Adressauswahl-MOSFETs Qm ist elektrisch mit der entsprechenden Wortleitung verbunden. Eine von der Source- und der Drain-Elektrode des MOSFETs Qm ist elektrisch mit der Bitleitung BLm verbunden. Die andere von der Source- und der Drain-Elektrode des MOSFETs Qm ist elektrisch mit einem Speicherknoten Ns verbunden, der als eine Elektrode eines Speicherkondensators Cs verwendet wird. Die andere Elektrode des Speicherkondensators Cs wird mit den anderen Elektroden der Speicherkondensatoren anderer Speicherzellen gemeinsam verwendet. Eine Plattenspannung VPL ist an die andere Elektrode des Speicherkondensators Cs angelegt.
  • Die vorstehend beschriebenen Speicherzellen sind an Punkten, an denen die Wortleitungen und bestimmte der komplementären Bitleitungen einander schneiden, in Matrixform angeordnet. Bei der Wortleitung WLm und der benachbarten Wortleitung WLm + 1 ist beispielsweise eine Speicherzelle an einem Punkt bereitgestellt, an dem die Wortleitung WLm und eine Bitleitung BLm der komplementären Bitleitungen einander schneiden, und eine Speicherzelle an einem Punkt bereitgestellt, an dem die WLm + 1 und die andere Bitleitung /BLm der komplementären Bitleitungen einander schneiden. Zusätzlich zu dem Fall, in dem die Speicherzellen abwechselnd an bestimmten der komplementären Bitleitungen und der anderen Bitleitungen jeweils für die ungeraden und die geraden Wortleitungen angeordnet sind, können Speicherzellen in Zweiergruppen, die jeweils alle zwei Wortleitungen, die paarweise benachbart sind, bereitgestellt sind, abwechselnd an bestimmten der komplementären Bitleitungen und der anderen Bitleitungen angeordnet sein.
  • N-Kanal-MOSFETs Q14 bis Q16, die jeweils eine Abgleich- und Vorladeschaltung bilden, sind für die komplementären Bitleitungen BLm und /BLm bereitgestellt. Der MOSFET Q14 wird durch Kurzschalten hoher und niedriger Pegel (oder niedriger und hoher Pegel) der komplementären Bitleitungen BLm und /BLm auf ein Halbpotential gelegt. Die MOSFETs Q15 und Q16 werden verwendet, um zu verhindern, dass sich das auf dem Kurzschluss der komplementären Bitleitungen BLm und /BLm beruhende Halbpotential infolge eines Leckstroms oder dergleichen ändert. Weiterhin führen die MOSFETs Q15 und Q16 den komplementären Bitleitungen BLm und /BLm eine Halbvorladespannung VMP zu. Die Gate-Elektroden dieser MOSFETs Q14 bis Q16 sind elektrisch miteinander verbunden, so dass ihnen ein Vorlade- und Abgleichssignal BLEQj zugeführt werden kann. Das heißt, dass das Signal BLEQj, nachdem die entsprechende Wortleitung von einem Auswahlpegel auf einen Nicht-Auswahlpegel zurückgesetzt wurde, auf einen hohen Pegel gelegt wird, so dass die MOSFETs Q14 bis Q16 in einen Durchschaltzustand versetzt werden, um Vorlade- und Abgleichoperationen für die komplementären Bitleitungen BLm und /BLm auszuführen.
  • Mehrere Wortleitungstreiber WD0 bis WDn sind jeweils bereitgestellt, so dass sie den mehreren Wortleitungen WL0 bis WLn entsprechen. Eine spezifische Schaltung des der Wortleitung Wm von diesen Wortleitungen entsprechenden Wortleitungstreibers WDm ist in der gleichen Zeichnung 6 schematisch dargestellt. Ein CMOS-Invertierer, der aus einem P-Kanal-MOSFET Q6, dessen Source-Elektrode elektrisch mit einer Einrichtungs- oder Verstärkungsquelle VDH verbunden ist, und einem N-Kanal-MOSFET Q7, dessen Source-Elektrode elektrisch mit einem Massepotential der Schaltung verbunden ist, besteht, wird für den Wortleitungstreiber WDm verwendet.
  • Die Drain-Elektroden der MOSFETs Q6 und Q7 sind miteinander verbunden und bilden Ausgangsanschlüsse. Weiterhin sind ihre Drain-Elektroden elektrisch mit der Wortleitung WLm verbunden. Die Gate-Elektroden der MOSFETs Q6 und Q7 sind miteinander verbunden und bilden Eingangsanschlüsse. Weiterhin wird ihren Gate-Elektroden ein von einem Zeilendecoder (X-Decoder) RDEC erzeugtes Auswahlsignal zugeführt.
  • Ein Vorlade-P-Kanal-MOSFET Q9 und ein Nichtauswahl-Latch-P-Kanal-MOSFET Q8, deren Source-Drain-Pfade jeweils miteinander verbunden sind, sind zwischen dem Eingangsanschluss des CMOS-Invertierers (Q6 und Q7) und der Verstärkungsquelle VDH parallel bereitgestellt. Die Gate-Elektrode des Nichtauswahl-Latch-P-Kanal-MOSFETs Q8 ist elektrisch mit dem Ausgangsanschluss des CMOS-Invertierers (Q6 und Q7) verbunden. Der Gate-Elektrode des Vorlade-P-Kanal-MOSFETs Q9 wird ein Vorladesignal WPH zugeführt. Ein Signalgenerator zum Bilden des Vorladesignals WPH erzeugt ein Signal WPH mit einem hohen Pegel entsprechend dem Auswahlpegel jeder Wortleitung und einen niedrigen Pegel in der Art des Massepotentials der Schaltung mit der Verstärkungsquelle VDH als Betriebsspannung.
  • Der vorstehend beschriebene MOSFET Q14 ist ein für einen Pegelbegrenzer verwendeter MOSFET. Wenn der nicht dargestellte Leseverstärker durch eine Versorgungsspannung Vdd aktiviert wird, entspricht ein hoher Pegel des Potentials an der komplementären Bitleitung BLm oder /BLm der Versorgungsspannung Vdd. Das Potential der verstärkten Spannung VDH wird so gebildet, dass es zur Versorgungsspannung Vdd + Vth wird. Wenn der Leseverstärker durch eine heruntergeschaltete oder abgeschwächte interne Spannung VDL aktiviert wird, wird die verstärkte Spannung VDH auf VDL + Vth gelegt. Hierbei bezeichnet Vth die Schwellenspannung des Adressauswahl-MOSFETs Qm und dient dem Übertragen eines Signals mit einem hohen Pegel in der Art der an die komplementäre Bitleitung BLm oder /BLm angelegten Versorgungsspannung Vdd oder VDL, die durch den Verstärkungsvorgang des entsprechenden Leseverstärkers verstärkt wird, ohne Pegelverluste zum entsprechenden Kondensator Cs.
  • 7 ist ein spezifischer Schaltplan, in dem eine Ausführungsform des Zeilendecoders RDEC und eines daran angeschlossenen Worttreibers dargestellt ist. AX20 bis AX27 entsprechen den durch Vordecodieren von aus 3 Bits bestehenden Zeilenadresssignalen (X-Adresssignalen) A2 bis A4 durch eine Vordecodierschaltung oder einen Vordecoder gebildeten Signalen. AX50 bis AX57 entsprechen den durch Vordecodieren von aus 3 Bits bestehenden Zeilenadresssignalen (X-Adresssignalen) A5 bis A7 durch den Vordecoder gebildeten Signalen. Ein MOSFET Q3, an dessen Gate-Elektrode eines der Vordecodiersignale AX20 bis AX27 angelegt ist, und ein MOSFET Q4, an dessen Gate-Elektrode eines der Vordecodiersignale AX50 bis AX57 angelegt ist, sind zur Bildung des Zeilendecoders (RDEC), dem wiederum ein Auswahlzeitsignal XDGB zugeführt wird, direkt miteinander verbunden.
  • Der Zeilendecoder (RDEC) weist eine in NICHT-UND-(NAND)-Konfigurationen gebildete dynamische Logikschaltung auf, die mit einem durch ein Vorladesignal XDP schaltungsgesteuerten P-Kanal-Vorlade-MOSFET Q1, einem Invertierer zum Ausführen des Latch-Vorgangs eines Nichtauswahlpegels und einem P-Kanal-MOSFET Q2 versehen ist. Ein Auswahl/Nichtauswahl-Decodiersignal wird abhängig davon gebildet, ob ein durch den Vorlade-MOSFET Q1 auf einen hohen Pegel vorgeladener Knoten durch die MOSFETs Q3 und Q4 entsprechend einem niedrigen Pegel des Zeitsignals XDGB entladen wird. Wenngleich dies nicht besonders beschränkt ist, wird das Zeitsignal XDGB entsprechend dem Ergebnis der Entscheidung durch die erste Bestimmungsschaltung oder Bestimmungseinrichtung erzeugt. Zusätzlich kann die Erzeugung der Vordecodiersignale oder Wortleitungsauswahl-Zeitsignale X0MB bis X3MB, wie später beschrieben wird, entsprechend dem Ergebnis der Entscheidung durch die erste Bestimmungseinrichtung gültig bzw. ungültig gemacht werden, um die Zeilensystem-Auswahloperation jeder Speichermatrix zu steuern.
  • Es ist ein P-Kanal-MOSFET Q2 bereitgestellt, der ansprechend auf das Ausgangssignal des Invertierers ein Signal auf der Hochpegelseite zu seinem Eingang rückkoppelt. Der MOSFET Q2 dient dazu, eine Decodierausgabe zum Versetzen des MOSFETs Q3 oder Q4 in einen Sperrzustand entsprechend der Vordecodierausgabe AX2I oder AX5I auf einen durch den Vorlade-MOSFET Q1 vorgeladenen hohen Pegel zu legen. Weil der MOSFET Q1 nach Abschluss der Vorladeperiode gesperrt wird und der MOSFET Q3 oder Q4 entsprechend der Vordecodierausgabe AX2i oder AX5i gesperrt wird, wird dieser hohe Pegel in einen schwebenden Zustand versetzt. Demgemäß besteht die Möglichkeit, dass der hohe Pegel durch eine Kopplung oder einen Leckstrom unerwünscht auf einen Auswahlpegel, welcher einen niedrigen Pegel angibt, gelegt wird. Daher wird der Rückkopplungs-P-Kanal-MOSFET Q2 ansprechend auf den niedrigen Pegel des Invertierers IV1 durchgeschaltet, um den Eingangspegel des Invertierers auf der Versorgungsspannung Vdd zu halten.
  • Wenngleich dies nicht besonders beschränkt ist, dient das Ausgangssignal des Invertierers als ein den vier Wortleitungen WL0 bis WL3 entsprechendes Auswahlsignal. Eine durch vier Arten von Wortleitungsauswahl-Zeitsignalen X0MB bis X3MB, die durch Decodieren von Zeilenadresssignalen (X-Adresssignalen) A0 und A1 niederwertiger Bits und Addieren des Auswahlzeitsignals zu den decodierten Signalen erhalten werden, spezifizierte Wortleitung wird aus den vier Wortleitungen WL0 bis WL3 ausgewählt.
  • Wenn das Ausgangssignal des Invertierers einen Auswahlpegel aufweist, der einen hohen Pegel angibt, wird der MOSFET Q5 in einen Durchschaltzustand versetzt. Wenn weiterhin ein vorstehend erwähntes Wortleitungsauswahl-Zeitsignal X3MB von einem hohen zu einem niedrigen Pegel wechselt, wird ein Eingangssignal, das einen niedrigen Pegel angibt, dem entsprechenden Worttreiber zugeführt, der aus einem P-Kanal-MOSFET Q6 und einem N-Kanal-MOSFET Q7 besteht, die entsprechend der Spannung der Verstärkungsquelle VDH aktiviert werden, um die mit einem Ausgangsanschluss des Worttreibers verbundene Wortleitung WL3 entsprechend der Spannung der Verstärkungsquelle VDH von einem niedrigen auf einen hohen Pegel anzuheben.
  • Wenn das Ausgangssignal des Invertierers den Auswahlpegel aufweist, der auf den hohen Pegel hinweist, werden andere MOSFETs zusammen mit dem MOSFET Q5 durchgeschaltet. Die Wortleitungsauswahl-Zeitsignale X0MB bis X2MB bleiben jedoch auf dem hohen Pegel, und der N-Kanal-MOSFET jedes Worttreibers wird durchgeschaltet, um zu ermöglichen, dass die Wortleitungen WL0 bis WL2 in einem nicht gewählten Zustand verbleiben, der auf einen niedrigen Pegel hinweist. Jeder der P-Kanal-MOSFETs Q8 ist ein MOSFET zum Festhalten eines Nichtauswahlpegels. Wenn die Wortleitung WL3 auf einem niedrigen Pegel gehalten wird, der auf eine Nichtauswahl hinweist, wird der P-Kanal-MOSFET Q8 durchgeschaltet, um den Eingangsanschluss des Worttreibers auf die verstärkte Spannung VDH zu legen, wodurch der P-Kanal-MOSFET Q6 gesperrt wird. Jeder der P-Kanal-MOSFETs Q9 ist ein Vorlade-MOSFET und wird ansprechend auf den niedrigen Pegel des Vorladesignals WPH durchgeschaltet, so dass der Eingangsanschluss des Worttreibers auf die Spannung der Unter-Versorgungsleitung SVCW vorgeladen wird.
  • Wenn das Ausgangssignal des Invertierers auf dem Nichtauswahlpegel liegt, der auf den niedrigen Pegel hinweist, werden die MOSFETs, für die der MOSFET Q5 als typisch dargestellt ist, gesperrt. Demgemäß wird selbst dann, wenn eines der vorstehend beschriebenen Wortauswahl-Zeitsignale X0MB bis X3MB von einem hohen zu einem niedrigen Pegel wechselt, der P-Kanal-MOSFET Q8 entsprechend den niedrigen Pegeln der Wortleitungen WL0 bis WL3, die jeweils den Vorladepegeln entsprechen, ohne ein Ansprechen darauf durchgeschaltet, so dass die Latch-Schaltung, bei der der hohe Pegel, der der Verstärkungsquelle VDH entspricht, zum Eingangsanschluss des Worttreibers zurückgeführt wird, hergestellt wird, wodurch die Wortleitungen WL0 bis WL3 oder dergleichen in einem nicht ausgewählten Zustand gehalten werden.
  • Ein Worttreiber, ein Latch-MOSFET und ein Vorlade-MOSFET ähnlich den vorstehend beschriebenen sind auch für eine redundante Wortleitung RWL0 bereitgestellt. Die redundante Wortleitung RWL0 wird synchron mit einem Auswahlsignal XR0B für redundante Wortleitungen ausgewählt, das durch eine Redundanzschaltung gebildet wird, die aus einer nicht dargestellten Verschmelzungsschaltung, welche zum Speichern fehlerhafter Adressen verwendet wird, und einem Adresskomparator zum Vergleichen der fehlerhaften Adresse mit jeder eingegebenen X-Adresse besteht. Weil zu dieser Zeit die Vordecodiersignale AX20 bis AX27 und AX50 bis AX57 von den als normale Schaltungen verwendeten Vordecodern oder die Wortleitungsauswahl-Zeitsignale X0MB bis X3MB jeweils entsprechend einem Koinzidenzsignal, das durch einen Vergleich mit der fehlerhaften Adresse erhalten wird, auf einen Nichtauswahlpegel gebracht werden, wird an jeder fehlerhaften Wortleitung keine Auswahloperation ausgeführt.
  • Die Leseverstärker SA (Vorladeschaltungen PC) sind auf beiden Seiten jedes Speicherarrays MARY bereitgestellt, das gemäß der vorliegenden Ausführungsform verwendet wird, wie in den 3A bis 3C dargestellt ist. Die Leseverstärker, die ungeradzahligen komplementären Bitleitungen und geradzahligen komplementären Bitleitungen entsprechen, sind auf der linken und der rechten Seite verteilt, so dass der Abstand der jeweiligen komplementären Bitleitungen, die die Wortleitungen WL0 bis WL3 oder dergleichen schneiden, in Übereinstimmung mit dem Abstand der jeweiligen Leseverstärker oder Vorladeschaltungen gebracht wird. Weil die jeweiligen Leseverstärker SA bereitgestellt sind, kann jeweils ein Leseverstärker in einem Abstand angeordnet werden, der doppelt so groß ist wie derjenige der komplementären Bitleitungen.
  • 8 ist ein Blockdiagramm, in dem eine Ausführungsform der in 1 dargestellten Leistungsschaltung VC dargestellt ist. Die Leistungsschaltung VC gemäß dieser Ausführungsform erzeugt entsprechend dem Auswahlpegel jeder Wortleitung, wie vorstehend erwähnt wurde, eine verstärkte Spannung VDH, eine einer negativen Spannung entsprechende Substratspannung VBB, die einem P-Wannenbereich zuzuführen ist, in dem Speicherzellen gebildet sind, eine Plattenspannung VBMPC (über VPL), die der gemeinsamen Elektrode der Speicherkondensatoren der Speicherzellen zuzuführen ist, und eine Vorladespannung VBM, die für jede komplementäre Bitleitung verwendet wird.
  • Die verstärkte Spannung VDH und die Substratspannung VBB werden von einem VDH-Generator und einem VBB-Generator erzeugt oder gebildet, die jeweils aus einer Ladungspumpenschaltung bestehen. Die Plattenspannung VBMPC und die Vorladespannung VBM werden durch einen VBM/VBMPC-Generator gebildet, um die Versorgungsspannung Vdd im Wesentlichen zu halbieren. Wenn eine interne Schaltung auf eine Spannung gelegt wird, die durch Verringern der Versorgungsspannung Vdd erhalten wird, wenn beispielsweise die Versorgungsspannung Vdd auf 3,3 V gelegt wird und eine Betriebsspannung für eine periphere Schaltung in der Art eines Leseverstärkers, einer Adressauswahlschaltung oder dergleichen auf eine beispielsweise auf 2,2 V verringerte Spannung VDL gelegt wird, werden die Plattenspannung VBMPC und die Vorladespannung VBM jeweils auf eine Spannung in der Art der internen Spannung VDL/2 = 1,1 V gelegt.
  • Es ist eine Leistungsschaltung VC für das vorstehend beschriebene RAM-Modul bereitgestellt. In dem vorstehend beschriebenen RAM-Modul sind die entsprechend den Bankkonfigurationen ausgewählten Speichermatrizen so bereitgestellt, dass sich ihre Anzahl unterscheidet. Wenn jede einzelne von den jeweiligen Speichermatrizen ausgewählt wird, wird die entsprechende Wortleitung, mit der eine Anzahl von Speicherzellen elektrisch verbunden ist, auf eine verstärkte Spannung gelegt. Wenn demgemäß die Anzahl der einer Bank zugewiesenen Speichermatrizen zunimmt, nimmt der Wortleitungs-Treiberstrom, der erforderlich ist, um eine Wort leitung auf einen Auswahlpegel für jede Speichermatrix zu bringen, zu.
  • Es ergibt sich kein Problem beim Betrieb, falls die Leistungsschaltung VC mit einer solchen Stromzufuhrfähigkeit versehen ist, dass sie das Treiben jeder in der maximalen Anzahl der Speichermatrizen je Bank verwendeten Wortleitung ermöglicht. Die Spannungsverstärkungsschaltung wird jedoch verwendet, um eine durch Verstärken der Versorgungsspannung Vdd erhaltene Spannung unter Verwendung der Ladungspumpenschaltung zu bilden oder zu erzeugen, und sie verbraucht Strom zur Bildung der verstärkten Spannung. Wenn demgemäß die Wortleitungen für die maximale Anzahl von Speichermatrizen getrieben werden, ergibt sich eine unnötige Erhöhung des Stromverbrauchs, wenn die Anzahl der Speichermatrizen je Bank kleiner oder gleich der maximalen Anzahl der Speichermatrizen ist.
  • Wenn gemäß der vorliegenden Ausführungsform die Anzahl der Speichermatrizen je Bank wie in der in 5 dargestellten Ausführungsform auf 1 oder 2 geschaltet wird, wird dementsprechend die Stromzufuhrfähigkeit des VDH-Generators entsprechend den Bankkonfigurationen wie im Fall von 1 oder 2 umgeschaltet, wodurch ein geringerer Leistungsverbrauch erreicht wird. Gemäß der vorliegenden Ausführungsform wird die Frequenz eines Impulses CLKPS, der dem die Ladungspumpenschaltung aufweisenden VDH-Generator zugeführt wird, beim vorstehend erwähnten Schalten der Stromversorgungsfähigkeit geändert.
  • Das vorstehend beschriebene Frequenzumschalten wird durch Taktgeneratoren 1 und 2 implementiert. Das heißt, dass der Taktgenerator 1 ein 1/2-Frequenzteiler ist und die Frequenz eines Taktsignals CLKRB halbiert, wodurch ein 1/2-geteiltes Frequenzsignal CLKF erzeugt wird. Der Taktgenerator 2 ist ein Wähler und wählt entweder das Eingangstaktsignal CLKRB oder das geteilte Taktsignal CLKF ansprechend auf das Steuersignal RFTN aus, um ein Schalten der Bankkonfigura tionen auszuführen und dabei ein Ausgangstaktsignal CLKPS zu erzeugen.
  • Das vom Taktgenerator 2 ausgegebene Taktsignal CLKPS wird zum VDH-Generator und zum VBM/VBMPC-Generator übertragen. Dem VBB-Generator wird ständig das geteilte Taktsignal CLKF des Taktgenerators 1 zugeführt. Das Taktsignal CLKRB ist ein von außerhalb des RAM-Moduls zugeführtes Taktsignal, und es wird dabei ein Systemtakt verwendet, der in einer mit dem RAM-Modul versehenen digitalen Informationsverarbeitungsschaltung eingesetzt wird.
  • Das RAM-Modul gemäß der vorliegenden Ausführungsform nimmt Daten synchron mit dem Taktsignal CLKRB auf und gibt diese aus, wie es beim herkömmlichen synchronen DRAM oder einem den LAN-Busspezifikationen unterliegenden DRAM der Fall ist. Daher wird das Aktualisieren jeder Spaltensystemadresse synchron mit dem Taktsignal CLKRB ausgeführt. Diese auf dem Taktsignal CLKRB beruhende synchrone Operation ermöglicht eine einfache Implementation des Lesens/Schreibens auf der Grundlage der vorstehend beschriebenen Pipelineoperation unter Verwendung der mehreren Bänke.
  • Wenn das Steuersignal RFTN zum Festlegen jeder Bankkonfiguration auf einem niedrigen Pegel (dem Logikpegel 0) liegt, weist eine Bank eine Speichermatrix auf. Weil die entsprechende Wortleitung für eine Speichermatrix allein während eines Zyklus des Taktsignals CLKRB bei einer solchen Bankkonfiguration ausgewählt wird, wird das durch den Taktgenerator 1 frequenzgeteilte Taktsignal CLKF vom Taktgenerator 2 ausgewählt und von diesem ausgegeben. Demgemäß führt der VDH-Generator eine Ladungspumpoperation synchron mit dem auf die niedrige Frequenz gelegten Taktsignal CLKF aus und ist daher so eingestellt, dass er eine damit übereinstimmende Stromzufuhrfähigkeit aufweist.
  • Wenn das Steuersignal RFTN zum Spezifizieren jeder Bankkonfiguration auf einem hohen Pegel (dem Logikpegel 1) liegt, weist eine Bank zwei Speichermatrizen auf. Weil die entsprechenden Wortleitungen für die zwei Speichermatrizen während eines Zyklus des Taktsignals CLKRB bei einer solchen Bankkonfiguration gleichzeitig ausgewählt werden, wird das eingegebene Taktsignal CLKRB vom Taktgenerator 2 ausgewählt und ausgegeben. Demgemäß führt der VDH-Generator eine Ladungspumpoperation synchron mit dem Taktsignal CLKRB aus, das auf eine dem Doppelten der vorstehenden Frequenz entsprechende hohe Frequenz gelegt ist, und er ist dementsprechend so eingestellt, dass er eine Stromzufuhrfähigkeit aufweist, die doppelt so groß ist wie die vorstehend erwähnte Stromzufuhrfähigkeit.
  • Weil die Stromzufuhrfähigkeit des VDH-Generators entsprechend einer solchen Bankkonfiguration und mit anderen Worten entsprechend der Anzahl der Speichermatrizen, in denen die Wortleitungen gleichzeitig aktiviert sind, umgeschaltet wird, kann der vom VDH-Generator verbrauchte Strom so gesteuert werden, dass er das notwendige Minimum annimmt. Bei dem vorstehend beschriebenen RAM-Modul gemäß der vorliegenden Ausführungsform wird auch eine Last in der Art eines Taktsignals CLKR oder dergleichen zum Treiben jeder Speichermatrix, die in der Steuerschaltung bereitgestellt ist, entsprechend der Bankkonfiguration umgeschaltet. Weiterhin ist in dem RAM-Modul das Bereitstellen einer flexiblen Entsprechung in Zusammenhang mit der Anzahl der angebrachten Speichermatrizen berücksichtigt, während eine Schaltungsstandardisierung vorgenommen wird.
  • Wenn das mit dem RAM-Modul versehene digitale Informationsverarbeitungssystem in einen Nichtbetriebszustand versetzt wird, wird das Taktsignal CLKRB angehalten. Daher werden auch der VDH-Generator und der VBB-Generator deaktiviert, so dass das RAM-Modul keinen erheblichen Strom verbraucht. Weil in diesem Fall die Schaltung zum Halbieren der Versorgungsspannung Vdd oder die Schaltung zum Bilden der verringerten Spannung VDL und die Schaltung zum Verringern von dieser um die Hälfte jeweilige Gleichstromwege aufweisen, werden die Gleichstromwege durch ein entsprechend dem Nichtbetriebszustand des mit dem RAM-Modul versehenen digitalen Informationsverarbeitungssystems selbst erzeugtes Steuersignal MQR abgeschnitten, so dass der VBM/VBMPC-Generator auch in einen deaktivierten Zustand versetzt wird.
  • 9 ist ein Schaltplan, in dem eine Ausführungsform des VDH-Generators dargestellt ist. In der gleichen Zeichnung überlappen Schaltungssymbole, die jeweiligen Schaltungselementen gegeben sind, teilweise jene in 6 und dergleichen, um das Verständnis der Zeichnung zu erleichtern. Es ist jedoch zu verstehen, dass sie verschiedene Schaltungsfunktionen aufweisen. Weiterhin sind P-Kanal-MOSFETs von N-Kanal-MOSFETs unterschieden, indem ein O angebracht ist, das angibt, dass niedrige Pegel an ihren Gate-Abschnitten aktive Pegel sind. Während die N-Kanal-MOSFETs im gleichen P-Wannenbereich in einer CMOS-Schaltung gebildet sein können, sind mit A bis C in der gleichen Zeichnung markierte N-Kanal-MOSFETs dadurch elektrisch voneinander isoliert, dass sie in verschiedenen P-Wannenbereichen gebildet sind. Demgemäß ist eine Dreifachwannenstruktur bereitgestellt, wobei ein N-Wannenbereich DWLL in großer Tiefe auf einem P-Substrat gebildet ist und ein P-Wannenbereich PWELL innerhalb des Bereichs DWLL gebildet ist, wodurch die N-Kanal-MOSFETs gebildet sind.
  • Der VDH-Generator gemäß der vorliegenden Ausführungsform wurde unter Berücksichtigung der niedrigen Spannungsfestigkeit jedes durch Mikrobearbeitung hergestellten MOSFETs so ausgelegt, dass eine interne Spannung nicht größer oder gleich 2Vdd wird und auch so ausgelegt, dass die verstärkte Spannung VDH bei einer niedrigen Versorgungsspannung Vdd wirksam gebildet wird. Gemäß der vorliegenden Ausführungsform weist eine Verstärkungsschaltung eine Kombination zweier Schaltungen auf.
  • Eine Schaltung LC1 ist eine Schaltung zum Erzeugen einer verstärkten Spannung durch einen Kondensator C1 unter Verwendung der Gate-Kapazität eines P-Kanal-MOSFETs und eines Invertierers N1, wodurch die Treiberschaltung oder der Treiber gebildet ist. Die MOSFETs Q1 und Q4 sind an einem Knoten auf der Verstärkungsseite des Kondensators C1 als eine Vorladeschaltung bereitgestellt. Wenn ein vom Invertierer N1, der Teil des Treibers ist, ausgegebenes Signal cb auf einem niedrigen Pegel liegt, wird der Kondensator C1 durch die MOSFETs Q1 und Q4 vorgeladen. Wenn das Ausgangssignal cb vom niedrigen Pegel auf einen hohen Pegel wechselt, wird eine Vorladespannung zu einem hohen Pegel in der Art einer vom Invertierer N1 am Kondensator C1 ausgegebenen Versorgungsspannung Vdd addiert, um eine verstärkte Spannung zu bilden.
  • Der MOSFET Q1 ist ein N-Kanal-MOSFET. Seine Verwendung unterscheidet sich jedoch von der normalen Verwendung, bei der die Versorgungsspannung Vdd und seine Gate-Elektrode elektrisch mit seinem Kanalbereich (P-Wanne) verbunden sind. Wenn das Ausgangssignal cb auf dem niedrigen Pegel liegt, wird dem MOSFET Q1 infolge eines PN-Übergangs zwischen dem Kanalbereich und seiner Source-Elektrode ein Vorladestrom zugeführt. Ein Pegelverlust wird jedoch vom MOSFET Q1 durch eine Spannung in Durchlassrichtung am PN-Übergang erzeugt, wodurch ein geringer Wirkungsgrad hervorgerufen wird. Daher wird der MOSFET Q4 verwendet. Wenngleich der MOSFET Q4 im Wesentlichen auch dem MOSFET Q1 ähnelt, ist eine verstärkte Spannung, die größer oder gleich der von einem Kondensator C2 gebildeten Versorgungsspannung Vdd gelegt ist, an seine Gate-Elektrode angelegt. Er dient daher als ein MOSFET und ist in einen Durchschaltzustand versetzt. Demgemäß kann die Versorgungsspannung Vdd im Wesentlichen auf den Kondensator C1 übertragen werden.
  • Eine Schaltung LC2 ist eine Spannungsverstärkungsschaltung, die aus einer Kombination von zwei Ladungspumpenschaltungen besteht und zum Ansteuern des MOSFETs Q4 verwendet wird. Den zwei Kondensatoren C2 und C3 von dieser werden von einer NAND-Gatterschaltung oder einer NOR-Gatterschaltung und einem Invertierer und einer Verzögerungsschaltung D2 nicht-überlappende komplementäre Impulse zugeführt. Die in Latch-Form verbundenen N-Kanal-MOSFETs Q2 und Q3 sind an Knoten an den Verstärkungsseiten der Kondensatoren C2 und C3 bereitgestellt.
  • Wenn der eingangsseitige Knoten des Kondensators C2 einen niedrigen Pegel aufweist, wird eine verstärkte Spannung durch den Kondensator C3 erzeugt, um den MOSFET Q2 durchzuschalten und dadurch die Versorgungsspannung Vdd dem Kondensator C2 zuzuführen. Gleichzeitig wird die verstärkte Spannung auch an die Gate-Elektrode des MOSFETs Q4 angelegt, und es wird dadurch eine Vorladeoperation am Kondensator C1 ausgeführt. Nachdem der Eingangsknoten des Kondensators C3 auf einen niedrigen Pegel gelegt wurde, wird der Eingangsknoten des Kondensators C2 auf einen hohen Pegel gelegt, so dass eine verstärkte Spannung auf der Ausgangsseite des Kondensators C2 gebildet wird. Auf diese Weise wird der MOSFET Q3 durchgeschaltet, um zwischen der Gate-Elektrode und der Source-Elektrode des MOSFETs Q2 einen Kurzschluss zu bilden, wodurch der MOSFET Q2 gesperrt wird, um zu verhindern, dass die verstärkte Spannung des Kondensators C2 auf die Seite der Versorgungsspannung Vdd entweicht, und die Vorladeoperation am Kondensator C3 auszuführen.
  • Eine Schaltung LC3 ist im Wesentlichen identisch zur Schaltung LC2 konfiguriert. Ein dadurch gesteuerter MOSFET Q5 wird verwendet, um die vom Kondensator C1 gebildete verstärkte Spannung auszugeben, ohne dass es wie bei der Schaltung LC2 erforderlich wäre, die Vorladeoperation am Kondensator C2 auszuführen. Demgemäß werden die Schaltungen LC2 und LC3 durch die nicht überlappenden komplementären Impulse angesteuert. Das heißt, dass, wie durch ein Wellenformdiagramm dargestellt ist, ein Impulssignal pc und ein Signal g auf den Eingangsseiten, welche zur Bildung der verstärkten Spannungen für die MOSFETs Q4 und Q5 verwendet werden, einander nicht in Gegenphase überlappen. Bei dieser Konfiguration kann die von jedem der Kondensatoren C1 bis C3 gebildete verstärkte Spannung maximal auf das Doppelte der Versorgungsspannung Vdd gesteuert werden. Daher kann die Schaltung durch eine Mikrofabrikation aus MOSFETs mit einer geringen Spannungsfestigkeit bestehen.
  • Die Schaltungen LC4 und LC5 sind gemäß der vorliegenden Ausführungsform zusätzlich bereitgestellt, um die ursprüngliche verstärkte Spannung zu bilden, weil mit anderen Worten die Verstärkungsschaltung in der Art der Schaltung LC3 allein nur schwer eine ausreichend verstärkte Spannung in einem niedrigen Bereich der Versorgungsspannung Vdd erhalten kann. Die Schaltung LC4 ist ein Pegelwandler zum Wandeln des Pegels eines auf der Grundlage der Versorgungsspannung Vdd gebildeten Impulssignals in eine Spannung, die jeder der von den Schaltungen LC1 bis LC3 gebildeten verstärkten Spannungen entspricht. Das heißt, dass die Schaltung LC5 unter Verwendung der von der Schaltung LC3 gebildeten verstärkten Spannung ohne eine Aktivierung durch eine Versorgungsspannung Vdd wie bei der Schaltung LC3 eine Ladungspumpenoperation ausführt.
  • Daher werden die Pegel der Impulssignale an den eingangsseitigen Knoten der Kondensatoren C6 und C7 jeweils auf die von der Verstärkungsschaltung LC3 in der Schaltung LC5 gebildete verstärkte Spannung gelegt. Daher kann eine Gate-Spannung eines MOSFETs Q6 erhöht werden. Das heißt, dass es schwierig ist, eine ausreichend verstärkte Spannung zu erhalten, weil der MOSFET Q5 durch seine Schwellenspannung einen Pegelverlust erzeugt, wie vorstehend beschrieben wurde. Weil jedoch durch die Verwendung der verstärkten Spannung VDH eine höhere Spannung an die Gate-Elektrode des MOSFETs Q6 angelegt wird, kann die vom Kondensator C1 gebildete Spannung wirksam als eine verstärkte Ausgangsspannung VDH ausgegeben werden.
  • Die Schaltungen LC3 und LC5 werden gleichzeitig aktiviert. Die Schaltung LC3 bildet jedoch unmittelbar nach dem Einschalten eine verstärkte Spannung VDH, und die Schaltung LC5 wird dominant über die Verstärkungsoperation, wenn die verstärkte Spannung VDH in gewissem Maße zunimmt, und sie ermöglicht es, eine vorgesehene oder angestrebte verstärkte Spannung zu erreichen. Wenngleich dies in der Zeichnung fortgelassen wurde, wird die verstärkte Spannung VDH durch einen geeigneten Pegelwandler verringert oder abgeschwächt. Falls festgestellt wird, dass die verstärkte Spannung eine einer gewünschten Spannung entsprechende Referenzspannung erreicht hat, wird die Zufuhr des Taktsignals CK unterbrochen. Wenn die Versorgungsspannung Vdd beispielsweise auf 3,3 V gelegt ist und die Betriebsspannung VDL der internen Schaltung auf 2,2 V verringert wird, wie vorstehend beschrieben wurde, wird der hohe Pegel auf der entsprechenden Bitleitung auf 2,2 V gelegt. Daher wird die verstärkte Spannung entsprechend auf eine verstärkte Spannung VDH in der Art von 3,8 V gelegt, zu der die effektive Schwellenspannung jedes Adressauswahl-MOSFETs addiert wird.
  • Infolge des vorstehend erwähnten intermittierenden Betriebs jeder Ladungspumpenschaltung wird die verstärkte Spannung VDH so gesteuert, dass sie eine dem Auswahlpegel jeder Wortleitung entsprechende hohe Spannung erreicht, wie vorstehend beschrieben wurde. Weiterhin ist ein Kondensator 8 ein Kondensator zum Halten der verstärkten Spannung VDH. Ein MOSFET Q7 ist ein MOSFET zum Aufladen des Kondensators C8 über einen PN-Übergang zwischen dem Substrat und der Source- und der Drain-Elektrode davon beim Einschalten der Leistung. Der MOSFET Q7 wird ausgeschaltet, wenn der vorstehend beschriebene Verstärkungsvorgang eingeleitet wird.
  • In Bezug auf 1 wird nachfolgend eine Ein-/Ausgabe-Schnittstelleneinheit erklärt. Ein Adressanschluss Add ist so aufgebaut, dass niedrige Adresssignale, welche aus AX0 bis AX7 bestehen und zum Auswählen von Wortleitungen in Bänken (Speichermatrizen) verwendet werden, Spaltenadresssignale, die aus AY0 bis AY2 bestehen, welche zur Spaltenauswahl verwendet werden, Bankadresssignale, die aus AR0 bis AR3 bestehen und dem Spezifizieren von Zeilensystem-Bankadressen dienen, und Bankadresssignale, die aus AC0 bis AC3 bestehen und dem Spezifizieren von Spaltensystem-Bankadressen dienen, übertragen werden.
  • Ein Befehlsanschluss Com ist so aufgebaut, dass ein Taktsignal CLK zum Eingeben von Maskentakten, ein Steuersignal CR, welches angibt, dass der entsprechende Zyklus eine Zeilensystem-Befehlseingabe ist, ein Steuersignal BA zum Bereitstellen von Befehlen in Bezug darauf, ob die entsprechende Bank aktiviert oder deaktiviert werden sollte, ein Steuersignal CC, welches angibt, dass der entsprechende Zyklus eine Spaltensystem-Befehlseingabe ist, und ein Steuersignal RW zum Bereitstellen von Befehlen in Bezug auf das Lesen oder Schreiben übertragen werden. Weiterhin sind ein Steuersignal MQ zum Unterbrechen des Betriebs einer internen Schaltung eines RAM-Moduls und ein Steuersignal RES zum Initialisieren eines internen Registers als spezielle Steuersignale bereitgestellt. Zusätzlich zu diesen sind auch Steuersignale ME0 bis ME7 zum Maskieren der Ein-/Ausgabe in Byteeinheiten, wie vorstehend beschrieben wurde, und zum Testen von Steueranschlüssen bereitgestellt.
  • Zeilensystembefehle sind die folgenden:
  • (1) Keine Operation (NOP)
  • Dieser Befehl (NOP) wird durch einen niedrigen Pegel (= "0") des Signals CR an der ansteigenden Flanke des Taktsignals CLK festgelegt. Wenngleich der Befehl kein Ausführungsbefehl ist, wird eine interne Operation des Zeilensystems fortgesetzt.
  • (2) Bank aktiv (BA)
  • Dieser Befehl (BA) wird durch einen hohen Pegel (= "1") des Signals CR und einen hohen Pegel (= "1") des Signals BA an der ansteigenden Flanke des Taktsignals CLK festgelegt. Die X-Adresssignale AX0 bis AX7 und die Zeilenbankadressen AR0 bis AR3 werden durch den Befehl festgelegt. Eine durch diese Zeilenbankadressen spezifizierte entsprechende Bank (Speichermatrix) wird aktiv gemacht, und es wird daher eine durch die X-Adresssignale AX0 bis AX7 spezifizierte entsprechende Wortleitung in einen ausgewählten Zustand versetzt, und ein Leseverstärker SA wird aktiviert. Dieser Befehl (BA) entspricht bei einem DRAM für allgemeine Zwecke der ansteigenden Flanke eines RAS (Zeilenadressen-Strobe-Signal) bei einem hohen Pegel von /CAS (Spaltenadressen-Strobe-Signal). Das heißt, dass eine Zeilensystem-Auswahloperation ausgeführt wird und die spezifizierte Bank an jeder mit der ausgewählten Wortleitung verbundenen Speicherzelle eine Auffrischungsoperation ausführt.
  • (3) Aktive Bank schließen (BC)
  • Dieser Befehl (BC) wird durch den hohen Pegel (= "1") des Signals CR und einen niedrigen Pegel (= "0") des Signals BA an der ansteigenden Flanke des Taktsignals CLK festgelegt. Die X-Adresssignale AX0 bis AX7 werden durch diesen Befehl ignoriert, und die durch die Zeilenbankadressen AR0 bis AR3 spezifizierte entsprechende Bank wird vorgeladen. Das heißt, dass jede ausgewählte Wortleitung in einen nicht gewählten Zustand versetzt wird und der Leseverstärker SA deaktiviert wird, wodurch jede komplementäre Bitleitung und eine gemeinsame Versorgungsleitung für den Leseverstärker oder dergleichen auf die Hälfte des Vorladepotentials gelegt werden. Spaltensystembefehle sind die folgenden:
  • (4) Keine Operation (NOP)
  • Dieser Befehl (NOP) wird durch einen niedrigen Pegel (= "0") des Signals CC an der ansteigenden Flanke des Taktsignals CLK festgelegt. Wenngleich der vorliegende Befehl kein Ausführungsbefehl ist, wird eine interne Operation des Spaltensystems fortlaufend ausgeführt.
  • (5) Lesen (RD)
  • Dieser Befehl (RD) wird durch einen hohen Pegel (= "1") des Signals CC und einen hohen Pegel (= "1") des Signals RW an der ansteigenden Flanke des Taktsignals CLK festgelegt. Y-Adresssignale AY0 bis AY3 und Spaltenbankadressen AC0 bis AC3 werden durch den vorliegenden Befehl spezifiziert. Eine durch solche Zeilenbankadressen spezifizierte Bank (Speichermatrix) wird aktiv gemacht, so dass jeder von den Y-Adresssignalen AY0 bis AY3 spezifizierte Spaltenschalter eingeschaltet wird. Demgemäß werden die vorstehend beschriebenen 128 komplementären Paare mit ihren entsprechenden globalen Bitleitungen GBD verbunden, und ein Leseverstärker RA und ein Ausgabepuffer werden aktiviert. Dieser Befehl (RD) entspricht beim DRAM für allgemeine Zwecke einem hohen Pegel des /WE-Signals (Schreibfreigabesignals) bei einem niedrigen Pegel eines /RAS-Signals (Zeilenadressen-Strobe-Signals) und an der abfallenden Flanke eines /CAS-Signals (Spaltenadressen-Strobe-Signals). Falls ein Signal CME auf einem hohen Pegel (= "1") liegt, wird der Ausgabepuffer nach Abschluss des Lesens in einen Hochimpedanzzustand versetzt. Falls das Signal CME auf einem niedrigen Pegel (= "0") liegt, wird der Ausgabepuffer in einen Betriebszustand versetzt und setzt die vorstehend beschriebene Ausgabeoperation daher fort, bis das nächste Lesesignal ausgegeben wird.
  • (6) Schreiben (WT)
  • Dieser Befehl (WT) wird durch den hohen Pegel (= "1") des Signals CR und einen niedrigen Pegel (= "0") des Signals RW an der ansteigenden Flanke des Taktsignals CLK festgelegt. Y-Adresssignale AY0 bis AY3 und Spaltenbankadressen AC0 bis AC3 werden durch den vorliegenden Befehl festgelegt. Eine durch diese Zeilenbank-Adresssignale AY0 bis AY3 festgelegte Bank (Speichermatrix) wird aktiv gemacht, so dass ein durch die Y-Adresssignale AY0 bis AY3 festgelegter Spaltenschalter eingeschaltet wird. Demgemäß werden die vorstehend beschriebenen 128 Paare komplementärer Bitleitungen elektrisch mit ihren entsprechenden globalen Bitleitungen GBD verbunden. Weiterhin wird ein Eingabepuffer aktiviert, um Schreibdaten einzulesen oder zu erfassen, und ein Schreibverstärker aktiviert, um eine Schreiboperation auszuführen. Dieser Befehl (WT) entspricht einem niedrigen Pegel des /WE-Signals (Schreibfreigabesignals) beim niedrigen Pegel des /RAS-Signals (Zeilenadressen-Strobe-Signals) und an der abfallenden Flanke des /CAS-Signals (Spaltenadressen-Strobe-Signals).
  • Beim Lese- oder Schreibbefehl kann die Ein-/Ausgabe von Daten unter Verwendung der Signale BE0 bis BE15 maskiert werden. Das heißt, dass 128 Bits entsprechend den Signalen BE0 bis BE15 in 16 Bytes unterteilt werden, um ein Maskieren in Byteeinheiten zu ermöglichen. Wenn ein Signal BEi (wobei i = 0 bis 15 ist) beim Lesen auf einen hohen Pegel (= "1") gelegt wird, werden Niederimpedanzsignale ausgegeben, um die Ausgabe des entsprechenden Bytes i zu ermöglichen. Wenn das Signal BEi (wobei i = 0 bis 15 ist) auf einen niedrigen Pegel (= "0") gelegt wird, wird die Ausgabe mit einer hohen Impedanz versehen, so dass die Ausgabe des entsprechenden Bytes i maskiert wird. Wenn das Signal BEi (wobei i = 0 bis 15 ist) beim Schreiben auf den hohen Pegel (= "1") gelegt wird, werden Daten geschrieben. Wenn das Signal BEi (wobei i = 0 bis 15 ist) auf den niedrigen Pegel (= "0") gelegt wird, werden keine Daten geschrieben, und die vorhergehenden Daten werden in der ausgewählten Speicherzelle gehalten (aufgefrischt).
  • 10 ist ein Zeitablaufdiagramm zum Beschreiben eines Beispiels der Arbeitsweise des RAM-Moduls gemäß der vorliegenden Erfindung. Ein RAS-Down-Modus (Seitenlesen) ist in der Zeichnung beispielhaft dargestellt.
  • Der Bankaktivierungsbefehl (BA) wird in einem ersten Zyklus des Takts CLK ausgeführt. Der rasdown-Modus (Ras-Down-Modus) gibt eine Operation an, bei der Aktive-Bank-Schließen (BC) nicht vor der Ausführung ausgeführt wird. In der spezifizierten Bank (Speichermatrix) wird die entsprechende Wortleitung ausgewählt und bleibt der entsprechende Leseverstärker in einem aktivierten Zustand. Daher wird Aktive-Bank-Schließen (BC) für die entsprechende Bank im RAS-Down-Modus automatisch ausgeführt. Der erste und der zweite Zyklus dienen dazu, Aktive-Bank-Schließen (BC) auszuführen. Demgemäß wird der Bankaktivierungsbefehl (BA) von einem dritten Zyklus ausgeführt. Das heißt, dass eine Wortleitungs-Auswahloperation und eine Leseverstärker-Verstärkungsoperation unter Verwendung von drei Zyklen (3 bis 5) des Taktsignals CLK an der entsprechenden von den festgelegten Bankadressen vorgegebenen Speichermatrix ausgeführt werden. Zum Gewährleisten der vorstehend beschriebenen Betriebszeit werden die Zyklen zwei bis fünf des Taktsignals CLK als Nichtoperationsbefehl (NOP-Befehl) definiert.
  • In einem sechsten Zyklus des Taktsignals CLK wird ein Lesebefehl (RD) eingegeben, um eine erste Spaltenadresse #1 zu spezifizieren. Daher wird ein der ersten Spaltenadresse #1 entsprechendes Lesesignal #1 mit einer Verzögerung von zwei Takten ausgegeben. In dem synchronen DRAM gemäß der vorliegenden Ausführungsform ist die CAS-Latenzzeit auf 2 gelegt. Das heißt, dass zwischen der Eingabe einer Spaltenadresse und der Ausgabe dieser entsprechender Daten zwei Takte verstreichen.
  • Im Seitenmodus wird das Signal CC auf einem hohen Pegel gehalten. Weiterhin werden die folgenden Spaltenadressen AY und AC synchron mit dem Taktsignal CLK eingegeben, und das Schalten zwischen den Spaltenschaltern wird entsprechend den eingegebenen Spaltenadressen AY und AC ausgeführt. Daher können mit dem Taktsignal CLK synchronisierte Daten sequenziell gelesen werden. Die Zeichnung zeigt ein Beispiel, in dem zwei Dateneinheiten sequenziell gelesen werden. Weil die Spaltenschalter jedoch, wie vorstehend beschrieben wurde, als acht Sätzepaare bereitgestellt sind, wenn eine Speichermatrix je Bank verwendet wird, ist ein sequenzielles Lesen maximal über acht Zyklen zulässig. Wenn zwei Speichermatrizen je Bank zugewiesen werden, ist ein sequenzielles Lesen über maximal sechzehn Zyklen zulässig. In einem neunten Zyklus wird die zweite Dateneinheit #2 ausgegeben, und es wird ein Befehl für eine Bankaktivierung (BA) ähnlich dem vorstehenden gleichzeitig damit ausgegeben, woraufhin die folgende Zeilenadresse ausgewählt wird.
  • 11 ist ein Zeitablaufdiagramm zum Beschreiben eines weiteren Beispiels der Arbeitsweise des RAM-Moduls gemäß der vorliegenden Erfindung. Die Zeichnung zeigt ein Beispiel eines schnellen Modus (Seitenlesen).
  • Dieser schnelle Modus (Fast-Modus) beruht auf der Voraussetzung, dass Aktive-Bank-Schließen (BC) vor dem gegenwärtigen Modus ausgeführt worden ist. Ein in einem ersten Zyklus eines Takts CLK spezifizierter Bankaktivierungsbefehl (BA) wird von einem ersten Zyklus ausgeführt, so dass eine Wortleitungs-Auswahloperation und eine Leseverstärker-Verstärkungsoperation unter Verwendung von drei Zyklen (1 bis 3) des Taktsignals CLK an der festgelegten Speichermatrix auf der Grundlage der Bankadressen ausgeführt werden. Zum Gewährleisten der vorstehend beschriebenen Betriebszeit werden der zweite und der dritte Zyklus des Taktsignals CLK als Nichtoperationsbefehl (NOP) definiert.
  • In einem vierten Zyklus des Taktsignals CLK wird ein Lesebefehl (RD) eingegeben. Bei diesem Befehl wird eine erste Spaltenadresse #1 in der gleichen Weise wie vorstehend beschrieben spezifiziert, und es wird ein der ersten Spaltenadresse #1 entsprechendes Lesesignal #1 mit einer Verzögerung von zwei Takten ausgegeben. Im Seitenmodus wird in der gleichen Weise wie vorstehend beschrieben das Signal CC auf dem hohen Pegel gehalten. Weiterhin werden die folgenden Spaltenadressen AY und AC synchron mit dem Taktsignal CLK eingegeben, und das Schalten zwischen den Spaltenschaltern wird entsprechend den eingegebenen Spaltenadressen AY und AC ausgeführt. Daher können mit dem Taktsignal CLK synchronisierte Daten sequenziell gelesen werden.
  • Die gleiche 11 zeigt ein Beispiel, in dem zwei Dateneinheiten sequenziell gelesen werden. Weil jedoch, wie vorstehend beschrieben wurde, die Spaltenschalter als acht Sätzepaare bereitgestellt sind, ist, wenn eine Speichermatrix je Bank verwendet wird, ein sequenzielles Lesen über maximal acht Zyklen zulässig. Wenn zwei Speichermatrizen je Bank zugewiesen sind, ist ein sequenzielles Lesen über maximal sechzehn Zyklen möglich. Im schnellen Modus wird Aktive-Bank-Schließen (BC) in einem siebten Zyklus eingegeben, wenn die zweite Dateneinheit #2 wie in der gleichen Zeichnung dargestellt ausgegeben wird, und es werden anschließend zwei Zyklen für das Ausführen einer Vorladeoperation aufgewendet. Demgemäß erfolgt die Eingabe eines Bankaktivierungsbefehls für den nächsten Lesevorgang in einem neunten Zyklus.
  • Im RAS-Down-Modus werden Aktive-Bank-Schließen-Befehle (BC-Befehle) nicht nacheinander ausgegeben, und Bänke, in denen gelesene Daten existieren, können einfach beliebig spezifiziert werden. Daher wird dadurch eine einfache Verwendung bereitgestellt. Umgekehrt beträgt ein Zeitintervall LA1 zwischen der Eingabe der Bankaktivierung (BA) und der Ausgabe von Daten jedoch 6 Zyklen. Andererseits bringt der schnelle Modus den Vorteil mit sich, dass das Zeitintervall LA2 zwischen der Eingabe jeder Bankaktivierung (BA) und der Ausgabe von Daten beispielsweise auf vier Zyklen verkürzt werden kann, wenngleich er die Unannehmlichkeit mit sich bringt nach Abschluss des erforderlichen Lesens (oder Schreibens) von Daten, nacheinander die Aktive-Bank-Schließen-Befehle (BC-Befehle) an die entsprechenden Bänke auszugeben. Demgemäß kann einer der zu verwendenden Modi entsprechend dem Datentyp oder der Prozedur für die Verarbeitung von Daten am geeignetsten ausgewählt werden.
  • 12 ist ein Zeitablaufdiagramm zum Beschreiben eines weiteren Beispiels der Operation des RAM-Moduls gemäß der vorliegenden Erfindung. Dieselbe Zeichnung zeigt ein Beispiel eines Ras-Down-Modus (Seitenschreibens).
  • Das Seitenschreiben ähnelt im Wesentlichen dem in 10 dargestellten Seitenlesen. Die Operation beim Seitenschreiben wird jedoch einfach so geändert, dass ein im sechsten Zyklus eingegebener Befehl an Stelle des Lesebefehls (RD) als ein Schreibbefehl (WT) festgelegt wird und Schreibdaten D dementsprechend eingegeben werden und durch einen Schreibverstärker in die entsprechende Speicherzelle eingeschrieben werden.
  • 13 ist ein Zeitablaufdiagramm zum Beschreiben eines weiteren Beispiels der Arbeitsweise des RAM-Moduls gemäß der vorliegenden Erfindung. Dieselbe Zeichnung zeigt ein Beispiel eines schnellen Modus (Seitenschreibens).
  • Das Seitenschreiben ähnelt im Wesentlichen dem in 11 dargestellten Seitenlesen. Die Operation beim Seitenschreiben wird jedoch einfach so geändert, dass ein im vierten Zyklus eingegebener Befehl an Stelle des Lesebefehls (RD) als ein Schreibbefehl (WT) festgelegt wird und Schreibdaten D dementsprechend eingegeben werden und durch einen Schreibverstärker in die entsprechende Speicherzelle eingeschrieben werden.
  • Die 12 und 13 zeigen jeweils Beispiele, in denen zwei Dateneinheiten sequenziell geschrieben werden. Weil die Spaltenschalter jedoch, wie vorstehend beschrieben wurde, als acht Sätze bereitgestellt sind, ist, wenn eine Speichermatrix je Bank verwendet wird, ein sequenzielles Schreiben über maximal acht Zyklen zulässig. Wenn zwei Speichermatrizen je Bank zugewiesen sind, ist ein sequenzielles Schreiben über maximal sechzehn Zyklen möglich. Die Kombination der Signale BEi ermöglicht das Maskieren in Byteeinheiten. Eine Maskenfunktion unter Verwendung dieser Signale BEi ist gleich derjenigen im vorstehend erwähnten Lesemodus.
  • In dem Banksteuersystem werden die jeweiligen Bänke getrennt voneinander aktiviert, und das Aktivieren/Deaktivieren und Lesen/Schreiben wird für jede Bank ausgeführt. Zum fortlaufenden Ausgeben der Bankaktivierungsbefehle (BA) an dieselbe Bank sind selbst im optimalen Fall zwei Taktintervalle erforderlich, um den Ras-Down-Modus auszuführen. Das heißt, dass der vorhergehende BA-Befehl durch eine Ras-Down-Funktion, die auf dem folgenden BA-Befehl beruht, ungültig gemacht wird. Infolge von Beschränkungen in Bezug auf Buskonflikte müssen Lese-/Schreibbefehle gleichzeitig an mehrere Bänke ausgegeben werden. Unter diesen Bedingungen werden mehrere Bänke aufeinander folgend festgelegt, und die Ein-/Ausgabe fortlaufender Daten durch den Pipelinebetrieb ist zulässig. Das Steuersystem eines Typs, bei dem die Steuerung für die jeweiligen Bänke auf der Grundlage der Bankaktivierungsbefehle (BA) und des Aktive-Bank-Schließen-Befehls (BC) ausgeführt wird, wird in einer Hinsicht als kompliziert angesehen, es weist jedoch die größte Wirksamkeit in Bezug auf die Ein-/Ausgabe von Daten mit einer beliebigen erforderlichen Zeitsteuerung auf. Das heißt, dass, solange der Bankaktivierungsbefehl (BA) ausgegeben wird, die entsprechende Bank diesen Zustand beibehält. Falls weiterhin der Lesebefehl (RD) oder der Schreibbefehl (WT), wie vorstehend erwähnt wurde, mit der erforderlichen Zeitsteuerung ausgegeben wird, kann die Ein-/Ausgabe von Daten sofort ausgeführt werden. Dies ist daher nützlich für den Pipelinebetrieb, bei dem mehrere Bänke verwendet werden. Gemäß der vorliegenden Ausführungsform sind entsprechend der Datenverarbeitungszeit oder der Vorladezeit oder dergleichen mehrere Zyklen erforderlich. Sie sind jedoch erforderlich, um einen schnellen Betrieb bereitzustellen. Die Anzahl der Zyklen ist bei einem langsamen Betrieb nicht darauf beschränkt.
  • Wenngleich die dynamische Speicherzelle gemäß der vorliegenden Ausführungsform verwendet wird, hat sie keinen für das Auffrischen vorgesehenen Befehl, und sie hat nicht einmal eine Auffrischungssteuerschaltung. Dies liegt daran, dass der Fall betrachtet wurde, in dem die Anzahl der Speichermatrizen in dem RAM-Modul selbst entsprechend der Speicherkapazität festgelegt wird und mehrere RAM-Module selbst bereitgestellt sind. Das heißt, dass dann, wenn Auffrischungssteuerschaltungen für mehrere RAM-Module bereitgestellt werden, diese bei einer integrierten Halbleiterschaltungsvorrichtung bereitgestellt werden, so dass sie einander beim Anbringen der RAM-Module überlappen, woraus sich das Risiko der Erzeugung von Abfall ergibt.
  • Gemäß der vorliegenden Ausführungsform ist die Auffrischungssteuerschaltung so konfiguriert, dass sie außerhalb des RAM-Moduls bereitgestellt ist. Wegen dieser Konfiguration kann die Auffrischungssteuerschaltung selbst beim Anbringen mehrerer RAM-Module gemeinsam verwendet werden. Weil die Zeilensystem-Auswahloperation und die Spaltensystem-Auswahloperation, wie vorstehend beschrieben, in dem RAM-Modul unabhängig ausgeführt werden, kann die Auffrischungssteuerschaltung eine Auffrischungsoperation ausführen, um eine Auffrischungsadresse, einen Bankaktivierungsbefehl (BA) und einen Aktive-Bank-Schließen-Befehl (BC) auszugeben.
  • Falls die mit dem RAM-Modul gemäß der vorliegenden Ausführungsform versehene integrierte Halbleiterschaltungsvorrichtung in einen Zustand gebracht wird, in dem ihr eine Versorgungsspannung zugeführt wird, und sie in einen Standby-Zustand versetzt wird, in dem kein Betrieb stattfindet, weist sie einen vollständigen Standby- oder einen Super-Standby-Modus auf, in dem alle Schaltungsoperationen einschließlich der Auffrischungsoperation unterbrochen sind und kein Strom fließt. Das Steuersignal MQ wird zum Festlegen eines solchen Modus verwendet. Wenn das Signal MQ aktiviert wird, wird das RAM-Modul so festgelegt, dass selbst durch die Ladungspumpenschaltung, die Teil der Leistungsschaltung VC ist, und den Teiler zum Bilden der halben Vorladespannung oder der Plattenspannung kein Gleichstrom fließt. Falls demgemäß festzuhaltende gespeicherte Daten existieren, wird ein statischer RAM angebracht, und die im dynamischen RAM gespeicherten Daten können anschließend, unmittelbar vor dem vollständigen Standby- oder dem Super-Standby-Modus, im statischen RAM gespeichert werden.
  • Im RAM-Modul gemäß der vorliegenden Ausführungsform werden die Spaltensystem- und die Zeilensystem-Auswahloperationen für jede Bank getrennt ausgeführt, wie vorstehend beschrieben wurde. Das heißt, dass die entsprechende Speicherbank im aktiven Zustand gehalten wird, es sei denn, dass Aktive-Bank-Schließen (BC) ausgegeben wird, wie vorstehend beschrieben wurde. Daher ist zusätzlich eine Rücksetzfunktion bereitgestellt, weil das Prüfen, ob sich jede Speicherbank im aktiven Zustand befindet, und das Festlegen der Bänke einzeln nacheinander zum Ausgeben von Aktive-Bank-Schließen (BC) mühsam werden. Das heißt, dass zusätzlich eine Funktion bereitgestellt ist, bei der, wenn das Steuersignal RES aktiv gemacht wird, ein in einem Betriebszustand gehaltenes Register zurückgesetzt wird und mit anderen Worten die Auswahloperationen in jeder individuellen Speichermatrix zurückgesetzt werden, so dass sie automatisch in eine Vorladeoperation übergehen und anschließend in den Schließzustand versetzt werden.
  • 14 ist ein Blockdiagramm, in dem eine Ausführungsform einer mit dem RAM-Modul gemäß der vorliegenden Erfindung versehenen integrierten Halbleiterschaltungsvorrichtung dargestellt ist. Jeweilige Schaltungsblöcke, die in derselben Zeichnung dargestellt sind, sind durch bekannte Techniken zur Herstellung integrierter Halbleiterschaltungen auf einem einzelnen Halbleitersubstrat, beispielsweise aus monokristallinem Silicium, gebildet.
  • Die integrierte Halbleiterschaltungsvorrichtung gemäß der vorliegenden Ausführungsform ist für eine Datenverarbeitung in der Art einer 3D-Graphikverarbeitung vorgesehen und kann als ein in einer Heim-Spielmaschine verwendeter Graphikverarbeitungs-LSI eingesetzt werden. Die vorliegende Ausführungsform umfasst SDRAMs (synchrone dynamische RAMs), die insgesamt 8 MBits umfassen, welche aus 4 MBits, die für ein vorgeschriebenes und ein Quellenbild verwendet werden, und 2 × 2 MBits, die zur Anzeige und zur Bilddarstellung verwendet werden, bestehen, einen Bilddarstellungsprozessor, der aus 50 Tausend Gattern besteht, eine DMA-Steuereinrichtung, eine Bussteuereinrichtung und eine Anzeigeschaltung.
  • Der SDRAM weist eine Kombination solcher RAM-Module auf, wie in den vorstehend erwähnten Ausführungsformen erläutert wurde. Beispielsweise sind acht Speichermatrizen, die jeweils aus etwa 256 kBits bestehen, in Kombination bereitgestellt, wie vorstehend beschrieben wurde, um Anzeige- und Bilddarstellungs-SDRAMs 2 und 3 einzurichten, die jeweils 2 MBits aufweisen. Die vorstehend erwähnten sechzehn 256-kBit-Speichermatrizen werden montiert, um einen SDRAM 1 zu konfigurieren, der aus etwa 4 MBits besteht und für das vorgeschriebene und das Quellenbild verwendet wird.
  • Die beiden SDRAMs 1 und 2 werden für die Bilddarstellung und die Anzeige zeitlich abwechselnd umgeschaltet. Wenn Bild daten, beispielsweise im Fall eines geraden Rahmens = 0, aus einem SDRAM 1 von den beiden SDRAMs ausgelesen werden und mit der Rasterabtastzeit einer Anzeigeeinheit in der Art einer CRT oder dergleichen synchronisierte Anzeigedaten durch die Bussteuereinrichtungen und die Anzeigeschaltung über einen externen Anzeigeprozessor ausgegeben werden, wird der andere SDRAM 2 für die Bilddarstellung und das Schreiben darin zu aktualisierender Bilddaten verwendet. Wenn die im anderen SDRAM 2 von den beiden SDRAMs gespeicherten Bilddaten dagegen in dem Fall eines ungeraden Rahmens = 1 gelesen werden und mit der Rasterabtastzeit der Anzeigeeinheit in der Art der CRT oder dergleichen synchronisierte Anzeigedaten über den Anzeigeprozessor durch die Bussteuereinrichtungen und die Anzeigeschaltung ausgegeben werden, wird der vorstehend erwähnte SDRAM 1 für die Bilddarstellung und das Schreiben darin zu aktualisierender Bilddaten verwendet.
  • Infolge des abwechselnden Schaltens zwischen der Anzeigeoperation und der Bilddarstellungsoperation, wie vorstehend beschrieben wurde, kann ein kurzes Zeitintervall, das dem angezeigten Bildrahmen entspricht, wirksam für das Darstellen und Anzeigen von 3D-Graphikbildern verwendet werden. Weil es erforderlich ist, große Datenmengen sequenziell zu lesen, wenn der SDRAM für die vorstehend beschriebene Anzeige verwendet wird, wird die Anzahl der Speichermatrizen je Bank auf 2 gelegt und die Anzahl der durch einen Speicherzugriff sequenziell gelesenen Daten auf einen hohen Wert gelegt. Wenn andererseits der SDRAM für das Darstellen von Bildern verwendet wird, wird die Anzahl der Bänke auf einen hohen Wert gelegt, um einen Abschnitt zu erneuern oder zu reprogrammieren, der während der Anzeigeoperationsperiode mit hoher Geschwindigkeit zu ändern ist, und es wird dadurch eine schnelle Schreiboperation auf der Grundlage einer Pipelineverarbeitung ermöglicht. Weil das Schalten zwischen den Bankkonfigurationen, wie vorstehend beschrieben wurde, durch das Steuersignal RFTN im RAM-Modul gemäß der vorliegenden Ausführungsform ausgeführt werden kann, kann eine wirksame Speicheroperation, die einem Betriebsmodus davon entspricht, ausgeführt werden.
  • Dies ist ähnlich dem SDRAM 1, der für das vorgeschriebene und das Quellenbild verwendet wird. Zum Erfassen von einer CD mit Schaltprogrammen oder dergleichen, die darin gespeichert sind, gelesener Programmbefehle und Quellenbilder wird beispielsweise die Anzahl der Speichermatrizen je Bank erhöht, um darin große Datenmengen mit hoher Geschwindigkeit zu schreiben. Bei der Bilddarstellungsoperation wird die Anzahl der Bänke erhöht und werden nur die erforderlichen Daten durch die Pipelineoperation mit hoher Geschwindigkeit ausgetauscht, wodurch 3D-Graphikdaten schnell erzeugt werden können.
  • Die für die jeweiligen Speichermatrizen des RAM-Moduls bereitgestellten Bankadressengeneratoren werden jeweils in Selbstidentifikationsschaltungen IDG der Bussteuereinrichtungen zum Steuern des Zugriffs auf die SDRAMs 1 bis 3 verwendet. Das heißt, dass Addierschaltungen der Selbstidentifikationsschaltungen IDG ähnlich der Zuweisung der Bankadressen zu den vorstehend beschriebenen Speichermatrizen in Reihe elektrisch miteinander verbunden sind und ihre entsprechenden Selbstidentifikationsadressen ihnen zugewiesen sind. Die entsprechende Bussteuereinrichtung wird entsprechend dem Vergleich und bei einer Koinzidenz mit Identifikationsinformationen von dem Bilddarstellungsprozessor ausgewählt. Das heißt, dass der selektive Speicherzugriff auf die SDRAMs durch die Bussteuereinrichtungen gesteuert werden kann. Bei einem Einchip-Mikrocomputersystem oder dergleichen, das auf diese Weise in der integrierten Halbleiterschaltungsvorrichtung gebildet ist, kann die Zuweisung von Adressen zu peripheren Schaltungen in Selbstidentifikationsschaltungen IDG verwendet werden, die jeweils eine Addierschaltung oder eine Subtraktionsschaltung ähnlich der vorstehend erwähnten verwenden.
  • Die Operationen und Wirkungen, die von den vorstehend erwähnten Ausführungsformen erhalten werden, sind die folgenden:
    • (1) Es kann der Vorteil erhalten werden, dass ein RAM, der so angebracht ist, dass er mit Logikschaltungen gemischt ist, so konfiguriert ist, dass eine Steuerschaltung für mehrere Speichermatrizen gemeinsam bereitgestellt ist, die jeweils ein Speicherarray, in dem mehrere Speicherzellen jeweils an Punkten angeordnet sind, an denen sich mehrere Wortleitungen und Bitleitungen schneiden, und eine Adressauswahlschaltung zum Auswählen von Operationen an den Wortleitungen und den Bitleitungen aufweisen, wobei eine Konfiguration verwendet wird, bei der die Anzahl der Speichermatrizen entsprechend der erforderlichen Speicherkapazität festgelegt wird, Arithmetikschaltungen für das Ausführen von +1- oder –1-Arithmetikoperationen jeweils in den Speichermatrizen bereitgestellt sind und kaskadenförmig verbunden sind und eine Arithmetikschaltung der ersten Stufe aufweisen, die einen Eingangsanschluss aufweist, dem Adressfestlege-Adresssignale fest oder programmierbar zugeführt werden, wobei den Arithmetikschaltungen zugeführte Eingangssignale oder von diesen ausgegebene Signale als zugewiesene Adresssignale definiert sind, wobei jeder der Komparatoren die Koinzidenz zwischen den Adresssignalen und bei einem Speicherzugriff eingegebenen Adresssignalen vergleicht, so dass jede Speichermatrix eine Adressauswahloperation entsprechend dem Koinzidenzsignal aktiviert, wodurch standardisierte Speichermatrizen verwendet werden können und die Entwurfsverwaltung des RAM-Moduls vereinfacht werden kann.
    • (2) Es kann ein weiterer Vorteil erhalten werden, der darin besteht, dass den Zwecken entsprechende flexible Behandlungen ausgeführt werden können, indem die Anzahl der Speichermatrizen entsprechend der für das RAM-Modul verwendeten erforderlichen Speicherkapazität beliebig festgelegt wird.
    • (3) Es kann ein weiterer Vorteil erzielt werden, der darin besteht, dass eine hohe Integration und eine Massenspeicherkapazität erreicht werden können, indem als das Speicherarray eine DRAM-Schaltung verwendet wird, die in Matrixform angeordnete dynamische Speicherzellen, Leseverstärker, die jeweils in einer Speicherzelle gespeicherte Informationen lesen und verstärken, welche in eine mit den Speicherzellen verbundene Bitleitung einzulesen sind, eine Vorladeschaltung, welche das Potential auf der Bitleitung vorlädt, und einen Spaltenschalter, der die entsprechende Bitleitung mit einer globalen Bitleitung verbindet, die für die mehreren Speichermatrizen gemeinsam bereitgestellt ist, aufweist.
    • (4) Es kann ein weiterer Vorteil erhalten werden, der darin besteht, dass jede der vorstehend erwähnten Speichermatrizen mit einer ersten und einer zweiten Bestimmungsschaltung versehen wird, um jeweils Vergleiche für eine Koinzidenz zwischen Bankadresseninformationen, die aus jeder Speichermatrix zugewiesenen binären Informationen bestehen, und eingegebenen Bankadresseninformationen vorzunehmen, wobei X-System-Adresssignale, die für eine Auswahloperation jeder Wortleitung oder eines Decodierergebnisses davon verwendet werden, auf der Grundlage des ersten Bestimmungsergebnisses geprüft werden, und Y-System-Adresssignale, die für eine Auswahloperation jeder Bitleitung oder eines Decodierergebnisses davon verwendet werden, auf der Grundlage des zweiten Bestimmungsergebnisses geprüft werden, wobei Adressinformationsbits, die der Anzahl der in Bezug auf die erste Bestimmungsschaltung gleichzeitig aktivierten Speicher ist matrizen entsprechen, zwangsweise in einen Koinzidenzzustand versetzt werden, wodurch das Schalten zwischen Bankkonfigurationen ermöglicht wird.
    • (5) Es kann ein weiterer Vorteil erzielt werden, der darin besteht, dass eine X-System-Adressauswahlschaltung zum Auswählen jeder vorstehend erwähnten Wortleitung eine Vordecodierschaltung, die X-System-Adresssignale in mehrere Sätze unterteilt und die mehreren unterteilten Sätze vordecodiert, und einen UND-konfigurierten Zeilendecoder, der in Reihe geschaltete MOSFETs zum Empfangen der Vordecodiersignale aufweist, umfaßt, wobei ein Worttreiber die entsprechende Wortleitung ansprechend auf ein vom Zeilendecoder gebildetes Wortleitungs-Auswahlsignal auswählt und die Operation der Vordecodierschaltung oder des Zeilendecoders auf der Grundlage des von der Bestimmungsschaltung gebildeten Bestimmungsergebnisses gesteuert wird, so dass die entsprechende Wortleitungs-Auswahloperation durch eine ausgewählte Speichermatrix allein ausgeführt wird, wodurch die Zeilensystem-Auswahloperation jeder Speichermatrix entsprechend dem ersten Bestimmungsergebnis gesteuert werden kann.
    • (6) Es kann ein weiterer Vorteil erhalten werden, der darin besteht, dass weiter eine Überlauf-Prüfschaltung bereitgestellt wird, die die Beträge eines der Arithmetikschaltung zugeführten Eingangssignals entsprechend der Speichermatrix der letzten Stufe von den mehreren kaskadenförmig verbundenen Speichermatrizen oder eines davon erzeugten Ausgangssignals und jedes beim Speicherzugriff eingegebenen Adresssignals vergleicht, wobei die Operation eines Leseverstärkers zum Verstärken eines von der entsprechenden Speichermatrix ausgegebenen Lesesignals entsprechend einem von der Überlauf-Prüfschaltung erfassten Überlauferfassungssignal zwangsweise unterbrochen wird und das Überlauferfassungssignal vom RAM-Modul ausgegeben wird, wodurch der Stromverbrauch in dem Leseverstärker verringert werden kann und das Auftreten von Fehlern verhindert werden kann.
    • (7) Es kann ein weiterer Vorteil erhalten werden, der darin besteht, dass die Steuerschaltung mit einem Detektor versehen wird, der die Anzahl der angebrachten Speichermatrizen ansprechend auf ein von der Speichermatrix der letzten Stufe von den mehreren kaskadenförmig verbundenen Speichermatrizen ausgegebenes Signal erfasst, wobei die Steuerschaltung die Last an jedem Treiber, der ein Steuer signal oder ein Zeitsignal, die den Speichermatrizen gemeinsam zugeführt werden, bildet, einstellt oder steuert, so dass sie unabhängig von der Anzahl der Speichermatrizen im Wesentlichen konstant wird, wodurch die Zeitgrenzen vergrößert werden können.
    • (8) Es kann ein weiterer Vorteil erhalten werden, der darin besteht, dass jede vorstehend erwähnte Speichermatrix Blindlastschaltungen aufweist, die in einem Weg zum Übertragen des Steuersignals oder des Zeitsignals bereitgestellt sind, wobei die Steuerschaltung die Anzahl der an den jeweiligen Speichermatrizen montierten Blindlastschaltungen festlegt, die mit den jeweiligen Speichermatrizen verbunden sind, um dadurch die Gesamtlast an dem Treiber zu steuern, so dass sie, unabhängig von der Anzahl der Speichermatrizen, im Wesentlichen konstant wird, wodurch die Zeitgrenzen mit einer einfachen Konfiguration vergrößert werden können, weil die Blindlastschaltungen in den jeweiligen Matrizen verteilt angeordnet sind.
    • (9) Es kann ein weiterer Vorteil erhalten werden, der darin besteht, dass die Steuerschaltung und mehrere Speichermatrizen zur Bildung eines RAM-Moduls Seite an Seite auf einer geraden Linie angeordnet werden, wobei die Arithmetikschaltung in der Speichermatrix, die an einer Position bereitgestellt ist, die von der Steuerschaltung am weitesten entfernt ist, so verbunden ist, dass sie eine Anfangsstufenschaltung ist, während die Arithmetikschaltung in der Speichermatrix, die neben der Steuerschaltung angeordnet ist, so verbunden ist, dass sie eine Endstufenschaltung ist, und die Überlauf-Prüfschaltung in der Steuerschaltung oder auf der Seite der Steuerschaltung bereitgestellt ist und ein Leseverstärker zum Verstärken eines Lesesignals von jeder der vorstehend erwähnten Speichermatrizen und eine Schaltung zum Übertragen eines Überlauferfassungssignals zu einer externen Schaltung in der Steuerschaltung angeordnet sind, wodurch die Anordnung von Schaltungen entlang des Flusses von Signalen ermöglicht wird und ein vernünftiges Schaltungslayout erreicht wird.
    • (10) Es kann ein weiterer Vorteil erhalten werden, der darin besteht, dass eine Steuerschaltung und mehrere Speichermatrizen zur Bildung eines RAM-Moduls Seite an Seite auf einer geraden Linie angeordnet werden, wobei die Arithmetikschaltung in der Speichermatrix, die an einer Position bereitgestellt ist, die von der Steuerschaltung am weitesten entfernt ist, als eine Anfangsstufenschaltung platziert ist, während die Arithmetikschaltung in der Speichermatrix, die neben der Steuerschaltung angeordnet ist, als eine Endstufenschaltung platziert ist, wobei dem in der Steuerschaltung bereitgestellten Anzahl-von-Speichermatrizen-Detektor ein von der Arithmetikschaltung der letzten Stufe ausgegebenes Signal zugeführt wird, wodurch die Anordnung von Schaltungen entlang dem Fluss von Signalen ermöglicht wird und ein vernünftiges Schaltungslayout erreicht werden kann.
    • (11) Es kann ein weiterer Vorteil erhalten werden, der darin besteht, dass der Steuerschaltung getrennt Zeilensystem- und Spaltensystem-Adresssignale zugeführt werden und es jeder Speichermatrix ermöglicht wird, Zeilensystem- und Spaltensystem-Auswahloperationen entsprechend den getrennt eingegebenen Zeilensystem- und Spaltensystem-Adresssignalen auszuführen, wodurch eine flexible Speicherauswahloperation entsprechend dem Schalten zwischen Bankkonfigurationen ermöglicht wird.
    • (12) Es kann ein weiterer Vorteil erhalten werden, der darin besteht, dass die Zeilensystem- und die Spaltensystem-Adresssignale mit einem von außerhalb des RAM-Moduls zugeführten Taktsignal synchronisiert sind und zusammen mit Steuersignalen eingegeben werden, welche Anweisungen für die Operationen der Zeilensystem- und Spaltensystemschaltungen bereitstellen, wobei die Adresssignale Adresssignale einschließen, welche eine der mehreren Speichermatrizen spezifizieren, die von der entsprechenden Wortleitung auszuwählen ist, und die Anweisungen für den Betrieb der Zeilensystem schaltung zwei Typen eines Anfangs der Zeilensystem-Auswahloperation und eines Operationsendes zum Bereitstellen von Anweisungen für eine Vorladeoperation nach Abschluss der Zeilensystem-Auswahloperation einschließen, wodurch die Auswahloperationen mit einem beliebigen Zeitablauf wie im Fall einer Pipelineoperation unter Verwendung mehrerer Speicherbänke implementiert werden können.
    • (13) Es kann ein weiterer Vorteil erhalten werden, der darin besteht, dass, wenn der unmittelbar vorhergehende Zustand der Zeilensystemschaltung für die Zeilensystem-Auswahloperation verwendet wird, die Zeilensystemschaltung die vorhergehende Operation abschließt und eine Vorladeoperation ausführt und anschließend automatisch eine Zeilensystem-Auswahloperation entsprechend den eingegebenen Adresssignalen ausführt, während, wenn der unmittelbar vorhergehende Zustand davon als der Operationsendzustand gegeben ist, die Zeilensystemschaltung eine Zeilensystem-Auswahloperation entsprechend den eingegebenen Adresssignalen ausführt, wodurch ein einfach verwendbarer Speicherzugriff möglich ist.
    • (14) Es kann ein weiterer Vorteil erhalten werden, der darin besteht, dass das RAM-Modul mit einem Rücksetzeingangsanschluss versehen ist und zusätzlich mit der Funktion versehen ist, die Zeilensystem- und die Spaltensystem-Auswahloperationen zwangsweise zu beenden, wenn ein vorgegebenes Rücksetzsignal an den Rücksetzeingangsanschluss angelegt wird, wodurch die Auswahlschaltung in jeder Speichermatrix in einen Vorladezustand versetzt wird, wodurch die Einfachheit des Betriebs im Banksteuersystem verbessert werden kann.
    • (15) Es kann ein weiterer Vorteil erhalten werden, der darin besteht, dass das RAM-Modul so aufgebaut ist, dass in einem Zustand, in dem die integrierte Halbleiterschaltungsvorrichtung mit einer Versorgungsspannung versorgt wird, der Betrieb jeder Schaltung mit der Funktion versehen wird, sie in einen vollständigen Standby-Zustand zu versetzen, in dem ein Nicht-Stromflusszustand über eine lange Zeit aufrecht erhalten wird, die zumindest die Informationshaltezeit jeder Speicherzelle übersteigt, wodurch eine vernünftige Speichersteuerung, die mit dem Betrieb der integrierten Halbleiterschaltungsvorrichtung konsistent ist, zulässig ist, so dass ein geringerer Leistungsverbrauch implementiert werden kann.
    • (16) Es kann ein weiterer Vorteil erhalten werden, der darin besteht, dass eine integrierte Halbleiterschaltungsvorrichtung mit mehreren Schaltungsblöcken versehen ist, die jeweils eine spezifische Schaltungsfunktion aufweisen, wobei die jeweiligen Schaltungsblöcke jeweils mit Arithmetikschaltungen, welche eine +1-Additionsoperation oder eine –1-Subtraktionsoperation an aus mehreren Bits bestehenden Adressvorgabe-Eingangssignalen ausführen, und Komparatoren, welche jeweils den Arithmetikschaltungen zugeführte Eingangssignale oder davon erzeugte Ausgangssignale als selbst zugewiesene Adresssignale definieren und jeweils Vergleiche für eine Koinzidenz zwischen den den Arithmetikschaltungen zugeführten Eingangssignalen oder den davon ausgegebenen Signalen und externen Adresssignalen bestimmen, versehen sind, wobei die Arithmetikschaltungen in den mehreren Schaltungsblöcken kaskadenförmig verbunden sind, einem Eingangsanschluss der Arithmetikschaltung in dem Anfangsstufenschaltungsblock feste Adresssignale zugeführt werden und der entsprechende Schaltungsblock in den jeweiligen Schaltungsblöcken entsprechend dem Koinzidenzsignal aktiviert wird, wodurch das Zuweisen von Adressen zu den in der integrierten Halbleiterschaltungsvorrichtung bereitgestellten Schaltungsblöcken einfach erreicht werden kann.
  • Die vorstehend beschriebene Erfindung wurde spezifisch anhand der erläuterten Ausführungsformen beschrieben. Die Erfindung der vorliegenden Anmeldung ist jedoch nicht notwendigerweise auf die vorstehenden Ausführungsformen beschränkt. Es erübrigt sich zu bemerken, dass daran innerhalb des Schutzumfangs verschiedene Änderungen vorgenommen werden können, ohne vom Grundgedanken der Erfindung abzuweichen. Die Speicherkapazität eines in einer Speichermatrix bereit gestellten Speicherarrays kann beispielsweise verschiedene Formen annehmen. Das Speicherarray kann ein gemeinsam verwendetes Leseverstärkersystem aufweisen, wobei Leseverstärker, eine Vorladeschaltung und ein Spaltenschalter in der Mitte angeordnet sind und Speicherzellen auf beiden Seiten bereitgestellt sind. Ein von der vorstehend beschriebenen Substratspannung VBB verschiedenes Massepotential der Schaltung kann in einem Halbleiterbereich verwendet werden, in dem dynamische Speicherzellen gebildet sind.
  • In diesem Fall kann ein so genanntes BSG-System (System mit einer verstärkten Messmasse), wobei ein Niederpegelpotential auf jeder Bitleitung höher gelegt ist als das Massepotential der Schaltung, verwendet werden, um in Adressauswahl-MOSFETs von dynamischen Speicherzellen entwickelte Leckströme zu verringern und um mit anderen Worten die Informationshalteeigenschaften jeder Speicherzelle aufrechtzuerhalten. Stattdessen kann ein System verwendet werden, bei dem eine Verstärkungsschaltung fortgelassen wird, indem das Potential auf jeder Bitleitung als eine gegenüber einer Versorgungsspannung um die Schwellenspannung jedes Adressauswahl-MOSFETs verringerte Spannung verwendet wird und die Versorgungsspannung als ein Auswahlpegel für jede Wortleitung verwendet wird. Alternativ kann eine Kombination der beiden vorstehend erwähnten verwendet werden. Hierbei wird die Kompatibilität eines Vorrichtungsprozesses zwischen einem RAM-Modul und jeder extern bereitgestellten CMOS-Logikschaltung verbessert und ihre Vereinfachung ermöglicht.
  • Jede an einem RAM-Modul angebrachte Speichermatrix kann eine Konfiguration annehmen, bei der von den vorstehend beschriebenen dynamischen Speicherzellen verschiedene statische Speicherzellen verwendet werden. Alternativ kann eine Konfiguration verwendet werden, bei der Zellen in der Art nichtflüchtiger Speicher usw. eingesetzt werden. Diese Erfindung kann weit verbreitet in einer mit einem RAM-Modul versehenen integrierten Halbleiterschaltungsvorrichtung verwendet werden.
  • Wirkungen, die durch eine typische der in der vorliegenden Anmeldung offenbarten Erfindungen erhalten werden, werden nachstehend kurz beschrieben. Ein RAM, der so angebracht ist, dass er mit Logikschaltungen gemischt ist, ist so konfiguriert, dass eine Steuerschaltung für mehrere Speichermatrizen gemeinsam bereitgestellt ist, die jeweils ein Speicherarray, in dem mehrere Speicherzellen jeweils an Punkten angeordnet sind, an denen sich mehrere Wortleitungen und Bitleitungen schneiden, und eine Adressauswahlschaltung zum Auswählen von Operationen an den Wortleitungen und den Bitleitungen aufweisen, wobei eine Konfiguration verwendet wird, bei der die Anzahl der Speichermatrizen entsprechend der erforderlichen Speicherkapazität festgelegt wird, Arithmetikschaltungen für das Ausführen von +1- oder –1-Arithmetikoperationen jeweils in den Speichermatrizen bereitgestellt sind und kaskadenförmig verbunden sind und eine Arithmetikschaltung der ersten Stufe aufweisen, die einen Eingangsanschluss aufweist, dem Adressfestlege-Adresssignale fest oder programmierbar zugeführt werden, wobei den Arithmetikschaltungen zugeführte Eingangssignale oder von diesen ausgegebene Signale als zugewiesene Adresssignale definiert sind, wobei jeder der Komparatoren die Koinzidenz zwischen den Adresssignalen und bei einem Speicherzugriff eingegebenen Adresssignalen vergleicht, so dass jede Speichermatrix eine Adressauswahloperation entsprechend dem Koinzidenzsignal aktiviert, wodurch standardisierte Speichermatrizen verwendet werden können und die Entwurfsverwaltung des RAM-Moduls vereinfacht werden kann.

Claims (19)

  1. Integrierte Halbleiterschaltungsvorrichtung mit mehreren kaskadenförmig verbundenen ersten Schaltungen, gekennzeichnet durch mehrere Komparatoren, die jeweils Koinzidenz zwischen einem Referenzadreßsignal und sowohl einem Eingangssignal, das einer entsprechenden ersten Schaltung zugeführt wurde, als auch einem davon erzeugten Ausgangssignal bestimmen, wobei jede erste Schaltung einen vorbestimmten Wert zu ihrem Eingangssignal hinzufügt oder von diesem abzieht, um das Ausgangssignal zu bilden.
  2. Vorrichtung nach Anspruch 1, ferner mit mehreren zweiten Schaltungen, die jeweils in den ersten Schaltungen vorgesehen sind, wobei eine der zweiten Schaltungen aktiviert wird, wenn ein zugehöriger Komparator Koinzidenz anzeigt.
  3. Vorrichtung nach Anspruch 2, ferner mit einem RAM-Modul, das mehrere Speichermatrizen aufweist, und einer Steuerschaltung, die gemeinsam für die mehreren Speichermatrizen vorgesehen ist, wobei das Eingangssignal in einem Adreßvorgabe-Eingangssignal besteht, das mehrere Bits umfaßt, die ersten Schaltungen in Arithmetikschaltungen bestehen, die eine "+1 "- oder eine "–1"-Operation an dem Adreßvorgabe-Eingangssignal vornehmen, die zweiten Schaltungen in Adreßauswahloperationsschaltungen bestehen, jede Speichermatrix einen der mehreren Komparatoren, eine der mehreren Arithmetikschaltungen und ein Speicherarray enthält, und das Speicherarray mehrere Wortleitungen (WL0 bis WLn), mehrere Bitleitungen (BL0 bis WLn) und mehrere Speicherzellen aufweist.
  4. Vorrichtung nach Anspruch 3, wobei die Anzahl der Speichermatrizen gemäß der Speicherkapazität des RAM-Moduls gesetzt ist.
  5. Vorrichtung nach Anspruch 3 oder 4, wobei die Speicherzellen dynamische Speicherzellen aufweisen, und jedes Speicherarray wenigstens einen Leseverstärker (SA) aufweist, der in den Speicherzellen gespeicherte Information zum Auslesen in jede Bitleitung (BL0 bis BLn) liest und verstärkt und die in der Speicherzelle gespeicherte elektrische Ladung wieder in den Ursprungszustand zurückversetzt, eine Vorspannungsschaltung (PC), die das Potential in der Bitleitung (BL0 bis BLn) vorspannt, und einen Spaltenschalter, der die Bitleitungen zu einer globalen Bitleitung verbindet, die gemeinsam für die mehreren Speichermatrizen vorgesehen ist, aufweist.
  6. Vorrichtung nach Anspruch 5, wobei jede Speichermatrix eine erste und eine zweite Bestimmungsschaltung aufweist, um jeweils Koinzidenzen zwischen den der jeweiligen Speichermatrix zugeordneten Binärinformationen und Feldadreßinformationen, die gemeinsam für die mehreren Speichermatrizen eingegeben sind, zu bestimmen, X-System-Adreßsignale, die für eine Auswahloperation jeder Wortleitung (WL0 bis WLn) verwendet werden, oder ein Ergebnis einer Dekodierung davon auf Grundlage des Ergebnisses der Bestimmung durch die erste Bestimmungsschaltung validiert, und Y-System-Adreßsignale, die für eine Auswahloperation jeder Bitleitung (BL0 bis BLn) verwendet werden, oder ein Ergebnis einer Dekodierung davon auf Grundlage des Ergebnisses der Bestimmung durch die zweite Bestimmungsschaltung validiert und die Steuerschaltung ein Feldvorgabesignal liefert, um der ersten Bestimmungsschaltung zu ermöglichen, eine Koinzidenzentscheidung gemäß der Anzahl von zu aktivierenden Speichermatrizen zu erzwingen.
  7. Vorrichtung nach Anspruch 6, wobei eine X-System-Adreßauswahlschaltung zum Auswählen jeder Wortleitung (WL0 bis WLn) aufweist: eine Vordekodierschaltung, die X-System-Adreßsignale in mehrere Paare unterteilt und die unterteilten mehreren Paare vordekodiert; einen UND-konfigurierten Reihendekoder, der in Serie geschaltete MOSFETS zum Empfangen des von der Vordekodierschaltung ausgegebenen, vordekodierten Signals aufweist; und einen Worttreiber, der die entsprechende Wortleitung (WL0 bis WLn) gemäß einem von dem Reihendekoder gebildeten Wortleitungs-Auswahlsignal auswählt, wobei die Operation der Vordekodierschaltung oder des Reihendekoders auf Grundlage des Ergebnisses der von der ersten Bestimmungsschaltung erzielten Bestimmung so gesteuert wird, daß die entsprechende Wortleitungs-Auswahloperation durch eine ausgewählte Speichermatrix durchgeführt wird.
  8. Vorrichtung nach Anspruch 3, ferner mit einer Überlastprüfschaltung, die die Größen eines Eingangssignals, das zu der Endzustand-Arithmetikschaltung der mehreren kas kadenförmig verbundenen Arithmetikschaltungen oder eines davon erzeugten Ausgangssignals und jedes Adreßsignals, das nach Speicherzugriff der jeweiligen Speichermatrix eingegeben wurde, vergleicht, wobei die Operation eines Leseverstärkers zum Verstärken eines von der Speichermatrix ausgegebenen Lesesignals erzwungenermaßen gestoppt wird, wenn ein Überlasterfassungssignal von der Überlastprüfschaltung erfaßt wird, und das Überlasterfassungssignal in den Bereich außerhalb des RAM-Moduls übertragen wird.
  9. Vorrichtung nach Anspruch 4, wobei die Steuerschaltung ferner einen Detektor aufweist, der darin ein Signal empfängt, das von der Endzustands-Arithmetikschaltung der mehreren kaskadenförmig verbundenen Arithmetikschaltungen ausgegeben wurde, und die Anzahl angelegter Speichermatrizen erfaßt, und die Steuerschaltung die Last an jedem Treiber anpaßt, der ein Steuersignal oder ein Zeitgebesignal bildet, das den Speichermatrizen gemeinsam zugeführt wird, um unabhängig von der Anzahl der Speichermatrizen im wesentlichen konstant zu werden.
  10. Vorrichtung nach Anspruch 9, wobei jede Speichermatrix ferner Scheinlastschaltungen aufweist, die in einem Pfad zum Übertragen des Steuersignals oder des Zeitgebesignals vorgesehen sind, die Steuerschaltung die Anzahl der Scheinlastschaltungen bezeichnet, die in der jeweiligen Speichermatrix angelegt sind, und die mit den jeweiligen Speichermatrizen verbunden sind, und jede Speichermatrix wahlweise mit den zugehörigen Scheinlasten gemäß dem durch die Steuerschaltung spezifizierten Steuersignal verbunden ist, und die Gesamtlast an dem Treiber so angepaßt ist, daß sie unabhängig von der Anzahl der Speichermatrizen im wesentlichen konstant wird.
  11. Vorrichtung nach Anspruch 9, wobei die Steuerschaltung ferner Scheinlastschaltungen aufweist, die in einem Ausgabeabschnitt eines Pfads zum Übertragen des Steuersignals oder des Zeitgebesignals vorgesehen sind, und die Steuerschaltung die Anzahl der Scheinlastschaltungen steuert, die mit den jeweiligen Speichermatrizen verbunden sind, so daß die Gesamtanzahl von angelegten Speichermatrizen äquivalent identisch zu der Maximalzahl von angelegten Speichermatrizen wird, und die Gesamtlast an dem Treiber steuert, um das Steuersignal oder das Zeitgebe signal so zu bilden, daß es unabhängig von der Anzahl der Speichermatrizen im wesentlichen konstant wird.
  12. Vorrichtung nach Anspruch 8, wobei das RAM-Modul eine Steuerschaltung und mehrere Speichermatrizen aufweist, die Seite an Seite in einer geraden Linie angeordnet sind, die Arithmetikschaltung in der Speichermatrix, die an der von der Steuerschaltung am weitesten entfernten Stelle vorgesehen ist, so plaziert ist, daß sie eine Erstzustands-Schaltung darstellt, und die Arithmetikschaltung in der Speichermatrix, die neben der Steuerschaltung angeordnet ist, so plaziert ist, daß sie eine Endzustands-Schaltung darstellt, und die Überlastprüfschaltung in der Steuerschaltung oder auf der Seite der Steuerschaltung vorgesehen ist, und ein Leseverstärker zum Verstärken eines Lesesignals von jeder Speichermatrix und eine Schaltung zum Übertragen eines Überlasterfassungssignals davon in der Steuerschaltung plaziert sind.
  13. Vorrichtung nach Anspruch 9, wobei das RAM-Modul eine Steuerschaltung und mehrere Speichermatrizen aufweist, die Seite an Seite in einer geraden Linie angeordnet sind, die Arithmetikschaltung in der Speichermatrix, die an einer von der Steuerschaltung am weitesten entfernten Position vorgesehen ist, so plaziert ist, daß sie eine Erstzustands-Schaltung darstellt, die Arithmetikschaltung in der Speichermatrix, die neben der Steuerschaltung angeordnet ist, so plaziert ist, daß sie eine Endzustands-Schaltung darstellt, und dem Anzahl-von-Speichermatrizen-Detektor, der in der Steuerschaltung vorgesehen ist, ein von der Endzustands-Arithmetikschaltung ausgegebenes Signal zugeführt wird.
  14. Vorrichtung nach Anspruch 3, wobei der Steuerschaltung separat Reihen- und Spaltensystemadreßsignale zugeführt werden, und die Steuerschaltung jeder Speichermatrix ermöglicht, Reihen- und Spaltensystemauswahloperationen gemäß separat eingegebener Reihen- und Spaltensystemadreßsignale auszuwählen.
  15. Vorrichtung nach Anspruch 14, wobei die Reihen- und die Spaltensystemadreßsignale mit einem von außerhalb des RAM-Moduls zugeführten Taktsignal synchronisiert und zusammen mit Steuersignalen eingegeben werden, die Befehle für die Operationen der Reihen- und der Spaltensystemschaltungen darstellen, die Adreßsignale Adreßsignale einschließen, die eine oder mehrere Speichermatrizen auswählen, und die Befehle für die Operation der Reihensystemschaltung zwei Arten eines Starts der Reihensystemauswahloperation und eines Operationsendes zum Liefern von Befehlen für eine Vorspannungs-Operation nach der Beendigung der Reihensystemauswahloperation einschließen.
  16. Vorrichtung nach Anspruch 15, wobei wenn der unmittelbar vorausgehende Zustand der Zeilensystemschaltung die Zeilensystemauswahloperation ist, die Zeilensystemschaltung die vorangegangene Operation vollendet und eine Vorspannungs-Operation durchführt und anschließend automatisch eine Zeilensystemauswahloperation entsprechend des Eingabe-Adreßsignals ausführt, und wenn der unmittelbar vorausgegangene Zustand davon der Operationsendzustand ist, die Zeilensystemschaltung eine Zeilensystemauswahloperation entsprechend den Eingabe-Adreßsignalen ausführt.
  17. Vorrichtung nach Anspruch 15, wobei das RAM-Modul einen Rückstell-Eingangsanschluß aufweist und eine Beendigung der Zeilen- und Spaltensystemauswahloperationen erzwingt, wenn ein vorbestimmtes Rückstellsignal an dem Rückstell-Eingangsanschluß eingegeben wird, wodurch die Auswahlschaltung in jeder Speichermatrix in einen Vorspannungszustand gebracht wird.
  18. Vorrichtung nach Anspruch 5, wobei das RAM-Modul so ausgelegt ist, daß in einem Zustand in dem die integrierte Halbleiterschaltungsvorrichtung mit einer Versorgungsspannung versorgt wird, die Operation jeder Schaltung mit der Funktion versehen ist, sie in einen vollen Standby-Zustand zu bringen, in dem ein Nicht-Stromfluß-Zustand über eine lange Zeit aufrechterhalten wird, die wenigstens eine Informations-Haltezeit jeder Speicherzelle übersteigt.
  19. Vorrichtung nach Anspruch 1, ferner mit mehreren Speicherblocks, die jeweils eine spezifische Schaltungsfunktion haben, wobei das Eingangssignal in einem Adreßvorgabe-Eingangssignal besteht, das mehrere Bit umfaßt, die ersten Schaltungen Arithmetikschaltungen darstellen, die eine "+1 "- oder eine "–1"-Operation an dem Adreßvorgabe-Eingangssignal vornehmen, jeder Speicherblock eine der mehreren Arithmetikschaltungen und eine der mehreren Komparatoren aufweist, und die Arithmetikschaltung in dem Erstzustand-Schaltungsblock einen Eingangsanschluß aufweist, dem feste Adreßsignale zugeführt werden, und der entsprechende Schaltungsblock in den jeweiligen Schaltungsblocks aktiviert wird, wenn ein Koinzidenzsignal von dem jeweiligen Komparator ausgegeben wird.
DE69828234T 1997-10-02 1998-09-08 Integrierte Halbleiterschaltungsvorrichtung Expired - Lifetime DE69828234T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP28611897 1997-10-02
JP28611897A JP4039532B2 (ja) 1997-10-02 1997-10-02 半導体集積回路装置

Publications (2)

Publication Number Publication Date
DE69828234D1 DE69828234D1 (de) 2005-01-27
DE69828234T2 true DE69828234T2 (de) 2005-12-15

Family

ID=17700174

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69828234T Expired - Lifetime DE69828234T2 (de) 1997-10-02 1998-09-08 Integrierte Halbleiterschaltungsvorrichtung

Country Status (9)

Country Link
US (3) US5978305A (de)
EP (1) EP0907183B1 (de)
JP (1) JP4039532B2 (de)
KR (1) KR100516864B1 (de)
CN (1) CN1175424C (de)
DE (1) DE69828234T2 (de)
MY (1) MY120457A (de)
SG (1) SG68687A1 (de)
TW (1) TW426992B (de)

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7380092B2 (en) * 2002-06-28 2008-05-27 Rambus Inc. Memory device and system having a variable depth write buffer and preload method
US7187572B2 (en) * 2002-06-28 2007-03-06 Rambus Inc. Early read after write operation memory device, system and method
JP4039532B2 (ja) * 1997-10-02 2008-01-30 株式会社ルネサステクノロジ 半導体集積回路装置
DE19944738C2 (de) * 1999-09-17 2001-08-02 Infineon Technologies Ag Segmentierte Wortleitungsarchitektur zur Aufteilung einer Wortleitung in mehrere Bänke für Zellenfelder mit langen Bitleitungen
US6232872B1 (en) * 1999-10-14 2001-05-15 International Business Machines Corporation Comparator
US6278633B1 (en) * 1999-11-05 2001-08-21 Multi Level Memory Technology High bandwidth flash memory that selects programming parameters according to measurements of previous programming operations
US6563746B2 (en) * 1999-11-09 2003-05-13 Fujitsu Limited Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode
JP2001155483A (ja) * 1999-11-30 2001-06-08 Mitsubishi Electric Corp 半導体記憶装置
AU2001270400A1 (en) * 2000-07-07 2002-01-21 Mosaid Technologies Incorporated A high speed dram architecture with uniform access latency
JP4250325B2 (ja) * 2000-11-01 2009-04-08 株式会社東芝 半導体記憶装置
JP4671512B2 (ja) * 2001-02-01 2011-04-20 ルネサスエレクトロニクス株式会社 不揮発性半導体メモリ
EP1416467A4 (de) * 2001-08-08 2006-09-27 Sony Corp Anzeigeansteuerverfahren, anzeigeelement und anzeige
JP2003133417A (ja) * 2001-10-26 2003-05-09 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその設計方法
KR100438893B1 (ko) * 2001-12-27 2004-07-02 한국전자통신연구원 뱅크 인식을 이용한 고속 ｓｄｒａｍ 제어 장치 및 방법
DE60323989D1 (de) * 2002-06-28 2008-11-20 Rambus Inc Speicherbaustein mit frühlese-nach-schreiboperation, system und verfahren
JP2004086934A (ja) * 2002-08-22 2004-03-18 Renesas Technology Corp 不揮発性記憶装置
JP2004127405A (ja) * 2002-10-01 2004-04-22 Renesas Technology Corp 不揮発性半導体記憶装置
JP2005025896A (ja) * 2003-07-04 2005-01-27 Sony Corp 半導体記憶装置、および半導体記憶装置の読み出し方法
US7120065B2 (en) * 2004-04-01 2006-10-10 Micron Technology, Inc. Techniques for implementing accurate operating current values stored in a database
US7035159B2 (en) * 2004-04-01 2006-04-25 Micron Technology, Inc. Techniques for storing accurate operating current values
JP2006134469A (ja) * 2004-11-05 2006-05-25 Elpida Memory Inc 半導体記憶装置
US8139409B2 (en) * 2010-01-29 2012-03-20 Unity Semiconductor Corporation Access signal adjustment circuits and methods for memory cells in a cross-point array
US20070165457A1 (en) * 2005-09-30 2007-07-19 Jin-Ki Kim Nonvolatile memory system
US7652922B2 (en) 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
US20070076502A1 (en) * 2005-09-30 2007-04-05 Pyeon Hong B Daisy chain cascading devices
KR101293365B1 (ko) * 2005-09-30 2013-08-05 모사이드 테크놀로지스 인코퍼레이티드 출력 제어 메모리
US7747833B2 (en) * 2005-09-30 2010-06-29 Mosaid Technologies Incorporated Independent link and bank selection
US11948629B2 (en) 2005-09-30 2024-04-02 Mosaid Technologies Incorporated Non-volatile memory device with concurrent bank operations
US8069328B2 (en) * 2006-03-28 2011-11-29 Mosaid Technologies Incorporated Daisy chain cascade configuration recognition technique
US8335868B2 (en) * 2006-03-28 2012-12-18 Mosaid Technologies Incorporated Apparatus and method for establishing device identifiers for serially interconnected devices
US8364861B2 (en) * 2006-03-28 2013-01-29 Mosaid Technologies Incorporated Asynchronous ID generation
US7551492B2 (en) * 2006-03-29 2009-06-23 Mosaid Technologies, Inc. Non-volatile semiconductor memory with page erase
EP2002442B1 (de) * 2006-03-31 2010-11-10 Mosaid Technologies Incorporated Flash-speichersystem-steuerverfahren
WO2007132456A2 (en) * 2006-05-12 2007-11-22 Anobit Technologies Ltd. Memory device with adaptive capacity
US8050086B2 (en) 2006-05-12 2011-11-01 Anobit Technologies Ltd. Distortion estimation and cancellation in memory devices
US8407395B2 (en) 2006-08-22 2013-03-26 Mosaid Technologies Incorporated Scalable memory system
US7904639B2 (en) 2006-08-22 2011-03-08 Mosaid Technologies Incorporated Modular command structure for memory and memory system
US8700818B2 (en) * 2006-09-29 2014-04-15 Mosaid Technologies Incorporated Packet based ID generation for serially interconnected devices
US7817470B2 (en) * 2006-11-27 2010-10-19 Mosaid Technologies Incorporated Non-volatile memory serial core architecture
US8595573B2 (en) 2006-12-03 2013-11-26 Apple Inc. Automatic defect management in memory devices
US8010709B2 (en) * 2006-12-06 2011-08-30 Mosaid Technologies Incorporated Apparatus and method for producing device identifiers for serially interconnected devices of mixed type
US8331361B2 (en) * 2006-12-06 2012-12-11 Mosaid Technologies Incorporated Apparatus and method for producing device identifiers for serially interconnected devices of mixed type
US7853727B2 (en) * 2006-12-06 2010-12-14 Mosaid Technologies Incorporated Apparatus and method for producing identifiers regardless of mixed device type in a serial interconnection
US8271758B2 (en) * 2006-12-06 2012-09-18 Mosaid Technologies Incorporated Apparatus and method for producing IDS for interconnected devices of mixed type
US7818464B2 (en) * 2006-12-06 2010-10-19 Mosaid Technologies Incorporated Apparatus and method for capturing serial input data
US7529149B2 (en) * 2006-12-12 2009-05-05 Mosaid Technologies Incorporated Memory system and method with serial and parallel modes
US8984249B2 (en) * 2006-12-20 2015-03-17 Novachips Canada Inc. ID generation apparatus and method for serially interconnected devices
KR100886215B1 (ko) 2006-12-27 2009-03-02 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
US8139432B2 (en) 2006-12-27 2012-03-20 Samsung Electronics Co., Ltd. Variable resistance memory device and system thereof
US8010710B2 (en) 2007-02-13 2011-08-30 Mosaid Technologies Incorporated Apparatus and method for identifying device type of serially interconnected devices
US8122202B2 (en) * 2007-02-16 2012-02-21 Peter Gillingham Reduced pin count interface
EP2109862A4 (de) * 2007-02-16 2010-08-04 Mosaid Technologies Inc Halbleiterbauelement und verfahren zur veringerung des stromverbrauchs in einem system mit verbundenen bauelementen
US8046527B2 (en) 2007-02-22 2011-10-25 Mosaid Technologies Incorporated Apparatus and method for using a page buffer of a memory device as a temporary cache
US8086785B2 (en) 2007-02-22 2011-12-27 Mosaid Technologies Incorporated System and method of page buffer operation for memory devices
US7796462B2 (en) 2007-02-22 2010-09-14 Mosaid Technologies Incorporated Data flow control in multiple independent port
WO2008111058A2 (en) 2007-03-12 2008-09-18 Anobit Technologies Ltd. Adaptive estimation of memory cell read thresholds
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
US8429493B2 (en) * 2007-05-12 2013-04-23 Apple Inc. Memory device with internal signap processing unit
US7688652B2 (en) * 2007-07-18 2010-03-30 Mosaid Technologies Incorporated Storage of data in memory via packet strobing
US8259497B2 (en) * 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8300478B2 (en) 2007-09-19 2012-10-30 Apple Inc. Reducing distortion using joint storage
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US7889578B2 (en) 2007-10-17 2011-02-15 Mosaid Technologies Incorporated Single-strobe operation of memory devices
US8527819B2 (en) 2007-10-19 2013-09-03 Apple Inc. Data storage in analog memory cell arrays having erase failures
WO2009063450A2 (en) 2007-11-13 2009-05-22 Anobit Technologies Optimized selection of memory units in multi-unit memory devices
US7913128B2 (en) * 2007-11-23 2011-03-22 Mosaid Technologies Incorporated Data channel test apparatus and method thereof
US8225181B2 (en) * 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8456905B2 (en) * 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
US7983099B2 (en) 2007-12-20 2011-07-19 Mosaid Technologies Incorporated Dual function compatible non-volatile memory device
US8291248B2 (en) * 2007-12-21 2012-10-16 Mosaid Technologies Incorporated Non-volatile semiconductor memory device with power saving feature
KR20100106410A (ko) * 2007-12-21 2010-10-01 모사이드 테크놀로지스 인코퍼레이티드 전력 절약 특성을 갖는 비-휘발성 반도체 메모리 디바이스
US7940572B2 (en) * 2008-01-07 2011-05-10 Mosaid Technologies Incorporated NAND flash memory having multiple cell substrates
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8493783B2 (en) 2008-03-18 2013-07-23 Apple Inc. Memory device readout using multiple sense times
US8498151B1 (en) 2008-08-05 2013-07-30 Apple Inc. Data storage in analog memory cells using modified pass voltages
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8261159B1 (en) 2008-10-30 2012-09-04 Apple, Inc. Data scrambling schemes for memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8194481B2 (en) * 2008-12-18 2012-06-05 Mosaid Technologies Incorporated Semiconductor device with main memory unit and auxiliary memory unit requiring preset operation
US8037235B2 (en) * 2008-12-18 2011-10-11 Mosaid Technologies Incorporated Device and method for transferring data to a non-volatile memory device
US8397131B1 (en) 2008-12-31 2013-03-12 Apple Inc. Efficient readout schemes for analog memory cell devices
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) * 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8521980B2 (en) * 2009-07-16 2013-08-27 Mosaid Technologies Incorporated Simultaneous read and write data transfer
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
JP2011141928A (ja) * 2010-01-07 2011-07-21 Elpida Memory Inc 半導体装置及びその制御方法
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8572311B1 (en) 2010-01-11 2013-10-29 Apple Inc. Redundant data storage in multi-die memory systems
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8767459B1 (en) 2010-07-31 2014-07-01 Apple Inc. Data storage in analog memory cells across word lines using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8493781B1 (en) 2010-08-12 2013-07-23 Apple Inc. Interference mitigation using individual word line erasure operations
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
JP2012099189A (ja) * 2010-11-04 2012-05-24 Elpida Memory Inc 半導体装置
JP5653856B2 (ja) 2011-07-21 2015-01-14 ルネサスエレクトロニクス株式会社 半導体装置
US8825967B2 (en) 2011-12-08 2014-09-02 Conversant Intellectual Property Management Inc. Independent write and read control in serially-connected devices
CN103177755B (zh) * 2013-03-25 2015-12-02 西安华芯半导体有限公司 一种包含多存储模块的存储器结构及其控制方法
CN104425004B (zh) * 2013-09-06 2017-08-29 联想(北京)有限公司 内存控制器、内存控制系统以及内存控制方法
CN104637522B (zh) * 2014-12-26 2017-09-05 北京时代民芯科技有限公司 一种脉宽自适应的可配置存储器ip结构
US9916212B2 (en) * 2016-02-18 2018-03-13 Globalfoundries Inc. Method, apparatus, and system for targeted healing of write fails through bias temperature instability
KR102647420B1 (ko) * 2016-10-06 2024-03-14 에스케이하이닉스 주식회사 반도체장치
JP7242634B2 (ja) * 2017-07-30 2023-03-20 ニューロブレード リミテッド メモリチップ
US11514996B2 (en) * 2017-07-30 2022-11-29 Neuroblade Ltd. Memory-based processors
CN111271264B (zh) * 2018-12-05 2022-06-21 研能科技股份有限公司 微机电泵模块
KR20210012818A (ko) * 2019-07-26 2021-02-03 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
CN115398545B (zh) * 2020-04-01 2025-03-04 冈岛义宪 模糊检索电路
KR20220146748A (ko) 2021-04-23 2022-11-02 삼성전자주식회사 반도체 메모리 장치
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4410965A (en) * 1981-09-18 1983-10-18 Ncr Corporation Data decompression apparatus and method
JPS6050797A (ja) * 1983-08-31 1985-03-20 Toshiba Corp 半導体記憶装置
US4683555A (en) * 1985-01-22 1987-07-28 Texas Instruments Incorporated Serial accessed semiconductor memory with reconfigureable shift registers
JP2760811B2 (ja) * 1988-09-20 1998-06-04 株式会社日立製作所 半導体集積回路
JPH02246087A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd 半導体記憶装置ならびにその冗長方式及びレイアウト方式
JPH02246151A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd 抵抗手段と論理回路、入力回路、ヒューズ切断回路、駆動回路、電源回路、静電保護回路及びこれらを含む半導体記憶装置ならびにそのレイアウト方式及びテスト方式
JPH04313886A (ja) * 1991-04-11 1992-11-05 Hitachi Ltd 半導体記憶装置
JPH0827715B2 (ja) * 1993-03-03 1996-03-21 日本電気株式会社 記憶装置
US5701270A (en) * 1994-05-09 1997-12-23 Cirrus Logic, Inc. Single chip controller-memory device with interbank cell replacement capability and a memory architecture and methods suitble for implementing the same
JP2914870B2 (ja) * 1994-05-25 1999-07-05 株式会社東芝 半導体集積回路
JPH0845269A (ja) * 1994-07-27 1996-02-16 Hitachi Ltd 半導体記憶装置
JPH08241296A (ja) * 1995-03-06 1996-09-17 Mitsubishi Electric Corp 半導体集積回路
JP3607407B2 (ja) * 1995-04-26 2005-01-05 株式会社日立製作所 半導体記憶装置
EP0741387B1 (de) * 1995-05-05 2000-01-12 STMicroelectronics S.r.l. Nichtflüchtige Speicheranordnung mit Sektoren, deren Grösse und Anzahl bestimmbar sind
JPH09106684A (ja) * 1995-10-06 1997-04-22 Nec Corp 半導体メモリ
JP3722307B2 (ja) * 1996-03-08 2005-11-30 株式会社ルネサステクノロジ 半導体集積回路
JP4039532B2 (ja) * 1997-10-02 2008-01-30 株式会社ルネサステクノロジ 半導体集積回路装置

Also Published As

Publication number Publication date
MY120457A (en) 2005-10-31
JPH11110964A (ja) 1999-04-23
EP0907183A3 (de) 1999-09-29
KR100516864B1 (ko) 2005-12-09
JP4039532B2 (ja) 2008-01-30
CN1214516A (zh) 1999-04-21
CN1175424C (zh) 2004-11-10
DE69828234D1 (de) 2005-01-27
SG68687A1 (en) 1999-11-16
US6091660A (en) 2000-07-18
US5978305A (en) 1999-11-02
EP0907183A2 (de) 1999-04-07
US6314044B1 (en) 2001-11-06
TW426992B (en) 2001-03-21
KR19990036749A (ko) 1999-05-25
EP0907183B1 (de) 2004-12-22

Similar Documents

Publication Publication Date Title
DE69828234T2 (de) Integrierte Halbleiterschaltungsvorrichtung
DE69830962T2 (de) Integrierte Halbleiterschaltungsanordnung
DE69526431T2 (de) Eine synchrone nand-dram-speicherarchitektur
DE69320416T2 (de) Halbleiter-Speichergerät mit Spannungstressprüfmodus
DE69123324T2 (de) Halbleiterspeicheranordnung mit verriegelten Zeilenleitungszwischenverstärkern, angesteuert durch ein Speisespannungs Einschalt-Rücksetzsignal
DE69937909T2 (de) Taktsynchrone Speicheranordnung mit Hochgeschwindigkeitszyklus
DE69621280T2 (de) Speichergerätschaltkreis und Verfahren zur gleichzeitigen Adressierung der Spalten einer Vielzahl von Banken einer Vielzahlbankspeicheranordnung
DE4017616C2 (de)
DE69837135T2 (de) Integrierte Halbleiterschaltungsvorrichtung
DE3525575C2 (de)
DE69126382T2 (de) Dynamischer Typ-Halbleiterspeicher mit einer Auffrischungsfunktion und Verfahren zu seiner Auffrischung
DE10350865A1 (de) Speicherbaustein mit variabel verzögerter Spaltenauswahl
DE69626769T2 (de) Spannungspumpenschaltung für Halbleiterspeicheranordnung
DE3903714A1 (de) Halbleiterspeichereinrichtung mit einer testmode-setzschaltung
DE4428647B4 (de) Halbleiterspeicherbauelement mit einer Struktur zur Ansteuerung von Eingabe/Ausgabeleitungen mit hoher Geschwindigkeit
DE69224245T2 (de) Halbleiter-Speichereinrichtung
DE69909280T2 (de) Halbleiterspeicher
DE19629735C2 (de) Halbleiterspeichereinrichtung die eine Selbstauffrischungs-Vorrichtung aufweist
DE69717572T2 (de) Halbleiterspeicheranordnung mit erhöhter Bandbreite
DE69823427T2 (de) Halbleiterspeicheranordnung
DE69828021T2 (de) Halbleiterspeicheranordnung mit mehreren Banken
DE69838660T2 (de) Integrierte Halbleiterschaltungsvorrichtung
DE69717054T2 (de) Verbesserungen an oder bezüglich integrierten Schaltungen
DE19753496A1 (de) Halbleiterspeichereinrichtung
DE69935690T2 (de) Integrierter Halbleiterschaltungsspeicher und Bussteuerungsverfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition