DE69625367T2

DE69625367T2 - Linearisierte digitale automatische verstärkungsregelung

Info

Publication number: DE69625367T2
Application number: DE69625367T
Authority: DE
Inventors: B. Wilson
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 1995-09-15
Filing date: 1996-09-16
Publication date: 2003-10-16
Anticipated expiration: 2016-09-17
Also published as: FI980592A; ATE229709T1; ZA967426B; IL119239A; ES2188790T5; DE69625367D1; DE69625367T3; NZ319397A; CA2233692C; CA2233692A1; HK1015088A1; KR100427838B1; CN1200848A; UA48985C2; AU704530B2; US5627857A; EP0850509B2; AU7160996A; IL119239A0; FI980592A0

Description

Hintergrund der Erfindung

I. Feld der Erfindung

Die vorliegende Erfindung bezieht sich generell auf Kommunikationssysteme und im Speziellen auf Leistungssteuerung in einem Funk-Kommunikations-System

II. Beschreibung verwandter Technik

Die Federal Communications Commission (FCC) regelt die Nutzung des Funk- bzw. Radiofrequenz (RF bzw HF) Spektrums. Die FCC teilt bestimmte Bandbreiten innerhalb des HF-Spektrums für bestimmte Verwendungszwecke zu. Ein Benutzer einer zugewiesenen Bandbreite des HF-Spektrums muss Maßnahmen ergreifen, um sicherzustellen, dass die abgestrahlten Emissionen innerhalb und außerhalb dieser Bandbreite, innerhalb eines akzeptablen Niveaus bzw. Pegels bleibt, um Störungen mit anderen Benutzern, die in der gleichen oder in anderen Bandbreiten operieren, zu vermeiden. Diese Niveaus werden sowohl von der FCC als auch von den speziellen Benutzergruppen der Bandbreite geregelt.
Das 800 MHz Funk-Kommunikations-System betreibt seine Vorwärtsverbindung, die Übertragung von der Zelle zur Funk-Kommunikationsvorrichtung, in der Bandbreite von 869.01 MHz bis 893.97 MHz. Die Rückwärtsverbindung, die Übertragung von der Funk- Kommunikationsvorrichtung zur Zelle, ist in der Bandbreite von 824.01 MHz bis 848.97 MHz. Die Vorwärts- und Rückwärtsverbindungs-Bandbreiten sind in Kanäle aufgeteilt, wobei jeder Kanal eine 30 kHz Bandbreite belegt. Ein bestimmter Benutzer des Zellensystems kann auf einem oder mehreren dieser Kanäle zur selben Zeit arbeiten.
Es gibt mehrere verschiedene Techniken der Modulation, welche im zellulären Funk- Kommunikations-System benutzt werden können. Zwei Beispiele von Modulationstechniken sind frequency division multiple access (FDMA) und code division multiple access (CDMA).
Die FDMA Modulationstechnik erzeugt Signale, welche gleichzeitig einen Kanal belegen, während die CDMA Modulationstechnik Signale erzeugt, welche mehrere Kanäle belegen. Diese beiden Techniken müssen ihre, in der Rückwärtsverbindung ausgestrahlten Emissionen so steuern, dass sie innerhalb und außerhalb des zugewiesenen Kanals oder der Kanäle innerhalb akzeptabler Grenzen liegen. Für die maximale Systemleistung müssen CDMA Nutzer, dass Niveau der abgestrahlten Leistung innerhalb des Kanals in welchem sie arbeiten, sorgfältig steuern.
Ein CDMA Empfänger, der digital modulierte Informationssignale empfängt, umfasst im allgemeinen einen Verstärker mit variabler Verstärkung, mit einer Verstärkung, welche durch ein Steuersignal eingestellt wird. Das Verfahren der Einstellung der Verstärkung eins empfangenen Signals unter Benutzung eines Steuersignals, wird automatische Verstärkungssteuerung oder automatic gain control (AGC) genannt. Typischerweise umfasst in Digitalempfängern das AGC Verfahren die Messung einer Ausgangssignalleistung des variablen Verstärkers.
Der gemessene Wert wird mit einem Referenzwert verglichen, welcher die erwünschte Signalleistung angibt, um ein Fehlersignal zu erzeugen. Das Fehlersignal wird dann benutzt, um die Verstärkung des variablen Verstärkers so zu steuern, dass er die Signalstärke so einstellt, dass sie mit der gewünschten Signalleistung übereinstimmt.
Um digitale Demodulation mit einem optimalen Signal zu Rausch Verhältnis zu erreichen, wird AGC benutzt, um die Größe der Basisbandwellenformen nahe am vollen dynamischen Umfang bzw. Bereich der Basisband-Analog-Digital-Wandler zu halten. Dies erfordert im allgemeinen, dass die AGC über den vollen dynamischen Bereich der empfangenen Signalleistung vorgesehen wird.
WO95/23460 A offenbart einen Verfahren und eine Vorrichtung, zur Beschränkung der Ausgangsleistung einer Funk-Kommunikationsvorrichtung, welche in einem Netzsystem arbeitet. Dies stellt die übertragenen Seitenbänder sicher, und Synthesizer-Phasenrauschen bleibt innerhalb einer bestimmten Spezifikation. Dies wird durch Leistungsmessung und durch einen Korrekturakkumulator, welche gemeinsam ein Verstärkungssteuerungssignal erzeugen erreicht, indem die Verstärkungseinstellung auf einen Maximalwert begrenzt wird, sogar wenn der Zellenaufbau, der mit der Funk-Kommunikationsvorrichtung kommuniziert, Befehle zur Leistungserhöhung, bzw., "power-up" Befehle an die Funk- Kommunikationsvorrichtung sendet. Dieses Verfahren umfasst das dynamische Korrigieren des Ausgangsniveaus des Transmitters bzw. Senders, welches hervorgerufen wird, durch Verstärkungsvariationen in den Senderstufen oder Verstärkungssteuerungselementen.
Fig. 1 zeigt eine typische zelluläre - Funk-Kommunikationsvorrichtung nach dem Stand der Technik. Diese Funk-Kommunikationsvorrichtung besteht aus einer Sender-Sektion 102 und einer Empfangs-Sektion 103. In der Sender-Sektion 102 nimmt ein Mikrophon 110 ein Sprachsignal auf, und ändert es in ein Analogsignal, welches kodiert und moduliert 115 wird. Das modulierte Signal Tx liegt bei einer Zwischenfrequenz. Tx wird in einen automatic gain control (AGC) Verstärker 120 gegeben. Für CDMA Funk- Kommunikationsvorrichtungen wird der Sende-AGC 120 gesteuert durch eine Kombination 125 des Leistungsniveaus des empfangenen Signals, über einen Low Pass Filter (LPF, wie in Fig. 1 gezeigt) bzw. Tiefpass-Filter, was auch als open loop Leistungssteuerung bekannt ist und Leistungsübertragungsbefehlen von der Zelle 130, was auch als closed loop Leistungssteuerung bekannt ist, über einen Digital-Analog-Konverter (DAC, wie in Fig. 1 gezeigt). Sowohl die open als auch die closed loop Leistungssteuerung werden in größerem Detail im U.S. Patent Nummer 5,056,109 diskutiert, welches an Gilhousen et al erteilt wurde.
Das Signal vom AGC Verstärker wird in eine Leistungsverstärker 101 gegeben. Das verstärkte Signal vom Leistungsverstärker 101 wird in einen Duplexer 145 gegeben, welcher das Signal an eine Antenne 150 zur Übertragung über den Kanal koppelt.
In der Empfangs-Sektion 103 wird ein Signal, welches von der Antenne 150 empfangen wird, durch den Duplexer 145, an die Empfangs-Sektion 103 gekoppelt. Das empfangene Signal wird in einen low noise amplifier (LNA) bzw. geräuscharmen Verstärker 155 gegeben. Das verstärkte Signal aus dem LNA 155 wird dann in die Empfangs-AGC 160 gegeben. Diese AGC 160 wird vom Leistungsniveau des empfangenen Signals gesteuert 165. Das Signal von der Empfangs-AGC 160 wird demoduliert und dekodiert 170, bevor es als analoges Sprachsignal vom Lautsprecher 175 gesendet wird.
In CDMA basierten Funk-Kommunikationsvorrichtungen ist es möglich, den Leistungsverstärker 101 im Sender jenseits eines Leistungsniveaus zu betreiben, wo akzeptable Emissionen, welche außerhalb des Kanals abgestrahlt werden, aufrecht erhalten werden können. Dies liegt hauptsächlich an den erhöhten Ausgangs-Verzerrungsniveaus des Ausgangsverstärkers bei hohen Ausgangsleistungen. Der Betrieb des Ausgangsverstärkers 101 über ein bestimmtes Niveau hinaus, kann auch innerhalb der Funk- Kommunikationsvorrichtung Interferenzen hervorrufen.
In CDMA basierten Funk-Kommunikationsvorrichtungen wird die korrekte übertragene Ausgangsleistung durch "open loop"-Schätzungen bestimmt, welche vom Telefon gemacht werden, und durch "closed loop"-Korrekturbefehle von der Basisstation. Das Telefon macht seine open loop-Schätzung durch Messung der Leistung, welche von der Basisstation erhalten wird, und unter der Annahme eines symmetrischen Kanals, was bedeutet, dass das Telefon für jedes dB, um welches das Empfangssignal unterhalb eines bestimmten Referenzniveaus ist, über ein anderes Referenzniveau um die selbe Zahl von dB hinausgehen wird. Dies wird im allgemeinen erreicht, durch die Verwendung von Automatic Gain Control Verstärkern sowohl für den Empfangs- als auch den Sendepfad, welche "dB linear" sind, und durch Kopplung ihres Steuersignals an einen gemeinsamen Steuermechanismus, welcher so funktioniert, dass er das Empfangssignal an den gewünschten Punkt bringt.
In der Theorie wird eine solche Anordnung die erwünschte Sende-Ausgangsleistung produzieren. Nichtsdestoweniger kann die Aufrechterhaltung der richtigen on-channel Ausgangsleistung- bzw. Ausgangsleistung innerhalb des Kanals - schwierig sein, wegen mehrer unerwünschter Effekte in der Hardware der Funk-Kommunikationsvorrichtung. Zum Beispiel muss die CDMA basierte Funk-Kommunikationsvorrichtung ein Übertragungsleistungs-Steuerschema implementieren, dass über einen sehr weiten dynamischen Bereich, 80 dB bis 90 dB, funktioniert. Jede Abweichung von "dB linear" in den Sende oder Empfangs-AGC-Verstärkern wird Fehler im open-loop Ausgangsleistungsniveau hervorrufen. Ebenfalls wird jede Verstärkungsvariation (sowie zum Beispiel eine durch Temperatur oder Frequenz hervorgerufene) im Telefon, welche nicht die Sende- und Empfangs-Sektionen in gleicher Weise beeinflusst, Fehler in der Güte der Leistungssteuerung hervorrufen.
Nichtlineare Fehler treten ebenfalls auf, wenn Komponenten von niedrigerer Qualität benutzt werden, um Produktionskosten zu reduzieren oder wenn Komponenten für niedrigere Leistung benutzt werden, um den Leistungsverbrauch zu reduzieren. Es gibt einen daraus resultierenden Bedarf für lineare automatische Leistungssteuerung in einer Funk- Kommunikationsvorrichtung.

Zusammenfassung der Erfindung

Die vorliegende Erfindung umfasst eine linearisierte digitale Steuervorrichtung zur automatischen Verstärkungssteuerung (AGC) in einer Funkvorrichtung. Die Funkvorrichtung hat einen Sende-AGC-Verstärker und einen Empfangs-AGC-Verstärker. Ein Detektor für die empfangene Signalstärke ist an den Empfangs-AGC-Verstärker gekoppelt. Dieser Detektor erzeugt ein digitales Leistungsniveausignal aus einem empfangenden Signal.
Ein Integrator ist an den Detektor für die empfangene Signalstärke gekoppelt. Der Integrator integriert das digitale Leistungsniveausignal, um ein digitales AGC Anpassungs- bzw. Einstellungssignal zu erzeugen, von dem angenommen wird, dass es linear mit der erwünschten Empfangsverstärkungseinstellung (in dB) zusammenhängt. Ein Empfangs AGC Linearisierer ist an den Integrator gekoppelt.
Der Empfangs AGC Linearisierer vorverzerrt das lineare digitale AGC Einstellungssignal, um Nichtlinearitäten im Antwortverhalten des AGC-Verstärkers auf das Einstellungssignal zu kompensieren.
Ein Empfangs-Digital-Analog-Konverter (DAC) ist an den Empfangs AGC Linearisierer gekoppelt. Der DAC wandelt das vorverzerrte Empfangs-Einstellungssignal in ein analoges Empfangs-Einstellungssignal um. Das Analogsignal wird an den Empfangs AGC Verstärker gekoppelt, um seine Verstärkung zu steuern.
In einem CDMA- Funk-Kommunikationsvorrichtungs-Ausführungsbeispiel ist ein Sende-AGC-Linearisierer an den Empfangsleistungsintegrator gekoppelt. So wie beim Empfänger AGC Linearisierer vorverzerrt der Sende - AGC Linearisierer das lineare Sende- Einstellungssignal des Integrators, um die Nichtlinearitäten im Antwortverhalten des Sende- AGC-Verstärkers auf das Verstärkungseinstellungssignal zu kompensieren.
Ein Transmitter- bzw. Sende-DAC ist an den Sende-Lineariserer gekoppelt und wandelt das verzerrte Sende-Einstellungssignal in ein analoges Sende-Einstellungssignal um. Das analoge Signal ist an einen Sende-AGC-Verstärker gekoppelt, um seine Verstärkung zu steuern.
Daher ist gemäß einem ersten Aspekt der vorliegenden Erfindung eine linearisierte digitale Steuervorrichtung zur automatischen Verstärkungssteuerung (AGC) in einem Sender vorgesehen, welcher einen Sende-AGC-Verstärker und einen Empfangs-AGC-Verstärker hat, wobei die Vorrichtung folgendes aufweist: Einen Detektor für die empfangene Signalstärke, welcher an den Empfangs-AGC-Verstärker gekoppelt ist, um ein digitales Leistungsniveausignal aus dem empfangenen Signal zu erzeugen, einen Integrator, der an den Detektor für die empfangene Signalstärke gekoppelt ist, um ein digitales AGC- Einstellungssignal zu erzeugen, einen Empfangslinearisierer, welcher an den Integrator zur Erzeugung eines linearisierten Empfangs-Einstellungssignals gekoppelt ist, einen Empfangs- Digital-zu-Analog-Wandler, der an den Empfangslinearisierer gekoppelt ist, um das linearisierte Empfangs-Einstellungsignal in ein analoges Empfangs-Einstellungssignal umzuwandeln, wobei das analoge Empfangs-Einstellungssignal die Verstärkung des AGC- Verstärkers steuert, einen Sende-Linearisierer, der an den Integrator zur Erzeugung eines linearisierten Sende-Einstellungssignals gekoppelt ist und einen Sende-Digital-zu-Analog- Wandler, der an den Sendelinearisierer zur Umwandlung des linearisierten Sende- Einstellungssignals in ein analoges Sende-Einstellungssignal gekoppelt ist, wobei das analoge Sende-Einstellungssignal, die Verstärkung des Sende-AGC-Verstärkers steuert, wobei der Empfangslinearisierer auf das digitale AGC-Einstellungssignal anspricht, indem er Daten aus einer Vielzahl von Empfangssteigungen (Receive Slopes) und Daten aus einer von einer Vielzahl von Empfangs-Offsets (Receive Offsets) auswählt, und das linearisierte Empfangs- Einstellungssignal aus den ausgewählten Daten erzeugt wird und der Sendelinearisierer auf das digitale AGC-Einstellungssignal anspricht indem er Daten aus einer von einer Vielzahl von Sendesteigungen (Transmit Slopes) und Daten aus einer von einer Vielzahl von Sende- Offsets auswählt, und das lineare Sende-Einstellungssignal aus den ausgewählten Daten erzeugt wird.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung ist ein Verfahren vorgesehen, für linearisierte, digitale automatische Verstärkungssteuerung (AGC), in einem Sender, der einen Sende-AGC-Verstärker und einen Empfangs-AGC-Verstärker hat, wobei das Verfahren folgendes aufweist: Empfang eines Signals, Erzeugung eines digitalen Leistungsniveausignals aus dem empfangenen Signal, Integration des digitalen Leistungsniveausignals, um ein digitales AGC-Einstellungssignal zu erzeugen, Erzeugung eines linearisierten, digitalen Empfangs-Einstellungssignals, Umwandlung des linearisierten, digitalen Empfangs-Einstellungsignals in ein analoges Empfangs-Einstellungssignal, wobei das analoge Empfangs-Einstellungssignal die Verstärkung des Empfangs AGC-Verstärkers steuert, Erzeugung eines linearisierten, digitalen Sende-Einstellungssignals und Umwandlung des linearisierten, digitalen Sende-Einstellungssignals in ein analoges Sende- Einstellungssignal, wobei das analoge Sende-Einstellungssignal die Verstärkung des Sende- AGC-Verstärkers steuert, wobei das Verfahren weiter folgendes aufweist: Auswahl von Daten aus einer von einer Vielzahl von Empfangssteigungen und aus einem von einer Vielzahl von Empfangs-Offsets, und zwar ansprechend auf das digitale AGC- Einstellungssignal und Erzeugung des linearisierten Empfangs-Einstellungssignals aus den ausgewählten Daten und Auswahl von Daten aus einer von einer Vielzahl von Sendesteigungen und aus einem von einer Vielzahl von Sende-Offsets, und zwar ansprechend auf das digitale AGC-Einstellungssignal und Erzeugung des linearisierten Sende- Einstellungssignals aus den ausgewählten Daten.

Kurze Beschreibung der Zeichnungen

Die Merkmale, Gegenstände und Vorteile der vorliegenden Erfindung werden aus der detaillierten Beschreibung, welche untenstehend ausgeführt ist, deutlicher werden, wenn sie in Verbindung mit den Zeichnungen, in welchen gleiche Referenzzeichen durchgängig Zusammengehöriges identifizieren und in welchen gilt:
Fig. 1 zeigt ein Blockdiagramm einer typischen Funk-Kommunikationsvorrichtung bzw. eines typischen Radiotelephons.
Fig. 2 zeigt ein Blockdiagramm der digitalen, automatischen Verstärkungssteuerungsvorrichtung, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 3 zeigt ein Blockdiagramm der Anzeigevorrichtung der empfangenen Signalstärke, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 4 zeigt ein Blockdiagramm des programmierbaren Regelverstärkungsintegrators, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 5 zeigt ein Blockdiagramm der Bereichssteuervorrichtung des rauscharmen Verstärkers, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 6 zeigt ein Blockdiagramm der automatischen Verstärkungssteuerungs- Linearisierervorrichtung, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 7 zeigt einen Graph einer Beispielwellenform, des erwünschten Leistungsniveaus, abhängig von der AGC-Steuerspannung.
Fig. 8 zeigt ein Blockdiagramm der Bereichssteuervorrichtung des Leistungsverstärkers, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 9 zeigt ein Flussdiagramm des Prioritäts-Codierverfahrens, für die Bereichssteuerung des Leistungsverstärkers aus Fig. 8.
Fig. 10 zeigt ein Blockdiagramm der Funk-Kommunikationsvorrichtung, gemäß der vorliegenden Erfindung.

Detaillierte Beschreibung des bevorzugten Ausführungsbeispiels

Die linearisierte, digitale AGC-Steuerung der vorliegenden Erfindung sieht genaue, lineare automatische Verstärkungssteuerung in einer HF-Umgebung vor. Die vorliegende Erfindung funktioniert über einen weiten dynamischen Bereich, sodass sie sowohl in digitalen wie auch in analogen Typen von Sendersystemen verwendet werden kann.
Wie in Fig. 10 gezeigt, wird ein empfangenes HF-Signal in den LNA 1015 des Empfängers gegeben. Der LNA 1015 hat wählbare Verstärkungseinstellungen, um den dynamischen Bereich eines übermäßig starken Signals zu begrenzen, bevor es den Mischer erreicht. Die Verstärkung wird durch das AGC-Steuerverfahren der vorliegenden Erfindung variiert.
Das verstärkte Signal des LNA 1015 wird in einen RF-zu-IF (bzw. HF-zu-ZF) - Schaltkreis 1035 gegeben, um in eine Zwischenfrequenz heruntergewandelt zu werden. Im bevorzugten Ausführungsbeispiel ist diese Zwischenfrequenz 85 MHz.
Das ZF-Signal wird in einen Bandpass-Filter 1045 gegeben. Wie in Fachkreisen wohl bekannt ist, entfernt der Bandpass-Filter 1045 die Teile des Eingangs-ZF-Signals, welche nicht im Durchlassband des Filters sind. Typische Signale, die herausgefiltert werden müssen, sind Störsignale von anderen Funksendequellen, als derjenigen, mit der die Funkvorrichtung der vorliegenden Erfindung kommuniziert, ebenso wie Signale, die für andere Benutzer von Funk-Kommunikationsvorrichtungen bestimmt sind.
Das Signal vom Filter 1045 wird in einen Empfangs-AGC-Verstärker 1025 gegeben. Der Empfangs-AGC-Verstärker 1025 ist nach dem Frequenz-Herunterwandler bzw. "downconverter" 1035 angeordnet, um die Verstärkung anzupassen, nachdem die Störsender vom Bandpassfilter 1045 herausgefiltert wurden. Der Empfangs-AGC-Verstärker 1025 führt zusammen mit dem Sende-AGC-Verstärker 1030 die normale CDMA AGC Funktion der open-loop Leistungssteuerung, der closed-loop Leistungssteuerung und der Kompensation durch. Sowohl die Sende- als auch die Empfangs-AGC 1025 und 1030 werden durch das AGC-Steuerverfahren der vorliegenden Erfindung eingestellt.
Die Empfangs- und Sende-AGCs 1025 und 1030 werden wegen der Ansprüche an einen weiten dynamischen Bereich für die Empfangs- und Sendeverbindungen von CDMA benötigt. Im bevorzugten Ausführungsbeispiel haben die AGCs einen Verstärkungsbereich von mehr als 80 dB.
Das verstärkungsgesteuerte ZF-Signal vom AGC-Verstärker 1025 wird in einen zweiten downconverter 1050 gegeben. Dieser downconverter 1050 transformiert Eingangssignale auf das Basisband (0 Hz Bandmitte) als einen Satz von in-Phase- und phasenversetzten-Signalen bzw "In-phase und Quadrature - Signals" (I&Q) und gibt sie in digitaler Form aus. Es versteht sich, dass die Digital-zu-Analog-Wandlung, die vom downconverter 1050 durchgeführt wird, entweder vor oder nach der Transformation in das Basisband durchgeführt werden kann. Die Basisbandsignale sind bei Betrieb im CDMA Modus I und Q Meßwerte von codierten, digitalen Daten, die zur weiteren Demodulation und Korrelation ausgegeben werden. In einem Zwei-Modus-Empfänger, der sowohl in FM als auch in CDMA Systemen funktioniert, werden die I und Q Ausgaben des downconverters 1050 des weiteren FM-demoduliert, um eine Audio-Signalausgabe vorzusehen.
Der Sende-AGC-Verstärker 1030 ist an einen Leistungsverstärker 1020 über einen Heraufwandler bzw. upconverter 1040 gekoppelt.
Die I und Q Basisbandsignale werden in den Anzeiger für die empfangene Signalstärke oder "received signal strength indicator" (RSSI) und in den logarithmischen Verstärkerschaltkreis 205 aus Fig. 2 gegeben. Dieser Schaltkreis misst das empfangene Signalleistungsniveau. Zusätzlich muss, da der AGC eine nominell exponentielle Verstärkungsfunktion hat (d. h. dB linear, wenn eine Änderung der Steuerspannung von X Volt eine Änderung der Verstärkung von Y dB produziert, dann wird eine Änderung von 2X eine Verstärkungsänderung von 2Y dB produzieren) der Eingang zum Integrator 210 der vorliegenden Erfindung logarithmisch sein, damit die Zeitkonstante des AGC loops über den Verstärkungsbereich konsistent ist. Die Funktion des RSSIs und des LOG- Verstärkerschalkreises 205 ist es daher, den logarithmischen RSSI Wert zu erzeugen und davon den Logarithmus des erwünschten Signalniveaus zu subtrahieren. Als ein Ergebnis, ist die Ausgabe des LOG-Verstärkers positiv für Eingangswerte die größer sind als erwünscht und negativ für Eingangswerte, die kleiner sind als erwünscht. Dieses Fehlersignal wird dann an den Integrator 210 weitergegeben.
Der RSSI und der logarithmische Verstärker 205 sind im größeren Detail in Fig. 3 illustriert. Dieser Schaltkreis ist zusammengesetzt aus einem Multiplexer 305, der die I und Q Basisbandsignale als Eingangswerte hat. Ein Clock-Signal sorgt dafür, dass der Ausgang des Multiplexers 305 zwischen den I und Q Eingangswerten hin- und herwechselt, sodass der produzierte RSSI Wert der Mittelwert der I und Q Komponenten ist.
Da CDMA Signale Gaussförmig sind, muss die Größe der I und Q Basisbandsignale für viele Einzelwerte gemittelt werden, um die Leistung des Signals (RSSI) zu messen. Der Absolutwert-Schaltkreis 310 und der Integrier- und Weitergabe Dezimator-Tiefpaßfilter (bzw. integrate-and-dump decimator Tiefpaßfilter) 315 bestimmen gemeinsam die durchschnittliche Größe von I und Q über ein vorbestimmtes Zeitintervall. Im bevorzugten Ausführungsbeispiel (für U.S. Funk-Kommunikationsvorrichtungen mit einer Chiprate von 1.2288 MHz) ist dieses Intervall eine 38.4 kHz Clockperiode, in der 64 Einzelwerte bzw. Samples gemittelt werden. Die 38.4 kHz Clock löscht den integrate - and - dump - decimator Tiefpassfilter 315 auf Null, nachdem jede Gruppe von 64 Einzelwerten gemittelt worden ist.
Der integrate - and - dump - decimator Tiefpassfilter 315 wird von einem Clock-Signal getaktet, dass die doppelte Frequenz des Clock-Eingangssignals zum Multiplexer 305 hat. Die Ausgabe des integrate - and - dump - decimator Tiefpassfilters wird benutzt um eine logarithmische ROM Nachschlag-Tabelle (bzw. "ROM 100k up - Tabelle") 320 zu adressieren. Die ROM-look up Tabelle 320 enthält Werte, die der Differenz zwischen dem RSSI und einem Referenz RSSI entsprechen. Das Referenz RSSI ist das erwünschte Leistungsniveau des empfangenden Signals des Systems. Die Werte, die in der ROM-look up Tabelle 320 gespeichert werden, werden zusätzlich so eingestellt, dass ein logarithmisches Antwortverhalten erreicht wird.
Das RSSI Signal, welches vom RSSI und dem Log-Verstärkerschaltkreis 205 ausgegeben wird, ist bei 38.4 Kilosamples (bzw. 38400 Tastungen)/Sekunde. Dieses Signal hat im bevorzugten Ausführungsbeispiel einen +/-15 dB Bereich in Erhöhungsschritten von 0,234 dB pro Bit in der letzten Stelle (bzw. least significant bit).
Es soll festgehalten werden, dass RSSI und Log-Verstärkerschaltkreis der vorliegenden Erfindung einen dynamischen Eingangsbereich haben, der denjenigen des A/D Wandlers übertrifft, welcher seine Eingabe produziert. Der vorliegenden Schaltkreis nutzt die Gausssche Natur der CDMA Vorwärtsverbindung, das Log-ROM 320 stellt nicht nur eine logarithmische Funktion für Eingaben nahe der Mitte seines Betriebsbereichs zur Verfügung, sondern kompensiert auch das Abschneiden der Gaußschen Eingabe, welches an jedem Ende des Bereichs auftritt.
Das RSSI Signal wird in einen programmierbaren Regel-Verstärker-Integrator 210 gegeben. Die Ausgabe des Integrators 210 wird sich bei einem Wert einstellen, der dafür sorgt, dass der Empfangs-AGC-Verstärker ein Signal ausgibt, welches gleich ist dem Referenz RSSI.
Der programmierbare Regel-Verstärker-Integrator 210 der vorliegenden Erfindung ist in größerem Detail in Fig. 4 illustriert. Der Integrator 210 besteht aus einem Multiplizierer 405, der die RSSI Eingabe mit einer Verstärkungskonstante multipliziert. Indem diese Verstärkungskonstante variiert wird, kann die Zeitkonstante des kompletten AGC Regelkreises variiert werden, um den Anforderungen unterschiedlicher Situationen gerecht zu werden. Im bevorzugten Ausführungsbeispiel wird die Verstärkungskonstante in den Integrator programmiert, wenn eine Funk-Kommunikationsvorrichtung oder ein anderer Sender, der die vorliegende Erfindung beinhaltet hergestellt wird.
Die Verstärkungskonstante wird experimentell bestimmt und hängt von der Verzögerung durch den HF Schaltkreis ab. Die Zeitkonstante wird für den Regel- Bandpassfilter so schnell wie möglich gesetzt. Eine zu langsame Zeitkonstante würde eine zu langsame Antwort bedeuten, während eine Zeitkonstante die zu schnell ist unerwünschte Oszillationen hervorruft.
Das Resultat des Multiplizierers 405 wird in einen saturierenden 16-bit Akkumulator 410 gegeben. Der saturierende Akkumulator 410 zählt jeden neuen Abtastwert zu seinem vorhergehenden Ausgangswert. Nichtsdestoweniger "saturiert" er anstatt "überzulaufen", wenn sein Addierer einen Übertrag (bzw. "carry or borrow") produziert.
Um den Sende-AGC-Verstärker zu steuern, wird das Datensignal vom Integrator 210 in einen rekursiven Tiefpassfilter 215 erster Ordnung gegeben. Dieser Filter 215 hat im bevorzugten Ausführungsbeispiel eine Zeitkonstante von. 26.7 ms.
Der Mikroprozessor in dem Sender, der die vorliegende Erfindung beinhaltet, liest das Signal sowohl vor als auch nach dem Tiefpassfilter 215. Das Signal vor dem Tiefpassfilter 215 informiert den Mikroprozessor darüber, was das AGC-Einstellungssignal ist, welches den Empfangs-AGC steuert. Das Signal nach dem Tiefpassfilter 215 informiert den Mikroprozessor darüber, welches Verstärkungs-Einstellungssignal an den Sende-AGC angelegt ist.
Das tiefpassgefilterte Signal wird in einen Summierer 270 gegeben, der dieses Signal mit einem closed-loop-Leistungssteuersignal von der Basisstation summiert, mit der der Sender kommuniziert. Das closed-loop Leistungsteuersignal weist den Sender an, seine Leistungsausgabe zu erhöhen oder abzusenken, abhängig vom Signal, welches an der Basisstation empfangen wird. Der closed-loop Leistungssteuerbefehl von der Basisstation wird in den closed-loop Leistungssteuerschaltkreis 265 zur Verarbeitung übergeben.
Vor der Summierung wird der Leistungssteuerbefehl von der Basisstation, durch eine Konstante und durch eine sign-extend-operation 260 angepasst. Diese Operation passt den closed-loop Leistungssteuerbefehl vom closed-loop Leistungssteuerschaltkreis 265 so an, dass die korrekte Schrittgröße produziert wird. Für U.S. CDMA Funk- Kommunikationsvorrichtungen ist jedes Leistungssteuerbit von der Basisstation +/-1 dB. Im bevorzugten Ausführungsbeispiel ist diese Konstante das Äquivalent einer Multiplikation mit 12, sodass die Ausgabe des Integrators 210 ein Gewicht von 0.083 dB/Bit hat. In anderen Ausführungsbeispielen könnte diese Verstärkungskonstante für zusätzliche Flexibilität programmierbar sein.
Der skalierte Leistungssteuerbefehl und das Signal vom Tiefpassfilter werden summiert, und das Ergebnis wird in eine leistungsbeschränkende Steuerung 220 gegeben. Diese Leistungsbeschränkung wird benutzt um zu garantieren, dass der Sende- Leistungsverstärker nicht über seine Grenzen hinausgetrieben wird, indem darauf geachtet wird, zu welcher Erhöhung seiner Verstärkung der Sendeleistungsverstärker angewiesen wird.
Das maximale erlaubte Ausgabeniveau des Sendeleistungsverstärkers, wird zum Zeitpunkt der Herstellung der vorliegenden Erfindung gemessen. Dieser Wert ist der leistungsbegrenzenden Steuerung bekannt. Die Verstärkungseinstellung, welche das maximale Ausgangsniveau produziert, kann im leistungsbegrenzenden Steuerschaltkreis gespeichert werden, oder dorthin vom Mikroprozessor über die Software PA Begrenzungssteuerleitung geschrieben werden.
In bestimmten Situationen, zum Beispiel wenn der Sender hinter einem Hindernis ist, kann die Basisstation mehrere Befehle an den Sender senden, die ihn anweisen, die Sendeleistung zu erhöhen. Wenn die Basisstation power "up" Befehle an den Sender geschickt hat, bis zu dem Punkt, an dem die Leistungsverstärkerausgabe den Maximalwert erreicht, weist die Leistungsbegrenzungssteuerung die closed-loop Leistungssteuerung an, alle weiteren power "up" Befehle zu ignorieren. Dies verhindert, dass der Leistungsverstärker über sein maximales erlaubtes Niveau hinausgetrieben wird, und verursacht daher Verzerrung im gesendeten Signal. Die closed-loop Leistungssteuerung verarbeitet "down" Leistungssteuerbefehle immer noch normal.
Das Signal von der leistungsbegrenzenden Steuerung 220 wird in einen Sendelinearisierer 225 gegeben. Der Sendelinearisierer 225 kompensiert Nicht-Linearitäten im Ansprechsignal des Sende-AGC-Verstärkers auf das Einstellungssignal. Diese Nicht- Linearitäten würden zu Fehlern im Ausgangsleistungsniveau des Senders beitragen. Aus einem gegebenen 10-Bit Eingabewort, dass das erwünschte Ausgangsleistungsniveau repräsentiert, erzeugt der Linearisierer 225 ein 9-Bit Ausgabesteuerwort für den Sende-AGC, welches die beste Näherung desjenigen ist, welches das erwünschte Ausgangsleistungsniveau produzieren würde.
Der Sendelinearisierer 225 ist in größerem Detail in Fig. 6 illustriert. Er funktioniert als lookup Tabelle. Da aber eine direkte Implementation 1024 Einträge erfordert, benutzt das bevorzugte Ausführungsbeispiel zwei kleine lookup Tabellen und lineare Interpolation. Dies vereinfacht den Schaltkreis und reduziert die Menge an Kalibrationsdaten, die die Funk- Kommunikationsvorrichtung speichern muss. Der Linearisierer 225 umfasst zwei Random Access Memory (RAM) lookup Tabellen. Eine Tabelle speichert einen Anstieg 610 und die andere speichert einen Offset 605. Die vier signifikantesten Bits des Eingangs-Sende-AGC- Einstellungssignals werden benutzt um die RAM Tabellen 605 und 610 zu adressieren. Beide RAM Tabellen 605 und 610 sind in einem 16 · 8 Format organisiert.
Fig. 7 zeigt einen Graphen, um die Nutzung der RAM lookup Tabellen zu erläutern. Die X-Achse repräsentiert die erwünschte Leistung, während die Y-Achse die AGC Steuerspannung repräsentiert. Das Segment 710, an der Achse für die erwünschte Leistung, ist das Segment, welches von den vier höchsten Bits bzw most significant bits (MSBs) des Eingabeworts identifiziert wird. Das zugehörige Ausgabesegment 715 hat die Steigung und den Offset, welche in den beiden RAMs von den vier MSBs des Eingabeworts ausgewählt wurden.
Die Steigungsdaten aus der Steigungs-lookup Tabelle werden mit den sechs LSBs multipliziert 615, um ein 9-bit Wort zu erzeugen. Das Ergebnis wird zu den 8-bit offset Daten aus der offset lookup Tabelle addiert 620, um die 9-bit Ausgabe zu erzeugen.
Das Datensignal vom Sendelinearisierer wird in einen Pulsdichtemodulations (PDM) DAC 230 gegeben. Der DAC 230 wandelt das digitale Signal in ein analoges Signal zur Benutzung durch die Steuereingabe des Sende-AGC-Verstärkers um, welche in Fig. 10 illustriert ist. Im bevorzugten Ausführungsbeispiel ist der DAC 230 durch eine 9.8304 MHz Clock getaktet.
Das Datensignal von der leistungsbegrenzenden Steuerung 220 wird ebenfalls in eine Leistungsverstärkungsbereichssteuerung 250 gegeben. Die Leistungsverstärkungsbereichssteuerung 250 ist ein Satz von 6 Komparatoren, die an einen Prioritätskodierer mit Hysterese angebunden sind. Das Sende-AGC-Einstellungsniveau wird mit unterschiedlichen Leistungsniveaus verglichen, um den Sendeleistungsverstärker auf vier unterschiedene Bereiche von Ausgangsleistung zu setzen. Die Leistungsverstärkerbereichssteuerung wird auf ein 2-Bit Ausgabesignal codiert, welches vom Leistungsverstärker benutzt werden kann, um zum Beispiel einen passenden Vorspannstrom auszuwählen. Alternativ könnte die Bereichssteuerausgabe benutzt werden, um zwischen mehreren Leistungsverstärkern auszuwählen, von denen jeder für einen begrenzten Betriebsbereich optimiert ist.
Die Leistungsverstärkungsbereichssteuerung, welche in größerem Detail in Fig. 8 illustriert ist, umfasst sechs unterschiedliche Register 801-806 in welche der Mikroprozessor die erwünschten Anstiegs- und Abfallschwellen für das Sende-AGC-Einstellungssignal schreibt. Wenn es zum Beispiel erwünscht ist, dass das Sendeleistungsverstärkerbereichs- Ausgabesignal bei ungefähr 18 dBm umschaltet, kann die Anstiegsschwelle auf 19 dBm und die Abfallschwelle auf 17 dBm gesetzt werden, was zu einer Hysterese von 2 dB führt.
Das Eingangs-Sende-AGC-Einstellungssignal wird mit diesen Schwellen verglichen und im bevorzugten Ausführungsbeispiel geben die Komparatoren 820-825 eine logische "1" aus, wenn das Einstellungssignal größer ist, als die verglichene Schwelle. Der Prioritätskodierer 830, welcher diesen Vergleich codiert, resultiert in einem 2-Bit Leistungsverstärker Steuerwort.
In einem einfachen Prioritätskodierer wird keine Hysterese verwendet, sodass nur drei Komparatoren benötigt werden, um die vier Bereiche zu definieren. Die Ausgabe ist logisch 11, wenn (Eingabe Schwellwert 3); logisch 10 wenn ((Eingabe ≥ Schwellwert 2) UND (Eingabe < Schwellwert 3); logisch 01, wenn ((Eingabe ≥ Schwellwert 1) UND (Eingabe < Schwellwert 2), und logisch 00, wenn (Eingabe < Schwellwert 1).
Der Prioritätskodierer benutzt eine Hysterese, was soviel bedeutet, das jeder der logischen Ausgangszustände zu unterschiedlichen Eingangsschwellen gehört, abhängig vom vorausgehenden Zustand. Insbesondere ist die Schwelle zwischen zwei Zuständen höher für einen Übergang vom niedrigeren in den höheren Zustand, als sie für einen Übergang vom höheren in den niedrigeren Zustand sein wird. Diese Hysterese hilft dabei, die Frequenz der Zustandsübergänge zu reduzieren, wenn die Eingabe nahe einer Zustandsschwelle variiert.
Fig. 9 zeigt ein Flussdiagramm des Verfahrens, des Prioritätskodierers der vorliegenden Erfindung. Das Verfahren vergleicht das Sende-AGC-Einstellungssignal mit dem Anstiegsregister 3 905. Wenn der Komparator eine logische 1 ausgibt, wird die Ausgabe des Prioritätskodierers auf eine logische 11 gesetzt, was anzeigt, dass das Sende-AGC- Einstellungssignal größer ist als die maximale Schwelle. Falls nicht, wird der Abfallregister 3 Komparator überprüft 910. Wenn dieser Komparator eine logische 1 ausgibt, und die Ausgabe des Prioritätskodierers schon im Zustand 915 einer logischen 11 ist, so bleibt der Zustand 11. Wenn der Prioritätskodierer nicht im Zustand einer logischen 11 ist, wird die Ausgabe auf den Zustand einer logischen 10 gesetzt. Dies zeigt an, dass das Sende-AGC-Einstellungssignal auf die Leistung gesetzt wird, welche von den Registerpaaren 2 und 3 begrenzt wird.
Wenn der Abfallregister 3 Komparator nicht im Zustand einer logischen 1 ist, zeigt dies an, dass das Sende-AGC-Einstellungssignal nicht bei dem höheren Leistungsniveau, welches in Register 3 gesetzt wird, ist. In diesem Fall wird der Anstiegsregister 2 Komparator überprüft 920. Wenn dieser Komparator im Zustand einer logischen 1 ist, wird die Ausgabe des Prioritätskodierers in den Zustand einer logischen 10 gesetzt. Wenn dieser Komparator nicht im Zustand einer logischen 1 ist, wird der Abfallregister 2 Komparator überprüft 925. Wenn dieser Komparator im Zustand einer logischen 1 ist und der Zustand des Prioritätskodierers weniger ist als eine logische 10, so wird die Ausgabe des Prioritätskodierers in den Zustand einer logischen 01 gesetzt, was anzeigt, dass das Sende- AGC-Einstellungssignal innerhalb des Bereichs ist, welcher von den Registerpaaren 1 und 2 gesetzt wird. Falls nicht, wird die Ausgabe auf den Zustand einer logischen 10 gesetzt.
Wenn der Abfallregister 2 Komparator nicht im Zustand einer logischen 1 ist, ist das Sende-AGC-Einstellungssignal kleiner als das Leistungsniveau, welches in Register 2 gesetzt wurde. In diesem Fall wird der Anstiegsregister 1 Komparator überprüft 935. Wenn dieser Komparator im Zustand einer logischen 1 ist, wird die Ausgabe des Prioritätskodierers auf den Zustand einer logischen 01 gesetzt. Dies zeigt an, dass das Sende-AGC- Einstellungssignal innerhalb des Bereichs ist, welcher von den Registerpaaren 1 und 2 gesetzt wird.
Wenn dieser Komparator nicht im Zustand einer logischen 1 ist, wird der Abfallregister 1 Komparator überprüft 940. Wenn dieser Komparator im Zustand einer logischen 1 ist, und der Zustand des Prioritätskodierers eine logische 00 ist 945, verbleibt die Ausgabe des Prioritätscodieres dem logischen 00 Zustand. Wenn der Zustand des Prioritätskodierers nicht 00 ist, wird die Ausgabe auf den Zustand einer logischen 01 gesetzt. Wenn der Abfallregister 1 Komparator nicht im Zustand einer logischen 1 ist, wird die Ausgabe des Prioritätscodieres auf den Zustand einer logischen 00 gesetzt, was anzeigt, dass der Sende-AGC-Einstellungssignalbereich zwischen der minimalen möglichen Leistung und der Leistung, welche vom ersten Registerpaar gesetzt wird, ist.
Wenn der Leistungsverstärker von einem Leistungsbereich in einen anderen wechselt, kann sich die Verzögerung durch den HF-Schaltkreis ändern (zum Beispiel wenn separate Verstärker für jeden Bereich benutzt werden). Diese Verschiebung in der Verzögerung erzeugt eine Verschiebung in der Phase, welche nur während bestimmter Zeiten von den anderen Radioschaltkreisen toleriert werden kann. Aus diesem Grund wird der Prioritätskodierer 830 aus Fig. 8 von der Walsh Symbol Clock getaktet, welche bei 4,8 kHz läuft. Dies erlaubt es, dass das Leistungsverstärkungssteuerwort sich während der Zeiten ändert, wenn die Phasenänderung die Bit-Fehlerrate des Radios nicht beeinflusst (d. h. bei 'Walsh Symbolgrenzen').
Das Datensignal von der leistungsbegrenzenden Steuerung 220 wird zusätzlich in einen Tiefpassfilter 225 erster Ordnung gegeben. Der Tiefpassfilter 225, welcher im bevorzugten Ausführungsbeispiel eine Zeitkonstante von 204 us hat (die Verzögerung wird so ausgewählt, dass sie sehr dicht an der des PDM DAC liegt und an der des externen DAC Filters), filtert das Sende-AGC-Einstellungssignal und erlaubt es dem Mikroprozessor, zu lesen was am Verstärkungseinstellungseingang des Sende-AGCs passiert.
Der Mikroprozessor kann auch optional das Leistungsniveau des Leistungsverstärkers unter Benutzung geeigneter externer Schaltkreise lesen. Dieses Leistungsniveau wird mit dem erwünschten Leistungsniveau gemäß der Ausgabe 225 verglichen, und bestimmt daher den Fehler des Leistungsverstärkers relativ zum erwünschten Leistungsverstärkungsniveau. Der Mikroprozessor kann daher den Sender für einen minimalen Fehler rekalibrieren. Diese Selbstkalibration ist insbesondere zur Einstellung der Leistungsbegrenzungssteuerung 220 wichtig.
Wir beziehen uns nun wieder auf die Empfangssektion aus Fig. 2. Das Datensignal vom Regel - Verstärkungsintegrator 210 wird auch in einen LNA Bereichssteuerschaltkreis 235 gegeben. Dieser Schaltkreis 235 steuert die Verstärkung des LNA um den dynamischen Bereich des Empfängers zu verbessern. Obwohl der AGC-Verstärker den größten Teil des Verstärkungs-Einstellungsbereichs des Senders vorsieht, ist es in manchen Fällen ein Vorteil, e Verstärkung des LNA ebenfalls einstellbar zu gestalten.
Der LNA ist auf zwei unterschiedliche Verstärkungseinstellungen begrenzt (obwohl offensichtlich, wenn kontinuierlich einstellbare LNA Verstärkung erwünscht ist, der LNA ein Steuersignal mit dem AGC-Verstärker teilen könnte). Die LNA Bereichssteuerung kann eines dieser Verstärkungsniveaus auswählen, indem sie das einzelne Steuerbit entweder auf eine logische "1" oder eine logische "0" setzt.
Der LNA Bereichssteuerschaltkreis 235, welcher in größerem Detail in Fig. 5 illustriert ist, dient dazu, den LNA auf hohe Verstärkung zu setzen, wenn die benötigte Empfängerverstärkung einen programmierten Wert übertrifft und den LNA auf niedriege Verstärkung zu setzen, wenn die benötigte Empfangsverstärkung unter diesem Wert ist (Hystere ist ebenfalls vorgesehen). Zusätzlich passt er immer, wenn er die LNA Verstärkung umschaltet, das Steuersignal für den AGC-Verstärker an, um die Änderung in der LNA Verstärkung zu kompensieren.
Er besteht aus einem Multiplexer 505, der zwei Mikroprozessor-Schreibregister als Eingänge hat. Eines der Register ist eine Abfallschwelle für das Empfangs-AGC- Verstärkungseinstellungssignal, und die andere ist die Anstiegsschwelle. Die Anstiegsschwelle wird normalerweise einige wenige dB höher als die Abfallschwelle gesetzt, um Hysterese vorzusehen; dies reduziert die Zahl der Übergänge, welche auftreten wenn der Eingabewert nahe der Schwelle ist.
Die Ausgabe des Multiplexers 505 ist die Eingabe für einen der Eingänge eines Komparators 510. Die andere Eingabe des Komparators 510 ist mit dem Empfangs-AGC- Verstärkungseinstellungssignal verbunden. Wenn das AGC-Verstärkungseinstellungssignal größer ist als die Eingangsschwelle, gibt der Komparator 510 eine logische "1" in einen D Flip-Flop 515.
Der D Flip-Flop 515 fixiert bzw. "latches" im Ergebnis des Vergleichs. Da der Flip- Flop 515 im bevorzugten Ausführungsbeispiel von einer 38,4 kHz Clock getaktet wird, wird die Ausgabe des D Flip Flop 515 mit dieser Rate aktualisiert.
Die Ausgabe des D Flip Flop 515 ist an den Steuereingang des Eingangsmultiplexers 505 gekoppelt, um zwischen den unterschiedlichen Schwellwerteingaben auszuwählen und sorgt deshalb dafür, dass der Komparator eine Schwelle für ansteigende Signale verwendet und eine andere für fallende Signale (was Hysterese vorsieht). Der D Flip Flop 515 ist auch an den Steuereingang eines Offset Multiplexers 520 und an einen PDM-Folger 525 gekoppelt.
Der offset Mulitplexer 520 gibt einen 0 offset aus oder einen offset, der vom Mikroprozessor gesetzt wird, abhängig von der Steuereingabe vom D Flip Flop 515. Dieser offset wird vom Empfangs-AGC-Einstellungssignal abgezogen und die Differenz wird in den Empfangs-AGC-Linearisierer gegeben. Dies erlaubt es dem Mikroprozessor, indem er den richtigen offset in das offset Register schreibt, am AGC die Verstärkung, die durch den LNA hervorgerufen wird, zu kompensieren. Dies sorgt dafür, dass die kombinierte Verstärkung von LNA und AGC-Verstärker sich glatt ändert, ohne Diskontinuitäten (mit Ausnahme der unvermeidlichen aber kurzen Übergangsspitze).
Die D Flip Flop Ausgabe wird durch den PDM Folger 525 um ein Intervall verzögert, welches ungefähr das gleiche ist, wie die Verzögerung des PDM DAC und seines Ausgangsfilters (52 us im bevorzugten Ausführungsbeispiel). Diese Verzögerung hilft dabei, die Übergangsspitze zu reduzieren, indem die Verstärkungsänderungen von LNA und AGC Verstärkern so dicht wie möglich synchronisiert werden. Ein exklusives OR (XOR) gate 530 steuert die Polarität der Ausgabe. Wenn es erwünscht ist, die Polarität des Bereichssteuerbits an den LNA zu invertieren, schreibt der Mikroprozessor eine logische 1 auf die Polaritätssteuereingabe. Das Bereichssteuerbit wird durch das XOR gate 530 gestattet sein, wenn der Mikroprozessor eine logische 0 in die Polaritätseingabe schreibt. Dies erlaubt die Verwendung von LNA Schaltkreisen mit Anschlüssen zur Steuerung des Verstärkungsanstiegs die entweder im high oder im low Zustand aktiv sind.
Die Ausgabe des XOR gates 530 wird optional auch vom Mikroprozessor gelesen. Dies ermöglicht es dem Mikroprozessor, den Betrieb des Schaltkreises zu überwachen.
Der Empfangslinearisierer 240 operiert auf die selbe Weise wie der Sendelinearisierer 225, welcher oben diskutiert wurde. Sowohl der Empfangs- als auch der Sendelinearisierer 240 und 225 sind in Fig. 6 illustriert.
Die Ausgabe des Empfangslinearisierers 240 wird in einen PDM DAC 245 gegeben um von einem digitalen Signal in ein analoges Signal umgewandelt zu werden. Im bevorzugten Ausführungsbeispiel wird dieser DAC 245 mit einer 9.8304 MHz Clock getaktet, so wie im Sende DAC 230. Das analoge Empfangs-AGC-Einstellungssignal wird in den Steueranschluß des Empfangs-AGC gegeben.
In der oben beschriebenen Weise, sieht die digitale AGC-Vorrichtung lineare, digitale, automatische Verstärkungssteuerung der Empfangs- und Sende-AGC-Verstärker vor.
Ausführungsbeispiele der vorliegenden Erfindung sehen zusätzlich Bereichssteuerung sowohl des LNA als auch des UHF Sendeleistungsverstärkers vor.
Es soll festgehalten werden, dass die vorliegende Erfindung nicht auf die oben beschriebenen Ausführungsbeispiele begrenzt ist. Es ist vorhersehbar, dass verschiedene Modifikationen und Abwandlungen an den oben beschriebenen Ausführungsbeispielen gemacht werden könnten, ohne den Umfang der vorliegenden Erfindung zu verlassen, wie er durch die Ansprüche bestimmt ist. (19677)

Claims

1. Linearisierte digitale Steuervorrichtung zur automatischen Verstärkungssteuerung bzw. Automatic Gain Control AGC in einer Funkvorrichtung mit einem Sende-AGC-Verstärker (1030) und einem Empfangs-AGC-Verstärker (1025), wobei die Vorrichtung folgendes aufweist:

einen Empfangssignalstärken-Detektor (205) für das Erzeugen eines digitalen Leistungspegelsignals von einem empfangenen Signal, der an den Empfangs- AGC-Verstärker (1025) gekoppelt ist;

einen Integrierer (210) zum Erzeugen eines digitalen AGC-Anpassungs- Signals, der gekoppelt ist an den Empfangssignalstärken-Detektor (205);

einen Empfangs-Linearisierer (240) zum Erzeugen eines linearisierten Empfangs-Anpassungs-Signals, der an den Integrierer (210) gekoppelt ist;

einen Empfangs-Digital-zu-Analog-Wandler (245), der an den Empfangs- Linearisierer (240) gekoppelt ist, zum Konvertieren des linearisierten Empfangs-Anpassungs-Signals in ein analoges Empfangs-Anpassungs-Signal, wobei das analoge Empfangs-Anpassungs-Signal die Verstärkung des Empfangs-AGC-Verstärkers (1025) steuert;

einen Sende-Linearisierer (225), der an den Integrierer (210) gekoppelt ist, zum Erzeugen eines linearisierten Sende-Anpassungs-Signals; und

einen Sende-Digital-zu-Analog-Wandler (230), der an den Sende-Linearisierer (225) gekoppelt ist, zum Konvertieren des linearisierten Sende-Anpassungs- Signals in ein analoges Sende-Anpassungs-Signal, wobei das analoge Sende- Anpassungs-Signal die Verstärkung des Sende-AGC-Verstärkers (1030) steuert; dadurch gekennzeichnet, dass:

der Empfangs-Linearisierer (240) auf das digitale AGC-Anpassungs-Signal anspricht durch Auswählen von Daten von einer aus einer Vielzahl von Empfangssteigungen (receive slopes) und von Daten von einem aus einer Vielzahl von Empfangs-Offsets und das linearisierte Empfangs-Anpassungs-Signal erzeugt wird aus den ausgewählten Daten; und

der Sende-Linearisierer (225) anspricht auf das digitale AGC-Anpassungs- Signal, und zwar durch Auswählen von Daten von einer aus einer Vielzahl von Sendesteigungen (transmit slopes) und Daten von einem aus einer Vielzahl von Sende-Offsets und das linearisierte Sende-Anpassungs-Signal erzeugt wird aus den ausgewählten Daten.

2. Linearisierte digitale Steuervorrichtung nach Anspruch 1, die weiterhin folgendes aufweist:

eine "closed-loop"-Leistungssteuerungsschaltung bzw. eine Leistungssteuerungsschaltung mit geschlossenem Regelkreis (265) zum Annehmen von Sendeleistungs-Steuerungsbefehlen; und

einen Summierer (270) mit einem ersten Eingang, der an die closed loop Leistungssteuerungsschaltung (265) gekoppelt ist, einem zweiten Eingang, der an den Integrierer (210) gekoppelt ist, und einem Ausgang, der an den Sende- Linearisierer (225) gekoppelt ist, wobei der Summierer (270) ein empfangenes digitales Leistungssteuerungssignal zu dem digitalen AGC-Anpassungs-Signal addiert.

3. Linearisierte digitale Steuervorrichtung nach Anspruch 2, die weiterhin eine Sendeleistungs-Begrenzungssteuerung (220) aufweist, die an den Eingang der closed-loop-Leistungssteuerungsschaltung (265) gekoppelt ist, wobei die Sendeleistungs-Begrenzungssteuerung (220) das digitale AGC-Anpassungs- Signal auf eine maximale Verstärkungsanpassung bzw. Verstärkungseinstellung beschränkt.

4. Linearisierte digitale Steuervorrichtung nach Anspruch 1, die weiterhin einen Leistungsverstärker (1020) aufweist, der an einen Ausgang des Sende-AGC- Verstärkers (1030) gekoppelt ist und einen rauscharmen Verstärker (1015), der an einen Eingang des Empfangs-AGC-Verstärkers (1025) gekoppelt ist.

5. Linearisierte digitale Steuervorrichtung nach Anspruch 4, die weiterhin eine Leistungsverstärkungs-Bereichssteuerung (801/806, 820/825, 830) aufweist, die an den Integrierer (210) und an einen Steuereingang des Leistungsverstärkers (1020) gekoppelt ist, zum Erzeugen eines Verstärkungs- Steuerungssignals für den Leistungsverstärker.

6. Linearisierte digitale Steuervorrichtung nach Anspruch 4, die weiterhin eine Bereichssteuerung für einen rauscharmen Verstärker (235) aufweist, die an den Integrierer (210) und an einen Steuereingang des rauscharmen Verstärkers (1015) gekoppelt ist, zum Erzeugen eines Verstärkungs- Steuerungssignals für den rauscharmen Verstärker.

7. Linearisierte digitale Steuervorrichtung nach Anspruch 1, wobei der Integrierer (210) an den Sendelinearisierer (225) über einen rekursiven Tiefpassfilter erster Ordnung (215) gekoppelt ist.

8. Linearisierte digitale Steuervorrichtung nach Anspruch 2, wobei das empfangene digitale Leistungssteuerungssignal mit einer vorbestimmten Konstante skaliert wird.

9. Linearisierte digitale Steuervorrichtung nach Anspruch 1, wobei das digitale Leistungspegelsignal ein logarithmisches Ansprechverhalten liefert.

10. Linearisierte digitale Steuervorrichtung nach Anspruch 1, wobei der Sende-AGC-Verstärker (1030) an einen Leistungsverstärker (1020) gekoppelt ist;

ein rauscharmer Verstärker (1015) an den Emfpangs-AGC-Verstärker (1025) gekoppelt ist;

das digitale Leistungspegelsignal angepasst bzw. eingestellt wird, um ein logarithmisches Ansprechverhalten vorzusehen;

ein Filter (215) an den Integrierer (210) gekoppelt ist, zum Filtern des digitalen AGC-Anpassungs-Signals;

eine Verstärkungssteuerung für rauscharme Verstärker an den Integrierer und den rauscharmen Verstärker gekoppelt ist zum Anpassen der Verstärkung des rauscharmen Verstärkers;

der Empfangs-Linearisierer (240) an die Verstärkungssteuerung des rauscharmen Verstärker gekoppelt ist;

eine Sendeleistungs-Begrenzungsschaltung (210) an den Filter (215) gekoppelt ist zum Begrenzen des digitalen AGC-Anpassungs-Signals auf eine maximale Verstärkungsanpassung; und

der Sende-Linearisierer (225) gekoppelt ist an den Integrierer (210) und die Sendeleistungs-Begrenzungsschaltung (220).

11. Verfahren zur linearisierten digitalen automatischen Verstärkungssteuerung (Automatic Gain Control) AGC in einer Funkvorrichtung mit einem Sende- AGC-Verstärker (1030) und einem Empfangs-AGC-Verstärker (1025), wobei das Verfahren folgendes aufweist:

Empfangen eines Signals;

Erzeugen eines digitalen Leistungspegelsignals von dem empfangenen Signal;

Integrieren des digitalen Leistungspegelsignals zum Erzeugen eines digitalen AGC-Anpassungs-Signals;

Erzeugen eines linearisierten digitalen Empfangs-Anpassungs-Signals;

Konvertieren des linearisierten digitalen Empfangs-Anpassungs-Signals in ein analoges Empfangs-Anpassungs-Signal, wobei das analoge Empfangs- Anpassungs-Signal die Verstärkung des Empfangs-AGC-Verstärkers (1025) steuert;

Erzeugen eines linearisierten digitalen Sende-Anpassungs-Signals; und

Konvertieren des linearisierten digitalen Sende-Anpassungs-Signals in ein analoges Sende-Anpassungs-Signal, wobei das analoge Sende-Anpassungs- Signal die Verstärkung des Sende-AGC-Verstärkers (1030) steuert; dadurch gekennzeichnet, dass

Auswählen von Daten von einer aus einer Vielzahl von Empfangssteigungen (receive slopes) und von einem aus einer Vielzahl von Empfangs-Offsets ansprechend auf das digitale AGC-Anpassungs-Signal und Erzeugen des linearisierten Empfangs-Anpassungs-Signals aus den ausgewählten Daten; und

Auswählen von Daten von einer aus einer Vielzahl von Sendesteigungen und von einem aus einer Vielzahl von Sende-Offsets ansprechend auf das digitale AGC-Anpassungs-Signal und Erzeugen des linearisierten Sende-Anpassungs- Signals aus den ausgewählten Daten.

12. Verfahren nach Anspruch 11, das weiterhin aufweist, dass das linearisierte digitale Sende-Anpassungs-Signal auf eine maximale Verstärkungsanpassung begrenzt wird.