-
1. GEBIET DER ERFINDUNG
-
Die
Erfindung betrifft einen Halbleiterspeicher mit einem Statusregister
zum Speichern verschiedener Betriebszustände einer Speicheranordnung
zum Schreiben und Löschen
von Daten, sowie eine Informationsanordnung unter Verwendung desselbigen,
z. B. einen Computer oder eine mobile Informationsanordnung.
-
2. BESCHREIBUNG DES STANDES
DER TECHNIK
-
Ein
Flash-Speicher (oder ein Flash-EEPROM (Electrically Erasable and
Programmable ROM)) ist ein Halbleiterspeicher zum Speichern von Information
selbst nach Abbruch der Leistungsversorgung. Der Flash-Speicher
dient dem elektrischen Löschen
von Daten in Speicherzellen des gesamten Chips oder einem bestimmten
Bereich des Chips (Sektor oder Block). Dadurch ermöglichen Flash-Speicher
Speicherzellenflächen,
die so klein sind wie diejenigen eines EPROMs (Erasable and Programmable
ROM).
-
In
solchen Flash-Speichern (nichtflüchtigen Halbleiterspeichern)
befinden sich die Speicherfelder in einer größeren Anzahl von Betriebszuständen (z. B.
Schreiben, Löschen
eines Blocks, umfassendes Löschen
des gesamten Chips und Lesen des Statusregisters) als in einem RAM
(Speicher mit wahlfreiem Zugriff, Random Access Memory), der ein
Lesen und Schreiben von Information in einer kurzen Zeitspanne ermöglicht.
In herkömmlichen
EPROMs oder EEPROMs kann eine derart große Zahl von Betriebszuständen nicht
eins-zu-eins Kombinationen externer Steuersignale (z. B. einem Chip
Enable Signal (/CE), einem Write Enable Signal (/WE) und einem Output Enable
Signal (/OE)) entsprechen. Dies liegt daran, dass die Anzahl der
Steuersignale im Hinblick auf alle Betriebszustände der Speicherfelder unzureichend ist.
Deshalb ist es erforderlich, neue Steuersignale hinzuzufügen.
-
Jedoch
führt das
Hinzufügen
der neuen Steuersignalleitungen zu geringerem Bedienkomfort. Aus
diesem Grund werden heutzutage hauptsächlich Systeme eingesetzt,
die mittels Kommandos steuern.
-
9 zeigt
ein Blockdiagramm eines Teils eines herkömmlichen nichtflüchtigen
Halbleiterspeichers 100. Wie in 9 gezeigt
ist, enthält
der nichtflüchtige
Halbleiterspeicher 100 ein Speicherfeld 120, eine
Kommandozustandsmaschine (CSM) 102, eine Schreibzustandsmaschine
(WSM) 103, einen Zeilendekoder 104, einen Spaltendekoder 105,
ein Blockauswahlschaltkreis 106, ein Statusregister (SR) 107,
Blockschutz-Einstellsektionen (BPs) 108, einen Datenumschalt-Schaltkreis 109,
ein Blockstatusregister (BSR) 110, einen Datenbus 112,
einen Adressbus 113, eine Reset-Signaleingangsleitung 114,
einen Lösch/Schreib-Spannungserzeugungsschaltkreis 115 und
einen Leseverstärker 116.
-
Das
Speicherfeld 120 enthält
eine Mehrzahl von Löschblöcken 101 (Löschblöcke 1 bis
n), die jeweils eine Mehrzahl von Speicherzellen enthalten.
-
Die
Kommandozustandsmaschine 102 (nachfolgend als „CSM 102" bezeichnet) dekodiert ein
Eingangskommando 111 und übermittelt das Dekodierergebnis
(z. B. Löschen
oder Schreiben eines Blocks) der Schreibzustandsmaschine 103.
Die CSM 102 ist beispielsweise mit einer Befehlseingangsleitung
und einer Reset-Signaleingangsleitung 114 verbunden. In
Synchronisation zum Kommando 111 oder einem Reset-Signal
R, welche der CSM 102 extern eingespeist werden, ändern sich
die Eingangspegel eines Chip Enable Signals /CE, eines Write Enable
Signals /WE, eines Output Enable Signals /OE und dergleichen.
-
Die
Schreibzustandsmaschine 103 (nachfolgend als WSM 103 bezeichnet)
führt verschiedenartige
Vorgänge
(z. B. Löschen/Schreiben
eines Blocks) entsprechend dem Dekodierergebnis des Eingangskommandos 111 aus.
Befindet sich insbesondere ein von dem Blockauswahlschaltkreis 106 (unten
stehend beschrieben) ausgewählter
Block beispielsweise nicht in einem Löschverhinderungszustand (einem
Blocksperrzustand), kann die WSM 103 die Daten in dem Block
umfassend löschen.
Befindet sich der Block in dem Blocksperrzustand, überschreibt
die WSM 103 die in dem Block gespeicherten Daten nicht.
-
Der
Zeilendekoder 104 wählt
sequenziell Wortleitungen (nicht gezeigt) in dem Speicherfeld 120 aus,
um jede der Speicherzellen in jeder mit der ausgewählten Wortleitung
verbundenen Zeile elektrisch mit einer zugeordneten Bitleitung zu
verbinden.
-
Der
Speicherdekoder 105 wählt
eine der Mehrzahl von Bitleitungen (nicht gezeigt) des Speicherfeldes 120 aus,
um die ausgewählte
Bitleitung mit dem Leseverstärker 116 (unten
stehend beschrieben) zu verbinden.
-
Der
Blockauswahlschaltkreis 106 wählt einen der n Löschblöcke 101 aus.
-
Das
Statusregister 107 (nachfolgend als „SR 107" bezeichnet) speichert
die einen Betriebszustand kennzeichnenden Daten des Speicherfeldes 120 (z. B.
Löschen/Schreiben
eines Blocks).
-
Die
Blockschutz-Einstellsektionen 108 (nachfolgend als „BPs 108" bezeichnet) stellen
jeweils ein Steuerbit zum Sperren oder Freigeben eines hiermit verknüpften Löschblocks 101 dar.
Daten, die kennzeichnen, ob jeder Löschblock 101 gesperrt oder
freigegeben ist, werden in Blockstatusregistern 110 (nachfolgend
als „BSR 110" bezeichnet) in jedem Löschblock 101 wie
unten stehend beschrieben gespeichert.
-
Der
Daten-Umschalt-Schaltkreis 109 wählt eine in dem Speicherfeld 120,
dem SR 107 oder in dem BSR 110 gespeicherten Daten
zum Lesen aus.
-
Das
dem Löschblock 101 entsprechende BSR 110 speichert
Daten, die kennzeichnen, ob der entsprechende Löschblock 101 in einem
gesperrten Zustand oder einem freigegebenen Zustand ist. Das BSR 110 speichert
ebenso Daten, die kennzeichnen, welcher Löschblock 101 über eine
extern bestimmte Adresse gewählt
wird.
-
Das
Kommando 111 stellt ein Kommandosignal wie eine Steueranweisung
dar, die von dem Nutzer eingespeist wird. Das Kommando 111 weist
die Ausführung
verschiedenartiger Betriebsvorgänge
(z. B. Löschen/Schreiben
eines Blocks) an.
-
Der
Datenbus 112 ist 16-Bit breit, um die Übermittlung von Daten D zwischen
der CSM 102 oder dem Daten-Umschalt-Schaltkreis 109 und
ex ternen Vorrichtungen zu ermöglichen.
Der Datenbus 112 ist nicht auf eine Breite von 16-Bit beschränkt, sondern
kann z. B. 24-Bit oder 32-Bit breit sein.
-
Der
Adressbus 113 empfängt
ein Adresssignal A und die Reset-Signalleitung 114 empfängt ein Reset-Signal
R.
-
Der
Lösch/Schreib-Spannungserzeugungsschaltkreis 115 dient
dem Löschen
oder Schreiben. Der Lösch/Schreib-Spannungserzeugungsschaltkreis 115 empfängt eine
vorgegebene Spannung von einer externen Spannungsversorgung Vcc
und erzeugt, falls erforderlich, eine hohe Spannung von ungefähr 12 V.
Um einen negativen Gate-Löschvorgang auszuführen, erzeugt
der Lösch/Schreib-Spannungserzeugungsschaltkreis 115 eine
negative Spannung.
-
Der
Leseverstärker 116 verstärkt die
von dem Spaltendekoder 105 ausgewählte Bitleitungsspannung, um
die in der ausgewählten
Speicherzelle gespeicherte Information zu lesen.
-
Der
nichtflüchtige
Halbleiterspeicher mit oben beschriebenem Aufbau funktioniert in
der nachfolgend beschriebenen Weise.
-
Speist
der Nutzer das Kommando 111 ein, dekodiert die CSM 102 das
Kommando 111 und gibt das Dekodierergebnis an die WSM 103 aus.
Die WSM 103 führt
einen dem Kommando 111 entsprechenden Speichervorgang aus
(z. B. Löschen/Schreiben
eines Blocks).
-
Beispielsweise
wird ein Block-Löschvorgang gewöhnlich wie
folgt durchgeführt.
Zunächst
wird einer der zu löschenden
Löschblöcke 101 ausgewählt und
Daten „0" werden in alle Speicherzellen
(nicht gezeigt) des ausgewählten
Löschblocks 101 (d.
h. die Schwellspannung Vth im Speicherzellentransistor wird auf
einen HIGH-Pegel geändert)
geschrieben.
-
Erreicht
die Schwellspannung Vth aller Speicherzellen des ausgewählten Löschblocks 101 danach
einen vorgegebenen oder darüber
hinausgehenden Wert, werden die in den Speicherzellen im Löschblock 101 gespeicherten
Daten umfassend gelöscht
(d. h. die Schwellspannung Vth wechselt auf ein LOW-Pegel).
-
Diese
Abfolge von Betriebsvorgängen
wird über
die WSM 103 gesteuert und das Ergebnis der Betriebsvorgänge (z.
B. das Ergebnis, dass die Daten im Löschblock 101 gelöscht wurden)
wird in dem SR 107 und dem entsprechenden BSR 110 in
der Form von Daten gespeichert, die den Betriebszustand des Speicherfeldes 120 kennzeichnen.
-
Um
die in dem SR 107 und in dem BSR 110 gespeicherten
Daten zu lesen, muss der herkömmliche
Flash-Speicher wie folgt betrieben werden.
-
Während die
WSM 103 einen Befehl ausführt, können in dem SR 107 gespeicherte
8-Bit Daten, jedoch nicht die im Speicherfeld 120 gespeicherten
Daten, gelesen werden, indem das Chip Enable Signal/CE und das Output
Enable Signal /OE auf einen LOW (aktiven)-Pegel zur Durchführung eines
Lesevorgangs geändert
werden. Selbst falls ein 16-Bit Datenbus verwendet wird, werden
die in dem SR 107 gespeicherten Daten auf die unteren 8
Bits ausgegeben und die oberen 8 Bits werden unabhängig von der
gewünschten
Adresse nicht verwendet.
-
Die
in dem SR 107 gespeicherten Daten werden unter Verwendung
eines Teils von 3 beschrieben (unten stehend
beschrieben). Wie in 3 gezeigt ist, speichert das
SR 107 beispielsweise die folgenden Daten, welche die Betriebszustände des Speicherfeldes 120 kennzeichnen:
WSMS (kennzeichnet, ob die WSM 103 betriebsbereit oder
beschäftigt
ist), ESS (kennzeichnet, ob die WSM 103 in einem Löschunterbrechungszustand
oder einem löschenden
oder Löschbeendigungszustand
ist), ES (kennzeichnet, ob die WSM 103 in einem Blocklöschfehlerzustand
oder in einem Blocklöscherfolgszustand
ist), DWS (kennzeichnet, ob die WSM 103 in einem Datenschreibfehlerzustand
oder in einem Datenschreiberfolgszustand ist), VPPS (kennzeichnet, ob
die WSM 103 in einem VPP Detektionszustand für niedrige
Spannungen oder Betriebsabbruchszustand oder in einem VPP Normalzustand
ist). Die obigen Daten werden in den Bits 7 bis 3 gespeichert.
-
Beispielsweise
wird in Bit 7 des SR 107 ein den Betriebszustand der WSM 103 (WSMS
Bit) kennzeichnendes Bit gespeichert. Der Wert „1" für das
WSMS Bit kennzeichnet den betriebsbereiten Zustand und der Wert „0" für das WSMS
Bit kennzeichnet den beschäftigten
Zustand (während
der Ausführung).
-
In
Bit 6 des SR 107 wir ein den Löschunterbrechungszustand (ESS
Bit) kennzeichnendes Bit gespeichert. Der Wert „1" für
das ESS Bit kennzeichnet den Löschunterbrechungszustand
und der Wert „0" für das ESS
Bit kennzeichnet den löschenden oder
Beendigungszustand.
-
In
Bit 5 der SR 107 wird ein die Blocklöschung (ES Bit) kennzeichnendes
Bit gespeichert. Der Wert „1" für das ES
Bit kennzeichnet den Blocklöschfehlerzustand
und der Wert „0" für das ES
Bit kennzeichnet den Blocklöscherfolgszustand.
-
In
Bit 4 des SR 107 wird ein den Schreibzustand (DWS Bit)
kennzeichnendes Bit gespeichert. Der Wert „1" für
das DWS Bit kennzeichnet den Datenschreibfehlerzustand und der Wert „0" für das DWS
Bit kennzeichnet den Datenschreiberfolgszustand.
-
In
Bit 3 des SR 107 wird ein den VPP Zustand (VPPS Bit) kennzeichnendes
Bit gespeichert. Der Wert „1" für das VPPS
Bit kennzeichnet den VPP Detektionszustand für niedrige Spannungen oder den
Betriebsabbruchszustand und der Wert „0" für das
VPPS Bit kennzeichnet den VPP Normalzustand.
-
Beim
herkömmlichen
Flash-Speicher können
die Bits 2 bis 0 des SR 107 von den in 3 gezeigten
Bits verschieden sein. Beim herkömmlichen Flash-Speicher
sind die Bits 2 bis 0 für
zukünftige
Erweiterungsfunktionen reserviert und deshalb müssen diese beim Abfragen des
SR 107 maskiert werden.
-
Beim
Verwenden der in dem SR 107 gespeicherten Daten ist es
erforderlich, zunächst
den Zustand externer Anschlüsse
RY/BY# zu prüfen,
die zum Ausgeben des WSMS Bits oder dem WSMS Bit entsprechender
Information dienen, um zu bestätigen,
dass der Vorgang (z. B. Löschunterbrechung, Löschen oder
Daten schreiben) abgeschlossen wurde. Dann muss bestätigt werden,
dass das entsprechende Statusbit (das ESS Bit, ES Bit oder DWS Bit) auf
einen Erfolg hinweist.
-
Werden
das DWS Bit und das ES Bit während
des Blocklöschvorgangs
auf „1" gesetzt, bedeutet
dies, dass eine falsche Kommandosequenz eingespeist wurde. In diesem
Fall ist es erforderlich, die in jedem Bit gespeicherten Daten zu
löschen
und den Betriebsvorgang erneut durchzuführen.
-
Das
VPPS Bit kennzeichnet den VPP Pegel, jedoch kennzeichnet dieses
Bit den VPP Pegel nicht kontinuierlich. Die WSM 103 prüft den VPP
Pegel lediglich nachdem die Kommandosequenz zum Schreiben oder Löschen von
Daten eingespeist wurde und zeigt das Ergebnis an.
-
Falls
das den Zustand jedes Löschblocks kennzeichnende
BSR 110 in den nichtflüchtigen Halbleiterspeicher 100 eingebaut
ist, wird ein Lesebefehl für
das BSR 110 erteilt, um die in dem BSR 110 gespeicherten
8-Bit Daten zu lesen. Selbst falls der 16-Bit Bus verwendet wird,
werden die oberen 8 Bits des Busses nicht verwendet und die dem
ausgewählten
Adressbus entsprechenden Daten im BSR 110 werden den unteren
8 Bits des Busses ausgegeben.
-
Heutzutage
sind Flash-Speicher mit in ein Gehäuse eingebauten Zwei-Chip-Speicherfeldern verfügbar. Als
Verbesserung dieses Typs von Flash-Speicher wurde ein weiterer Flash-Speicher entwickelt,
bei dem während
des Schreibens oder Löschens
von Daten eines Chip-Speicherfeldes (z. B. einem ersten Speicherzellenfeld)
Daten aus dem Speicherfeld des anderen Chips (z.B. einem zweiten Speicherfeld)
gelesen werden können.
-
Die
oben beschriebenen herkömmlichen Flash-Speicher
weisen die folgenden Probleme auf.
-
Die
Anzahl von Bits eines Statusregisters zum Kennzeichnen des Zustands
des Speicherchips ist begrenzt. Deshalb ist die Anzahl von Zuständen, die über ein
Statusregister gekennzeichnet werden können, eingeschränkt.
-
Beispielsweise
wird ein Chip-Flash-Speicher einschließlich einer Mehrzahl von Statusregistern
wie folgt betrieben, um den Zustand des Chips nach z. B. dem Löschen oder
Schreiben von Daten im Speicherchip zu kennzeichnen. Das Chip Enable
Signal CE# und das Output Enable Signal OE# werden auf einen LOW-Pegel
geändert.
Dann kann die in dem Statusregister gespeicherte Information gelesen
werden. Basierend auf der so erhaltenen Information kann jedoch
nicht bestimmt werden, aus welchem Statusregister die Information
gelesen wurde.
-
Werden
dem Flash-Speicher zusätzlich
Daten von weiteren Speicherchips außerhalb oder innerhalb des
Gehäuses übermittelt,
kann das Statusregister nicht anzeigen, welche Adresse gegenwärtig von
den übermittelten
Daten verarbeitet wird. Wird nämlich
ein Kommando bezüglich
eines bestimmten Bereiches von Adressen ausgeführt, kann nicht identifiziert
werden, welche Adresse des bestimmten Adressbereichs gegenwärtig verarbeitet
wird.
-
JP 11353887 beschreibt
einen nichtflüchtigen
Halbleiterspeicher gemäß dem Oberbegriff
von Patentanspruch 1. Dieser ist mit einem Speicherfeld versehen
einschließlich
einer Mehrzahl von Blöcken, einem
Statusregister, in dem erste Daten den Zustand des Speicherfeldes
kennzeichnen, einem Blockstatusregister, in dem zweite Daten zur
Kennzeichnung des Zustands einer der Mehrzahl von Blöcken gespeichert
werden und einem Steuerschaltkreis, der die Ausgabe der ersten und
zweiten Daten an einen Datenbus steuert. Die Anzahl von Bits des Datenbusses
entspricht oder ist größer als
die Anzahl von Bits bei Addition der Bitanzahl der ersten Daten und
der Bitanzahl der zweiten Daten. Der Steuerschaltkreis steuert die
Ausgabe der ersten Daten sowie der zweiten Daten zum Datenbus auf
solche Weise, dass die ersten Daten als auch die zweiten Daten gleichzeitig
zum Datenbus ausgegeben werden.
-
US 6067267 beschreibt eine
FIFO Speicheranordnung einschließlich eines Feldes von Registern mit
einer Mehrzahl gestapelter Subfelder. Eine erste Mehrzahl von Multiplexern
dient dem Empfangen von Daten der Subfelder. Eine zweite Mehrzahl
von Multiplexern dient dem Empfangen von Daten von zwei Multiplexern
der ersten Mehrzahl von Multiplexern. Paare der zweiten Mehrzahl
von Multiplexern stellen ihre Ausgaben an die weiteren Multiplexer
der Anordnung bereit.
-
ÜBERBLICK ÜBER DIE
ERFINDUNG
-
Erfindungsgemäß wird ein
Halbleiterspeicher angegeben mit: einer Mehrzahl von Statusregistern
zum Speichern von Zustandsinformation des Halbleiterspeichers; und
einem ersten Umschalt-Schaltkreis zum Empfangen von Daten von der
Mehrzahl von Statusregistern und zum selektiven Ausgeben der Daten
von wenigstens einem der Mehrzahl von Statusregistern an einen ersten
Datenbus; dadurch gekennzeichnet, dass der Halbleiterspeicher zudem
aufweist: einen zweiten Umschalt-Schaltkreis zum Empfangen der Daten
auf dem ersten Datenbus und Daten von einem Leseverstärker, sowie
zum selektiven Ausgeben einer der Daten an einen zweiten Datenbus.
-
In
einer Ausführungsform
der Erfindung weist wenigstens eines der Mehrzahl von Statusregistern
Identifikationsinformation zum ausschließlichen Identifizieren des
Statusregisters auf.
-
In
einer Ausführungsform
der Erfindung enthält
wenigstens eines der Mehrzahl von Statusregistern Information hinsichtlich
einer Adresse, die gegenwärtig über einen
durch das Eingangskommando gekennzeichneten Vorgang verarbeitet
wird.
-
In
einer Ausführungsform
der Erfindung enthält
wenigstens eines der Mehrzahl von Statusregistern Information bezüglich einer
Adresse, die gegenwärtig über einen
durch das Eingangskommando gekennzeichneten Vorgang verarbeitet
wird.
-
In
einer Ausführungsform
der Erfindung enthält
der Halbleiterspeicher eine Steuersektion zum Steuern der in der
Mehrzahl von Statusregistern gespeicherten Zustandsinformation nach
Eingang des Kommandos, wobei die Zustandsinformation gemäß einem
Lesesteuersignal, das einem externen Steueranschluss eingespeist
wird, extern ausgegeben werden soll.
-
In
einer Ausführungsform
der Erfindung weist der erste Datenbus eine Breite auf, die gleich groß oder kleiner
ist als eine Breite des zweiten Datenbusses.
-
Bevorzugt
enthält
der Halbleiterspeicher eine Mehrzahl von Speicherfeldern, die unabhängig voneinander
betrieben werden können
und dieser weist eine Funktion zum Übertragen von Daten zwischen
der Mehrzahl von Speicherfeldern auf, wobei die Mehrzahl von Statusregistern
Zustandsinformation der Mehrzahl von Speicherfeldern speichert.
-
In
einer Ausführungsform
der Erfindung steuert ein Eingangskommando einen Vorgang und der
Halbleiterspeicher weist zudem eine Kommandozustandsmaschine zum
Dekodieren des Eingangskommandos und zum Ausgeben des Dekodierergebnisses
auf, wobei der erste Umschalt- Schaltkreis
und der zweite Umschalt-Schaltkreis über das von der Kommandozustandsmaschine
ausgegebene Dekodierergebnis gesteuert werden.
-
In
einer Ausführungsform
der Erfindung enthält
die Mehrzahl von Statusregistern eine erste Statusregistergruppe
einschließlich
wenigstens eines Statusregisters zum Speichern von Zustandsinformation
hinsichtlich eines gewöhnlichen
Vorgangs des Halbeiterspeichers und eine zweite Statusregistergruppe
einschließlich
wenigstens eines Statusregisters zum Speichern von Zustandsinformation
hinsichtlich eines Datenübertragungsvorgangs
zwischen der Mehrzahl von Speicherfeldern.
-
In
einer Ausführungsform
der Erfindung enthält
die Mehrzahl von Statusregistern eine erste Statusregistergruppe
einschließlich
wenigstens eines Statusregisters zum Speichern von Zustandsinformation
hinsichtlich eines gewöhnlichen
Vorgangs des Halbeiterspeichers und eine zweite Statusregistergruppe
einschließlich
eines Statusregisters zum Speichern von Zustandsinformation hinsichtlich
eines Datenübertragungsvorgangs
zwischen der Mehrzahl von Speicherfeldern.
-
In
einer Ausführungsform
der Erfindung enthalten die ersten und zweiten Statusregistergruppen jeweils
Information, die kennzeichnet, ob das Statusregister zur ersten
Statusregistergruppe oder zur zweiten Statusregistergruppe gehört.
-
In
einer Ausführungsform
der Erfindung enthalten die ersten und zweiten Statusregistergruppen jeweils
Information, die das entsprechende Statusregister ausschließlich kennzeichnet.
-
In
einer Ausführungsform
der Erfindung enthalten die ersten und zweiten Statusregistergruppen jeweils
Information, die das entsprechende Statusregister ausschließlich kennzeichnet.
-
In
einer Ausführungsform
der Erfindung enthält
die zweite Statusregistergruppe Information hinsichtlich einer Adresse,
die gegenwärtig
von einem durch das Kommando gekennzeichneten Vorgang verarbeitet
wird.
-
In
einer Ausführungsform
der Erfindung enthält
der Halbleiterspeicher eine Steuersektion zum Steuern der in den
ersten und zweiten Statusregistergruppen gespeicherten Zustandsinformation
nach Eingang des Kom mandos, wobei die Zustandsinformation gemäß einem
Lesesteuersignal, das einem externen Steueranschluss eingespeist
wird, extern ausgegeben werden soll.
-
In
einer Ausführungsform
der Erfindung enthält
der Halbleiterspeicher zudem eine Schreibzustandsmaschine zum Empfangen
des Dekodierergebnisses der Kommandoausgabe von der Kommandozustandsmaschine,
sowie zum Steuern der Ausführung
eines über
das Kommando gekennzeichneten und auf dem Dekodierergebnis basierenden Vorgangs,
wobei die zweite Statusregistergruppe Information enthält, die
kennzeichnet, ob die Schreibzustandsmaschine gegenwärtig den
Datenübertragungsvorgang
zwischen der Mehrzahl von Speicherfeldern ausführt.
-
In
einer Ausführungsform
der Erfindung kann auf wenigstens eines der Mehrzahl von Speicherfeldern
mit höherer
Geschwindigkeit im Vergleich zu den weiteren Speicherfeldern zugegriffen
werden. Das wenigstens eine Speicherfeld, auf das mit höherer Geschwindigkeit
zugegriffen werden kann, ist in eine Mehrzahl von Seiten, die Speicherbereiche
darstellen, unterteilt. Die zweite Statusregistergruppe enthält Information,
die jene Seite kennzeichnet, welche gegenwärtig in den Datenübertragungsvorgang zwischen
dem wenigstens einen der Mehrzahl von Speicherfeldern, auf das mit
höherer
Geschwindigkeit zugegriffen werden kann, und den weiteren Speicherfeldern
eingebunden ist.
-
In
einer Ausführungsform
der Erfindung ist das wenigstens eine der Mehrzahl von Speicherfeldern,
auf das mit höherer
Geschwindigkeit zugegriffen werden kann, ein statischer Speicher
mit wahlfreiem Zugriff und die weiteren Speicherfelder enthalten nichtflüchtige Halbleiterspeicher,
in die Daten elektrisch geschrieben und gelöscht werden können.
-
In
einer Ausführungsform
der Erfindung enthält
die zweite Statusregistergruppe Datenübertragungsergebnisinformation,
die kennzeichnet, ob der Datenübertragungsvorgang
zwischen der Mehrzahl von Speicherfeldern erfolgreich abgeschlossen
wurde oder nicht.
-
In
einer Ausführungsform
der Erfindung enthält
der Halbleiterspeicher zudem eine Versorgungsspannungsdetektionssektion
zum Detektieren einer Versorgungsspannung, wobei die zweite Statusregistergruppe
Information enthält,
die kennzeichnet, ob die Versorgungsspannung während des Ausführens des
Datenübertragungsvorgangs
zwischen der Mehrzahl von Speicherfeldern ungewöhnlich ist.
-
In
einer Ausführungsform
der Erfindung enthält
die zweite Statusregistergruppe Information, die kennzeichnet, ob
der Datenübertragungsvorgang zwischen
der Mehrzahl von Speicherfeldern gegenwärtig ausgeführt wird oder unterbrochen
ist.
-
In
einer Ausführungsform
der Erfindung enthält
der Halbleiterspeicher zudem eine Informationsschutzsektion zum
Schützen
gespeicherter Information vor einem erneuten Schreibvorgang in die
Mehrzahl von Speicherfeldern, wobei die zweite Statusregistergruppe
Information enthält,
die einen Schutzzustand hinsichtlich eines erneuten Schreibvorgangs kennzeichnet
und die ebenso kennzeichnet, dass der Datenübertragungsvorgang durch Detektieren
des Schutzzustands unterbrochen wurde, falls das Kommando den Datenübertragungsvorgang
in die Speicherfelder, die vor einem erneuten Schreibvorgang geschützt sind,
anweist.
-
In
einer Ausführungsform
der Erfindung weist der erste Datenbus eine Breite auf, die gleich groß oder größer ist
als eine Bitbreite der ersten Statusregistergruppe oder der zweiten
Statusregistergruppe.
-
In
einer Ausführungsform
der Erfindung, weist der erste Datenbus eine Breite auf, die gleich groß oder größer ist
als eine Summe einer Bitbreite der ersten Statusregistergruppe und
einer Bitbreite der zweiten Statusregistergruppe.
-
In
einer Ausführungsform
der Erfindung weist der erste Datenbus eine Breite auf, die gleich groß oder kleiner
ist als eine Breite des zweiten Datenbusses.
-
Gemäß einem
weiteren Aspekt der Erfindung wird eine Informationsvorrichtung
angegeben zum Durchführen
von wenigstens einem der Vorgänge
aus Datenübertragungsvorgang
und Speichervorgang unter Verwendung von einem der oben beschriebenen
Halbleiterspeicher.
-
Wie
oben beschrieben ist, enthält
ein Halbleiterspeicher gemäß der Erfindung
eine Mehrzahl von Statusspeichersektionen, so dass verschiedene
Betriebszustände
des Halbleiterspeichers gekennzeichnet werden können.
-
Die
Mehrzahl der Statusspeichersektionen wird über das Dekodierergebnis des
eingespeisten Kommandos ausgewählt
ohne eine Lesesteueranweisung (Kommando) für jeden Status anzufordern. Deshalb
kann das herkömmliche
Statusleseverfahren im Halbleiterspeicher dieser Erfindung verwendet werden.
-
Durch
kombiniertes Ausgeben der in der Mehrzahl von Statusspeichersektionen
gespeicherten Inhalte können
verschiedene Betriebszustände einer
größeren Anzahl
von Speicherchips (Speicherfeldern) gekennzeichnet werden. In diesem
Fall wird ebenso die Mehrzahl von Statusspeichersektionen über das
Dekodierergebnis des eingespeisten Kommandos ausgewählt ohne
eine Lesesteueranweisung (Kommando) für jeden Status anzufordern.
Somit kann das herkömmliche
Statusleseverfahren im Halbleiterspeicher dieser Erfindung verwendet
werden.
-
Zusätzlich zur
Bestätigung
des beschäftigten Zustands
der Schreibzustandsmaschine über
das Bit 7 wie bei der herkömmlichen
Statusspeichersektion, kann der Halbleiterspeicher dieser Erfindung
die über den
Speicherbetrieb gegenwärtig
verarbeitete Adresse durch eine Mehrzahl von Bits, z. B. Bit 2 und
Bit 1, identifizieren. Die Adresse(n), aus der Daten gelesen werden
können,
wird identifiziert, bevor alle Adressen von dem auf dem Kommando
basierenden Vorgang verarbeitet werden. Eine solche Adresse kann lediglich
durch Lesen der Daten im Statusregister wie bei einer herkömmlichen
Vorrichtung identifiziert werden, wobei kein spezielles Kommando
oder ein Eingangs-/Ausgangsbus erforderlich sind. Deshalb kann das
herkömmliche
Statusleseverfahren im Halbleiterspeicher des dritten Beispiels
verwendet werden.
-
Wird
einer der Mehrzahl von Zuständen
ohne Verwendung eines speziellen Kommandos zum Lesen der In der
Statusspeichersektion gespeicherten Daten gelesen, werden die Zustandsdaten,
die gegenwärtig
gelesen werden, über
die Bits der Statusspeichersektion gekennzeichnet. Deshalb kann
das herkömmliche
Statusleseverfahren im Halbleiterspeicher dieser Erfindung verwendet
werden.
-
Da
zwei Statusspeichersektionen für
einen Kommandostatus und einen Übertragungsstatus
vorliegen, kann eine größere Anzahl
von Betriebszuständen
gekennzeichnet werden. Gemäß dem Kommando
wird entweder der Kommandostatusmodus oder der Übertragungsstatusmodus ausgewählt.
-
Welcher
Modus verwendet wird, kann über die
Bits in der Statusspeichersektion gekennzeichnet werden. Da jede
Statusspeichersektion über
das Kommando ausgewählt
wird, ist kein spezielles Kommando zum Lesen des Statusregisters
erforderlich. Deshalb kann das herkömmliche Statusleseverfahren
im Halbleiterspeicher dieser Erfindung verwendet werden. In dem Übertragungsstatusregistermodus kann
die gegenwärtig
in die Datenübertragung
einbezogene Adresse gekennzeichnet werden. Somit können Daten
selbst vor Beenden der Datenübertragung von/zu
all den Adressen zu der Adresse übertragen werden,
von der Daten übertragen
worden sind.
-
Somit
ermöglicht
die Erfindung die Vorteile eines Halbleiterspeichers zur Kennzeichnung
einer großen
Anzahl von Betriebszuständen
eines Speicherfeldes mit Statusregistern sowie eine Informationsvorrichtung
unter Verwendung eines solchen Halbleiterspeichers.
-
Die
Vorteile der Erfindung werden einem Fachmann aus der nachfolgenden
detaillierten Beschreibung mit Bezug zu den begleitenden Abbildungen
ersichtlich.
-
KURZBESCHREIBUNG
DER ABBILDUNGEN
-
1 zeigt
ein Blockdiagramm eines Teils eines nichtflüchtigen Halbleiterspeichers
einschließlich
eines Statusregisterauswahlschaltkreises gemäß einem ersten Beispiel der
Erfindung;
-
2 zeigt
ein Blockdiagramm eines Teils eines nichtflüchtigen Halbleiterspeichers
einschließlich
eines Statusregisterauswahlschaltkreises gemäß einem zweiten Beispiel der
Erfindung;
-
3 zeigt
eine Bitstruktur eines Statusregisters in einem Halbleiterspeicher
gemäß einem
dritten Beispiel der Erfindung;
-
4 zeigt
eine Bitstruktur eines Statusregisters in einem Halbleiterspeicher
gemäß einem vierten
Beispiel der Erfindung;
-
5 zeigt
ein Blockdiagramm eines Teils eines Ein-Chip Halbleiterspeichers
mit einer Datenübertragungsfunktion;
-
6 zeigt
eine Bitstruktur eines Übertragungsstatusregistermodus
in einem Halbleiterspeicher gemäß einem
fünften
Beispiel der Erfindung;
-
7 zeigt
eine Bitstruktur eines Kommandostatusregistermodus in dem Halbleiterspeicher
gemäß einem
fünften
Beispiel der Erfindung;
-
8 zeigt
ein Blockdiagramm eines grundlegenden Aufbaus einer Informationsvorrichtung
einschließlich
eines Halbleiterspeichers gemäß der Erfindung;
-
9 zeigt
ein Blockdiagramm eines Teils eines herkömmlichen nichtflüchtigen
Halbleiterspeichers; und
-
10 zeigt
ein Blockdiagramm eines Halbleiterspeichers gemäß einem sechsten Beispiel der Erfindung.
-
BESCHREIBUNG
DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
-
Nachfolgend
wird die Erfindung anhand von Beispielen mit Bezug zu den begleitenden
Abbildungen erläutert.
In Beispielen eins bis fünf
wird die Erfindung auf einen nichtflüchtigen Halbleiterspeicher (Flash-Speicher) übertragen.
Die Erfindung kann ebenso auf weitere Typen von Halbleiterspeichern mit
einem Statusregister und einer einen erfindungsgemäßen Halbleiterspeicher
enthaltenden Informationsvorrichtung übertragen werden.
-
(Beispiel 1)
-
In
dem ersten erfindungsgemäßen Beispiel enthält ein nichtflüchtiger
Halbleiterspeicher eine Mehrzahl von Statusregistern und einen Statusregisterauswahlschaltkreis
zum Auswählen
eines der Mehrzahl von Statusregistern. Mit einem solchen Aufbau
können
verschiedene Betriebsvorgänge
eines Speicherfeldes über
die Statusregister gekennzeichnet werden.
-
1 zeigt
ein Blockdiagramm eines Teils eines nichtflüchtigen Halbleiterspeichers 20 gemäß dem ersten
Beispiel der Erfindung.
-
Wie
in 1 gezeigt ist, enthält der nichtflüchtige Halbleiterspeicher 20 eine
Kommandozustandsmaschine (CSM) 200, eine Schreibzustandsmaschine
(WSM) 201, ein erstes Statusregister 202 und ein
zweites Statusregis ter 203 als Mehrzahl von Statusspeichersektionen,
einen ersten Statusumschalt-Schaltkreis 204 (erster Umschalt-Schaltkreis) als
erste Statusauswahlsektion (oder eine zweite Statusauswahlsektion),
einen Datenumschalt-Schaltkreis 205 (zweiter
Umschalt-Schaltkreis) als Datenumschalt-Sektion, und einen Leseverstärker 206 als
differentielle Verstärkungssektion. Ein
Statusregisterauswahlschaltkreis 20a (Steuersektion) enthält den Statusumschalt-Schaltkreis 204, den
Datenumschalt-Schaltkreis 205 und dergleichen. Der Statusregisterauswahlschaltkreis 20a enthält zudem
einen 16-Bit Ausgabedatenbus 212 zur Übertragung von Daten zwischen
der Kommandozustandsmaschine 200 und dem Datenumschalt-Schaltkreis 205 mit
externen Vorrichtungen. Der Datenbus 212 ist nicht auf
eine Breite von 16 Bit beschränkt
und kann beispielsweise eine Breite von 24 Bit oder 32 Bit einnehmen.
-
Die
Schreibzustandsmaschine 201 ist mit dem ersten Statusregister 202 über einen
8-Bit Bus für
ein erstes Statussignal 214 verbunden. Der Statusumschalt-Schaltkreis 204 ist
mit dem Datenumschalt-Schaltkreis 205 über einen 8-Bit Bus für ein ausgewähltes Statussignal 215 verbunden.
Die Schreibzustandsmaschine 201 ist mit dem zweiten Statusregister 202 über einen
8-Bit Bus für
ein zweites Statussignal 217 verbunden. Der Leseverstärker 206 ist
mit dem Datenumschalt-Schaltkreis 205 über einen 16-Bit Bus für Lesedaten 216 verbunden.
Die Busse für
die Statussignale 214, 215 und 217 sind nicht
auf eine Breite von 8-Bit beschränkt,
solange die Breite gleich oder kleiner ist als die Breite des Datenbusses 212,
der zum Ausgeben der Daten von dem Datenumschalt-Schaltkreis 205 an
eine externe Vorrichtung vorgesehen ist. Ist die Breite der Busse für die Statussignale 214, 215 und 217 kleiner
als die Breite des Datenbusses 212, können die Signale beispielsweise
auf die unteren Bits des Datenbusses 212 ausgegeben werden.
-
Die
Kommandozustandsmaschine 200 (nachfolgend als „CSM 200" bezeichnet) enthält eine Kommandoerkennungssektion
zum Dekodieren eines in diese eingespeisten Kommandos 211 und
zum Übertragen
des Dekodierergebnisses zur Schreibzustandsmaschine 201,
sowie eine ausgewählte
Steuersignalerzeugungssektion zum Ausgeben eines Statusauswahlsignals 213 als
auf dem Dekodierergebnis des Kommandos 211 basierendes,
ausgewähltes
Steuersignal. Wie bei der herkömmlichen Vorrichtung ändern sich
Eingangspegel der Steuersignale eines Chip Enable Signals /CE, eines
Write Enable Signals /WE und eines Output Enable Signals /OE, falls
diese Steu ersignale der CSM 200 synchron mit dem Kommando 211 eingespeist
werden.
-
Die
Schreibzustandsmaschine 201 (nachfolgend als „WSM 201" bezeichnet) enthält eine
Kommandoausführungssektion
zum Ausführen
verschiedener, dem Kommando 211 entsprechender Vorgänge (z.
B. Löschen
oder Schreiben), sowie eine Betriebszustandsspeichersektion zum
Speichern der verschiedenen Betriebszustände eines Speicherfeldes (nicht
dargestellt) oder dergleichen, die als Ergebnis der Ausführung des
Kommandos 211 im ersten Statusregister 202 (SR0)
und zweiten Statusregister (SR1) erhalten werden.
-
Das
erste Statusregister 202 (nachfolgend als „SR0" bezeichnet) speichert
Daten bezüglich
verschiedener Betriebszustände
des Speicherfeldes oder dergleichen.
-
Das
zweite Statusregister 203 (nachfolgend als „SR1" bezeichnet) speichert
Daten bezüglich
verschiedener Betriebszuständen
des Speicherfeldes oder dergleichen, die verschieden von den in
SR0 gespeicherten Daten sind.
-
Basierend
auf dem Statusauswählsignal 213 der
CSM 200 wählt
der Statusumschalt-Schaltkreis 204 eines der SR0 oder SR1
aus, das für
den über das
Kommando 211 gekennzeichneten Vorgang von unmittelbarer
Bedeutung ist und gibt den Zustand in dem ausgewählten Register an den Datenumschalt-Schaltkreis 205 als
ausgewähltes
Statussignal 215 aus. Entspricht das Statusauswählsignal 213 beispielsweise „0", wählt der
Statusumschalt-Schaltkreis 204 SR0 aus und gibt den Status
in SR0 aus und falls das Statusauswahlsignal 213 „1" entspricht, wählt der
Statusumschalt-Schaltkreis 204 SR1
aus und gibt den Status in SR1 aus. Im ersten Beispiel werden zwei
Statusregister bereitgestellt. Alternativ hierzu können drei
oder mehrere Statusregister vorgesehen sein. Auch in einem solchen
Fall werden die in dem Statusregister gespeicherten Daten ausgegeben,
wobei das Statusregister über
das Statusauswählsignal 213 ausgewählt wird,
das basierend auf dem Kommando 211 erzeugt wurde. Entspricht
das Statusauswählsignal 213 1
Bit, kann eines der beiden Statusregister ausgewählt werden. Entspricht das Statusauswählsignal 213 2
Bits, kann wenigstens eines von vier Statusregistern ausgewählt werden. Entspricht
das Statusauswählsignal 213 3
Bits, kann wenigstens eines von acht Statusregistern ausgewählt wer den.
Die Anzahl der Bits des Statusauswählsignals 213 wird über die
Anzahl von Statusregistern festgelegt, welche vorgesehen sind um
die Anzahl der kennzeichnungsfähigen
Betriebszustände über die
darin gespeicherten Daten zu erhöhen.
-
Der
Datenumschalt-Schaltkreis 205 wählt entweder die Lesedaten 216,
welche durch Lesen von Information, die aus einer ausgewählten Speicherzelle
im Speicherfeld (nicht dargestellt) über den Leseverstärker 206 ausgelesen
wurde, erhalten wird oder das ausgewählte Statussignal 215 aus
und gibt die ausgewählten
Daten oder Signale an den Datenbus 212 aus.
-
Der
Leseverstärker 206 wählt basierend
auf der eingespeisten Adresse eine der Mehrzahl von Wortleitungen
(nicht gezeigt) innerhalb des Speicherfeldes (nicht gezeigt) über einen
Zeilendekoder (nicht gezeigt) aus und dieser wählt ebenso über einen Spaltendekoder (nicht
gezeigt) eine der Mehrzahl von Bitleitungen (nicht gezeigt) innerhalb
des Speicherfeldes aus und verbindet eine der ausgewählten Wortleitung
entsprechende Speicherzelle mit der ausgewählten Bitleitung. Dadurch liest
der Leseverstärker 206 die
in der ausgewählten
Speicherzelle gespeicherte Information aus.
-
Ein
beispielhafter Betrieb des nichtflüchtigen Halbleiterspeichers 20 mit
obigem Aufbau wird nachfolgend erläutert.
-
Wird
der CSM 200 das Kommando 211 eingespeist, dekodiert
die CSM 200 das Kommando 211 und überträgt das Dekodierergebnis
der WSM 201.
-
Die
WSN 201 führt
einen Vorgang (z. B. Löschen/Schreiben
eines Blocks) in Einklang mit dem Dekodierergebnis des Kommandos 211 aus.
Den Betriebszustand des Speicherfeldes betreffende Daten, die als
Ergebnis des Ausführens
des Betriebsvorgangs erhalten werden, werden dem SR0 (oder SR1) als
erstes Statussignal 214 (oder als zweites Statussignal 217)
ausgegeben. Das erste Statussignal 214 wird im SR0 gespeichert
(oder es wird das zweite Statussignal 217 im SR1 gespeichert).
-
Hierbei
empfängt
der Statusumschalt-Schaltkreis 204 das Statusauswählsignal 213 basierend
auf dem Dekodierergebnis des Kommandos 211 von der CSM 200.
Somit wählt
der Statusumschalt-Schaltkreis 204 dasjenige Statusregister
SR0 oder SR1 aus, das im Hinblick auf den durch das Kommando 211 gekennzeichneten
Vorgang von Bedeutung ist und gibt den Zustand im ausgewählten Register
an den Datenumschalt-Schaltkreis 205 aus.
-
Zum
Lesen der Daten im Hinblick auf den im SR0 oder SR1 gespeicherten
Vorgang werden die Pegel des Chip Enable Signals /DE und des Output Enable
Signals /OE auf LOW (aktiv) geändert,
um einen Lesevorgang durchzuführen,
während
die WSM 201 das Kommando 211 ausführt. Somit
wird das ausgewählte
Statussignal 215 und nicht die in dem Speicherfeld gespeicherten
Daten über
den Datenumschalt-Schaltkreis 205 selektiv zum Datenbus 212 gelesen.
-
Wie
oben beschrieben ist, enthält
der nichtflüchtige
Halbleiterspeicher 20 im ersten Beispiel eine Mehrzahl von Statusregistern,
so dass eine größere Anzahl
von Zuständen
des Speicherchips gekennzeichnet werden kann. Eines der Mehrzahl
von Statusregistern 202 oder 203 wird basierend
auf dem Dekodierergebnis des Kommandos 211 von der CSM 201 ausgewählt. Somit
erfordert nicht jeder Zustand sein eigenes Kommando. Folglich kann
das herkömmliche
Statusleseverfahren im nichtflüchtigen Halbleiterspeicher 20 eingesetzt
werden.
-
(Beispiel 2)
-
In
dem zweiten Beispiel der Erfindung enthält ein nichtflüchtiger
Halbleiterspeicher eine Mehrzahl von Statusregistern und einen Statusregisterauswahlschaltkreis
zum Auswählen
von wenigstens zwei der Mehrzahl von Statusregistern. Mit einem
derartigen Aufbau können
verschiedene Betriebsvorgänge eines
Speicherfeldes durch die Statusregister gekennzeichnet werden.
-
2 zeigt
ein Blockdiagramm eines Teils eines nichtflüchtigen Halbleiterspeichers 20A gemäß dem zweiten
Beispiel der Erfindung, wobei der nichtflüchtige Halbleiterspeicher 20A einen
Statusregisterauswahl-Schaltkreis
enthält.
-
Der
in 2 gezeigte nichtflüchtige Halbleiterspeicher 20A unterscheidet
sich von dem in 1 gezeigten nichtflüchtigen
Halbleiterspeicher 20 in folgenden Punkten. Der nichtflüchtige Halbleiterspeicher 20A enthält ein drittes
Statusregister 207 (nachfolgend als „SR2" bezeichnet) als Statusspeichersektion.
SR2 wird parallel zu SR0 und SR1 bereitgestellt. Der in 1 gezeigte
Statusumschalt-Schaltkreis 204 wird durch einen Statusum schalt-Schaltkreis 204A als
dritte Statusauswahlsektion zum Auswählen einer Mehrzahl von Statusregistern
ersetzt. Der in 1 gezeigte Bus für das ausgewählte 8-Bit
Statussignal 215 wird durch einen Bus für ein ausgewähltes 16-Bit
Statussignal 219 ersetzt. Der Statusumschalt-Schaltkreis 204A und
der Datenumschalt-Schaltkreis 205 bilden einen Statusregisterauswahl-Schaltkreis 20b (Steuersektion)
aus. Abgesehen von diesen Punkten entspricht der nichtflüchtige Halbleiterspeicher 20A hinsichtlich
seiner Struktur dem nichtflüchtigen
Halbleiterspeicher 20 von 1. Nachfolgend
werden hauptsächlich
obige Unterschiede erläutert.
-
Basierend
auf dem Statusauswählsignal 213 von
der CSM 200, das zur Dekodierung des eingespeisten Kommandos 211 vorgesehen
ist, wählt
der Statusumschalt-Schaltkreis 20A zwei der Statusregister
SR0, SR1 und SR2 aus, die im Hinblick auf den über das Kommando 211 gekennzeichneten
Vorgang von Bedeutung sind und gibt simultan die Zustände der
ausgewählten
Register an den 16-Bit Bus für
das ausgewählte
Statussignal 219 aus.
-
Im
zweiten Beispiel werden drei Statusregister SR0, SR1 und SR2 bereitgestellt.
Alternativ hierzu können
auch vier oder noch mehr Statusregister vorgesehen sein. Auch in
diesem Fall werden die in den Statusregistern über das Statusauswählsignal 213 ausgewählten Daten
simultan oder sequenziell in beliebiger Kombination dem Bus für das ausgewählte Statussignal 219 ausgegeben,
wobei das Statusauswählsignal 213 basierend
auf dem Kommando 211 erzeugt wird. Drei oder mehr Statusregister
können so
ausgewählt
werden.
-
Die
Breite des Busses für
das ausgewählte Statussignal 219 ist
gleich oder kleiner als die Breite des Datenbusses 212.
Falls der Bus für
jedes der ersten, zweiten und dritten Statussignale 214, 217 und 218 eine
Breite von 5 Bit oder weniger aufweist, können die in SR0, SR1 und SR2
gespeicherten Daten simultan dem 16-Bit Bus für das ausgewählte Statussignal 219 abhängig vom
Inhalt des Statusauswählsignals 213 ausgegeben
werden. Weist der Bus für
jedes der ersten, zweiten und dritten Statussignale 214, 217 und 218 beispielsweise
eine Breite von 5 Bit auf, können
die in SR0, SR1 und SR2 gespeicherten Daten simultan vom niedrigsten
Bit bis zum 15ten Bit des Busses für das ausgewählte Statussignal 219 in
der Reihenfolge SR0, SR1 und SR2 ausgegeben werden. (Genauer können die
Daten im SR0 den untersten 5 Bits des Busses, die Daten im SR1 den
von unten folgenden nächsten
5 Bits des Busses und die Daten im SR2 den von unten weiter folgenden
5 Bits des Busses ausgegeben werden.)
-
Wie
oben beschrieben ist, werden die Daten von zwei oder mehreren der
Mehrzahl von Statusregistern SR0, SR1 und SR2 kombiniert ausgegeben. Dadurch
kann verglichen mit dem ersten Beispiel eine größere Anzahl von Betriebszuständen des Speicherchips
gekennzeichnet werden. Da die beiden oder mehr Statusregister über das
eingespeiste Kommando ausgewählt
werden, benötigt
jeder Status nicht sein eigenes Kommando. Dadurch kann das herkömmliche
Statusleseverfahren im nichtflüchtigen Halbleiterspeicher 20A verwendet
werden.
-
(Beispiel 3)
-
In
einigen Typen von Halbleiterspeichern können Daten aus einer beliebigen
Adresse des Speicherfeldes, das nicht von einem Speichervorgang
verarbeitet wird, während
des auf dem ausgeführten
Kommando basierenden Speichervorgangs (z. B. Löschen oder Schreiben eines
Blocks) gelesen werden. Werden Daten in eine Mehrzahl von Adressen
geschrieben und ist eine Adresse, in die bereits Daten geschrieben
wurden, identifiziert, können
Daten aus dieser Adresse gelesen werden. Um dies zu verwirklichen,
ist die Adresse, bezüglich
der der Speichervorgang ausgeführt
wird, zu identifizieren. In dem dritten Beispiel der Erfindung wird
eine Adresse, die über
den Speichervorgang (z. B. Löschen/Schreiben
eines Blocks) verarbeitet wird, in einem Teil der Bitstruktur des
Statusregisters gespeichert. Eine solche Adresse wird in die Daten
bezüglich
des Betriebszustands des Speicherfeldes einbezogen.
-
3 zeigt
eine Bitstruktur eines Statusregisters in einem Halbleiterspeicher
gemäß dem dritten
Beispiel der Erfindung. Die Bitstruktur entspricht den 8-Bit Statusregistern,
die in den ersten und zweiten Beispielen verwendet werden. Wie oben
beschrieben ist, entsprechen die Bits 7 bis 3 denjenigen des Statusregisters.
-
Wie
in 3 gezeigt ist, speichern die Bits 2 und 1, d.
h. ADD0 und ADD1, die nicht in dem herkömmlichen Statusregister enthalten
sind, die folgenden Daten. Die CSM 200 (1)
dekodiert das eingespeiste Kommando 211 und überträgt das Dekodierergebnis
der WSM 201. Die WSM 201 führt einen dem Kommando 211 (z.
B. Löschen/Schreiben
eines Blocks) entsprechenden Vorgang aus und speichert in ADD0 und
ADD1 Zwei-Bit (oder Mehr-Bit) Adressen, die beim Löschen/Schreiben
des Blocks verarbeitet werden.
-
Ist
der Speicherchip beispielsweise in vier Bereiche aufgeteilt, welche über eine
2-Bit Adresse gekennzeichnet werden können (hierbei werden die Ebenen
als „Ebenen
0, 1, 2 und 3" bezeichnet),
wird (ADD0, ADD1) = (0,0) als "Ebene
0" festgelegt; (0,1) wird
als „Ebene
1" festgelegt; (1,0)
wird als „Ebene
2" festgelegt; und
(1,1) wird als „Ebene
3" festgelegt. Somit
kann die Ebene, die von dem auf dem Kommando basierenden Vorgang
verarbeitet wird, über die
in dem Statusregister gespeicherten 2-Bit Daten gekennzeichnet werden
und damit können
Daten aus der Ebene gelesen werden, die durch Löschen/Schreiben verarbeitet
wurde.
-
Die
Anzahl der Bits des Statusregisters muss nicht 8 entsprechen und
kann eine beliebige Zahl gleich oder kleiner als die Breite des
Datenbusses 212 sein. Wird in diesem Fall der Speicherchip
in 4 oder mehr Bereiche unterteilt, sind wenigstens 3 Bits erforderlich.
Die Position jedes Bits im Statusregister ist nicht auf die in 3 gezeigte
Position beschränkt.
-
Im
herkömmlichen
Statusregister wird über das
Bit 7, wie oben beschrieben, bestätigt, dass die WSM 201 in
einem beschäftigten
Zustand ist. Zusätzlich
kann in dem dritten Beispiel die Adresse, die während des Vorgangs verarbeitet
wird, über
das Bit 2 und das Bit 1 des Statusregisters bestätigt werden. Deshalb wird die
Adresse/die Adressen, aus der/denen Daten gelesen werden können, vor
dem Verarbeiten aller Adressen durch den auf dem Kommando basierenden
Vorgang identifiziert, d. h. gekennzeichnet. Eine solche Adresse
kann lediglich durch Lesen der Daten in das Statusregister wie bei
einer herkömmlichen
Vorrichtung identifiziert werden, so dass kein spezielles Kommando
oder ein Eingangs/Ausgangsbus erforderlich sind. Somit kann das
herkömmliche
Statusleseverfahren im Halbleiterspeicher des dritten Beispiels
verwendet werden.
-
(Beispiel 4)
-
Im
vierten Beispiel der Erfindung wird die Identifikationsinformation
einer Mehrzahl von Statusregistern in einem Teil der Bitstruktur
des entsprechenden Statusregisters gespeichert. Solche Identifikationsinformation
ist in den Daten bezüglich
des Betriebszustands des Speicherfeldes enthalten.
-
4 zeigt
eine Bitstruktur eines Statusregisters eines Halbleiterspeichers
gemäß einem
vierten Beispiel. Die Bitstruktur kommt 8-Bit Statusregistern gleich,
die in den ersten und zweiten Beispielen verwendet werden können; diese
ist jedoch von der in 3 gezeigten Bitstruktur verschieden.
Die Bits 7 bis 3 und 0 entsprechen denjenigen des in 3 gezeigten
Statusregisters sowie dem herkömmlichen Statusregister.
-
In 4 speichern
Bit 1 („SRA") und Bit 2 („SRB") die folgenden Daten.
SRA und SRB entsprechen Identifikationsinformation (Bestimmungsinformation)
zur Identifikation, welches der Statusregister SR0, SR1 oder SR2 über die
Bitstruktur gekennzeichnet wird. Durch Verwenden der 2 Bits SRA
und SRB lassen sich vier Register SR0, SR1, SR2 und SR3 identifizieren.
-
Die
Anzahl der Bits für
jedes Statusregister muss nicht 8 betragen, sondern kann einer beliebigen
Zahl entsprechen, die gleich oder kleiner als die Breite des Datenbusses 212 ist.
Die Anzahl der für die
Identifikationsinformation verwendeten Bits wird von der Anzahl
der zu identifizierenden Statusregister bestimmt. Beträgt die Anzahl
der Statusregister beispielsweise 5 oder mehr und 8 oder weniger,
so werden 3 Bits für
die Identifikationsinformation benötigt.
-
Wird
im vierten Beispiel, wie oben beschrieben, in einem der Mehrzahl
von Statusregistern gespeicherte Information gelesen, wird das Statusregister,
aus dem die Statusinformation gelesen wird, durch die Bitinformation
in dem Statusregister (Information in Bit 2 und Bit 1) identifiziert.
Folglich kann das herkömmliche
Statusleseverfahren im nichtflüchtigen
Halbleiterspeicher des vierten Beispiels verwendet werden.
-
(Beispiel 5)
-
In
dem fünften
Beispiel der Erfindung wird ein Statusregister beschrieben, das
einen Betriebszustand bei einer Datenübertragung speichern kann.
-
Ein
Halbleiterspeicher einschließlich
eines Flash-Speicherfeldes und zwei SRAMs (statische Speicher mit
wahlfreiem Zugriff), die in einem Halbleiterchip integriert sind,
verwendet ein Übertragungsstatusregister
als Statusspeichersektion für
eine Datenübertragung
zwischen jedem der SRAM Felder und dem Flash-Speicherfeld. Genauer
wird ein solches Übertragungsstatusregister
im fünften
Beispiel beschrieben.
-
Ein
Halbleiterspeicher zur Durchführung
einer solchen Datenübertragung
ist detailliert vom Anmelder dieser Anmeldung in JP 2000-176182
beschrieben. Wie in 5 gezeigt ist, enthält der Halbleiterspeicher
ein Paar von SRAM Feldern SRAM0 und SRAM1. Durch eine externe CPU
(zentrale Prozessoreinheit; nicht dargestellt) können Daten vom SRAM1 über einen
I/O Pin gelesen oder in diesen geschrieben werden. Ein Flash-Speicherfeld 11 ist
auf demselben Chip wie SRAM0 und SRAM1 vorgesehen, jedoch unabhängig von
SRAM0 und SRAM1. Sowohl SRAM0 als auch SRAM1 und das Flash-Speicherfeld 11 können untereinander
Daten über
eine WSM übertragen.
-
6 und 7 zeigen
jeweils eine Bitstruktur eines Statusbits des Halbleiterspeichers
gemäß dem fünften Beispiel. 6 zeigt
eine Bitstruktur eines Übertragungsstatusregisters
(TSR); und 7 zeigt eine Bitstruktur eines
Kommandostatusregisters (CSR). In der nachfolgenden Beschreibung kennzeichnet
TSRi beispielsweise das i-te Bit des Übertragungsstatusregisters,
wobei i eine natürliche Zahl
ist.
-
Zunächst wird
die Bitstruktur des Übertragungsregisters
in 6 erläutert.
-
TSR7
(WSMS) kennzeichnet einen Betriebszustand der Schreibzustandsmaschine.
Entspricht TSR7 = „1", so befindet sich
die Schreibzustandsmaschine in einem „Wartezustand" (d. h. der Datenübertragungsvorgang
von der unten beschriebenen HSP (Hochgeschwindigkeitsebene, High
Speed Plane) zum Flash-Speicher oder von dem Flash-Speicher zur
HSP wurde abgeschlossen). Entspricht TSR7 = „0", so befindet sich die Schreibzustandsmaschine
in einem „Betriebszustand" (d. h. Daten werden
von der HSP zum Flash-Speicher oder vom Flash-Speicher zur HSP übertragen).
Die „HSP" entspricht dem SRAM,
der Daten zum oder vom Flash-Speicherfeld überträgt. Falls die HSP in vier gleiche
Teile unterteilt ist, betrifft jeder Teil eine „HSP Seite" und wird als „HSP Seite 0 bis HSP Seite
3" gekennzeichnet.
In 5 entsprechen SRAM0 und SRAM1 jeweils einer HSP
Seite.
-
In 6 kennzeichnet
HSP1 TSR6 und HSP0 kennzeichnet TSR5. Während Daten von der HSP zum
Flash-Speicherfeld übertragen
werden, kann die HSP Seite (Seitenzustand), von der gegenwärtig Daten übertragen
werden, über
eine Kombination von TSR7 bis TSR5 (d. h. einer Mehrzahl von Bits)
bestätigt
werden (d. h. das Halbleiterspeicherfeld kann identifiziert werden).
HSP1 entspricht einem Statusbit der HSP Seite 1, das den Status
der HSP Seite 1 kennzeichnet. HSP0 entspricht einem Statusbit der
HSP Seite 0, das den Status der HSP Seite 0 kennzeichnet.
-
TSR4
(TS) kennzeichnet einen Übertragungsstatus.
Der Wert „1" von TSR4 kennzeichnet
einen „Übertragungsfehler". Der Wert „0" von TSR4 kennzeichnet
einen „Übertragungserfolg".
-
TSR3
(Vccws) kennzeichnet den Zustand von Vccws (Vccws kennzeichnet während einer Übertragung
einen Anschluss zum Überwachen
des Pegels der Versorgungsspannung). Falls TSR3 = „1" ist, befindet sich
Vccws in dem Zustand, in dem „der LOW
Pegel von Vccws detektiert ist und der Übertragungsvorgang abgebrochen
ist". Gilt TSR3
= „0", befindet sich Vccws
im Normalzustand, in dem „kein Problem
mit Vccws" vorliegt.
-
TSR2
(TSS) kennzeichnet einen Übertragungsunterbrechungszustand.
Der Wert „1" von TSR2 kennzeichnet,
dass „die Übertragung
unterbrochen ist".
Der Wert „0" von TSR2 kennzeichnet,
dass „die Übertragung
ausgeführt
wird oder abgeschlossen ist".
-
TSR1
(DPS) kennzeichnet einen Vorrichtungsschutzzustand. Der Wert „1" von TSR1 kennzeichnet,
dass „eine
Sperrung durch das Vorrichtungsschutzbit detektiert wurde und der Übertragungsvorgang
deshalb unterbrochen wird".
Der Wert „0" von TSR1 kennzeichnet
einen „nicht
gesperrten" Zustand.
-
TSR0
kennzeichnet den Übertragungsstatusregistermodus
(Betriebsmodus zum Ausgeben von Statusinformation, die in dem Übertragungsstatusregister
zu speichern ist). TSR0 entspricht immer „1". Falls TSR0 = „0" gilt, kann das Statusregister beispielsweise
einen wie unten beschriebenen Kommandostatusregistermodus kennzeichnen
(siehe 7, Bit 0 von CSR).
-
Durch
Bereitstellen und Kombinieren der obigen Statusbits können verschiedenartige
Betriebszustände
hinsichtlich der Datenübertragung
zwischen jedem SRAM und dem Flash-Speicherfeld wie folgt gekennzeichnet
werden.
TSR7 = 1, TSR2 = 0
Übertragung ist abgeschlossen
TSR7
= 0, TSR6 = 1, TSR5 = 1
HSP Seite 3 wird jetzt übertragen.
TSR7
= 0, TSR6 = 1, TSR5 = 0
HSP Seite 2 wird jetzt übertragen.
TSR7
= 0, TSR6 = 0, TSR5 = 1
HSP Seite 1 wird jetzt übertragen.
TSR7
= 0, TSR6 = 0, TSR5 = 0
HSP Seite 0 wird jetzt übertragen.
-
Wie
oben gezeigt ist, kann der Zustand der gegenwärtig für die Übertragung verwendeten HSP Seiten
durch Kombination von TSR7, TSR6 und TSR5 bestätigt werden.
TSR6 = 1,
TSR5 = 1, TSR52 = 1
Übertragung
von Seite 3 wird jetzt unterbrochen.
TSR6 = 1, TSR5 = 0, TSR2
= 1
Übertragung
von Seite 2 wird jetzt unterbrochen.
TSR6 = 0, TSR5 = 1, TSR2
= 1
Übertragung
von Seite 1 wird jetzt unterbrochen.
TSR6 = 0, TSR5 = 0, TSR2
= 1
Übertragung
von Seite 0 wird jetzt unterbrochen.
-
Der Übertragungsstatusregistermodus ändert sich
lediglich dann, falls ein Übertragungskommando
eingespeist wird. Werden nämlich
Daten in dem Statusregister nach Einspeisung eines Übertragungskommandos
gelesen, zeigt TSR0 des Statusregisters eine „1".
-
Nachfolgend
wird die Bitstruktur des in 7 gezeigten
Kommandostatusregisters (CSR) beschieben.
-
Die
CSR7 bis CSR1, welche einen Kommandostatusregistermodus als Betriebsmodus
zum Ausgeben von in dem Kommandostatusregister (CSR) gespeicherter
Statusinformation kennzeichnen, entsprechen denjenigen von herkömmlichen
Statusregistern.
-
Das
diesen Modus kennzeichnende CSR0 entspricht immer „0". Im Gegensatz zum
herkömmlichen
Kommandostatusregister ist CSR0 nicht für zukünftige Erweiterungsfunktionen
reserviert. Der Wert von CSR0 wird ver wendet um zu kennzeichnen,
ob der Übertragungsstatusregistermodus
oder der Kommandostatusregistermodus ausgewählt ist. Falls CSR0 = 1 ist,
entspricht das Statusregister dem Übertragungsstatusregistermodus
(siehe 6, Bit 0 von TSR).
-
Wie
oben beschrieben ist, enthält
der Halbleiterspeicher zwei Statusregister, d. h. ein Kommandostatusregister
und ein Übertragungsstatusregister. Mit
einem solchen Aufbau kann der Halbleiterspeicher eine größere Anzahl
von Betriebszuständen kennzeichnen.
Die CSM dekodiert das eingespeiste Kommando und wählt basierend
auf dem Dekodierergebnis entweder den Kommandostatusregistermodus
oder den Übertragungsstatusregistermodus aus.
Der ausgewählt
Modus kann basierend auf dem Bit des Statusregisters identifiziert
werden. Zusätzlich
wird das Statusregister durch das Kommando ohne Notwendigkeit spezieller
Kommandos zum Lesen des Statusregisters ausgewählt. Dadurch kann das herkömmliche
Statusleseverfahren im Halbleiterspeicher des fünften Beispiels verwendet werden.
Im Übertragungsstatusregistermodus
kann die gegenwärtig
in die Datenübertragung
eingebundene Adresse identifiziert werden. Somit können Daten
zu der Adresse übertragen
werden, zu oder von der bereits Daten übertragen worden sind, während die
anderen Adressen weiterhin in die Datenübertragung eingebunden sind.
-
In
den ersten bis fünften
Beispielen wurden Halbleiterspeicher beschrieben. Ein Halbleiterspeicher
kann auf einfache Weise in eine Informationsvorrichtung wie etwa
in ein mobiles Telefon oder einen Computer integriert werden. Damit
werden dieselben Wirkungen wie oben erzielt. Ein erfindungsgemäßer Halbleiterspeicher
kann auf einfache Weise auf eine wie in 8 gezeigte
Informationsvorrichtung 300 übertragen werden. Die Informationsvorrichtung 300 enthält eine
Informationsspeichersektion wie einen RAM (SRAM, DRAM, usw.), einen ROM,
einen Flash-Speicher oder dergleichen; eine Steuereingabesektion;
eine Anzeigesektion zum Anzeigen eines Ausgangsbildes, eines Informationsverarbeitungsergebnisses
oder dergleichen; und eine CPU (Zentralprozessoreinheit, central
processing unit) zum Empfangen einer Steueranweisung von der Steuereingabesektion
und Durchführen
des Lesens/Schreibens von Information (Speichervorgang) von/in die
Informationsverarbeitungssektion oder der Datenübertragung mit der Informationsspeichersektion
basierend auf vorgegebenen Informationsverarbeitungsprogrammen oder
Daten. Die CPU dient auch der Verarbeitung verschiedenartiger Information.
-
Die
ersten bis fünften
Beispiele können
unten stehend als (1) bis (27) zusammengefasst werden. Dadurch wird
die Aufgabe dieser Erfindung gelöst.
- (1) Ein Halbleiterspeicher enthält eine
Statusspeichersektion zum Speichern von Daten im Hinblick auf einen
Betriebszustand eines Speicherfeldes basierend auf einer Steuereinweisung,
wobei eine Mehrzahl von Statusspeichersektionen zur Darstellung
einer größeren Anzahl
von Betriebszuständen
vorgesehen sind, und der Halbleiterspeicher enthält zudem eine erste Statusauswahlsektion
zum selektiven Ausgeben der in einer bestimmten der Mehrzahl von
Statusspeichersektionen gespeicherten Daten gemäß einem Auswahlsteuersignal.
- (2) Ein Halbleiterspeicher mit einem Halbleiterspeicherfeld
enthält
eine Mehrzahl von Blöcken; eine
Mehrzahl von Statusspeichersektionen zum Speichern von Daten im
Hinblick auf einen Betriebszustand des Speicherfeldes; und eine
zweite Statusauswahlsektion zum selektiven Ausgeben der in einer
der Mehrzahl von Statusspeichersektionen gespeicherten Daten basierend
auf dem Auswahlsteuersignal.
- (3) Ein Halbleiterspeicher mit einem Speicherfeld enthält eine
Mehrzahl von Blöcken;
eine Mehrzahl von Statusspeichersektionen zum Speichern von Daten
im Hinblick auf einen Betriebszustand des Speicherfeldes; und eine
dritte Statusauswahlsektion zum selektiven Ausgeben der in wenigstens
zwei der Mehrzahl von Statusspeichersektionen gespeicherten Daten
basierend auf dem Auswahlsteuersignal.
- (4) Eine Halbleiterspeichervorrichtung nach (1) bis (3), zusätzlich umfassend
eine Datenumschaltsektion zum selektiven Ausgeben von (i) Daten,
die über
eine der ersten bis dritten Statusauswahlsektionen ausgewählt wurden
oder (ii) Information, die aus dem Speicherfeld gelesen wird.
- (5) Halbleiterspeicher nach (1) bis (4), wobei die Daten der
Statusspeichersektion an den ersten Datenbus ausgegeben werden und
die Daten des ersten Datenbusses oder die von dem Speicherfeld gelesenen
Daten an einen zweiten Datenbus ausgegeben werden.
- (6) Halbleiterspeicher nach (1) bis (5), wobei wenigstens eine
der ersten bis dritten Statusauswahlsektionen über das Auswahlsteuersignal
basierend auf der eingespeisten Steueranweisung gesteuert wird.
- (7) Halbleiterspeicher nach (6), wobei ein eingespeistes Kommando
der eingespeisten Steueranweisung dekodiert wird; der Halbleiterspeicher eine
Auswahlsteuersignalerzeugungssektion zum Erzeugen des Auswahlsteuersignals
basierend auf dem Dekodierergebnis enthält; und wenigstens eine der
ersten bis dritten Statusauswahlsektionen über das Auswahlsteuersignal
basierend auf der eingespeisten Steueranweisung gesteuert wird.
- (8) Halbleiterspeicher nach (5), wobei der erste Datenbus eine
Breite aufweist, die gleich oder kleiner ist als eine Breite des
zweiten Datenbusses.
- (9) Halbleiterspeicher nach (5) oder (8), wobei die Statusspeichersektion
ein Statusregister enthält; und
die Breite des ersten Datenbusses gleich oder größer ist als eine Bitbreite
des Statusregisters.
- (10) Halbleiterspeicher nach (3), wobei die Breite des ersten
Datenbusses zum simultanen Ausgeben der Daten von wenigstens zwei
der Mehrzahl von Statusauswahlsektionen gleich oder größer als
eine Summe der Bitbreiten der selektiv ausgegebenen Daten ist.
- (11) Halbleiterspeicher nach (1) bis (10), wobei die Statusspeichersektion
zum Speichern einer gegenwärtig
durch Löschen/Schreiben
verarbeiteten Adresse dient.
- (12) Halbleiterspeicher nach (1) bis (10), wobei die Statusspeichersektion
zum Speichern von Bestimmungsinformation der Statusspeichersektion dient.
- (13) Halbleiterspeicher einschließlich einer Mehrzahl von Halbleiterspeicherfeldern,
die auf einem Chip integriert sind, wobei die Mehrzahl von Halbleiterspeicherfeldern
zum gegenseitigen Übertragen
von Daten dient und der Halbleiterspeicher eine Statusspeichersektion
zum Speichern von Daten bezüglich
eines Betriebszustands der Datenübertragung
dient.
- (14) Halbleiterspeicher nach (13), wobei die Statusspeichersektion
ein erstes Bit enthält,
das den Betriebszustand der Schreibzustandsmaschine kennzeichnet.
- (15) Halbleiterspeicher nach (14), wobei der Wert „1" des ersten Bits
darauf hinweist, dass die Schreibzustandsmaschine in einem Wartezustand
ist und der Wert „0" des ersten Bits
weist darauf hin, dass die Schreibzustandsmaschine sich im Betrieb
befindet.
- (16) Halbleiterspeicher nach (13) bis (15), wobei die Statusspeichersektion
eine Mehrzahl zweiter Bits enthält,
die den Seitenzustand der Mehrzahl von Halbleiterspeicherfeldern
kennzeichnen.
- (17) Halbleiterspeicher nach (16), wobei die Mehrzahl von Halbleiterspeicherfeldern über die
Mehrzahl der zweiten Bits identifiziert wird.
- (18) Halbleiterspeicher nach (13) bis (17), wobei die Statusspeichersektion
ein drittes Bit enthält, das
einen Übertragungsstatus
kennzeichnet.
- (19) Halbleiterspeicher nach (18), wobei der Wert „1" des dritten Bits
auf einen Übertragungsfehlerzustand
hinweist und der Wert „0" des dritten Bits einen Übertragungserfolgszustand
kennzeichnet.
- (20) Halbleiterspeicher nach (13) bis (19), wobei die Statusspeichersektion
ein viertes Bit enthält, das
einen Versorgungsspannungspegeldetektionszustand kennzeichnet.
- (21) Halbleiterspeicher nach (20), wobei der Wert „1" des vierten Bits
einen LOW-Pegel Detektionszustand kennzeichnet und der Wert „0" des vierten Bits
einen Normalpegeldetektionszustand kennzeichnet.
- (22) Halbleiterspeicher nach (13) bis (21), wobei die Statusspeichersektion
ein fünftes
Bit enthält, das
einen Übertragungsunterbrechungszustand kennzeichnet.
- (23) Halbleiterspeicher nach (22), wobei der Wert „1" des fünften Bits
darauf hinweist, dass die Übertragung
unterbrochen ist und der Wert „0" des fünften Bits
darauf hinweist, dass die Übertragung
ausgeführt
wird oder abgeschlossen ist.
- (24) Halbleiterspeicher nach (13) bis (23), wobei die Statusspeichersektion
ein sechstes Bit enthält,
das einen Vorrichtungsschutzzustand kennzeichnet.
- (25) Halbleiterspeicher nach (24), wobei der Wert „1" des sechsten Bits
darauf hinweist, dass die Sperrung über das Blocksperrbit detektiert
wurde und der Vorgang gegenwärtig
abgebrochen ist und der Wert „0" des sechsten Bits
einen nicht gesperrten Zustand kennzeichnet.
- (26) Halbleiterspeicher nach (13) bis (25), wobei die Statusspeichersektion
ein siebtes Bit zur Identifizierung eines Statusregistermodus enthält.
- (27) Halbleiterspeicher nach (26), wobei der Wert „1" des siebten Bits
einen Übertragungsstatusregistermodus
kennzeichnet und der Wert „0" des siebten Bits
einen Kommandostatusregistermodus kennzeichnet.
-
(Beispiel 6)
-
Mit
Bezug auf 10 wird ein Halbleiterspeicher 400 gemäß einem
sechsten Beispiel der Erfindung erläutert.
-
Der
Halbleiterspeicher 400 enthält eine Mehrzahl von Speicherfeldern
(d. h. ein Flash-Speicherfeld 11 und SRAM Felder SRAM0
und SRAM1) sowie eine WSM. Das Flash-Speicherfeld 11, SRAM0
und SRAM1 können
unabhängig
voneinander betrieben werden. Sowohl SRAM0 als auch SRAM1 und das
Flash-Speicherfeld 11 können
Daten untereinander über
die WSM übertragen.
Die WSM enthält
eine Statusregistergruppe 401 einschließlich einer Mehrzahl von Statusregistern
zum Speichern verschiedener Arten von Zustandsinformation bezüglich des
Halbleiterspeichers 400, der die Mehrzahl von Speicherfeldern
enthält
sowie einen Statusumschalt-Schaltkreis 402 als ersten Umschalt-Schaltkreis
zum Empfangen von Daten von der Statusregistergruppe 401 und
zum selektiven Ausgeben von Daten aus wenigstens zwei der Statusregister
an einen ersten Datenbus, und einen Datenumschalt-Schaltkreis 403 als
zweiten Umschalt-Schaltkreis zum Empfangen von Daten vom ersten
Datenbus sowie Daten von einem Leseverstärker (nicht in 10 gezeigt)
und zum selektiven Ausgeben einer der Daten an einen zweiten Datenbus.
Der Flash-Speicher 11 enthält eine Speicherinformationsschutzsektion
(Blocksperrzustand) 404 und eine Versorgungsspannungsdetektionssektion 405.
-
Die
Statusregistergruppe 401 mit der Mehrzahl von Statusregistern
enthält
eine erste Statusregistergruppe einschließlich wenigstens eines Statusregisters
zum Speichern von Zustandsinformation im Hinblick auf einen für den Halbleiterspeicher 400 gewöhnlichen
Vorgang, und eine zweite Statusregistergruppe einschließlich wenigstens
eines Statusregisters zum Speichern von Zustandsinformation bezüglich eines
Datenübertragungsvorgangs
zwischen der Mehrzahl von Speicherfeldern. Die ersten und zweiten
Statusregistergruppen enthalten beispielsweise jeweils Information,
die darauf hinweist, ob ein jeweiliges Statusregister der ersten
Statusregistergruppe oder der zweiten Statusregistergruppe angehört, oder
Information bezüglich
einer Adresse, die gegenwärtig
von einem über
das Kommando vorgegebenen Vorgang verarbeitet wird. Insbesondere
enthält die
zweite Statusregistergruppe beispielsweise Datenübertragungsergebnisinformation,
die darauf hinweist, ob der Datenübertragungsvorgang zwischen
der Mehrzahl von Speicherfeldern erfolgreich abgeschlossen wurde
oder nicht, oder Information, die darauf hinweist, ob der Datenübertragungsvorgang
zwischen der Mehrzahl von Speicherfeldern gegenwärtig verarbeitet wird oder
unterbrochen ist.
-
Die
zweite Statusregistergruppe enthält
Information, die basierend auf einem Detektionsergebnis der Versorgungsspannungsdetektionssektion 405 darauf
hinweist, ob die Versorgungsspannung während des Ausführens des
Datenübertragungsvorgangs
zwischen der Mehrzahl von Speicherfeldern normal oder ungewöhnlich ist.
Die zweite Statusregistergruppe enthält ebenso Information, die
einen Schutzzustand bezüglich
erneutem Schreiben kennzeichnet und zudem darauf hinweist, dass
der Datenübertragungsvorgang
durch Detektieren des Schutzzustands unterbrochen wurde, falls das
Kommando den Datenübertragungsvorgang
in die Speicherfelder, welche gegen den erneuten Schreibvorgang
geschützt
sind, anweist.
-
Die
Versorgungsspannungsdetektionssektion 405 wird wie folgt
verwendet. Während
die WSM einen Vorgang ausführt
(z. B. Datenübertragung, Schreiben
oder Löschen)
kann die Versorgungsspannungsdetektionssektion 405 Information
schreiben, die darauf hinweist, dass die Versorgungsspannung in
einem der Statusregister in der WSM ungewöhnlich ist. Nach Lesen der
Information unterbricht oder beendet die WSM den Vorgang.
-
Die
Speicherinformationsschutzsektion (Blocksperrzustand) 404 wird
wie folgt verwendet. Bevor die WSM einen Vorgang startet (z. B.
Datenübertragung,
Schreiben oder Löschen)
ermittelt die WSM basierend auf der einem der Statusregister in der
WSM vom Blocksperrzustand 404 gesendeten Information, ob
der Vorgang auszuführen
ist oder nicht. Weist die von dem Blocksperrzustand 404 empfangene
Information beispielsweise darauf hin, dass ein erneutes Schreiben
verboten ist, so wird der obige Vorgang nicht ausgeführt.
-
Wie
oben beschrieben ist, enthält
ein Halbleiterspeicher dieser Erfindung eine Mehrzahl von Statusspeichersektionen,
so dass verschiedene Betriebszustände des Halbleiterspeichers
abgebildet werden können.
Die Mehrzahl von Statusspeichersektionen wird über das Dekodierergebnis des
eingespeisten Kommandos ausgewählt
ohne eine Lesesteueranweisung (Kommando) für jeden Status anzufordern.
Deshalb kann das herkömmliche
Statusleseverfahren im erfindungsgemäßen Halbleiterspeicher verwendet
werden.
-
Durch
kombiniertes Ausgeben der in der Mehrzahl von Statusspeichersektionen
gespeicherten Inhalte können
verschiedene Betriebszustände einer
größeren Anzahl
von Speicherchips (Speicherfeldern) abgebildet werden. Auf diese
Weise wird ebenso die Mehrzahl von Statusspeichersektionen über das
Dekodierergebnis des eingespeisten Kommandos ausgewählt ohne
eine Lesesteueranweisung (Kommando) für jeden Status anzufordern. Deshalb
kann das herkömmliche
Statusleseverfahren im erfindungsgemäßen Halbleiterspeicher verwendet
werden.
-
Zusätzlich zur
Bestätigung
des beschäftigten Zustands
der Schreibzustandsmaschine über
das Bit 7, in Einklang zur herkömmlichen
Statusspeichersektion, kann der Halbleiterspeicher gemäß dieser
Erfindung die gegenwärtig
von dem Speichervorgang verarbeitete Adresse über eine Mehrzahl von Bits,
z. B. Bit 2 und Bit 1, identifizieren. Die Adresse(n), aus der Daten
gelesen werden können,
wird identifiziert, bevor all die Adressen von dem auf dem Kommando basierenden
Vorgang verarbeitet werden. Eine solche Adresse kann wie bei der
herkömmlichen
Vorrichtung lediglich durch Lesen der Daten im Statusregister identifiziert
werden, ohne dass ein spezielles Kommando oder ein Eingangs/Ausgangsbus
erforderlich sind. Somit kann das herkömmliche Statusleseverfahren
im Halbleiterspeicher des dritten Beispiels verwendet werden.
-
Wird
einer der Mehrzahl von Zuständen
gelesen ohne ein spezielles Kommando zum Lesen der in der Statusspeichersektion
gespeicherten Daten zu verwenden, so werden die gegenwärtig gelesenen Zustandsdaten über die
Bits der Statusspeichersektion identifiziert. Somit kann das herkömmliche
Statusleseverfahren in dem erfindungsgemäßen Halbleiterspeicher verwendet
werden.
-
Da
zwei Statusspeichersektionen für
einen Kommandostatus und einen Übertragungsstatus
vorliegen, kann eine größere Anzahl
von Betriebszuständen
abgebildet werden. Entsprechend dem Kommando wird entweder der Kommandostatusmodus
oder der Übertragungsstatusmodus
ausgewählt. Welcher
Modus gegenwärtig
verwendet wird, lässt sich über die
Bits in der Statusspeichersektion identifizieren. Da jede Statusspeichersektion über das Kommando
ausgewählt
wird, ist kein spezielles Kommando zum Lesen des Statusregisters
erforderlich. Damit kann das herkömmliche Statusleseverfahren in
dem erfindungsgemäßen Halbleiterspeicher
verwendet werden. Im Übertragungsstatusregistermodus
kann die Adresse, die gegenwärtig
in die Datenübertragung
eingebunden ist, identifiziert werden. Somit kann eine Datenübertragung
selbst vor Abschluss des Datentransfers von/zu all den Adressen zu
denjenigen Adressen erfolgen, aus denen Daten bereits übertragen
wurden.
-
Verschiedene
weitere Modifikationen werden einem Fachmann als möglich erscheinen
und können
von diesem umgesetzt werden ohne vom Schutzbereich dieser Erfindung
abzuweichen. Demnach ist der Schutzbereich der beigefügten Patentansprüche nicht
auf die Beschreibung beschränkt,
sondern allgemein auszulegen.