[go: up one dir, main page]

DE60008093T2 - Verfahren zur herstellung von eingebetteten elektronischen bauteilen - Google Patents

Verfahren zur herstellung von eingebetteten elektronischen bauteilen Download PDF

Info

Publication number
DE60008093T2
DE60008093T2 DE60008093T DE60008093T DE60008093T2 DE 60008093 T2 DE60008093 T2 DE 60008093T2 DE 60008093 T DE60008093 T DE 60008093T DE 60008093 T DE60008093 T DE 60008093T DE 60008093 T2 DE60008093 T2 DE 60008093T2
Authority
DE
Germany
Prior art keywords
electronic components
adhesive film
electrically conductive
carrier
conductive carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60008093T
Other languages
English (en)
Other versions
DE60008093D1 (de
Inventor
Bernardus Johannes JANSSEN
Bernardus Johannes DE VRUGHT
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boschman Technologies BV
Original Assignee
3P Licensing BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19769109&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE60008093(T2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 3P Licensing BV filed Critical 3P Licensing BV
Application granted granted Critical
Publication of DE60008093D1 publication Critical patent/DE60008093D1/de
Publication of DE60008093T2 publication Critical patent/DE60008093T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Adhesive Tapes (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Reverberation, Karaoke And Other Acoustics (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen von gekapselten elektronischen Bauteilen, insbesondere integrierten Schaltungen, das nacheinander wenigstens die folgenden Schritte umfasst:
    • a) Anbringen elektronischer Bauteile an einer ersten Seite eines elektrisch leitenden Trägers und elektrisches Verbinden der elektronischen Bauteile mit dem elektrisch leitenden Träger;
    • b) Verwenden einer Form zum Kapseln der elektronischen Bauteile mit einem Kapslungsmaterial lediglich an der ersten Seite des elektrisch leitenden Trägers, während eine zweite Seite des Trägers im Wesentlichen mit Hilfe eines Klebstofffilms vollständig abgeschirmt wird;
    • c) Entfernen des Klebstofffilms.
  • Die Erfindung bezieht sich ferner auf ein Andrückteil zur Verwendung bei dem Verfahren.
  • Ein solches Verfahren ist aus US-A-5.693.573 bekannt. Hier wird ein Chip auf einer ersten Fläche einer Vielzahl von Zuleitungen befestigt und damit verbunden. Dann werden der Chip und die Vielzahl der Zuleitungen so mit einem Formkörper verpackt, dass ein Wegwerffilm, der auf einem vorbestimmten Abschnitt der zweiten Fläche der Vielzahl von Zuleitungen ausgebildet worden ist, auf einer Außenfläche des Formkörpers frei liegt. Am Ende wird der Wegwerffilm entfernt.
  • Dieses Verfahren bringt es mit sich, dass ein elektrisch leitender Träger mit einem Klebstofffilm ausgestattet wird, bevor die elektronischen Bauteile eingefügt werden. Dies kann leicht ohne ein Beschädigungsrisiko für die elektronischen Bauteile durchgeführt werden. Integrierte Schaltungen z. B. sind sehr zerbrechliche Bauteile, die leicht zu beschädigen sind. Besonders die sehr feinen Verbindungsdrähte aus Gold sind anfällig für Beschädigung.
  • Nachdem der Klebstofffilm aufgebracht worden ist, werden die elektronischen Bauteile auf dem Träger z. B. durch Verkleben (Chip-Montage) angebracht. Das wird oft mittels eines Epoxidklebstoffes gemacht, der bei erhöhten Temperaturen aushärten muss. Es hat sich herausgestellt, dass solch ein Temperaturanstieg die Haftung des Klebstofffilms beeinträchtigt.
  • Dann werden die Verbindungsdrähte der elektronischen Bauteile mit dem elektrisch leitenden Träger z. B. durch Schweißen (z. B. Wärmeschall), Löten oder ähnliches (Drahtbonden) elektrisch verbunden. Es hat sich herausgestellt, dass auch diese Temperaturerhöhung die Haftung des Klebstofffilms beeinträchtigt.
  • In der vorliegenden Anwendung bezieht sich der Begriff „elektrisch leitender Träger" z. B. auf einen Anschlussrahmen. Ein Anschlussrahmen ist ein Metallträger, der viele feine Zuleitungen umfasst, die mit den Verbindungsdrähten der elektrischen Bauteile verbunden sind. Es ist offensichtlich, dass wenn ein Klebstofffilm mit einer Seite eines solchen Anschlussrahmens verklebt ist, jede Tätigkeit mit nachteiliger Wirkung auf die Haftung vermieden werden sollte, da solche Zuleitungen mit all den nachteiligen Folgen vom Klebstofffilm wieder leicht abgelöst werden können.
  • Dann wird der Träger mit dem Klebstofffilm und den elektronischen Bauteilen in eine Form eingeführt, eine so genannte Spritzpressverfahren-Technik, die oft angewandt wird, um die elektronischen Bauteile einer ersten Seite des Trägers in einem oder mehreren Formhohlräumen mit einem Kapselungsmaterial (Mischung) einzukapseln. Während der Einkapselung sollte jeder Kontakt des Kapselungsmaterials mit der zweiten Seite des elektrisch leitenden Trägers vermieden werden. Jene elektrisch leitenden Bereiche des Trägers, die auf der zweiten Seite des Trägers frei gelassen werden, dienen als elektrische Verbindung der elektronischen Bauteile zum Zeitpunkt ihres letztendlichen Gebrauchs.
  • Schließlich wird der Klebstofffilm entfernt.
  • Wenn die Zuleitungen oder andere Teile des Anschlussrahmens nicht eindeutig mit dem Klebstofffilm verklebt sind, besteht die Möglichkeit, dass während der Einkapselung Kapselungsmaterial zwischen den Klebstofffilm und den Anschlussrahmen eindringt. Als Folge davon können elektrisch leitende Bereiche isoliert werden, wodurch eine nachfolgende elektrische Verbindung unmöglich gemacht wird. Beim Stand der Technik ist das Sondieren des Klebestofffilms an den Träger nicht eindeutig und reproduzierbar, da die vielen Wärmebehandlungen (Anbringen von elektrischen Bauteilen und deren elektrische Verbindung zum Träger) oft stellenweise zu verminderter Haftung des Klebstofffilms führen. Teile des Trägers können auch vom Klebstofffilm abgelöst werden, was zu einem Unterschied der Ausdehnungskoeffizienten zwischen dem Träger und dem Klebstofffilm während Erhitzungs- oder Kühlvorgängen führt.
  • Natürlich ist es ebenfalls ratsam, die Handhabung des Trägers mit einem Klebstofffilm darauf auf ein Minimum zu beschränken. Jedes Bewegen, Biegen oder ähnliches des Trägers mit dem Klebstofffilm darauf kann eine stellenweise Ablösung des Klebstofffilms vom Träger auslösen.
  • Es gibt daher im Stand der Technik eine beträchtliche Nachfrage nach einem verbesserten Verfahren zum Herstellen elektronischer Bauteile nach der in der Einführung erwähnten Weise.
  • Es ist ein Ziel der vorliegenden Erfindung diese Nachfrage zu befriedigen.
  • Im Einklang mit der vorliegenden Erfindung wird dieses Ziel durch das Verfahren nach Anspruch 1 erreicht, dadurch gekennzeichnet, dass das Verbinden des Klebstofffilms mit der zweiten abzuschirmenden Seite des elektrisch leitenden Trägers zwischen Schritt a) und Schritt b) stattfindet und mit Hilfe eines Andrückteils bewirkt wird, das Andrückvorsprünge umfasst, die auf Schnittlinien auszurichten sind, und das Verfahren des Weiteren den Schritt des Trennens der einzelnen gekapselten elektronischen Bauteile entlang der Schnittlinien umfasst. Dieses Ziel wird ferner durch ein in Anspruch 8 definiertes Andrückteil erreicht. Besondere Ausführungsformen der Erfindung sind Gegenstand der jeweiligen Unteransprüche.
  • In dem Verfahren wird das Verbinden des Klebstofffilms mit dem elektrisch leitenden Träger mit Hilfe eines Andrückteils bewirkt, das Andrückvorsprünge umfasst, die auf die Schnittlinien auszurichten sind. Mit anderen Worten ist das Andrückteil so konstruiert, dass der Träger an Stellen zwischen den elektronischen Bauteilen auf den Klebstofffilm gedrückt werden kann. All das wird unten bei der Beschreibung der Bilder genauer erläutert.
  • Das Verfahren nach der Erfindung gestattet es, ein optimales Verbinden zwischen dem Klebstofffilm und der zweiten Seite des elektrisch leitenden Trägers reproduzierbar sicherzustellen. Nachdem der Klebstofffilm befestigt worden ist, finden keine weitere Wärmebehandlungen statt, welche die Haftung beeinträchtigen, da nach dem Anbringen des Klebstofffilms nur die elektronischen Bauteile in der Form gekapselt bleiben.
  • Schon US-A-5.218.759 legt ein Verfahren zum Herstellen von gekapselten elektronischen Bauteilen offen, das einen Klebstofffilm benutzt, der kurz vor der Kapselung der elektronischen Bauteile in einer Form aufgebracht wird. Dies bezieht sich jedoch nicht auf einen elektrisch leitenden Träger, sondern stattdessen z. B. auf einen Träger aus keramischem Material. Das Problem, für welches die vorliegende Erfindung eine Lösung bietet, wird nicht angesprochen.
  • Nach der vorliegenden Erfindung kann der Klebstofffilm mit dem Träger direkt vor dem Einfügen in die Form oder innerhalb der Form selbst verbunden werden. Bevorzugt wird der Klebstofffilm in die Form eingefügt, danach wird der elektrisch leitende Träger mit den elektronischen Bauteilen auf seiner zweiten Seite mit dem Klebstofffilm verbunden.
  • So wird jede unnötige Handhabung des Trägers mit dem Klebstofffilm darauf vermieden.
  • Nach der Erfindung ist die Art und Weise, wie der elektronisch leitende Träger mit den elektronischen Bauteilen mit dem Klebstofffilm verbunden wird, nicht ausdrücklich beschränkt. In einer bevorzugten Ausführungsform wird das Verbinden des Klebstofffilms mit dem elektrisch leitenden Träger mithilfe eines Andrückteils bewirkt, das Andrückvorsprünge solcher Gestalt umfasst, dass sie auf die Schnittlinien ausgerichtet werden können. Mit anderen Worten ist das Andrückteil so konstruiert, dass der Träger an Stellen zwischen den elektronischen Bauteilen auf den Klebstofffilm gedrückt werden kann. All dies wird unten in der Beschreibung der Bilder näher erläutert.
  • Es wird ein Andrückteil verwendet, das passend geformte Aussparungen für die einzelnen elektronischen Bauteile umfasst, wobei die Brücken zwischen den Aussparungen die Andrückvorsprünge bilden. Dieses Merkmal wird ebenso in der Beschreibung der Bilder näher erläutert.
  • Der Klebstofffilm ist nicht ausdrücklich begrenzt, jedoch ist es wichtig, dass nach der Entfernung des Klebstofffilms im Wesentlichen keine Rückstände verbleiben. Geeignete Klebstoffe für die Verwendung auf dem Klebstofftilm umfassen z. B. so genannte zeitweilige Klebstoffe, die ihre Haftung nach einiger Zeit verlieren, thermoplastische Klebstoffe, in Wärme aushärtende Klebstoffe und so genannten Superklebstoff oder ähnliche. Superklebstoff besitzt eine sehr gute Haftung aber geringe Abschälfestigkeit.
  • Bevorzugt umfasst der Klebstofffilm einen Trägerfilm mit einer Klebeschicht, wobei die Klebstoffschicht ein Material umfasst, das aufgrund eines Temperaturanstiegs klebrig wird.
  • Da die Kapselung der elektronischen Bauteile oft bei erhöhten Temperaturen stattfindet, ist die Verwendung eines solchen Klebstoffs vorteilhaft.
  • Noch bevorzugter umfasst die Klebstoffschicht einen Heißschmelzklebstoff. Der Heißschmelzklebstoff umfasst bevorzugt ein modifiziertes Polymere, und noch lieber umfasst das modifizierte Polymere Polyethylenteraphthalat.
  • Wenn der elektrisch leitende Träger mit dem Klebstofffilm verbunden wird, könnte in Abhängigkeit der Druckkraft Material des Klebstofffilms in die Aussparungen oder Öffnungen des Trägers eindringen. Dies wird in der Praxis als unerwünscht erachtet, da es zur Folge hat, dass nach der Kapselung auf der zweiten Seite die Trägeroberfläche nicht in derselben Ebene liegt wie die Oberfläche des Kapselungsmaterials. Die Dicke der Klebstoffschicht nach der Erfindung ist daher bevorzugt so klein wie möglich, vorteilhafter Weise geringer als 5 μm.
  • Vorteilhafter Weise werden in Schritt b) mindestens zwei elektronische Bauteile pro Formhohlraum gekapselt.
  • Die vorliegende Erfindung ist besonders vorteilhaft mit so genannten Matrix-Anschlussrahmen. Solche Matrix-Anschlussrahmen umfassen sehr kleine zerbrechliche Zuleitungen, und wegen der großen Anzahl der darauf gruppierten, kleinen elektronischen Bauteilen wird ein Satz von Bauteilen innerhalb eines Formhohlraums gekapselt. Mit anderen Worten ist in diesem Zusammenhang das genaue Verbinden des Klebstofffilms von entscheidender Bedeutung.
  • Schließlich stellt die Erfindung ein Andrückteil zur Verfügung, das für die Verwendung in dem Verfahren nach der Erfindung entworfen ist. Bevorzugt umfasst das Andrückteil eine flache Stahlplatte, die mit passend geformten Aussparungen zur Unterbringung elektronischer Bauteile ausgestattet ist, während der elektrisch leitende Träger auf den Klebstofffilm gedrückt wird.
  • Die Erfindung wird unten mit Bezug zu den begleitenden Zeichnungen näher erläutert, in denen gilt:
  • 1 zeigt eine Draufsicht auf einen Matrix-Anschlussrahmen, der drei Sätze integrierte Schaltungen enthält;
  • 2 zeigt einen Schnitt durch II-II in 1;
  • 3 zeigt denselben Schnitt wie in 2, wobei ein Klebstofffilm verwendet wird;
  • 4 zeigt einen Schnitt durch II-II nach der Kapselung;
  • 5 zeigt einen Schnitt einer gekapselten, integrierten Schaltung bzw. einen Träger mit einer Verankerungsanordnung;
  • 6 zeigt eine Draufsicht auf eine Vergrößerung A eines Anschlussrahmens nach 1 und einen vergrößerten Schnitt;
  • 7 zeigt dieselbe Sicht wie 6, jedoch mit einem Klebstofffilm und einem Andrückteil, und
  • 8 zeigt eine perspektivische Ansicht eines Andrückteils nach der Erfindung:
  • 9 zeigt wiederum den vergrößerten Schnitt A vom Anschlussrahmen nach 7, der mit Kapselungsmaterial versehen ist.
  • In 1 stellt 1 schematisch eine Ausführungsform eines elektrisch leitenden Trägers nach der Erfindung dar, einen so genannten Kupfer-Anschlussrahmen. Dieser Anschlussrahmen 1 umfasst drei Sätze (a, b, c) integrierte Schaltungen (ICs) 2. Ein Anschlussrahmen 1 dieses Typs ist als ein Matrix-Anschlussrahmen bekannt.
  • 2 bildet einen Schnitt durch den Anschlussrahmen nach 1 entlang II-II ab. Wieder sind der Anschlussrahmen 1 und der IC 2 zu sehen, wobei der IC mittels Golddrähte 3 mit den Zuleitungen 4 verbunden ist, die einen Teil des Anschlussrahmens 1 bilden.
  • Der Anschlussrahmen 1 umfasst eine erste Seite 5 und eine zweite Seite 6. Nach der Erfindung wird ein Klebstofffilm 7 wie in 3 gezeigt auf der zweiten Seite 6 des Anschlussrahmens 1 angebracht. Dann wird die Baugruppe auf der ersten Seite 5 in einer Form mithilfe eines Kapselungsmaterials 8 gekapselt, danach wird der Klebstofffilm 7 entfernt und die betreffenden ICs von einander getrennt.
  • Ein so hergestellter gekapselter IC wird in 4 gezeigt. Es ist offensichtlich, dass sowohl die Unterseite des Anschlussrahmens 1 als auch stellenweise das Kapselungsmaterial 8 auf der zweiten Seite 6 zu sehen sind.
  • Das Kapselungsmaterial 8 umfasst in der Praxis oftmals ein in Wärme aushärtendes Material, das eine geringe Viskosität aufweist, da es während des Kapselungsvorgangs benutzt wird.
  • In der Zeichnung ist der verwendete Klebstofffilm ein Polyethylen-Film mit einer Klebstoffschicht aus modifiziertem Polyethylenteraphthalat und einer Dicke von 5 μm.
  • 5 zeigt eine besondere Ausführungsform einer gekapselten, integrierten Schaltung, die eine Einzelbehandlung des Anschlussrahmens 1 zeigt. Der Anschlussrahmen 1 umfasst örtliche Aussparungen 9, die nach der Kapselung der integrierten Schaltung 2 auch mit Kapselungsmaterial gefüllt sind und so genannte Verankerungen 10 ausbilden. Die Verankerungen 10 liefern eine sehr dauerhafte Anbringung des Kapselungsmaterials an der Baugruppe aus IC 2 und Anschlussrahmen 1.
  • 6 zeigt eine Vergrößerung des Schnittes A von 1 des Anschlussrahmens 1, wobei identische Bezugszeichen identische Bauteile betreffen. Der unten in 6 gezeigte Schnitt verläuft entlang VI-VI.
  • 7 zeigt dieselbe Vergrößerung A, mit der Ausnahme, dass auch ein Klebstofffilm 7 auf dem Anschlussrahmen 1 angebracht worden ist, und ein Andrückteil 12 oben auf dem Anschlussrahmen vorhanden ist. Das Andrückteil 12 enthält Andrückvorsprünge 13. Die Andrückvorsprünge sind kontinuierliche Umfangsvorsprünge 13, welche an jenen Stellen auf den Anschlussrahmen 1 drücken, wo die integrierten Schaltungen 2, die gekapselt worden sind, von einander getrennt werden, mit anderen Worten an den Stellen der Schnittlinien.
  • Der Klebstofffilm 7 wird bevorzugt als aller erstes vor der Kapselung in die Form gelegt, danach wird der Anschlussrahmen 1 mit den integrierten Schaltungen 2 darauf in die Form eingeführt. 14 bildet schematisch eine untere Formhälfte ab, die üblicherweise auf einer erhöhten Temperatur gehalten wird. Wegen der erhöhten Temperatur wird der Klebstofffilm 7 klebrig, wodurch der Anschlussrahmen 1 darauf verbunden werden kann. Dann wird der Anschlussrahmen 1 mithilfe des Andrückteils 12 in Richtung der Pfeile auf den Klebstofffilm gedrückt. 7 unten zeigt einen Schnitt durch VII-VII.
  • 8 zeigt schematisch eine perspektivische Ansicht eines Andrückteils 12, das mit Aussparungen 15 versehen ist, welche derart angeordnet sind, dass sie mit den integrierten Schaltungen 2 auf dem Anschlussrahmen 1 ausgerichtet werden können. Die Brücken zwischen den Aussparungen 15 bilden die Andrückvorsprünge 13 aus.
  • Schließlich zeigt 9 wieder die Vergrößerung des Schnitts A, wobei die elektronischen Bauteile des Anschlussrahmens 1 nach dem Aufbringen des Klebstofffilms 7 mit Kap- Kapselungsmaterial 8 gekapselt worden sind. Wieder ist unten in der Zeichnung ein Schnitt durch IX-IX abgebildet. In diesem Schnitt wird auch klar, wie der Film 7 nach der Kapselung entfernt werden kann. Diesem Zweck können z. B. passende Heizeinrichtungen dienen, welche den Film auf eine bestimmte Stufe aufheizen, um ein Entfernen zu erleichtern.
  • Die gestrichelten Linien 16 zeigen die so genannten Sägeschnitte oder Schnittlinien an, entlang derer die so gekapselten integrierten Schaltungen von einander getrennt werden. Diese können doppelte Schnittlinien sein, aber es wäre ebenso möglich ein Sägeblatt mit einer passenden Dicke zu benutzen, um das Material zwischen den gestrichelten Linien 16 wegzusägen. Diesen Zweck können auch eine Laser-Technik, eine Stanz-Technik oder irgendeine andere Trenn-Technik erfüllen.
  • Es ist klar, dass es vorteilhaft ist, wenn die Andrückvorsprünge 13 des Andrückteils 12 zu den Schnittlinien so ausgerichtet sind, dass die integrierten Schaltungen bzw. die goldenen Verbindungsdrähte 3 nicht beschädigt werden, während der Anschlussrahmen 1 auf den Klebstofffilm 7 gedrückt wird.

Claims (9)

  1. Verfahren zum Herstellen von gekapselten elektronischen Bauteilen, insbesondere integrierten Schaltungen (2), das nacheinander wenigstens die folgenden Schritte umfasst: a) Anbringen elektronischer Bauteile (2) an einer ersten Seite (5) eines elektrisch leitenden Trägers (1) und elektrisches Verbinden der elektronischen Bauteile (2) mit dem elektrisch leitenden Träger (1); b) Verwenden einer Form zum Kapseln der elektronischen Bauteile (2) mit einem Kapslungsmaterial (8) lediglich an der ersten Seite (5) des elektrisch leitenden Trägers (1), während eine zweite Seite (6) des Trägers (1) im Wesentlichen mit Hilfe eines Klebstofffilms (7) abgeschirmt wird; c) Entfernen des Klebstofffilms (7), dadurch gekennzeichnet, dass Verbinden des Klebstofffilms (7) mit der zweiten abzuschirmenden Seite (6) des elektrisch leitenden Trägers (1) zwischen Schritt a) und Schritt b) stattfindet und mit Hilfe eines Andrückteils (2) bewirkt wird, das Andrückvorsprünge (13) umfasst, die auf Schnittlinien (16) auszurichten sind, und das Verfahren des Weiteren den Schritt des Trennens der einzelnen gekapselten elektronischen Bauteile (2) entlang der Schnittlinien (16) umfasst.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Klebstofffilm (7) in die Form eingeleitet wird und anschließend der elektrisch leitende Träger (1) mit den elektronischen Bauteilen (2) an der ersten Seite (5) mit seiner zweiten Seite (6) mit dem Klebstofffilm (7) verbunden wird.
  3. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass in Schritt b) wenigstens zwei elektronische Bauteile (2) pro Formhohlraum gekapselt werden.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der elektrisch leitende Träger (1) an Positionen zwischen den elektronischen Bauteilen (2) auf den Klebstofffilm (7) gedrückt wird.
  5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein Klebstofffilm (7) verwendet wird, der einen Trägerfilm und eine Klebstoffschicht umfasst, wobei die Klebstoffschicht einen Heißschmelzklebstoff umfasst, und dass die Temperatur des Klebstofffilms während des Verbindens desselben mit der zweiten Seite des elektrisch leitenden Trägers erhöht wird.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Heißschmelz-Klebstoffschicht modifiziertes Polyethylenterephtalat umfasst.
  7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass die Dicke der Klebstoffschicht (14) weniger als 5 μm beträgt.
  8. Andrückteil zum Einsatz in dem Verfahren nach einem der Ansprüche 1–5, wobei das Andrückteil (12) Andrückvorsprünge (13) umfasst, die auf die Schnittlinien (16) auszurichten sind.
  9. Andrückteil nach Anspruch 8, dadurch gekennzeichnet, dass das Andrückteil (12) eine flache Stahlplatte umfasst, die mit geeignet geformten Vertiefungen (15) versehen ist, die elektronische Bauteile (2) aufnehmen, während der elektrisch leitende Träger auf den Klebstofffilm (7) gedrückt wird.
DE60008093T 1999-04-29 2000-05-01 Verfahren zur herstellung von eingebetteten elektronischen bauteilen Expired - Fee Related DE60008093T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL1011929 1999-04-29
NL1011929A NL1011929C2 (nl) 1999-04-29 1999-04-29 Werkwijze voor het inkapselen van elektronische componenten, in het bijzonder geintegreerde schakelingen.
PCT/NL2000/000280 WO2000066340A1 (en) 1999-04-29 2000-05-01 Method for manufacturing encapsulated electronical components

Publications (2)

Publication Number Publication Date
DE60008093D1 DE60008093D1 (de) 2004-03-11
DE60008093T2 true DE60008093T2 (de) 2004-09-09

Family

ID=19769109

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60008093T Expired - Fee Related DE60008093T2 (de) 1999-04-29 2000-05-01 Verfahren zur herstellung von eingebetteten elektronischen bauteilen

Country Status (11)

Country Link
US (2) US6613607B2 (de)
EP (2) EP1338397A3 (de)
JP (2) JP2002543604A (de)
KR (1) KR100701720B1 (de)
AT (1) ATE258846T1 (de)
AU (1) AU4624900A (de)
DE (1) DE60008093T2 (de)
HK (1) HK1044737A1 (de)
NL (1) NL1011929C2 (de)
SG (1) SG121813A1 (de)
WO (1) WO2000066340A1 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10012880A1 (de) * 2000-03-16 2001-09-27 Infineon Technologies Ag Verfahren und Vorrichtung zur Herstellung einer Halbleiterchip-Umhüllung
US6908791B2 (en) * 2002-04-29 2005-06-21 Texas Instruments Incorporated MEMS device wafer-level package
NL1020594C2 (nl) * 2002-05-14 2003-11-17 Fico Bv Werkwijze voor het met behulp van een folielaag omhullen van een elektronische component.
TW560026B (en) * 2002-08-27 2003-11-01 Uni Tek System Inc Singulation method of the array-type work piece to be singulated having metal layer singulation street, and the array-type work piece to be singulated applying the method
US7759775B2 (en) * 2004-07-20 2010-07-20 Alpha And Omega Semiconductor Incorporated High current semiconductor power device SOIC package
US7238551B2 (en) * 2004-11-23 2007-07-03 Siliconix Incorporated Method of fabricating semiconductor package including die interposed between cup-shaped lead frame having mesas and valleys
US7394150B2 (en) * 2004-11-23 2008-07-01 Siliconix Incorporated Semiconductor package including die interposed between cup-shaped lead frame and lead frame having mesas and valleys
US20060180579A1 (en) * 2005-02-11 2006-08-17 Towa Intercon Technology, Inc. Multidirectional cutting chuck
US20070130759A1 (en) * 2005-06-15 2007-06-14 Gem Services, Inc. Semiconductor device package leadframe formed from multiple metal layers
GB0516625D0 (en) * 2005-08-15 2005-09-21 Eurocut Ltd Orthopaedic surgical instrument
JP4782522B2 (ja) * 2005-09-27 2011-09-28 ソニーケミカル＆インフォメーションデバイス株式会社 光機能素子パッケージ及びその製造方法
US7608482B1 (en) * 2006-12-21 2009-10-27 National Semiconductor Corporation Integrated circuit package with molded insulation
JP2008258411A (ja) * 2007-04-05 2008-10-23 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP5285289B2 (ja) * 2008-02-06 2013-09-11 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
EP2154713B1 (de) * 2008-08-11 2013-01-02 Sensirion AG Verfahren zur Herstellung einer Messvorrichtung mit einer Spannungsverminderungsschicht
US8829685B2 (en) * 2009-03-31 2014-09-09 Semiconductor Components Industries, Llc Circuit device having funnel shaped lead and method for manufacturing the same
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
KR101247561B1 (ko) 2011-08-18 2013-03-25 주식회사 해성엔지니어링 스트립용 테이핑장치
JP6146732B2 (ja) * 2013-01-18 2017-06-14 Ｓｈマテリアル株式会社 半導体素子搭載用基板及びその製造方法
US9589929B2 (en) 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
WO2017145331A1 (ja) * 2016-02-25 2017-08-31 三菱電機株式会社 半導体パッケージ、及びモジュール

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3635754A (en) * 1966-01-21 1972-01-18 Johnson & Johnson Adhesive product
US3754070A (en) 1970-08-03 1973-08-21 Motorola Inc Flash free molding
US4980016A (en) * 1985-08-07 1990-12-25 Canon Kabushiki Kaisha Process for producing electric circuit board
JPH02153354A (ja) * 1988-12-05 1990-06-13 Oki Electric Ind Co Ltd 導電性付与材料及びその使用方法並びにこれを用いた薄膜形成材料
JPH04287351A (ja) * 1991-03-15 1992-10-12 Toowa Kk 電子部品のリード加工方法及び装置
US5218759A (en) * 1991-03-18 1993-06-15 Motorola, Inc. Method of making a transfer molded semiconductor device
JP2708343B2 (ja) * 1993-01-28 1998-02-04 ローム株式会社 半導体装置の製造方法およびリードフレーム
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JP3541491B2 (ja) * 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品
JP3257904B2 (ja) * 1994-08-11 2002-02-18 新光電気工業株式会社 リードフレームとその製造方法
JPH08172153A (ja) * 1994-12-20 1996-07-02 Sony Corp 半導体装置のリード加工方法及びリード加工用金型
US5977613A (en) * 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
KR100206910B1 (ko) * 1996-06-14 1999-07-01 구본준 반도체 패키지의 디플래쉬 방법
US6048483A (en) * 1996-07-23 2000-04-11 Apic Yamada Corporation Resin sealing method for chip-size packages
JPH10209190A (ja) * 1997-01-21 1998-08-07 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
EP0977251B1 (de) * 1997-02-10 2011-11-16 Panasonic Corporation Harzvergossener halbleiter und seine herstellung
KR100214555B1 (ko) * 1997-02-14 1999-08-02 구본준 반도체 패키지의 제조방법
FR2764111A1 (fr) * 1997-06-03 1998-12-04 Sgs Thomson Microelectronics Procede de fabrication de boitiers semi-conducteurs comprenant un circuit integre
JP2971834B2 (ja) * 1997-06-27 1999-11-08 松下電子工業株式会社 樹脂封止型半導体装置の製造方法
JP3017470B2 (ja) * 1997-07-11 2000-03-06 アピックヤマダ株式会社 樹脂モールド方法及び樹脂モールド装置
US6028354A (en) * 1997-10-14 2000-02-22 Amkor Technology, Inc. Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
US6187654B1 (en) * 1998-03-13 2001-02-13 Intercon Tools, Inc. Techniques for maintaining alignment of cut dies during substrate dicing
US6130473A (en) * 1998-04-02 2000-10-10 National Semiconductor Corporation Lead frame chip scale package
JP3862411B2 (ja) * 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
US6294100B1 (en) * 1998-06-10 2001-09-25 Asat Ltd Exposed die leadless plastic chip carrier
JP2000208540A (ja) * 1998-08-25 2000-07-28 Texas Instr Inc <Ti> 薄型半導体チップスケ―ル・パッケ―ジを密封する方法

Also Published As

Publication number Publication date
HK1044737A1 (en) 2002-11-01
EP1338397A3 (de) 2004-03-24
EP1338397A2 (de) 2003-08-27
US6613607B2 (en) 2003-09-02
AU4624900A (en) 2000-11-17
SG121813A1 (en) 2006-05-26
EP1175290A1 (de) 2002-01-30
WO2000066340A1 (en) 2000-11-09
JP3744927B2 (ja) 2006-02-15
US6921682B2 (en) 2005-07-26
EP1175290B1 (de) 2004-02-04
DE60008093D1 (de) 2004-03-11
US20020064926A1 (en) 2002-05-30
KR100701720B1 (ko) 2007-03-29
US20040005737A1 (en) 2004-01-08
JP2004349728A (ja) 2004-12-09
JP2002543604A (ja) 2002-12-17
ATE258846T1 (de) 2004-02-15
NL1011929C2 (nl) 2000-10-31
KR20020000883A (ko) 2002-01-05

Similar Documents

Publication Publication Date Title
DE60008093T2 (de) Verfahren zur herstellung von eingebetteten elektronischen bauteilen
DE69512137T2 (de) Herstellungsverfahren und Montage für IC-Karte.
DE68928185T2 (de) Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen
DE69737248T2 (de) Verfahren zum Einkapseln einer integrierten Halbleiterschaltung
DE69304304T2 (de) Kombination einer elektronischen Halbleiteranordnung und einer Wärmesenke
EP0299530B1 (de) Trägerelement zum Einbau in Ausweiskarten
DE19911916B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Schutzlage
DE68910385T3 (de) Herstellungsverfahren einer elektronischen Speicherkarte und elektronische Speicherkarte, die nach diesem Verfahren hergestellt ist.
DE112015005836B4 (de) Leistungsmodul
DE4010370C2 (de) Verfahren zum Herstellen von Halbleiterbauteilen
EP0811667B1 (de) Verfahren zur Herstellung mechanisch fester Klebstoffverbindungen zwischen Oberflächen
DE2815776A1 (de) Halbleiterbauelement mit einer elektrisch und thermisch leitenden tragplatte
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
DE10102197A1 (de) Verbessertes Verfahren zum Herstellen eines Chip-Bauelements
DE102005041058A1 (de) Verfahren zur Herstellung einer mehrschichtigen Karte
EP1028462A1 (de) Elektronikmodul in Flachbauweise
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE3810899C2 (de)
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
EP0209767A1 (de) Verfahren zum Herstellen von Halbleiterelementen
DE69127316T2 (de) Verfahren zum Zusammenbau eines Leiterrahmens
DE19707887C2 (de) Verfahren zum Herstellen und Trennen von elektronischen Elementen mit leitfähigen Kontaktanschlüssen
EP0841668B1 (de) Elektrischer Widerstand und Verfahren zu seiner Herstellung
DE2315711A1 (de) Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens
EP0632684B1 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: BOSCHMAN TECHNOLOGIES B.V., DUIVEN, NL

8339 Ceased/non-payment of the annual fee