[go: up one dir, main page]

DE3884679T2 - Niederschlagung von amorphen Silizium zur Herstellung dielektrischer Zwischenschichten für halbleiter Speicherzellen. - Google Patents

Niederschlagung von amorphen Silizium zur Herstellung dielektrischer Zwischenschichten für halbleiter Speicherzellen.

Info

Publication number
DE3884679T2
DE3884679T2 DE88109247T DE3884679T DE3884679T2 DE 3884679 T2 DE3884679 T2 DE 3884679T2 DE 88109247 T DE88109247 T DE 88109247T DE 3884679 T DE3884679 T DE 3884679T DE 3884679 T2 DE3884679 T2 DE 3884679T2
Authority
DE
Germany
Prior art keywords
layer
oxide layer
amorphous silicon
oxide
nanometers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE88109247T
Other languages
English (en)
Other versions
DE3884679D1 (de
Inventor
Mark Douglas Griswold
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Application granted granted Critical
Publication of DE3884679D1 publication Critical patent/DE3884679D1/de
Publication of DE3884679T2 publication Critical patent/DE3884679T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

  • Die vorliegende Erfindung betrifft allgemein die Niederschlagung von amorphem Silizium zur Herstellung dielektrischer Zwischenschichten für Halbleiterspeicher. Es ist im allgemeinen wünschenswert, bei Halbleiterspeichervorrichtungen, wie EEPROMs und EPROMs, Polysiliziumschichten in diesen Speicheraufbauten mit einer Vielzahl von Polysiliziumschichten zu isolieren. Um dies zu erreichen, werden im allgemeinen thermische Oxidschichten zwischen den Polysiliziumschichten gewachsen. Diese thermischen Oxidschichten werden üblicherweise bei extrem hohen Temperaturen (1100-1150 Grad Celsius) gewachsen, oder die Oxidation erfolgt in einer sauerstoffreduzierten Umgebung. Dies wird deshalb gemacht, um die Bildung von Oberflächenunebenheiten weitgehend zu verringern. Die hohe Temperatur und die Sauerstoffreduzierung (diffusionsbegrenzte Oxidation) verschlechtern jeweils das Tunneloxid und das Zwischenschichtoxid. Dieses wiederum wirkt sich jeweils auf die Dauerhaftigkeit und die Datenrückhaltequalität aus. Daher ist ein Verfahren äußerst wünschenswert, das die Zwischenschichtoxidationstemperatur verringert, um dadurch die Verschlechterung des Tunneloxids zu verringern, ohne das Zwischenschichtoxid zu verschlechtern.
  • In der, in den japanischen Patentzusammenfassungen, Band 10, Nr. 32 (E-379))2089) und in JP-A-60 189971 beschriebenen Speichervorrichtung wird ein Zwischenschichtgateoxid mit verbesserten Isolationseigenschaften durch Wachsen des Zwischenschichtoxids auf einem schwebenden Gate erzielt, das aus amorphem Silizium besteht. Die Schicht aus amorphem Silizium ist durch Ionenimplantation durch eine abgelagerte isolierende Schicht vor dem Wachstum des Zwischenschichtgateoxids dotiert worden.
  • Gemäß der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer Halbleiterspeichervorrichtung geschaffen, das die folgenden Schritte umfaßt:
  • Bereitstellen eines Siliziumwafers; Isolieren einer Fläche auf dem Siliziumwafer und Bestimmen eines Trogbereichs (well);
  • Wachsen einer ersten Oxidschicht auf dem Trogbereich; Abscheiden einer ersten Polysiliziumschicht auf dem Siliziumwafer unter Einschluß des Trogbereichs und der ersten Oxidschicht;
  • Dotieren der ersten Polysiliziumschicht; Ablagern einer amorphen Siliziumschicht auf der dotierten ersten Polysiliziumschicht;
  • Bestimmen und Ätzen der ersten Oxidschicht, der dotierten ersten Polysiliziumschicht und der amorphen Siliziumschicht, um ein schwebendes Gate in dem Trogbereich zu bilden;
  • Implantieren einer Source und einer Drain;
  • Wachsen einer zweiten Oxidschicht auf dem das schwebende Gate einschließenden Trogbereich;
  • Ablagern einer zweiten Polysiliziumschicht auf der zweiten Oxidschicht;
  • Dotieren der zweiten Polysiliziumschicht; und Bestimmen und Ätzen der dotierten zweiten Polysiliziumschicht.
  • Die vorliegende Erfindung betrifft die Niederschlagung von amorphem Silizium zur Herstellung dielektrischer Zwischenschichten in Halbleiterspeichervorrichtungen. Nach dem Wachsen einer ersten Oxidschicht und dem Niederschlagen und Dotieren einer ersten Polysiliziumschicht wird eine Schicht aus amorphem Silizium abgelagert. Dieses amorphe Silizium dient verschiedenen Funktionen. Es ermöglicht, daß das Wachsen eines Zwischenschichtoxids bei niedrigeren Temperaturen erfolgen kann. Folglich wird die Tunneloxidschicht nicht ernsthaft in der Qualität verschlechtert. Dies ermöglicht, daß das Tunneloxid ein Isolator hoher Qualität ist. Die Qualität des Tunneloxids ist der wesentliche Faktor für die Lebensdauereigenschaften. Daher führen Verbesserungen bei dem Tunneloxid zu einer verbesserten Lebensdauer. Zusätzlich ist das amorphe Silizium glatt und nicht für die Bildung von Oberflächenunebenheiten anfällig, die die Isolatoreigenschaften des Zwischenschichtoxids verschlechtern. Oberflächenunebenheiten wiederum verursachen eine dunnere Oxidschicht an den Stellen, wo das Polysilizium unregelmäßig ist. Nach der vorliegenden Erfindung ist dieses geometrisch erhöhte Feld unterdrückt.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein neues und verbessertes Verfahren zu schaffen, das die Niederschlagung von amorphem Silizium für die Herstellung von dielektrischen Zwischenschichten in Halbleiterspeichervorrichtungen verwendet, welches eine verbesserte Isolationseigenschaft der Oxidschichten ermöglicht.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein neues und verbessertes Verfahren zu schaffen, das die Niederschlagung von amorphem Silizium für die Herstellung von dielektrischen Zwischenschichten in Halbleiterspeichervorrichtungen verwendet, welches ermöglicht, daß die thermischen Oxidschichten bei relativ niedrigen Temperaturen gewachsen werden können.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein neues und verbessertes Verfahren zu schaffen, das die Niederschlagung von amorphem Silizium für die Herstellung von dielektrischen Zwischenschichten in Halbleiterspeichervorrichtungen verwendet, welches die Bildung von Oberflächenunebenheiten unterdrückt.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein neues und verbessertes Verfahren zu schaffen, das die Niederschlagung von amorphem Silizium für die Herstellung von dielektrischen Zwischenschichten in Halbleiterspeichervorrichtungen verwendet, die elektrisch programmierbare Speicher mit einem Doppelgate haben.
  • Diese und andere Aufgaben und Vorteile der Erfindung werden dem Fachmann bei Betrachtung der begleitenden Beschreibung, der Ansprüche und den Zeichnungen verständlich.
  • Im folgenden soll die Erfindung anhand von zeichnerisch dargestellten Ausführungsbeispielen näher erläutert und beschrieben werden. In den Zeichnungen zeigen:
  • Fig.1 eine vergrößerte Querschnittsansicht eines isolierten Trogbereichs, der in einem Siliziumwafer gelegen ist; und
  • Fig.2-8 stark vergrößerte Querschnittsansichten einer Halbleiterspeichervorrichtung während der verschiedenen Stufen des erfindungsgemäßen Verfahrens.
  • Gleiche Bezugszeichen werden für jeweils gleiche Teile in den Zeichnungen verwendet.
  • In der Figur 1 wird eine vergrößerte Querschnittsansicht eines Abschnitts eines Siliziumwafers 10 gezeigt. Der gezeigte Siliziumwafer 10 hat einen Trogbereich 12 (well), der auf dem Siliziumwafer 10 angeordnet ist. Der Trogbereich 12 des Siliziumwafers 10 ist von anderen Bereichen auf dem Siliziumwafer 10 durch Feldisolationsoxid 14 isoliert. Es sei klargestellt, daß die nachfolgenden Verfahrensschritte sämtlich in dem Trogbereich 12 des Siliziumwafers 10 durchgeführt werden.
  • Es soll nun inbesondere auf die Figuren 2-8 Bezug genommen werden, in denen stark vergrößerte Querschnittsansichten einer Halbleiterspeichervorrichtung während der verschiedenen Verfahrensstufen gezeigt sind. Nachdem der Trogbereich 12 (vergl. Figur 1) auf dem Siliziumwafer 10 isoliert ist, wird eine erste Oxidschicht 16 auf dem Siliziumwafer 10 gewachsen. Nach dieser Ausführungsform ist die erste Oxidschicht 16 10 Nanometer dick. Es sei jedoch klargestellt, daß die erste Oxidschicht 16 eine beliebige Dicke zwischen 5 bis 15 Nanometer haben kann. Im Anschluß an das Wachsen der ersten Oxidschicht 16 wird eine erste Polysiliziumschicht 18 abgelagert. Nach dieser Ablagerung wird die erste Polysiliziumschicht 18 dotiert. In dieser Ausführungsform wird Phosphor als Dotierstoff verwendet. Es sei jedoch klargestellt, daß viele andere Dotierstoffe, die auf auf diesem Gebiet der Technik wohlbekannt sind, verwendet werden können.
  • Im Anschluß an das Dotieren der ersten Polysiliziumschicht 18 wird eine amorphe Siliziumschicht 20 abgelagert. In einer Halbleiterspeichervorrichtung, wie einem EEPROM oder einem EPROM, ist es wichtig, daß die Oxidschichten von extrem guter Qualität sind. Wenn sie dies nicht sind, wird als Folge davon eine extrem schlechte Datenrückhalteeigenschaft erhalten. Die amorphe Siliziumschicht 20 dient dazu, die erste Polysiliziumschicht 18 abzudichten. Zusätzlich ist die amorphe Siliziumschicht 20 glatt im Vergleich zur ersten Siliziumschicht 18. Die Glattheit der amorphen Siliziumschicht 20 ermöglicht, daß die Oxidschichten bei einer sehr viel geringeren Temperatur gewachsen werden können. Während diese Oxidschichten gewachsen werden, schließt die amorphe Siliziumschicht 20 den Dotierstoff in der ersten Polysiliziumschicht 18 ein, so daß dieser nicht entweichen und Eigendotierprobleme verursachen kann. Die amorphe Siliziumschicht 20 unterdrückt auch die Bildung von Oberflächenunebenheiten bei der verringerten Temperatur. Oberflächenunebenheiten verursachen Vorsprünge in die Oxidschichten, die einen uneinheitlichen Stromfluß über die Oxidschichten verursachen. Diese Verschlechterung der Oxidschichten bewirkt eine schlechte Datenrückhalteeigenschaft. Die amorphe Siliziumschicht 20 unterdrückt die Bildung von Oberflächenunebenheiten und ermöglicht dadurch eine verbesserte Datenrückhaltung in der Halbleitervorrichtung, wobei gleichzeitig die Lebensdauer verbessert ist.
  • Nachdem einmal die Siliziumschicht 20 abgeschieden ist, wird die amorphe Siliziumschicht 20, die erste Polysiliziumschicht 18 und die erste Oxidschicht 16 geätzt, um ein schwebendes Gate 22 zu bilden. Das Ätzen eines schwebenden Gates 22 wird unter Verwendung von in diesem Gebiet der Technik wohlbekannten Verfahren ausgeführt. Im Anschluß an die Bildung des schwebenden Gates 22 werden eine Source 24 und eine Drain 26 implantiert. In dieser Ausfuhrungsform wird eine selbtausgerichtete Implantation verwendet, die das schwebende Gate 22 als eine Maske verwendet. Durch Verwenden dieser Technik wird keine zusätzliche Maske benötigt. Es sei jedoch klargestellt, daß andere auf diesem Gebiet der Technik wohlbekannte Verfahren verwendet werden können, um die Source 24 und die Drain 26 zu implantieren. Im Anschluß an die Implantation der Source 24 und der Drain 26 wird eine zweite Oxidschicht 28 gewachsen. Die zweite Oxidschicht 28 dient als eine dielektrische Zwischenschicht. In dieser Ausführungsform hat die zweite Oxidschicht 28 eine Dicke von 40 Nanometern. Die zweite Oxidschicht 28 kann jedoch eine Dicke haben, die irgendwo in dem Bereich von 30 bis 50 Nanometern liegt. Wieder kann aufgrund der amorphen Siliziumschicht 20 das Wachsen der zweiten Oxidschicht 28 bei einer relativ niedrigen Temperatur erfolgen. In dieser Ausführungsform wird die zweite Oxidschicht 28 bei einer Temperatur in dem Bereich von 1000 bis 1050 Grad Celsius gewachsen. Es sei jedoch klargestellt, daß die zweite Oxidschicht 28 bei einer Temperatur irgendwo im Bereich von 950 bis 1100 Grad Celsius gewachsen werden kann.
  • Im Anschluß an das Wachsen der zweiten Oxidschicht 28 wird eine zweite Polysiliziumschicht 30 abgelagert. Wieder wird die zweite Polysiliziumschicht 30 dotiert, wobei in diesem Fall Phosphor als Dotierstoff verwendet wird, wobei andere auf diesem Gebiet der Technik wohlbekannte Dotierstoffe verwendet werden könnten. Im Anschluß an das Dotieren der zweiten Polysiliziumschicht 30 wird die zweite Polysiliziumschicht 30 bestimmt und in einer vorbestimmten Weise unter Verwendung von in der Technik wohlbekannten Verfahren geätzt. Die erhaltende Vorrichtung ist eine Halbleiterspeichervorrichtung 32.
  • Danach ist es offensichtlich, daß erfindungsgemäß ein verbessertes Verfahren geschaffen worden ist, das die Ablagerung von amorphem Silizium für die Herstellung von dielektrischen Zwischenschichten in einer Halbleiterspeichervorrichtung verwendet und die obengenannten Aufgaben und Vorteile erfüllt. Obwohl eine bevorzugte Ausführungsform dieser Erfindung gezeigt und beschrieben worden ist, mögen weitere Abwandlungen und Verbesserungen im Bereich des fachmännischen Könnens liegen.

Claims (11)

1. Ein Verfahren zum Herstellen einer Halbleiterspeichervorrichtung mit den Schritten:
Bereitstellen eines Siliziumwafers (10); Isolieren eines Bereiches auf dem Siliziumwafer (10) und Bestimmen eines Trogbereiches (12) darauf;
Wachsen einer ersten Oxidschicht (16) in dem Trogbereich (12); Ablagern einer ersten Polysiliziumschicht (18) auf dem, den Trogbereich 12 und die erste Oxidschicht (16) umfassenden Siliziumwafer (10);
Dotieren der ersten Polysiliziumschicht (18); Ablagern einer amorphen Siliziumschicht (20) auf der dotierten ersten Polysiliziumschicht (18);
Bestimmen und Ätzen der ersten Oxidschicht (16), der dotieren ersten Polysiliziumschicht (l8) und der amorphen Siliziumschicht (20), um ein schwebendes Gate (22) in dem Trogbereich (12) zu bilden;
Implantieren einer Source (24) und einer Drain (26);
Wachsen einer zweiten Oxidschicht (28) in dem, das schwebende Gate (22) umfassenden Trogbereich (12);
Ablagern einer zweiten Polysiliziumschicht auf der zweiten Oxidschicht (28);
Dotieren der zweiten Polysiliziumschicht (30); und Bestimmen und Ätzen der dotieren zweiten Polysiliziumschicht (30).
2. Das Verfahren nach Anspruch 1, wobei der Implantationsschritt das Verwenden einer selbstausgerichteten Implantation umfaßt.
3. Das Verfahren nach Anspruch 1, wobei die erste Oxidschicht (16) eine Dicke in dem Bereich von 5 bis 15 Nanometern hat.
4. Das Verfahren nach Anspruch 1, wobei die erste Oxidschicht (16) eine Dicke von 10 Nanometern hat.
5. Das Verfahren nach Anspruch 1, wobei die zweite Oxidschicht (28) eine Dicke in dem Bereich von 30 bis 50 Nanometern hat.
6. Das Verfahren nach Anspruch 1, wobei die zweite Oxidschicht (30) eine Dicke von 40 Nanometern hat.
7. Eine Halbleiterspeichervorrichtung, die enthält:
ein Halbleitersubstrat (10);
eine Source (24) und eine Drain (26), die in dem Halbleitersubstrat (10) gelegen sind;
eine erste Oxidschicht (16) auf dem Halbleitersubstrat (10);
eine erste Siliziumschicht (18), die ein schwebendes Gate (22) bildet, wobei das schwebende Gate (22) auf der ersten Oxidschicht (16) angeordnet ist;
eine zweite Oxidschicht (28) auf der ersten Oxidschicht (16) und dem schwebenden Gate (22); und
einer zweiten Polysiliziumschicht (30) auf der zweiten Oxidschicht (28);
dadurch gekennzeichnet, daß die Siliziumschicht eine Polysiliziumschicht und eine darüberliegenden darauf angeordnete amorphe Siliziumschicht umfaßt.
8. Die Vorrichtung nach Anspruch 7, wobei die erste Oxidschicht (16) eine Dicke in dem Bereich von 5 bis 15 Nanometern hat.
9. Die Vorrichtung nach Anspruch 7, wobei die erste Oxidschicht (16) eine Dicke von 10 Nanometern hat.
10. Die Vorrichtung nach Anspruch 7, wobei die zweite Oxidschicht (28) eine Dicke in dem Bereich von 30 bis 50 Nanometern hat.
11. Die Vorrichtung nach Anspruch 7, wobei die zweite Oxidschicht (28) eine Dicke von 40 Nanometern hat.
DE88109247T 1987-06-26 1988-06-10 Niederschlagung von amorphen Silizium zur Herstellung dielektrischer Zwischenschichten für halbleiter Speicherzellen. Expired - Fee Related DE3884679T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/066,672 US4748133A (en) 1987-06-26 1987-06-26 Deposition of amorphous silicon for the formation of interlevel dielectrics in semiconductor memory devices

Publications (2)

Publication Number Publication Date
DE3884679D1 DE3884679D1 (de) 1993-11-11
DE3884679T2 true DE3884679T2 (de) 1994-02-03

Family

ID=22070967

Family Applications (1)

Application Number Title Priority Date Filing Date
DE88109247T Expired - Fee Related DE3884679T2 (de) 1987-06-26 1988-06-10 Niederschlagung von amorphen Silizium zur Herstellung dielektrischer Zwischenschichten für halbleiter Speicherzellen.

Country Status (5)

Country Link
US (1) US4748133A (de)
EP (1) EP0296418B1 (de)
JP (1) JPS6433973A (de)
KR (1) KR970003904B1 (de)
DE (1) DE3884679T2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5572054A (en) * 1990-01-22 1996-11-05 Silicon Storage Technology, Inc. Method of operating a single transistor non-volatile electrically alterable semiconductor memory device
US5242848A (en) * 1990-01-22 1993-09-07 Silicon Storage Technology, Inc. Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device
JPH0799771B2 (ja) * 1992-06-26 1995-10-25 インターナショナル・ビジネス・マシーンズ・コーポレイション 皮膜中の応力を制御する方法
JPH06216392A (ja) * 1993-01-20 1994-08-05 Mitsubishi Electric Corp 半導体装置の製造方法
US5298447A (en) * 1993-07-22 1994-03-29 United Microelectronics Corporation Method of fabricating a flash memory cell
JP3313840B2 (ja) * 1993-09-14 2002-08-12 富士通株式会社 半導体装置の製造方法
US5712177A (en) * 1994-08-01 1998-01-27 Motorola, Inc. Method for forming a reverse dielectric stack
US5665620A (en) * 1994-08-01 1997-09-09 Motorola, Inc. Method for forming concurrent top oxides using reoxidized silicon in an EPROM
JP3598197B2 (ja) * 1997-03-19 2004-12-08 株式会社ルネサステクノロジ 半導体装置
KR100588873B1 (ko) * 1998-12-30 2006-08-18 주식회사 하이닉스반도체 플래쉬 메모리 소자의 플로팅 게이트 형성 방법
US20040007733A1 (en) * 2002-06-26 2004-01-15 Macronix International Co., Ltd. Floating gate memory cell and forming method
US6872972B2 (en) * 2003-07-16 2005-03-29 Macronix International Co., Ltd. Method for forming silicon film with changing grain size by thermal process
CN100353566C (zh) * 2003-10-20 2007-12-05 旺宏电子股份有限公司 具变换粒径的硅结构的半导体组件及其形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS606108B2 (ja) * 1976-07-07 1985-02-15 株式会社東芝 半導体装置の製造方法
US4282540A (en) * 1977-12-23 1981-08-04 International Business Machines Corporation FET Containing stacked gates
US4370798A (en) * 1979-06-15 1983-02-01 Texas Instruments Incorporated Interlevel insulator for integrated circuit with implanted resistor element in second-level polycrystalline silicon
JPS5626472A (en) * 1979-08-13 1981-03-14 Hitachi Ltd Semiconductor memory
DE3037744A1 (de) * 1980-10-06 1982-05-19 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer monolithisch integrierten zwei-transistor-speicherzelle in mos-technik
JPS5836506B2 (ja) * 1980-11-20 1983-08-09 富士通株式会社 半導体記憶装置
JPS5933880A (ja) * 1982-08-19 1984-02-23 Nec Corp 半導体装置の製造方法
EP0153889A3 (de) * 1984-02-29 1988-08-10 Fairchild Semiconductor Corporation Deprogrammierunempfindliches EPROM-Verfahren
JPS60189971A (ja) * 1984-03-09 1985-09-27 Toshiba Corp 半導体装置の製造方法
US4679171A (en) * 1985-02-07 1987-07-07 Visic, Inc. MOS/CMOS memory cell
JPS61240656A (ja) * 1985-04-18 1986-10-25 Toshiba Corp 半導体装置の製造方法
JPS6257224A (ja) * 1985-09-06 1987-03-12 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR890001190A (ko) 1989-03-18
EP0296418B1 (de) 1993-10-06
EP0296418A2 (de) 1988-12-28
EP0296418A3 (en) 1990-06-06
JPS6433973A (en) 1989-02-03
DE3884679D1 (de) 1993-11-11
US4748133A (en) 1988-05-31
KR970003904B1 (ko) 1997-03-22

Similar Documents

Publication Publication Date Title
DE19512431C2 (de) Halbleiterspeicherzelle mit wahlfreiem Zugriff auf Silicium-auf-Isolator mit doppelten Steuergates und deren Herstellungsverfahren
DE3588238T2 (de) Verfahren zur Herstellung einer kapazitiven Kupplungsvorrichtung, insbesondere für einen EEPROM
DE3525396C2 (de)
DE69130163T2 (de) Verfahren zur Herstellung einer MOS-EEPROM-Transistorzelle mit schwebendem Gate
DE19752968C1 (de) Speicherzellenanordnung und Verfahren zu deren Herstellung
DE69324880T2 (de) Vertikal-MOSFET mit einem Graben, der mit Mehrschichten-Gatefilm bedeckt ist
DE4115185C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit nichtflüchtigem Speicher
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE2934582C2 (de) Verfahren zum Herstellen eines nichtflüchtigen Speichers
DE69615995T2 (de) Elektrisch löschbarer und programmierbarer festwertspeicher mit nichtuniformer dieelektrischer dicke
DE2524263C2 (de) Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate
DE3884679T2 (de) Niederschlagung von amorphen Silizium zur Herstellung dielektrischer Zwischenschichten für halbleiter Speicherzellen.
DE2547828A1 (de) Halbleiter-speicherelement und verfahren zur herstellung desselben
DE3541587A1 (de) Verfahren zur herstellung eines duennen halbleiterfilms
EP1410442A1 (de) Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement
DE69226488T2 (de) Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung
DE3530773A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
EP0066730B1 (de) Gateisolations-Schichtstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung
DE2262943A1 (de) Verfahren zur verhinderung einer unerwuenschten inversion
DE3689651T2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit Gate-Elektrode und unterliegendem Oxid.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee