[go: up one dir, main page]

JPS5933880A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5933880A
JPS5933880A JP57144491A JP14449182A JPS5933880A JP S5933880 A JPS5933880 A JP S5933880A JP 57144491 A JP57144491 A JP 57144491A JP 14449182 A JP14449182 A JP 14449182A JP S5933880 A JPS5933880 A JP S5933880A
Authority
JP
Japan
Prior art keywords
gate electrode
mask
source
drain
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57144491A
Other languages
English (en)
Other versions
JPH0322695B2 (ja
Inventor
Masanori Sakata
正徳 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57144491A priority Critical patent/JPS5933880A/ja
Priority to US06/523,656 priority patent/US4558338A/en
Priority to EP83108133A priority patent/EP0101608B1/en
Priority to DE8383108133T priority patent/DE3381811D1/de
Publication of JPS5933880A publication Critical patent/JPS5933880A/ja
Publication of JPH0322695B2 publication Critical patent/JPH0322695B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/082—Ion implantation FETs/COMs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ゲート電極をマスクとしてイオン注入を行う
ことによシソースφドレイン領域を効果的に形成してな
る電界効果トランジスタを含む半導体装置に関する。
第１図は従来の電界効果トランジスタの断面図である。
図において、ゲート電極１の形状は半導体基板１０の側
に接する面の巾Ｗ１がその反対側の面、すなわち上面の
巾Ｗ２と同じか、又はＷｌ）Ｗ２　となっている。以後
この形状を台形型ゲートと称する。この台形のゲート電
極１では、ソース−ドレイン３とのオーバーラツプが避
けられずゲート電極１とソース・ドレイン３とのカップ
リング容量がふえる結果となっていた。
従来、このようなカップリング容量を減するために、ソ
ース・ドレインの拡散層押込み深さを出来るだけ小さく
することによって横方向への拡がシを小さくする方法が
取られていたが、それでもソース・ドレイン拡散層の押
込み分だけのオーバーラツプが生じる事、又、押し込み
を小さくする事でソース・ドレイン領域の角の部分の曲
シが急になって、ソース・ドレイン領域と基板間の電気
的耐圧が下る事等の欠点を有していた。
この従来の方法の欠点を補なう方法として、第２図に示
すように、あらかじめ形成されたゲート酸化膜２を有す
る半導体基板１０の上に一様にゲ−ト電極層を形成し、
さらにその上に形成したフォトレジストまたはシリコン
酸化膜のパターンニングでマスク４を形成し、マスク４
を用いてゲート電極１を形成した。この時ゲート電極１
のアンダーカット邦Ｃを、ソース・ドレインの拡散層領
域が横方向に押し込まれるであろう深さＤよシやや小さ
くする。しかる後、マスク４をマスクにしてソース・ド
レイン形成の為のイオン注入を行う。
この場合、イオン注入はマスク４の巾で注入されるので
、マスク４のｒｊＪをあらかじめゲート電極の下面の巾
Ｗｌ　より大きくしておく事ができるため、第２図に示
すようなトランジスタを形成する事ができ、ゲート電極
１とソースドレイン３０オーバーラツプを少ガくできカ
ップリング容せが減る事になる。
しかし、この方法においても、一般にソース・ドレイン
形成のイオン注入がバイドーズ・高エネルギーの為、マ
スク４に７オトレジストを使用した時はフォトレジスト
剥離の困難性、８１０２を使用した時はか々り厚いＳｉ
Ｏ＋をマスクにし々ければ々らず、マスク４の形成の困
難性、その他製造工程の複雛化等かふえるという欠点が
あった。
本発明の目的は、前述のような製造上の困離をなくシ、
かつ、カップリング容１゛の少ない電界効果トランジス
タを含む半導体装置を提供するにある。
本発明の半導体装置はゲート電極及びイオン注入によ多
形成されたソース・ドレイン領域を有する電界効果トラ
ンジスタを含んでおシ、前記ゲート電極が多結晶シリコ
ン（ポリシリコン）で形成され、かつ、電極の厚みのあ
る部分にわずかのＳ　ｉ０２を含んだ数１００ｉのポリ
シリ層を有する。
本発明のゲート電極を用い、ゲート電極のエツチング形
成時に、ＳｉＯ２を含んだポリシリの層はほとんどアン
ダーカットされないため、前記ゲート電極の半導体基板
側に接する面のソース・ドレイン間方向中が、前記Ｓｉ
Ｏ２を含んだポリシリ層の巾よシ小になる。ゲート電極
の半導体基板側に面するソース・ドレイン間方向中と、
ＳｉＯ２を含んだポリシリ層中との差がソース・ドレイ
ン拡散層深さの２倍以下であり、かつソース側およびド
レイン側に等分の差を生じている。
以下本発明の実施例を第３図を用いて説明する。
まずゲート酸化膜２を有する半導体基板１０上に、厚み
のほぼ中央付近に、わずかの５ｉＯｚを含んだ数１００
Ｘの多結晶シリコン層１ａを有するゲート電極膜を、多
結晶シリコン膜にて全面に形成する。
この時のＳｉＯ２を含む多結晶シリコン層１ａの形成は
、多結晶シリコン膜（ポリシリ膜）成長時に、微量の０
２　　を途中でリークさせる事による。リークさせる時
間の長さで層１ａの厚みを、リークされる時間位置で層
１ａのポリシリ層１の中での位置を、リーク０２　濃度
で層ｌａ中のＳ　ｉ０２の量を決定できる。次に、多結
晶シリコン膜上にゲート電極エツチング時のマスク４を
形成する。通常マスク４はフォトレジストを使用する場
合が多い。本例においてもフォトレジストとする。次に
マスク４をマスクとして、ゲート電極膜をエツチングし
ゲート電極１を形成する。この時、多結晶シリコンがわ
ずかにアンダーカットされるような条件に５− てエツチングを行うと、５ｉ０２を含んだ多結晶ポリシ
リ層１ａは極端にアンダーカットが起きにくいため、層
１ａを除いたゲート電極１のみがアンダーカットされる
事になる。このようなゲート電極を用いれば、ゲート電
極中の層１ａの５ｉＯｚ量及び層１ａの厚さを自由にコ
ントロールできる事、及び８　ｉｏｚを含んだ多結晶シ
リコンと含まない純すい彦多結晶シリコン膜とのエッチ
レート差が非常に大きいため、比較的容易にかつ安定に
第３図の様々構造を作る事ができる。即ち、ゲート電極
の半導体基板側に接する面のソース・ドレイン間方向中
Ｗ１が、ゲート電極中の層１ａの巾Ｗ３よシ小さくなる
。又そのアンダーカット量Ｃが後工程で形成されるソー
ス・ドレイン拡散層の横方向押し込み量りよシやや小さ
くなるようにしておく。
以後このようがゲートを逆台形ゲートとする。しかる後
、マスク４を除去し、ゲート電極１をマスクにイオン注
入を行い、ソース・ドレインの形成を行なえば第３図に
示すような、オーバーラツプの少ない。即ちゲート電極
とソース・ドレイン３６− のカップリング容量の小さいゲート電極を有する半導体
装置′となる。
上述の様に、本発明の５ｉＯｚを含んだ多結晶ポリシリ
層を有する多結晶ポリシリゲート電極を用いれば、容＆
にかつ安定に逆台形ゲートを、そのアンダーカッ）−１
ｉ１Ｃが、ソース・ドレインが押し込１れるであろうｉ
Ｄよりやや小さくなるように形成できる。しかる後、イ
オン注入によりソース・ドレイン３を形成すれば、従来
の方法のような欠点もカ＜、かつゲート電極とソース・
ドレイン３のカップリング容量の小さい、即ち動作スピ
ードが犀い電界効果トランジスタを作る事が可能でおる
。第３図を用いた説明では、ゲート′電極１の中の層１
ａの位置をほぼ中央としたが、巾Ｗ１と１］■）が確実
にできるような位置であればいづれでも良い。又厚みを
数拘＾としたが、数１０００Ｘ程度でも良い。第３図の
層１ａの近傍もある程度の濃度こう配をもったＳ　ｉｏ
ｇ分布となるため、アンダーカットも図の様に々るのは
轟然である。
マスク４にフォトレジストを用いたが、ゲート電、極１
のエツチング形成に耐え得るものであれば何でも良い。
又本発明のようが逆台形ゲートは、台形ゲートに較べ、
ゲート１！極段部の形状がオーバーハングになり易いた
め、逆台形ゲート上を横切る金属配線の断線不良を発生
させ易いと言われていたが、逆台形ゲート上に、Ｐ、Ｓ
、Ｇ、を成長しガラスフローを行い、段部の平滑化を行
った所、台形ゲートの段部と何ら異なる所なくゲート電
極上に金属配線を形成することができた。
以上のように、本発明によれば、容易に逆台形ゲートが
形成でき、カップリング容量の／’ＬＸへ、即ちハイス
ピード動作の電界効果トランジスタを具えた半導体装置
が得られる。
【図面の簡単な説明】
第１図および第２図はそれぞれ従来の半導体装置の概略
断面図、第３図は本発明の一実施例の概略断面図である
。 １・・・・・・ゲート電極、ｌａ・・・・・・５ｉｎ２
を含んだ多結晶シリコン層、２・・・・・ゲート絶縁膜
、３・・・・・・ソース・ドレイン領域、４・・・・・
・ゲート電極エツチングマスク、１０・・・・・・基板
。 ９− 第１図 第２図 ３ ｗ＋　　　　　　　　　　　４ ・−″）−７，１，ブー、−−゛・“′：１２　　　　
・　　　　　　　　　　　　　１み″″″″″″″″″
″２ ３

Claims (1)

    【特許請求の範囲】
  1. ゲート電極と、このゲート電極をマスクとしたイオン注
    入により形成されたソース・ドレイン領域とを有する電
    界効果トランジスタを含む半導体装置において、前記ゲ
    ート電極はＳ　ｉｏ２　　を含んだ多結晶シリコン層と
    これを中にはさんだ上下の多結晶シリコン層とから形成
    されていることを特徴とする半導体装置。
JP57144491A 1982-08-19 1982-08-19 半導体装置の製造方法 Granted JPS5933880A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57144491A JPS5933880A (ja) 1982-08-19 1982-08-19 半導体装置の製造方法
US06/523,656 US4558338A (en) 1982-08-19 1983-08-15 Insulated gate type field effect transistor having a silicon gate electrode
EP83108133A EP0101608B1 (en) 1982-08-19 1983-08-17 Insulated gate type field effect transistor having a silicon gate electrode
DE8383108133T DE3381811D1 (de) 1982-08-19 1983-08-17 Feldeffekttransistor mit isoliertem gate mit einem gate aus silizium.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57144491A JPS5933880A (ja) 1982-08-19 1982-08-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5933880A true JPS5933880A (ja) 1984-02-23
JPH0322695B2 JPH0322695B2 (ja) 1991-03-27

Family

ID=15363564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57144491A Granted JPS5933880A (ja) 1982-08-19 1982-08-19 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4558338A (ja)
EP (1) EP0101608B1 (ja)
JP (1) JPS5933880A (ja)
DE (1) DE3381811D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6278880A (ja) * 1985-10-01 1987-04-11 Mitsubishi Electric Corp 半導体装置
JPS6338343U (ja) * 1986-08-27 1988-03-11
JP2008227292A (ja) * 2007-03-14 2008-09-25 Sumitomo Electric Ind Ltd イオン注入マスク、イオン注入方法および半導体装置の製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3342773A1 (de) * 1983-11-25 1985-06-05 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von spannungsfesten mos-feldeffekttransistoren mit weichen konzentrationsprofilen am drain-uebergang
US4886587A (en) * 1984-09-14 1989-12-12 Canon Kabushiki Kaisha Method of producing thin film optical element by ion injection under electric field
US4778236A (en) * 1984-09-14 1988-10-18 Canon Kabushiki Kaisha Thin film optical element
US4794565A (en) * 1986-09-15 1988-12-27 The Regents Of The University Of California Electrically programmable memory device employing source side injection
KR970003903B1 (en) * 1987-04-24 1997-03-22 Hitachi Mfg Kk Semiconductor device and fabricating method thereof
US4748133A (en) * 1987-06-26 1988-05-31 Motorola Inc. Deposition of amorphous silicon for the formation of interlevel dielectrics in semiconductor memory devices
JP2624736B2 (ja) * 1988-01-14 1997-06-25 株式会社東芝 半導体装置の製造方法
JP2695014B2 (ja) * 1989-09-06 1997-12-24 株式会社東芝 Ｍｏｓ型半導体装置
US5189504A (en) * 1989-12-11 1993-02-23 Nippon Telegraph And Telephone Corporation Semiconductor device of MOS structure having p-type gate electrode
US5306655A (en) * 1990-07-24 1994-04-26 Matsushita Electric Industrial Co., Ltd. Structure and method of manufacture for MOS field effect transistor having lightly doped drain and source diffusion regions
JP3045946B2 (ja) * 1994-05-09 2000-05-29 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体デバイスの製造方法
KR960042942A (ko) * 1995-05-04 1996-12-21 빈센트 비.인그라시아 반도체 디바이스 형성 방법
US5981364A (en) * 1995-12-06 1999-11-09 Advanced Micro Devices, Inc. Method of forming a silicon gate to produce silicon devices with improved performance
JPH10125906A (ja) * 1996-10-18 1998-05-15 Rohm Co Ltd 半導体装置及びその製造方法
US5937299A (en) * 1997-04-21 1999-08-10 Advanced Micro Devices, Inc. Method for forming an IGFET with silicide source/drain contacts in close proximity to a gate with sloped sidewalls
US6197645B1 (en) * 1997-04-21 2001-03-06 Advanced Micro Devices, Inc. Method of making an IGFET with elevated source/drain regions in close proximity to gate with sloped sidewalls
US6191044B1 (en) * 1998-10-08 2001-02-20 Advanced Micro Devices, Inc. Method for forming graded LDD transistor using controlled polysilicon gate profile
US6433371B1 (en) * 2000-01-29 2002-08-13 Advanced Micro Devices, Inc. Controlled gate length and gate profile semiconductor device
JP2010245366A (ja) * 2009-04-08 2010-10-28 Fujifilm Corp 電子素子及びその製造方法、並びに表示装置
KR101163224B1 (ko) * 2011-02-15 2012-07-06 에스케이하이닉스 주식회사 듀얼 폴리게이트 형성방법 및 이를 이용한 반도체소자의 제조방법
US8541296B2 (en) * 2011-09-01 2013-09-24 The Institute of Microelectronics Chinese Academy of Science Method of manufacturing dummy gates in gate last process

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142926A (en) * 1977-02-24 1979-03-06 Intel Corporation Self-aligning double polycrystalline silicon etching process
US4182023A (en) * 1977-10-21 1980-01-08 Ncr Corporation Process for minimum overlap silicon gate devices
US4198250A (en) * 1979-02-05 1980-04-15 Intel Corporation Shadow masking process for forming source and drain regions for field-effect transistors and like regions
US4380773A (en) * 1980-06-30 1983-04-19 Rca Corporation Self aligned aluminum polycrystalline silicon contact
US4371890A (en) * 1980-10-29 1983-02-01 Eastman Kodak Company Tapering of oxidized polysilicon electrodes
US4330931A (en) * 1981-02-03 1982-05-25 Intel Corporation Process for forming metal plated regions and lines in MOS circuits

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6278880A (ja) * 1985-10-01 1987-04-11 Mitsubishi Electric Corp 半導体装置
JPS6338343U (ja) * 1986-08-27 1988-03-11
JP2008227292A (ja) * 2007-03-14 2008-09-25 Sumitomo Electric Ind Ltd イオン注入マスク、イオン注入方法および半導体装置の製造方法

Also Published As

Publication number Publication date
EP0101608B1 (en) 1990-08-16
EP0101608A2 (en) 1984-02-29
DE3381811D1 (de) 1990-09-20
US4558338A (en) 1985-12-10
JPH0322695B2 (ja) 1991-03-27
EP0101608A3 (en) 1986-06-11

Similar Documents

Publication Publication Date Title
JPS5933880A (ja) 半導体装置の製造方法
US4486943A (en) Zero drain overlap and self aligned contact method for MOS devices
US6656810B1 (en) Semiconductor device capable of reducing dispersion in electrical characteristics and operating at high speed and method for fabricating the same
JPS61247051A (ja) 半導体装置の製造方法
US5523605A (en) Semiconductor device and method for forming the same
JPS6143477A (ja) Ｍｏｓトランジスタの製造方法
JPH01107555A (ja) Ｍｉｓ型半導体装置およびその製造方法
JPS63240043A (ja) 半導体装置の製造方法
JPS5986263A (ja) 半導体装置の製造方法
JPS6173371A (ja) 半導体装置およびその製造方法
JPS6316672A (ja) 半導体素子の製造方法
JPS594169A (ja) 半導体装置の製造方法
JPS60117658A (ja) Ｍｏｓダイナミツクメモリ装置の製造方法
JPH0567634A (ja) Ｍｉｓ型半導体装置の製造方法
JPS59177941A (ja) 素子分離領域の製造方法
JPS60245250A (ja) 半導体装置の製造方法
JPS6017929A (ja) 半導体装置の製造方法
JPH02161732A (ja) 半導体装置とその製造方法
JPH02257668A (ja) 半導体装置の製造方法
JPS6292450A (ja) 半導体装置の製造方法
JPS60111468A (ja) 半導体装置の製造方法
JPS6246573A (ja) 半導体装置
JPS61212067A (ja) 半導体装置の製法
JPS60249368A (ja) 半導体装置の製造方法
JPH0370140A (ja) 半導体装置の製造方法