DE3750597T2 - Geeichtes automatisches Prüfsystem. - Google Patents

Description

• Die folgende Erfindung bezieht sich auf ein automatisches Prüfsystem zum Prüfen elektronischer Anordnungen sowie auf ein Verfahren zum Eichen des Systems.
• Die Entwicklung eines Testsystems für Größtintegrations- (VLSI)-Schaltkreise führt zu speziellen technischen Problemen. Zum Prüfen von VLSI-Schaltkreisen sind Prüfgeräte mit bis zu 256 I/O-Kanälen, Takt- und Datenfolgefrequenzen von 50 MHz, eine Zeittaktauflösung im Subnanosekundenbereich und jedem der 256 I/O-Kanäle zugeordnete große Prüfrasterspeicher erforderlich. Gegenwärtige Prüfsysteme, welche diese Kriterien erfüllen, sind extrem teuer. Dies ergibt sich aus der Tatsache, daß die beste Architektur für derartige Prüfgeräte redundante Sätze von Prüfelektronik und zwar jeweils einen Satz für jeweils einen Ausgangspin des Prüfgerätes erforderlich macht. Dies wird als Prüfgerät pro Pin-Architektur bezeichnet. Die Schaltungsverdopplung ist wünschenswert, da mit ihr die Probleme des Multiplexens und Verkabelns, welche sich aus gemeinsamen Prüfschaltungen ergeben, vermieden werden und die Prüfschaltungen körperlich benachbart zu jedem Eingangs/Ausgangspin in enger Zuordnung zu der testenden Anordnung angeordnet werden können. Darüber hinaus können komplexe Prüfraster erzeugt werden, da jede der Eingangs/Ausgangspin-Schaltungen unabhängig ist und eine unabhängige Zeittakterzeugung und Ausgangsrastererfassung besitzt.
• Das Problem bei der Prüfgerät pro Pin-Architektur besteht darin, daß die Redunanz der Pinschaltungen das Prüfinstrument sehr teuer macht. Die Pinelektronikschaltungen müssen Präzisionskomponenten enthalten, welche die Genauigkeit aller relevanten elektrischen Parameter sicherstellen. Die Verdopplung derartiger Schaltungen führt zu einer wesentlichen Zunahme der Gesamtkosten des Systems.
• Die Veröffentlichungsnummer EP-A-0 165 865 beschreibt ein Verfahren und ein Gerät zum Prüfen integrierter Schaltkreise. Gemäß der Offenbarung dieser Veröffentlichung liefert ein Steuerprozessor Prüfvektoren zur Vervielfachung von Pinelektronikschaltungen. Jede Pinelektronikschaltung spricht durch Auswahl entweder einer durch eine erste Abtast- und Halteanordnung gelieferten Hochspannung oder einer durch eine zweite Abtast- und Halteanordnung gelieferten Niederspannung auf einen Prüfvektor an und liefert diese Spannung für ihren Pin über einen Treiber und einen Ausgangsschalter. Ein Komparator ist mit dem Pin verbunden und vergleicht im Eichbetrieb die am Pin gemessene Spannung mit einer Standardhochspannung und einer Standardniederspannung. Das Vergleichsergebnis dient zur Einstellung der durch die Abtast- und Halteanordnungen gespeicherten Spannungen. Auf diese Weise wird die in jeder Abtast- und Halteanordnung gespeicherte Spannung hinsichtlich Verschiebungen zwischen dem Ausgangssignal der Abtast- und Halteanordnung und des Pins kompensiert.
• J. Healy und G. Ure, A Method of Reducing ATE System Error Components and Guaranteeing Sub-Nanosecond Measurement Accuracies, IEEE-International Test Conference 1985 Proceedings, 19. bis 21. November 1985, Seiten 191 bis 202 beschreibt ein automatisches Prüfsystem, in dem für jeden Pin unabhängige Zeittaktgeneratoren vorgesehen sind. Die unabhängigen Zeittaktgeneratoren sind getrennt einstellbar. Die Signalverzögerung im Weg zu jedem Pin wird unter Verwendung von Zeitbereichs-Reflexionsgradphotometrie-Technken gemessen und es wird für jeden Pin ein Eichwert abgeleitet. Die Eichwerte werden dem programmierten Zeittaktwert für jede Impulsflanke im Betrieb des Prüfsystems hinzuaddiert.
• R. Dunaway, Status of the Calibration Support of Navy ATE, International Automatic Testing Conference, Orlando, 19. bis 21. Oktober 1981, Seiten 450 bis 454 beschreibt ein automatisches Prüfsystem, in dem zur automatischen Eichung eine tragbare Eicheinrichtung verwendet wird. Dieses Dokument beschreibt, daß zur Durchführung der Eichung an Stelle einer zu prüfenden Einheit ein Eichmodul am Prüfsystem angeschlossen werden kann.
• Dieser Erfindung liegt die Aufgabe zugrunde, ein automatisches Prüfsystem für elektronische Anordnungen mit den Vorteilen der Prüfgerät pro Pin-Architektur einschließlich der geforderten Genauigkeit bei Vermeidung der gewöhnlich mit einer derartigen Architektur verbundenen Kosten anzugeben.
• Eine weitere Aufgabe besteht in der Schaffung eines Verfahrens zur Eichung eines derartigen automatischen Prüfsystems.
• Ausgehend von dem beispielsweise aus der EP-A-0 165 865 bekannten System ist das automatische Prüfsystem gemäß der Erfindung durch die Merkmale des Anspruchs 1 gekennzeichnet, während das Eichverfahren gemäß der Erfindung in Anspruch 6 definiert ist.
• Das geeichte automatische Prüfsystem zum Prüfen elektronischer Anordnungen umfaßt eine programmierbare Prüfstation, welche einen Prüfkopf mit einer Vielzahl von Eingangs/Ausgangspins (I/O-Pins) zur Verbindung mit einer zu prüfenden Anordnung enthält. Für jeden der I/O-Pins sind integrierte CMOS-Ausgangsschaltkreise zur Erzeugung von zur Ansteuerung der zu prüfenden Anordnung notwendigen Ausgangssignale vorgesehen. Eine externe Eichschaltung oder -einheit, welche selektiv mit dem Prüfkopf verbindbar ist, empfängt die Prüfausgangssignale von den integrierten CMOS-Elektronikausgangsschaltkreisen und liefert aus diesen Prüfausgangssignalen geeichte Signale, welche zur Eichung der CMOS IC's in jedem der einzelnen Elektronikausgangsschaltkreise verwendbar sind. Obwohl im vorliegenden System eine Prüfgerät pro Pin-Architektur verwendet wird, ist es wegen der Einschaltung von monolithischen integrierten CMOS-Schaltkreisen für jede der Pinelektronikschaltungen billiger. Die Verwendung von CMOS IC's macht das Prüfgerät normalerweise aufgrund von Änderungen in den Schaltungsparametern, welche sich aus den Herstellungsverfahren für die IC's ergeben, zu einer Quelle von Ungenauigkeiten. Die externe Eicheinheit löst dieses Problem jedoch durch Messung der durch jede der elektronischen Ausgangsschaltungen erzeugten Prüfausgangssignale, Speicherung dieser Signale in einem Speicher und Verwendung der Signale im Speicher zur Eichung der IC's.
• Die Prüfstation oder -einheit, welche durch einen Zentralrechner gesteuert werden kann, erzeugt Prüffunktionen bildende digitale Prüfcodesignale, welche jeder der elektronischen Ausgangsschaltungen zugeführt werden. Die elektronischen Ausgangsschaltungen werden von Fehlerkorrektur-Speicherschaltungen angesteuert, welche geeichte Prüfcodesignale liefern, die die durch die Prüfstation gelieferten Prüfcodesignale ersetzen, wodurch geeichte Prüfsignale am Ausgang jeder elektronischen Ausgangsschaltung erzeugt werden.
• Die externe Eicheinheit kann tragbar und damit für mehrere Prüfstationen verwendbar sein und kann eine X-Y-Einstellanordnung zur Herstellung einer selektiven Verbindung mit jedem I/O-Pin des Prüfkopfes zur Eichung jeder Pinelektronikschaltung enthalten.
• Die vorstehend genannten sowie weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der Erfindung in Verbindung mit den beigefügten Zeichnungen leichter verständlich. In den Zeichnungen ist:
• Fig. 1 eine perspektivische Darstellung einer durch einen Zentralrechner gesteuerten und einen Prüfkopf zur Verbindung mit einer zu prüfenden Anordnung enthaltenden automatischen Prüfstation,
• Fig. 2 eine perspektivische Darstellung der Prüfstation nach Fig. 1 mit einer externen Eicheinheit, die mit dem Prüfkopf elektrisch verbindbar ist,
• Fig. 2B ein schematisches Blockschaltbild der externen Eicheinheit nach Fig. 2,
• Fig. 3 ein schematisches Blockschaltbild einer der im Prüfkopf nach Fig. 1 angeordneten Pinelektronikschaltungen,
• Fig. 4 ein schematisches Blockschaltbild des Treiberblocks nach Fig. 3,
• Fig. 5 ein schematisches Blockschaltbild einer der Impulsstell-Schaltungsblöcke nach Fig. 4,
• Fig. 6 ein schematisches Blockschaltbild eines Fehlerkorrekturspeichers zur Verwendung bei der Pinelektronikschaltung nach Fig. 3.
• Eine automatische Prüfeinheit 10 enthält eine Prüfstation 12, welche eine durch einen Zentralrechner (nicht dargestellt) gesteuerte programmierbare Prüfschaltung zur Erzeugung von digitalen Prüfcodesignalen (digitalen Prüffunktioncodes) auf einem Verbindungskabel 14 zu einem Prüfkopf 16 enthält. Der Prüfkopf 16 kann mit einer zu prüfenden Anordnung (nicht dargestellt) 16, beispielsweise einem VLSI-Chip, bestückt werden, der bis zu 256 Eingangs/ Ausgangsleitungen besitzen kann. Jede I/O-Leitung ist mit der zu prüfenden Anordnung durch einen Pin (nicht dargestellt) verbunden, wobei jeder der Pins eine elektronische Ausgangsschaltung oder Elektronikschaltung 38 (siehe Fig. 3) enthält, um der zu prüfenden Anordnung als Funktion von durch die Prüfstation 12 erzeugten digitalen Prüffunktioncodes Prüfausgangssignale zuzuführen.
• Um die Elektronikschaltungen 38 im Prüfkopf 16 zu eichen, enthält das automatische Prüfsystem eine externe Eicheinheit 18, welche eine X-Y-Einstelleinrichtung 19 enthalten kann, die zur Verbindung der verschiedenen Pins des Prüfkopfes 16 einstellbar ist. Die Einstelleinrichtung kann einen Sondenkopf 36 enthalten, der gemäß den Pfeilen nach Fig. 2B in zwei Richtungen bewegbar ist. Die externe Eicheinheit 18 ist im einzelnen in Fig. 2B dargestellt und umfaßt mehrere eine Zeitmeßschaltung 20, einen Impulsgenerator 22, einen programmierbaren Zähler 24, Voltmeter und Amperemeter 26, Präzisionswiderstände 28 sowie Präzisionsspannungsquellen 30 enthaltende Module. Diese sind mit der X-Y- Einstelleinrichtung 19 über ein Koaxialkabel 32 verbindbar. Eine Folge von Relais 34 verbindet die Module der externen Eicheinheit selektiv mit dem Koaxialkabel 32 mit Ausnahme einer Speichereinheit 31, welche intern mit den anderen Schaltungen verbunden ist. Die externe Eicheinheit 18 mit ihrer zugehörigen X-Y-Einstelleinrichtung 19 kann tragbar und in einem Räder besitzenden Wagen oder Gestell (nicht dargestellt) montiert sein, so daß sie von einer Prüfeinheit 10 zu einer anderen bewegt werden kann. Dies trägt zu einer weiteren Wirtschaftlichkeit des Systems bei, da lediglich eine externe Eicheinheit 18 für eine Vielzahl von Prüfeinheiten 10 erforderlich ist.
• Ein schematisches Blockschaltbild der Elektronikschaltung 38 für einen der I/O-Pins des Prüfkopfes 16 ist in Fig. 3 dargestellt. Die durch das Blockschaltbild nach Fig. 3 repräsentierten Schaltungen können in zwei monolithischen integrierten CMOS-Schaltkreisen enthalten sein. Dabei muß es sich um CMOS-Schaltkreise kleiner Geometrie handeln, damit sie im Bereich der I/O-Pins in den Prüfkopf 16 passen, so daß sich große Änderungen der Funktionscharakteristiken bei den Geschwindigkeiten ergeben, mit denen Prüfsignale übertragen und zur VLSI-Prüfung erfaßt werden müssen. Diese Geschwindigkeiten reichen typischerweise bis zu 50 MHz. Zwar können die Elektronikschaltungen 38 im Bereich der Pins des Prüfkopfs 16 angeordnet werden; sie müssen jedoch geeicht werden, wenn das System genau bleiben soll.
• Die CMOS-Elektronikschaltung 38 enthält Treiberimpulsgeneratoren 40, welche Impulse für eine Treiberschaltung 42 liefern. Die Treiberschaltung 42 liefert zeitlich getaktete Ausgangsimpulse, welche die zu prüfende Anordnung ansteuern. Signale von der zu prüfenden Anordnung werden durch einen Doppelkomparator 44 und eine aktive Lastschaltung 46 erfaßt. Der Doppelkomparator 44 wird durch einen Komparatortaktgenerator 48 gesteuert. Die Treiberschaltung 42, der Doppelkomparator 44 und die aktive Lastschaltung 46 werden durch digitale Prüffunktionscodes von einer ankommenden seriellen Datenleitung 50 gesteuert. Die serielle Datenleitung 50 ist mit dem Ausgang einer Korrekturspeicheranordnung 76 verbunden, wie dies nachfolgend erläutert wird. Ein Paar von Relais 52a und 52b verbindet entweder die Elektronikschaltung 38 oder eine parametrische Meßeinheit (nicht dargestellt) mit einem der Eingangs/Ausgangspins des Prüfkopfs 16. Die parametrische Meßeinheit ist eine DC-Meßanordnung, die für eine Vielzahl von Elektronikschaltungen 38 gemeinsam sein kann und zur Messung verschiedener DC-Charakteristiken der geprüften Anordnung verwendbar sein kann.
• Ein detaillierteres Schaltbild der Treiberschaltung 42 ist in Fig. 4 dargestellt. Die Treiberimpulsgeneratoren 40 enthalten vier Ausgangsleitungen, welche in Fig. 4 als Eingangsleitungen sichtbar sind und mit "Treiberhochimpuls", "Treibertiefimpuls", "Treiberausimpuls" und "Treibereinimpuls" bezeichnet sind. Diese Leitungen sind mit Impulsstellschaltungen 54, 56, 58 und 60 verbunden. Die Impulsstellschaltungen 54 und 56 liefern Eingangssignale für ein Flip-Flop 62, während die Impulsstellschaltungen 58 und 60 Eingangssignale für ein Flip-Flop 64 liefern. Die Ausgangssignale der Flip-Flops 62 und 64 werden UND-Gattern 66 und 68 zugeführt. Die Ausgänge der UND-Gatter 66 und 68 sind mit Übertragungsgattern 70 und 72 verbunden, welche entweder eine Treiberhochspannungsschiene 71 oder eine Treiberniederspannungsschiene 73 über das Relais 52a führen. Die Treiberschaltung 42 kann daher drei Zustände annehmen: Sie kann ein logisch hochliegendes Signal bzw. ein logisch tiefliegendes Signal liefern oder abgeschaltet sein.
• Für Prüfzwecke kann der Zeittakt der Vorderflanken der Treiberschaltungen 42 in allen Elektronikschaltungen 38 kritisch sein. Beispielsweise kann es wünschenswert sein, alle Vorderflanken der durch die Treiberschaltungen 42 gelieferten Impulse zeitlich so einzustellen, daß sie alle in einer bestimmten Anzahl von Nanosekunden relativ zu einer durch einen Haupttakt in der Prüfstation 12 oder im Zentralrechner festgelegten Referenz auftreten. Dieses Verfahren ist als Synchronisationsentzerrung der Eingangstreiber bekannt und macht es möglich, Prüfimpulse zu erzeugen, welche gleichzeitig an allen interessierenden Eingangspins im Prüfkopf 16 ankommen.
• Um den Zeittakt der Vorderflanken der durch die Treiberschaltung 42 erzeugten Impulse einzustellen, sind die Impulsstellschaltungen 54, 56, 58 und 60 so ausgebildet, daß sie veränderliche Verzögerungen realisieren, welche durch ein Digitalsignal mit 8 Bit eingestellt werden können. Die Schaltung zur Realisierung der Treiberimpuls-Zeittakteinstellbarkeit ist in Fig. 5 dargestellt. Die Impulsstellschaltung nach Fig. 5 enthält eine Vielzahl von Multiplexern 74a-74h. Jeder der Multiplexer 74a-74h ist mit einer der Leitungen eines Schieberegisters 75 mit 8 Bit verbunden. Die Leitungen vom Schieberegister 75 sind mit den SET- Eingängen der Multiplexer 74a-74h verbunden und wählen in Abhängigkeit vom Zustand der Leitung, d. h., ob sie logisch hoch oder tief liegt, entweder einen Eingang A oder B. Der B-Eingang jedes der Multiplexer 74a-74h ist generell so ausgebildet, daß für den Signaleingang mehr Verzögerung realisiert wird. Beispielsweise realisiert in den Multiplexern 74a, 74b und 74c ein parallel zum B-Eingang liegender Kondensator eine zusätzliche Verzögerung. In den Multiplexern 74d-74h realisieren eine Vielzahl von Pufferverstärkern eine vergrößerte Verzögerung für den B-Eingang im Vergleich zum A-Eingang. Der in das Schieberegister 75 geladene Digitalcode steuert die Wahl des A- oder B-Eingangs jedes der Multiplexer 74a-74h und wählt damit den Verzögerungsbetrag durch die Impulsstellschaltung 54. Die mit dem Schieberegister 75 verbundene "Seriendatenein"-Leitung kommt von einer Fehlerkorrekturschaltung 76, welche in Fig. 6 dargestellt ist. Die Fehlerkorrekturschaltung 76, beispielsweise die im Blockschaltbild nach Fig. 6 dargestellte Schaltung enthält einen Ausgang für jede der elektronischen Schaltungen, wie beispielsweise die Schaltung 38 nach Fig. 3.
• Gemäß Fig. 6 enthält die Fehlerkorrekturschaltung 76 einen Speicher (RAM) 77 mit wahlfreiem Zugriff, welcher lediglich beispielsweise als 32k · 8 Speicher mit wahlfreiem Zugriff ausgebildet ist. Für Prüfköpfe mit 256 Eingangs/Ausgangspins ist der Speicher 77 als 32k · 256 RAM ausgebildet. Jede Daten-I/O-Leitung des RAM 77 ist mit einer Datenausgangsschaltung 78 verbunden. Es sind so viele Datenausgangsschaltungen 78 wie Pins für den Prüfkopf 16 und damit die gleiche Anzahl von Elektronikschaltungen 38 vorhanden. Jede Datenausgangsschaltung 78 enthält einen Multiplexer 79, dessen B- Eingang mit dem Daten-I/O-Anschluß des RAM 77 und dessen A- Eingangsleitung mit einer seriellen Dateneingangsleitung 80 verbunden ist. Die serielle Datenleitung 80 ist weiterhin mit einem Schieberegister 81 mit 8 Bit verbunden, dessen Ausgang auf einen Pufferverstärker 82 geführt ist, der drei Ausgangszustände annehmen kann. Der Pufferverstärker 82 mit drei Ausgangszuständen ist weiterhin mit dem SET-Eingang des Multiplexers 59 und mit einem Knoten zwischen den Daten-I/O- Ausgängen des RAM 77 und dem B-Eingang des Multiplexers 79 verbunden. Mit den Adreßleitungen des RAM 77 sind ein Zähler 83 mit 3 Bit, ein Schiebe/Zählregister mit 8 Bit und ein Schieberegister 85 mit 4 Bit verbunden. Das Schieberegister 85 mit 4 Bit besitzt einen einen seriellen Funktionscode liefernden Eingang, während das Schiebe/Zählregister mit 8 Bit eine Schiebe/Zähleingangsleitung besitzt, welche die Funktion des Registers 84 derart steuert, daß es als Schieberegister oder als Zähler wirkt.
• Das RAM 77 dient zur Speicherung geeichter Prüfcodesignale, d. h. korrigierter Prüffunktionscodes in Adreßplätzen, welche durch Nenn-Prüffunktionscodes (Nenn-Prüfcodesignale) zugänglich sind, die durch in der Prüfstation 12 enthaltene Prüfmodule erzeugt werden. Die Prüffunktionscodes können die Elektronikschaltungen 38 im Sinne verschiedener Prüffunktionen, beispielsweise zur Erzeugung eines Prüfimpulses, in einem Zeitpunkt relativ zu einem bestimmten Standard ansteuern. Wegen der Änderungen in der Funktion der integrierten CMOS-Schaltkreise, welche die Elektronikschaltungen 38 enthalten, kann der tatsächliche Zeittakt eines derartigen durch einen speziellen Prüffunktionscode abgerufenen Impulses nicht im gewünschten Zeitpunkt auftreten. Die Korrekturspeicherschaltung 76 liefert richtige Prüffunktionscodes, welche die durch die Prüfstation 12 erzeugten Nenn-Prüffunktionscodes ersetzen kann, so daß die Funktion der Elektronikschaltungen 38 der tatsächlich gewünschten Funktion entspricht.
• Um die im RAM 77 gespeicherten korrigierten Prüffunktionscodes zu erzeugen, wird die externe Eichschaltung 18 auf den Prüfkopf 16 aufgesetzt, wie dies in Fig. 2 dargestellt ist. Die X-Y-Einstelleinheit 19 ist ihrerseits mit jedem I/O-Pin des Prüfkopfes 16 verbunden, wobei Messungen durchgeführt werden, welche die tatsächliche Funktion jeder der Elektronikschaltungen 38 in Abhängigkeit von den durch die Prüfstation 12 erzeugten Prüffunktionscodes aufzeichnen. Beispielsweise wird der Zeittakt der Treiberimpulse von der Treiberschaltung 42 durch die Impulsstellschaltung 54 gesteuert. Diese Schaltung wird ihrerseits durch ein Schieberegister 75 mit 8 Bit gesteuert, das einen Prüffunktionscode von der Prüfstation 12 aufnimmt. Da das Schieberegister 75 ein Register mit 8 Bit ist, können bis zu 256 mögliche Werte für den Zeittakt der Vorderflanke der Treiberimpulse für die Treiberschaltung 42 vorhanden sein. Der mit jeder Prüfstation 12 verbundene Zentralrechner kann festlegen, welche Prüffunktionen zu realisieren sind und analysiert die empfangenen Prüfdaten, wobei er die Wirkungsweise der externen Eicheinheit 18 steuern kann.
• Unter Steuerung durch den Zentralrechner löst die Prüfstation 12 daher eine Prüfung des Zeittaktes der Treibervorderflanke aus und liefert weiterhin jeden der 256 möglichen Werte für den Zeittakt des Ausgangssignals der Treiberschaltung 42 zur Elektronikschaltung 38. Wenn dies der Fall ist, wird das RAM 77 in der Korrekturspeicherschaltung 76 abgeschaltet, wobei das Ausgangssignal der Schaltungen 78 serielle Daten von der seriellen Dateneingangsleitung 80 umfaßt. Die Eicheinheit 18 zeichnet die sich aus den 256 Prüffunktionscodes ergebenden tatsächlichen Zeittaktdaten in ihrem Speicher 31 auf. Sodann legt der Zentralrechner einen gewünschten Datenwert fest, bei dem es sich beispielsweise um einen Zeittakt eines Impulses relativ zu einem Referenzstandard handeln kann. Er sucht im Speicher 31 die Dateneingabe, welche die gewünschte Funktion der Schaltung am genauesten annähert. Ist diese Dateneingabe im Speicher 31 einmal eingestellt, so wird ihr Prüffunktionscode festgelegt, wobei dieser Code zu einem Platz im RAM 77 übertragen wird, auf dessen Adresse durch die durch die Prüfstation 12 erzeugten Nenn-Prüffunktionscodes zugegriffen werden kann.
• Der Speicher 31 kann beispielsweise alle 256 möglichen Werte für den Zeittakt der Vorderflanke eines Treiberimpulses relativ zu einer Referenz speichern. Werden die Treiberschaltungen 42 synchronisationsmäßig so entzerrt, daß alle Treiberschaltungen 42 die Vorderflanken ihrer Ausgangsimpulse zeitlich so takten, daß sie 10 Nanosekunden nach einem vorgegebenen Takt oder einer vorgegebenen Referenz auftreten, so führt der Zentralrechner eine Tabellenabfrage im Speicher 31 hinsichtlich eines Datenwertes durch, welcher dem gewünschten Zeittaktzusammenhang von 10 Nanosekunden am genauesten entspricht. Der diesen Datenwert erzeugende Prüffunktionscode wird sodann im (Fehlerkorrektur)-RAM 77 gespeichert.
• Diese Daten werden durch Abschalten der Daten-I/O-Leitungen und Laden der Daten in das Schieberegister 81 mit 8 Bit in das RAM 77 geschrieben. Die Daten werden auf einer der Daten I/O-Leitungen über den Puffer 83 mit drei möglichen Ausgangszuständen in den Speicher eingegeben. Gleichzeitig wird die "Speicherschreib"-Leitung des RAM 77 freigegeben und die "Benutzungskorrekturdaten"-Leitung auf dem Eingang OE abgeschaltet, welche den Ausgang der Daten-I/O-Leitungen sperrt. Der den Zeittakt von 10 Nanosekunden erzeugende Prüffunktionscode wird in einen Adreßplatz im RAM 77 eingegeben, auf den durch den Prüffunktionscode von der Prüfstation 12 zugegriffen wird, welcher nominal den Zeittaktzusammenhang von 10 Nanosekunden erzeugt. Ist dies für alle interessierenden Prüffunktionen erfolgt, so enthält das RAM 77 geeichte Prüffunktionscodes, welche die ankommenden Nenn- Prüffunktionscodes ersetzen können.
• Ist das System einmal geeicht, so kann die externe Eicheinheit vom Prüfkopf 16 entfernt werden. Ein auf der seriellen Datenleitung 80 eingegebener Prüffunktionscode wird in das Schiebe/Zählregister 84 mit 8 Bit eingegeben. In diesem Zeitpunkt legt ein serieller Funktionscode fest, welcher der sechzehn möglichen Prüffunktionstypen aus dem Speicher abgerufen wird. Das Ausgangssignal des Schiebe/Zählregisters 84 gibt einen Adreßplatz an, welcher den geeichten Prüffunktionscode enthält, der im vorliegenden Beispiel die Elektronikschaltungen 38 veranlaßt, den gewünschten Impulszeittakt für die Treiberschaltungen 42 zu liefern. Der korrigierte oder geeichte Prüffunktionscode ersetzt daher den auf der seriellen Datenleitung 80 ankommenden Nenn-Prüffunktionscode. Der korrigierte Prüffunktionscode wird durch den Zähler 83 mit 3 Bit seriell mit jeweils 1 Bit in den Multiplexer 79 geladen. Gleichzeitig werden die Daten-I/O-Leitungen des RAM 77 durch das "Benutzungskorrekturdaten" -Eingangssignal eingeschaltet, das die Puffer 82 mit drei möglichen Ausgangszuständen abschaltet und die Leitung 3 der Multiplexer 79 wählt. Der eingefügte Prüffunktionscode mit 8 Bit auf der seriellen Datenausgangsleitung bildet das serielle Dateneingangssignal für das Schieberegister 75 mit 8 Bit (siehe Fig. 5), das im oben beschriebenen Sinne den Zeittakt für die Impulse der Treiberschaltung 42 in jeder der elektronischen Schaltungen 38 setzt (siehe Fig. 3).
• Die Erfindung wurde anhand eines Beispiels in den Elektronikschaltungen 38 mit dem Zeittakt der Vorderflanke der Ausgangsimpulse von den Treiberschaltungen 42 beschrieben. Es ist jedoch darauf hinzuweisen, daß andere Schaltungen in den elektronischen Schaltungen 38, beispielsweise die Doppelkomparatoren 44 und die aktiven Lasten 46 ebenfalls geeicht werden müssen und daher Eingänge von der seriellen Datenleitung 50 von der Korrekturspeicherschaltung 76 gemäß Fig. 6 besitzen. Beispielsweise werden durch Digital-Analog- (DAC)-Schaltungen im Doppelkomparator 44 Verschiebungs- und Linearitätsfehler eingeführt. Die durch die DAC's erzeugte Spannung hängt weiterhin auch von den in der Prüfstation 12 erzeugt digitalen Prüffunktionscodes ab. Entsprechend dienen die aktiven Lastschaltungen 46 zur Abführung oder Zuführung von Strom von bzw. zu einer geprüften Anordnung und hängen von anderen DAC-Spannungen in ihren entsprechenden Schaltungen ab, welche wiederum von Digitalcodes am Eingang der DAC's abhängen.
• Die in der vorstehenden Beschreibung verwendeten Begriffe und Ausdrücke sind lediglich beschreibend und nicht begrenzend, wobei durch Verwendung derartiger Begriffe und Ausdrücke nicht beabsichtigt ist, Äquivalente der dargestellten und beschriebenen Merkmale oder von Teilen von diesen auszuschließen, und wobei festzuhalten ist, daß der Schutzumfang der Erfindung lediglich durch die folgenden Ansprüche definiert und begrenzt ist.

Claims (8)

1. Automatisches Prüfsystem zum Prüfen einer elektronischen Anordnung umfassend:

a) eine programmierbare Prüfstation (12) zur Erzeugung von Prüffunktionen repräsentierenden digitalen Prüfcodesignalen und enthaltend:

eine Prüfkopf (16) mit einer Vielzahl von Ausgangspins zur Verbindung mit einer zu prüfenden elektronischen Anordnung,

b) einen Vielzahl von elektronischen Ausgangsschaltungen (38), die jeweils einem der Ausgangspins zugeordnet sind und in Abhängigkeit von den digitalen Prüfcodesignalen Prüfausgangssignale für die zu prüfende Anordnung liefern,

c) Eichmittel (18) zur Messung von Prüfausgangssignalen im Eichbetrieb, die jedem der Ausgangspins in Abhängigkeit von den digitalen Prüfcodesignalen von der dem Ausgangspin zugeordneten elektronischen Ausgangsschaltung (38) zugeführt werden,

d) Korrekturspeichermittel (76), die im Eichbetrieb auf die Eichmittel (18) zur Festlegung und Speicherung von Eichsignalen in einem Korrekturspeicher (77) ansprechen, wobei die Eichsignale vorgegebene Funktionscharakteristiken jeder der elektronischen Ausgangsschaltungen (38) realisieren und die elektronischen Ausgangsschaltungen (38) in einem Prüfbetrieb auf die im Korrekturspeicher (77) gespeicherten Eichsignale ansprechen, um in Abhängigkeit von den vorgegebenen Funktionscharakteristiken Prüfausgangssignale zu erzeugen, dadurch gekennzeichnet, daß die Ausgangsschaltungen (38) integrierte CMOS-Schaltkreise sind und die Eichmittel (18) sich außerhalb des Prüfkopfes (16) befinden und selektiv mit jedem der Ausgangspins verbindbar sind,

daß im Eichbetrieb die Eichmittel (18) tatsächliche Funktionscharakteristiken jeder elektronischen Ausgangsschaltung (38) in Abhängigkeit von dem durch die programmierbare Prüfstation (12) erzeugten digitalen Prüfcodesignale aufzeichnen und die Korrekturspeichermittel (76) aus den tatsächlichen Funktionscharakteristiken Eichsignale erzeugen und in Form von geeichten digitalen Prüfcodesignalen im Korrekturspeicher (77) speichern, welche die elektronischen Ausgangsschaltungen (38) veranlassen, die Prüfausgangssignale in Abhängigkeit von den vorgegebenen Funktionscharakteristiken zu liefern,

und daß im Prüfbetrieb die Korrekturspeichermittel (76) beim Prüfen der zu testenden Anordnung durch die Prüfstation (12) erzeugte Nenn-Prüfcodesignale durch geeichte digitale Prüfcodesignale ersetzen.

2. System nach Anspruch 1, dadurch gekennzeichnet, daß die Eichmittel (18) einen Speicher (31) und Mittel (20- 30) zur Messung und Speicherung im Speicher (31) von durch die elektronische Ausgangsschaltung (38) gelieferten Werten eines Parameters der Prüfausgangssignale in Abhängigkeit von durch die Prüfstation (12) erzeugten digitalen Prüfcodesignalen umfassen.

3. System nach Anspruch 2, gekennzeichnet durch Rechnermittel zur Abfragung des Speichers (31) der Eichmittel (18) nach einem Wert des Parameters, der einem gewünschten Wert des Parameters am engsten benachbart ist, sowie zur Festlegung des den am engsten benachbarten Wert liefernden digitalen Prüfcodesignals zur Bildung des geeichten digitalen Prüfcodesignals sowie zum Laden des geeichten digitalen Prüfcodesignals in den Korrekturspeicher (77) an einem Speicherplatz mit einer Adresse, auf die im Prüfbetrieb durch das durch die Prüfstation (12) erzeugte digitale Nenn-Prüfcodesignal zugegriffen wird.

4. System nach Anspruch 3, dadurch gekennzeichnet, daß die Korrekturspeichermittel (76) Multiplexermittel (78) zur Ermöglichung einer Auswahl zur Bereitstellung von geeichten digitalen Prüfcodesignalen vom Korrekturspeicher (77) oder von durch die Prüfstation (12) erzeugten digitalen Prüfcodesignalen für die elektronischen Ausgangsschaltungen (38) umfassen.

5. System nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die Eichmittel (18) X-Y-Einstellmittel (19) zur selektiven Verbindung der Eichmittel (18) mit ausgewählten Ausgangspins enthalten.

6. Verfahren zum Eichen eines automatischen Prüfsystems zum Prüfen einer elektronischen Anordnung, bei dem das Prüfsystem umfaßt eine programmierbare Prüfstation (12) zur Erzeugung von Prüffunktionen repräsentierenden digitalen Prüfcodesignalen enthaltend einen Prüfkopf (16) mit einer Vielzahl von Ausgangspins zur Verbindung mit der zu prüfenden elektronischen Anordnung und eine Vielzahl von elektronischen Ausgangsschaltungen (38), die jeweils einem der Ausgangspins zugeordnet sind und in Abhängigkeit von den digitalen Prüfcodesignalen Prüfausgangssignale für die zu prüfende Anordnung liefern, und

eine Eichschaltung (18) zur Messung von Prüfausgangssignalen, die jedem Ausgangspin in Abhängigkeit von den digitalen Prüfcodesignalen durch die dem Ausgangspin zugeordnete elektronische Ausgangsschaltung (18) zugeführt werden, mit folgenden Schritten:

a) Verbinden der Eichschaltung (18) mit einem ausgewählten Pin der Ausgangspins,

b) Zuführung einer Vielzahl von digitalen Prüfcodesignalen zu der dem ausgewählten Ausgangspin zugeordneten elektronischen Ausgangsschaltung (38),

c) Messen der Werte eines Parameters der durch den ausgewählten Ausgangspin erzeugten Prüfausgangssignale durch die Eichschaltung (18) in Abhängigkeit von jedem der im Schritt b) zugeführten digitalen Prüfcodesignale,

d) Festlegen eines gewünschten Wertes des Parameters,

e) Bestimmen, welcher im Schritt c) gemessene Wert dem gewünschten Wert am nächsten kommt, und

f) Festlegen eines Eichsignals, das den dem gewünschten Wert des Parameters am nächsten kommenden Wert bei Einspeisung in die dem ausgewählten Ausgangspin zugeordnete elektronische Ausgangsschaltung (38) erzeugt hat, und

g) Verwenden des Eichsignals beim Prüfen der zu prüfenden Anordnung, dadurch gekennzeichnet, daß zum Eichen einer programmierbaren Prüfstation (12) mit elektronischen Ausgangsschaltungen (38) in Form von integrierten CMOS-Schaltkreisen

Schritt a) die Verwendung einer Eichschaltung (18) umfaßt, die sich außerhalb des Prüfkopfes (16) befindet und einen Speicher (31) enthält,

Schritt c) die Speicherung der gemessenen Werte des Parameters im Speicher (31) umfaßt,

Schritt e) die Abfragung des Inhaltes des Speichers (31) nach einem dem gewünschten Wert am nächsten kommenden Wert umfaßt,

Schritt f) die Festlegung des Eichsignals in Form eines geeichten digitalen Prüfcodesignals umfaßt, das bei Einspeisung in die elektronische Ausgangsschaltung (38) des ausgewählten Ausgangspins den dem gewünschten Wert am nächsten kommenden Wert erzeugt, und

Schritt g) den Ersatz eines durch die Prüfstation (12) beim Prüfen der zu prüfenden Anordnung erzeugten digitalen Nenn-Prüfcodesignals durch das geeichte digitale Prüfcodesignal umfaßt.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß in einem Schritt h) die im Schritt f) festgelegten geeichten digitalen Prüfcodesignale in einen Korrekturspeicher (77) an einer Adresse geladen werden, auf die durch das digitale Nenn-Prüfcodesignal zugegriffen werden kann, und der Schritt g) den Schritt des Einspeisens des digitalen Nenn-Prüfcodesignals in den Korrekturspeicher (77) für einen Zugriff auf das geeichte digitale Prüfcodesignal und Einspeisen des aus dem Korrekturspeicher (77) ausgelesenen geeichten digitalen Prüfcodesignals in die elektronische Ausgangsschaltung (38) umfaßt.

8. Verfahren nach Anspruch 7, gekennzeichnet durch eine serielle Wiederholung der Schritte a) bis f) und h) für jeden Ausgangspin.