DE10136443B4

DE10136443B4 - Zeitlagekalibrierverfahren und Halbleiterbauelementtestgerät mit Zeitlagekalibrierfunktion

Info

Publication number: DE10136443B4
Application number: DE10136443A
Authority: DE
Inventors: Koichi Higashide
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2000-07-27
Filing date: 2001-07-26
Publication date: 2005-06-16
Anticipated expiration: 2021-07-27
Also published as: KR20020010545A; TW515904B; DE10136443A1; US20020013672A1; US20030125897A1; US6556934B2; JP2002040108A

Abstract

Zeitlagekalibrierverfahren in einem Halbleiterbauelementtestgerät, das eine Mehrzahl von Testmustersignalübertragungswegen aufweist, von denen jeder aus einer Reihenschaltung aus einem Wellenformformatierer, einem Zeitlagekalibrator, einem Treiber und einem Ausgabe-Pin gebildet ist und durch die Testmustersignale an Ausgabe-Pins übertragen werden, und wobei das Halbleiterbauelementtestgerät ein im Test befindliches, an die Ausgabe-Pins angekoppeltes Halbleiterbauelement unter Verwendung der so übertragenen Testmustersignale testet,
wobei das Zeitlagekalibrierverfahren folgende Schritte umfaßt:
selektives Verbinden der einzelnen Ausgabe-Pins nacheinander mit einer Zeitlagemeßvorrichtung über einen jeweiligen Pin-Auswahlweg einer Pin-Auswahlvorrichtung (21), wobei der jeweilige Pin-Auswahlweg dem jeweiligen Ausgabe-Pin entspricht;
Messen von Signalfortpflanzungslaufzeitwerten (TA1, TA2, TA3, ...) durch die jeweiligen Pin-Auswahlwege der Pin-Auswahlvorrichtung (21) mittels der Zeitlagemeßvorrichtung und Speichern der Meßwerte in einem Speicher;
Messen von Gesamtsignalfortpflanzungslaufzeitwerten (T1, T2, T3, ...) durch jeweilige Gesamtsignalwege mittels der Zeitlagemeßvorrichtung, wobei sich jeder der Gesamtsignalwege aus einer Reihenschaltung der Testmustersignalübertragungswege und einem der Pin-Auswahlwege entsprechend dem jeweiligen der Ausgabe-Pins zusammensetzt;
Subtrahierender gespeicherten...

Description

HINTERGRUND DER ERFINDUNG 1. Bereich der Erfindung
Die vorliegende Erfindung betrifft ein Zeitlagekalibrierverfahren eines Halbleitertestgeräts und betrifft des weiteren ein Halbleiterbauelementtestgerät mit der Zeitlagekalibrierfunktion, das ein Halbleiterbauelement wie beispielsweise einen Speicher, eine Logikschaltung etc. testen kann.
2. Beschreibung des technischen Hintergrunds
7 zeigt ein kurz dargestelltes allgemein bekanntes Halbleiterbauelementtestgerät. Das Halbleiterbauelementtestgerät umfaßt ein Computersystem 10, das als Controller des Halbleiterbauelementtestgeräts arbeitet, einen Mustergenerator 11, einen Pin-Datenselektor 12, eine Wellenformformatierergruppe 13, eine Zeitlagekalibratorengruppe 14, eine Treibergruppe 15, eine Ausgabe-Pin-Gruppe 16, eine Bauelementstromversorgungsquelle 17, einen Logikkomparator 18 und einen Fehleranalysespeicher 19. Ein im Test befindliches Halbleiterbauelement, das nachstehend als DUT bezeichnet wird, wird bei Empfang einer Speisespannung von der Bauelementstromversorgungsquelle 17 in seinen Betriebszustand versetzt, und an die Ausgabe-Pin-Gruppe 16 gelieferte Testmustersignale (TPS) werden an Eingabe-Pins oder Eingabe/Ausgabe-Pins für die Verwendung sowohl zur Signaleingabe als auch zur Ausgabe aus dem DUT geliefert.
Der Mustergenerator 11 gibt die Testmusterdaten (TPD) für eine Mehrzahl von Kanälen aus. Diese Testmusterdaten werden auf die jeweiligen Eingabe-Pins als jeweilige Pin-Daten für das DUT verteilt.
Die Wellenformformatierergruppe 13 umfaßt Wellenformformatierer (13-1, 13-2, 13-3, ...) in einer Anzahl, die zum Abdecken der Anzahl an Kanälen entsprechend den Eingabe-Pins des DUTs ausreicht. Wenn eine Mehrzahl von DUTs gleichzeitig getestet wird, müssen Wellenformformatierer, deren Anzahl gleich der Anzahl an Bauelementen multipliziert mit der Anzahl an Kanälen ist, vorgesehen werden. Alle als Pin-Daten verteilte Testmusterdaten werden zu einem Testmustersignal (TPS) mit einer Wellenform geformt, die Standardanforderungen (beispielsweise Amplitudenwert) des zu testenden Halbleiterbauelements DUT erfüllt, und dieses Testmustersignal wird über die Zeitlagekalibratorgruppe 14 (14-1, 14-2, 14-3, ...) und die Treibergruppe 15 (15-1, 15-2, 15-3, ...) an die Ausgabe-Pin-Gruppe 16 (P1, P2, P3, ...) geliefert.
Nachstehend werden nun die einzelnen Signalübertragungskanäle, durch die die einzelnen Testmustersignale von dem Wellenformformatierer über die Zeitlagekalibratoren und die Treiber an die einzelnen Ausgabe-Pins geliefert werden, als Testmustersignalübertragungswege der einzelnen Kanäle des Halbleiterbauelementtestgeräts bezeichnet.
In dem Fall, in dem das DUT ein Speicher ist, wird das Testmustersignal am Ausgabe-Pin an den Eingabeanschluß des DUTs angelegt und wird in den Speicher des DUTs geschrieben oder gespeichert. Das so in das DUT geschriebene Testmustersignal wird dann an dessen Ausgabeanschluß als Ausgabedaten (OPD) aus ihm ausgelesen, welche wiederum von dem Logikkomparator 18 mit einem Erwartungswertdatenelement (EPD) verglichen werden.
Wenn eine Nicht-Übereinstimmung durch den Logikkomparator 18 festgestellt wird, wird die Adresse des Speichers, bei der die Nicht-Übereinstimmung festgestellt wurde, das Testmuster, durch das die Nicht-Übereinstimmung verursacht wurde, etc. in dem Fehleranalysespeicher 19 gespeichert und bei einer Fehleranalyse, einer Fehlerbehebungsverarbeitung oder dergleichen verwendet.
Unter den Testgrößen eines zu testenden Halbleiterbauelements DUT gibt es einen Test zum Untersuchen der Antwortcharakteristika des DUT, der beispielsweise die Untersuchung eines Phasentoleranzbereichs, in dem das DUT seinen Betriebszustand beibehalten kann, indem die Phase des an einen Eingabeanschluß des DUT anzulegenden Testmustersignals bezüglich einer Referenzphasenposition zu einer Voreilrichtung oder einer Nacheilrichtung hin durch Variieren der Zeitlage eines von einem Zeitlagegenerator (in den Zeichnungen nicht gezeigt) erzeugten Zeitlagesignals verschoben wird, oder eine andere Untersuchung einer Marginalzeitlageverzögerung bei einer Ausgabezeitlage der ausgelesenen Daten bezüglich einer Zeitlage umfaßt, mit der ein Lesebefehlssignal an das DUT angelegt wird.
Wenn der Test dieses Typs ausgeführt wird, ist es erforderlich, daß jeweilige Signalfortpflanzungszeitwerte für jeweilige Testmustersignalübertragungswege, deren jeder aus einem Wellenformformatierer, einem Zeitlagekalibrator und einem Treiber gebildet ist, so ausgerichtet sind, daß sie den gleichen konstanten Wert aufweisen. Der Vorgang zum Ausrichten der jeweiligen Signalfortpflanzungszeitwerte jeweiliger Testmustersignalübertragungswege auf einen konstanten Wert wird als Zeitlagekalibrierung bezeichnet. Um diesen Zeitlagekalibriermodus auszuführen, ist eine spezielle Anordnung vorgesehen, welche die Zeitlagekalibratorengruppe 14, eine Pin-Auswahlvorrichtung 21 und eine Zeitlagemeßvorrichtung 22 enthält.
8 zeigt ein zuvor entwickeltes Testgerät innerhalb einer Anlage der Anmelderin der vorliegenden Erfindung und zeigt einen Anschlußzustand des Testgeräts in dessen Zeitlagekalibriermodus, wobei die Pin-Auswahlvorrichtung 21 an eine Gruppe 16 von Ausgabe-Pins P1, P2, P3, ... angeschlossen ist und jeder der Ausgabe-Pins in seiner Ausgabe-Pin-Gruppe 16 durch die Pin-Auswahlvorrichtung 21 an die Zeitlagemeßvorrichtung 22 selektiv anschließbar ist.
Als Zeitlagemeßvorrichtung 22 zur Verwendung im Zeitlagekalibriermodus kann beispielsweise ein Oszilloskop oder irgendeine andere Zeitlagemeßanordnung, die gewöhnlich bei einem Halbleiterbauelementtestgerät eingesetzt wird, verwendet werden.
Im Zeitlagekalibriermodus des in 8 gezeigten Testgeräts erzeugt der Mustergenerator 11 Zeitlagekalibrierimpulsdaten TPD, die dazu bestimmt sind, einen Zeitlagekalibrierimpuls PT mit einer vorbestimmten konstanten Dauer an den jeweiligen Wellenformformatierern zu bilden.
Der Pin-Datenselektor 12 verteilt die Zeitlagekalibrierimpulsdaten TPD aus dem Mustergenerator auf die jeweiligen Wellenformformatierer (13-1, 13-2, ...), so daß der Zeitlagekalibrierimpuls (PT) von jedem der jeweiligen Wellenformformatierer erzeugt wird und über jeweilige Testmustersignalübertragungswege an die jeweiligen der Ausgabe-Pins (P1, P2, ...) übertragen wird.
Nun sei einer der Ausgabe-Pins, beispielsweise P1 in 8, als Referenzausgabe-Pin angenommen.
Das Zeitlagekalibrierimpulssignal (PT) mit der konstanten Dauer, wie in 9 gezeigt, wird über einen Referenztestmustersignalübertragungsweg, der sich aus einer Reihenschaltung aus einem Wellenformformatierer 13-1, einem Zeitlagekalibrator 14-1 und einem Treiber 15-1 zusammensetzt, an den vorbestimmten Referenzausgabe-Pin übertragen, P1 in 8, und wird dann von einer Pin-Auswahlvorrichtung 21 selektiv an die Zeitlagemeßvorrichtung 22 übertragen.
10 zeigt ein Beispiel der internen Schaltungsstruktur der Pin-Auswahlvorrichtung 21. Bei diesem Beispiel ist ein Fall einer Schaltungsstruktur gezeigt, bei der der Referenzausgabe-Pin P1 der Ausgabe-Pin-Gruppe 16 durch Schaltoperationen von Relaisschaltern RS1-1 bis RS4-1 mit dem Ausgabeanschluß TOU verbunden werden kann. In dem Beispiel von 10 ist ein Zustand gezeigt, bei dem die Relaisschalter RS1-1, RS2-1, RS3-1 und RS4-1 mit einer Kontaktseite (a) verbunden sind, was als Pin-Auswahlweg für den Referenzausgabe-Pin P1 in der Pin-Auswahlvorrichtung 21 bezeichnet wird.
Im Fall der Verwendung eines Oszilloskops als Zeitlagemeßvorrichtung 22 wird eine Anstiegszeitlage des so übertragenen Zeitlagekalibrierimpulses PT unter Verwendung einer Skala auf der lateralen X-Achse gemessen, die eine Zeitachse auf dem Anzeigeschirm (OSD) des Oszilloskops ist, und jene Skalenposition wird als Referenzphasenposition (RPP) bestimmt (vgl. 9). Die Zeitlagekalibrierimpulse (PT) werden über die entsprechenden Testmustersignalübertragungswege an die jeweiligen verbleibenden Ausgabe-Pins P2, P3, ... übertragen und des weiteren selektiv nacheinander an das Oszilloskop übermittelt. Die entsprechenden Laufzeitwerte der Zeitlagekalibratoren 14-2, 14-3, ... in den jeweiligen Testmustersignalübertragungswegen für die verbleibenden Ausgabe-Pins P2, P3, ..., die nicht der Referenzausgabe-Pin P1 sind, werden angepaßt, um die Zeitlagekalibrierung so auszuführen, daß eine Anstiegszeitlage der ausgegebenen Impulsfolge an jedem der verbleibenden Ausgabe-Pins mit der Referenzphasenposition (RPP) übereinstimmt.
Die Charakteristik dieser Pin-Auswahlvorrichtung 21 besteht darin, daß berücksichtigt wird, daß immer dann, wenn irgendeiner der Ausgabe-Pins P1 bis P16 ausgewählt wird, die Leitungslänge des Pin-Auswahlwegs von den einzelnen Ausgabe-Pins P1 bis P16 zum Ausgabe-Anschluß TOU untereinander gleich sein sollte, und daß somit selbst dann, wenn ein beliebiger der Ausgabe-Pins P1 bis P16 ausgewählt ist, der Laufzeitwert in der Pin-Auswahlvorrichtung gleich einem konstanten Wert ist.
Die Signalleiter in der Pin-Auswahlvorrichtung 21 sind durch gedruckte Verdrahtung gebildet und als Mikrostreifenleitungsstruktur aufgebaut, so daß eine spezielle charakteristische Impedanz erzielt werden kann, um speziell zu verhindern, daß eine Wellenform eines sehr schnellen Impulssignals verschlechtert wird.
Es ist jedoch schwierig, alle Signalfortpflanzungslaufzeitwerte jener Pin-Auswahlwege gleich einem konstanten Wert zu machen, und in der Realität tritt unweigerlich eine geringfügige Differenz des Laufzeitwegs zwischen den Pin-Auswahlwegen auf.
Wenn angenommen wird, daß eine Differenz des Laufzeitwerts zwischen den Pin-Auswahlwegen in der Pin-Auswahlvorrichtung 21 existiert, wird diese Zeitdifferenz fälschlicherweise zu dem Zeitlagekalibrierwert hinzuaddiert oder ihm hinzugefügt, was durch die Zeitlagekalibratoren 14 festgelegt und in ihnen ausgeführt wird, wenn die Zeitlagekalibrierung abgeschlossen wird. Somit besteht in diesem Fall der Nachteil, daß die interne Differenz der Laufzeitwerte der Pin-Auswahlwege der Pin-Auswahlvorrichtung 21 als Zeitlagefehler zu dem Zeitlagekalibrierwert hinzuaddiert wird.
11 zeigt den vorgenannten Nachteil. In 11 repräsentiert das Bezugszeichen TS einen konstanten Laufzeitwert, an den die jeweiligen Laufzeitwerte der jeweiligen Kanäle in gleicher Weise angepaßt werden sollen. Wie zuvor angenommen, weisen die jeweiligen Pin-Auswahlwege für die jeweiligen Ausgabe-Pins Laufzeitwerte (TA1, TA2, TA3, ...) auf, die sich geringfügig voneinander unterscheiden.
Im Kalibriermodus werden jedoch die Laufzeitwerte der jeweiligen verbleibenden Kanäle so angepaßt, daß sie gleich der konstanten Zeit TS sind, indem die jeweiligen Kalibratoren 14-1, 14-2, 14-3, ... angepaßt werden.
Wie aus 11 ersichtlich, sind in der Aufschlüsselung die Laufzeitwerte jeweiliger Kanäle Summen aus durch die jeweiligen Signalübertragungswege des Halbleiterbauelementtestgeräts verursachten entsprechenden Laufzeitwerten (TX1, TX2, TX3, ...) und aus durch die jeweiligen Pin-Auswahlwege in der Pin-Auswahlvorrichtung 21 verursachten entsprechenden Laufzeitwerten (TA1, TA2, TA3, ...) (schraffierte Abschnitte). Wenn die durch die jeweiligen Pin-Auswahlwege für die verbleibenden Ausgabe-Pins P2, P3, ... in der Pin-Auswahlvorrichtung 21 verursachten Laufzeitwerte TA2, TA3, ... entweder länger oder kürzer als derjenige (TA1) des Referenz-Pin-Auswahlwegs sind, spiegeln sich die durch die Laufzeitwertstreuung der jeweiligen Pin-Auswahlwege in der Pin-Auswahlvorrichtung 21 verursachten Zeitdifferenzen in den durch die jeweiligen Testmustersignalübertragungswege für die verbleibenden Ausgabe-Pins verursachten Laufzeitwerten (TX2, TX3, ...) wider.
Daher enthalten in dem Zustand, in dem die Pin-Auswahlvorrichtung 21 nach der Zeitlagekalibrierung entfernt wird, die durch die jeweiligen Testmustersignalübertragungswege verursachten Laufzeitwerte (TX1, TX2, TX3, ...) die jeweiligen der Laufzeitwertdifferenzen der Pin-Auswahlvorrichtung 21, und somit kann kaum davon gesprochen werden, daß die Zeitlagekalibrierung korrekt ausgeführt wird.
Im übrigen kann als Pin-Auswahlvorrichtung 21, zusätzlich zu der in 10 gezeigten Konfiguration, eine andere Pin-Auswahlvorrichtung mit einer Struktur vorgesehen sein, bei der eine Sonde verwendet wird, die in den zueinander orthogonalen X-, Y- und Z-Richtungen durch einen X-Y-Z-Orthogonalantriebsmechanismus bewegbar ist, und bei der ein Eingabeanschluß der Zeitlagemeßvorrichtung 22 durch die Sonde mit der Ausgabe-Pin-Gruppe 16 verbunden wird. Selbst bei der Pin-Auswahlvorrichtung mit dieser Struktur ändert sich, wenn die Sonde in der X-, Y- oder Z-Richtung bewegt wird, die Krümmung des Kabels (Koaxialkabel), das die Sonde mit der Zeitlagemeßvorrichtung verbindet. Es tritt das Phänomen auf, daß der Laufzeitwert des Kabels aufgrund der Änderung der Krümmung geändert wird, und daher besteht ein ähnliches Problem wie in dem oben beschriebenen Fall.

Die US 5,703,489 beschreibt eine Vorrichtung und ein Verfahren zur Zeitlagekalibrierung von Test-Signalen in einem Halbleitertestsystem. Das Halbleitertestsystem weist n gleiche Testsignalpfade auf, die aus n Wellenformatierern, n variablen Verzögerungsschaltungen, n Treibern und n Testkontakten bestehen. Zur Kalibrierung steht ein Multiplexer zur Verfügung, der einerseits einen Eingang für einen Signalpfad und zum anderen n Eingänge für Signale bereitstellt, die an den Ausgängen der n Treiber abgegriffen werden. Der Signalpfad beginnt an den Testkontakten, verläuft über einen für alle Testsignalpfade gemeinsamen Punkt und über eine Schalter und endet am Ausgang des Multiplexers. Ein weiterer Signalpfad beginnt am Ausgang des Multiplexers und endet am Eingang eines Frequenzzählers. Beim Kalibrieren wird zunächst ein Referenzsignal eingespeist und die Signallaufzeit über den Formatierer, die Verzögerungsschaltung, den Treiber, und den Testkontakt des gewählten Testsignalpfads und weiter über die beiden Signalpfade, also die gesamte Schleife, gemessen und gespeichert. Nachfolgend wird die Signallaufzeit ohne den ersten Signalpfad gemessen, indem der Multiplexer das Signal vom Ausgang des Treibers abgreift. Die Messung beider Signallaufzeiten wird für jeden Testsignalpfad wiederholt und anschließend die variablen Verzögerungsschaltungen anhand der ermittelten Werte so eingestellt, dass Laufzeitunterschiede abgeglichen werden.

Die DE 199 15 398 A1 beschreibt ebenfalls ein Verfahren zur Zeitlagekalibrierung von Test-Signalen in einem Halbleitertestsystem. Das Halbleitertestsystem besitzt n Anschlusskarten, die jeweils ein Wellenform-Flipflop, einen Treiber zum Ausgeben eines Testsignals an den Prüfling und einen Spannungsvergleicher zum Vergleichen des Pegels eines vom Prüfling abgegebenen Ausgangssignals enthalten. Von den n Anschlusskarten wird eine als Referenzkarte verwendet, indem der zugehörige Spannungsvergleicher als Messkanal für eine Laufzeitmessung verwendet wird. Eine zu vermessende Anschlusskarte gibt an ihrem Treiber ein Testsignal aus, das über eine entsprechende Pseudoeinrichtung auf den Spannungsvergleicher der Referenzkarte gelegt wird, wobei der Spannungsvergleicher dazu benutzt wird, die Verzögerung der Phase oder die Verzögerung im Bereich des Treibers der gegebenen Anschlusskarte zu messen. Im Anschluss daran werden diese Pseudoeinrichtungen sequentiell so ausgetauscht, dass die Treiber von allen übrigen Anschlusskarten mit der Referenzanschlusskarte verbunden werden, so dass die Verzögerung im Bereich der Treiber aller übrigen Anschlusskarten gemessen werden können.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist eine Aufgabe der vorliegenden Erfindung, ein Zeitlagekalibrierverfahren eines Halbleiterbauelementtestgeräts vorzuschlagen, mit dem das oben beschriebene Problem gelöst wird, und bei dem sich die Signalfortpflanzungslaufzeitwertdifferenzen in der Pin-Auswahlvorrichtung 21 nicht als Fehler bei der Zeitlagekalibrierung des Halbleiterbauelementtestgeräts widerspiegeln, und ein Halbleiterbauelementtestgerät zu schaffen, das eine Anordnung zur Realisierung dieses Kalibrierverfahrens enthält.

Die obige Aufgabe wird gemäß der vorliegenden Erfindung durch ein Zeitlagekalibrierverfahren in einem Halbleiterbauelementtestgerät gemäß Patentanspruch 1 bzw. 2 und durch ein Halbleiterbauelementtestgerät mit einem Zeitlagekalibriermodus gemäß Patentanspruch 3 bzw. 4 gelöst.

KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Diagramm zur Erläuterung eines Zeitlagekalibrierverfahrens, das gemäß dem ersten Aspekt der vorliegenden Erfindung vorgeschlagen wird;
2 ist ein Blockschaltbild zur Erläuterung einer Ausführungsform eines Halbleiterbauelementtestgeräts, mit dem das gemäß dem ersten Aspekt der vorliegenden Erfindung vorgeschlagene Zeitlagekalibrierverfahren realisiert wird;
3 ist ein Blockschaltbild zur Erläuterung einer Anordnung eines wesentlichen Teils des in 2 gezeigten Halbleiterbauelementtestgeräts;
4 und 5 sind Diagramme zur Erläuterung des gemäß dem zweiten Aspekt der vorliegenden Erfindung vorgeschlagenen Zeitlagekalibrierverfahrens;
6 ist ein Blockschaltbild zur Erläuterung einer Anordnung eines wesentlichen Teils des Halbleiterbauelementtestgeräts, mit dem das gemäß dem zweiten Aspekt der vorliegenden Erfindung vorgeschlagene Zeitlagekalibrierverfahren realisiert wird;
7 ist ein Blockschaltbild zur Erläuterung eines Halbleiterbauelementtestgeräts, das bisher benutzt worden ist;
8 ist ein Blockschaltbild zur Erläuterung eines Halbleiterbauelementtestgeräts zum Ausführen eines Zeitlagekalibrierverfahrens, das zuvor innerhalb der Anlage der Anmelderin entwickelt wurde;
9 ist ein Diagramm eines Anzeigeschirms zur Erläuterung eines Beispiels einer Zeitlagemeßvorrichtung, die bei dem in 8 gezeigten Halbleiterbauelementtestgerät zum Ausführen der Zeitlagekalibrierung verwendet wurde, das zuvor innerhalb der Anlage der Anmelderin entwickelt wurde;
10 ist ein Anschlußdiagramm zur Erläuterung eines Beispiels der internen Anordnung einer in 8 gezeigten Pin-Auswahlvorrichtung; und
11 ist ein Diagramm zur Erläuterung eines Nachteils der in 8 gezeigten zuvor entwickelten Anordnung.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
1 zeigt ein Zeitlagekalibrierverfahren, das gemäß dem ersten Aspekt der vorliegenden Erfindung vorgeschlagen wird. Im übrigen bezeichnet in jeder der Zeichnungen ein Element, an dem das gleiche Bezugszeichen oder die gleiche Bezugszahl angebracht ist, das gleiche Element.
In 1 repräsentiert das Bezugszeichen TC die Länge einer Laufzeit, die für jeden der Testmustersignalübertragungswege angestrebt wird. Hier wird dies als Kalibrierzielwert bezeichnet.
Die Bezugszeichen TA1, TA2, TA3, ... repräsentieren Laufzeiten jeweiliger Pin-Auswahlwege einer Pin-Auswahlvorrichtung 21. Bei der vorliegenden Erfindung werden jene Laufzeiten (TA1, TA2, TA3, ...) vorab gemessen, und die Meßwerte werden beispielsweise in einem Speicher eines Computersystems zum Steuern eines Halbleiterbauelementtestgeräts gespeichert. Jene gespeicherten Laufzeitwerte werden aus dem Speicher ausgelesen, wenn ein Zeitlagekalibrierprogramm aktiviert wird, und sind als bekannte Zeitwerte gegeben.
Die Bezugszeichen T1, T2, T3, ... repräsentieren Meßwerte von Laufzeiten des Kanals Nr. 1, des Kanals Nr. 2 bzw. des Kanals Nr. 3 ... In der Aufschlüsselung ergeben sich die jeweiligen Meßwerte jener Laufzeiten als Summen der entsprechenden Laufzeitwerte (TA1, TA2, TA3, ...) jeweiliger Pin-Auswahlwege der Pin-Auswahlvorrichtung 21, die bekannte Werte besitzt, und der entsprechenden Laufzeitwerte (TX1, TX2, TX3, ...), die von den jeweiligen Signalübertragungswegen des Halbleiterbauelementtestgeräts verursacht werden.
Bei dem gemäß dem ersten Aspekt der vorliegenden Erfindung vorgeschlagenen Zeitlagekalibrierverfahren werden die bekannten Werte (TA1, TA2, TA3, ...) von dem jeweiligen der gemessenen Laufzeitwerte (T1, T2, T3, ...-) subtrahiert. Wenn jeder der Differenzwerte (TX1, TX2, TX3, ...) mit dem Zielwert TC übereinstimmt (TX1 = TC, TX2 = TC, TX3 = TC, ...), wird der Wert belassen, wie er ist. Wenn ein jeweiliger der Differenzwerte mit dem Zielwert TC nicht übereinstimmt (TX1 ≠ TC, TX2 ≠ TC, TX3 ≠ TC, ...), werden die Laufzeiten der jeweiligen Kanäle Nr. 1, Nr. 2, Nr. 3 ... der Zeitlagekalibratorgruppe 14 so eingestellt, daß die Beziehungen von TX1 = TC, TX2 = TC, TX3 = TC, ... hergestellt werden. Somit ist die Zeitlagekalibrierung ausgeführt.
Um diesen Prozeß auszuführen, weist die in 2 gezeigte Zeitlagemeßvorrichtung 22 die Funktion auf, die gemessenen Laufzeitwerte (T1, T2, T3, ...), wenn sie gemessen worden sind, an das Computersystem 10 zu übermitteln. Außerdem führt das Computersystem 10 einen Rechenprozeß aus, um die gespeicherten Laufzeiten TA1, TA2, TA3, ... der Pin-Auswahlvorrichtung 21 Kanal für Kanal von dem jeweiligen der gemessenen Laufzeitwerte (T1, T2, T3, ...) zu subtrahieren. Wenn ein jeweiliger der Differenzwerte (TX1, TX2, TX3, ...) mit dem Zielwert TC nicht übereinstimmt, steuert das Computersystem die Laufzeiten der entsprechenden einstellbaren Verzögerungselemente der Zeitlagekalibratorgruppe 14, um die Zeitlagekalibrierung so auszuführen, daß die Werte (TX1, TX2, TX3, ...) zu TX1', TX2' bzw. TX3', ... werden, von denen jeder mit dem Zielwert TC übereinstimmt. Dieser Zeitlagekalibrierprozeß wird automatisch ausgeführt, wenn das Computersystem das Zeitlagekalibrierprogramm ausführt.
Wenn die Laufzeitwertdifferenzen (TX1, TX2, TX3, ...) aller Kanäle auf die jeweiligen der Laufzeitwerte (TX1', TX2', TX3', ...) eingestellt sind, von denen jeder mit dem Zielwert TC übereinstimmt, sind alle Laufzeiten der Mustersignalübertragungswege des Halbleiterbauelementtestgeräts auf den Kalibrierzielwert TC eingestellt bzw. an ihn angepaßt.
3 zeigt eine Anordnung, die in dem Computersystem neu vorgesehen ist, um das vorgenannte Zeitlagekalibrierverfahren zu realisieren. Obwohl dies nicht dargestellt ist, ist das Computersystem 10 in herkömmlicher Weise mit einem Testprogramm zum Ausführen eines Tests, einem Zeitlagekalibrierprogramm zum Ausführen eines Zeitlagekalibrierprozesses etc. ausgestattet.
Die vorliegende Erfindung zeichnet sich durch die Anordnung aus, bei der ein Speicher 10A, eine Subtrahieranordnung 10B und eine Zeitlagesteueranordnung 10C zusätzlich zu jenen Programmen im Computersystem 10 vorgesehen sind.
Die vorgenannten Laufzeitwerte (TA1, TA2, TA3, ...) der jeweiligen Pin-Auswahlwege der Pin-Auswahlvorrichtung 21 werden in dem Speicher 10A gespeichert. Des weiteren subtrahiert die Subtrahieranordnung 10B die jeweiligen der Laufzeitwerte (TA1, TA2, TA3, ...) der Pin-Auswahlvorrichtung 21 von den Kanal für Kanal gemessenen Laufzeitwerten (T1, T2, T3, ...), um Berechnungsprozesse TX1 = (T1-TA1), TX2 = (T2-TA2), TX3 = (T3-TA3), ... auszuführen.
Die Zeitlagesteueranordnung 10C steuert die jeweiligen Laufzeiten der Zeitlagekalibratorgruppe 14 so, daß jedes der Subtraktionsergebnisse (TX1, TX2, TX3, ...) mit dem Zielwert TC übereinstimmt.
Das gemäß dem zweiten Aspekt der vorliegenden Erfindung vorgeschlagene Zeitlagekalibrierverfahren wird unter Verwendung von 4 und 5 erläutert. Gemäß dem zweiten Aspekt der vorliegenden Erfindung werden die Laufzeitwerte (TA1, TA2, TA3, ...) der jeweiligen Pin-Auswahlwege der Pin-Auswahlvorrichtung 21 gemessen, und die Meßergebnisse werden in dem Speicher des Computersystems 10 gespeichert. Dabei wird einer der Kanäle als Referenzkanal bestimmt, und Werte (ΔT1, ΔT2, ΔT3, ...) der Abweichung zwischen der Laufzeit des Pin-Auswahlwegs jenes Kanals und der Laufzeiten der Pin-Auswahlwege der anderen Kanäle werden ermittelt und in dem Speicher gespeichert. Bei dem in 4 gezeigten Beispiel wird der Kanal Nr. 1 als Referenzkanal bestimmt. 4 zeigt einen Fall, bei dem Differenzen zwischen der Laufzeit des Pin-Auswahlwegs des Kanals Nr. 1 als Referenzwert und den Laufzeiten der Pin-Auswahlwege der anderen Kanäle als die Abweichungswerte (ΔT1, ΔT2, ΔT3, ...) ermittelt werden.
Zum Zeitpunkt der Zeitlagekalibrierung stimmt, wenn die Laufzeiten der Zeitlagekalibratorgruppe 14 so eingestellt werden, daß die Differenzen zwischen den von der Zeitlagemeßvorrichtung 22 gemessenen Laufzeitwerten (T1, T2, T3, T4, ...) der jeweiligen Kanäle (wie oben ausgeführt, sind jene Summen aus den Laufzeitwerten (TX1, TX2, TX3, TX4, ...) der Signalübertragungswege der jeweiligen Kanäle des Halbleiterbauelementtestgeräts und den entsprechenden Laufzeitwerten (TA1, TA2, TA3, TA4, ...) der Pin-Auswahlwege der Pin-Auswahlvorrichtung) und dem Laufzeitwert T1 des Referenzkanals zu den vorgenannten Abweichungswerten (O, ΔT1, ΔT2, ΔT3, ...) werden sollten, wie in 5 gezeigt, jeder der angepaßten Laufzeitwerte (TX1', TX2', TX3', TX4', ...) der jeweiligen Mustersignalübertragungswege in dem Halbleiterbauelementtestgerät mit dem konstanten Zielwert TC überein.
Aus diesem Grund sind, wie in 6 gezeigt, zusätzlich zum Speicher 10A zum Speichern der Laufzeitwerte (TA1, TA2, TA3, ...) der Pin-Auswahlwege in der Pin-Auswahlvorrichtung 21, im Computersystem 10 vorgesehen: eine Abweichungswertberechnungsanordnung 10D, durch die beispielsweise das TA1 unter den im Speicher 10A gespeicherten Laufzeitwerten (TA1, TA2, TA3, ...) als Referenzwert verwendet wird und die jeweiligen Werte (ΔT1, ΔT2, ΔT3, ...) der Abweichung zwischen dem Referenzwert TA1 und den anderen Laufzeitwerten berechnet werden; und eine Zeitlagesteueranordnung 10C zum Steuern der Laufzeitwerte der Zeitlagekalibratorgruppe 14 derart, daß die jeweiligen Zeitunterschiede zwischen den von der Zeitlagemeßvorrichtung 22 gesendeten gemessenen Laufzeitwerten (T1, T2, T3, ...) und dem gemessenen Laufzeitwert des Referenzkanals jeweils mit den von der Abweichungswertberechnungsanordnung 10D berechneten entsprechenden Abweichungswerten (ΔT1, ΔT2, ΔT3, ...) übereinstimmen.
Wie oben erläutert, kann erfindungsgemäß vermieden werden, daß sich die zum Zeitpunkt des Zeitlagekalibrierprozesses verwendeten Abweichungslaufzeitwerte der Pin-Auswahlwege der Pin-Auswahlvorrichtung 21 in dem Zeitlagekalibrierergebnis widerspiegeln, und somit kann jeder der Laufzeitwerte der Testmusterübertragungswege zu einem konstanten Wert gemacht werden.
Als Folge wird der Vorteil erzielt, daß die Genauigkeit der Zeitlagekalibrierung des Halbleiterbauelementtestgeräts erhöht und die Zuverlässigkeit der Testergebnisse des Halbleiterbauelementtestgeräts verbessert werden kann.

Claims

Zeitlagekalibrierverfahren in einem Halbleiterbauelementtestgerät, das eine Mehrzahl von Testmustersignalübertragungswegen aufweist, von denen jeder aus einer Reihenschaltung aus einem Wellenformformatierer, einem Zeitlagekalibrator, einem Treiber und einem Ausgabe-Pin gebildet ist und durch die Testmustersignale an Ausgabe-Pins übertragen werden, und wobei das Halbleiterbauelementtestgerät ein im Test befindliches, an die Ausgabe-Pins angekoppeltes Halbleiterbauelement unter Verwendung der so übertragenen Testmustersignale testet, wobei das Zeitlagekalibrierverfahren folgende Schritte umfaßt: selektives Verbinden der einzelnen Ausgabe-Pins nacheinander mit einer Zeitlagemeßvorrichtung über einen jeweiligen Pin-Auswahlweg einer Pin-Auswahlvorrichtung (21), wobei der jeweilige Pin-Auswahlweg dem jeweiligen Ausgabe-Pin entspricht; Messen von Signalfortpflanzungslaufzeitwerten (TA1, TA2, TA3, ...) durch die jeweiligen Pin-Auswahlwege der Pin-Auswahlvorrichtung (21) mittels der Zeitlagemeßvorrichtung und Speichern der Meßwerte in einem Speicher; Messen von Gesamtsignalfortpflanzungslaufzeitwerten (T1, T2, T3, ...) durch jeweilige Gesamtsignalwege mittels der Zeitlagemeßvorrichtung, wobei sich jeder der Gesamtsignalwege aus einer Reihenschaltung der Testmustersignalübertragungswege und einem der Pin-Auswahlwege entsprechend dem jeweiligen der Ausgabe-Pins zusammensetzt; Subtrahierender gespeicherten Werte der jeweiligen Pin-Auswahlwege von den entsprechenden Gesamtsignalfortpflanzungslaufzeitwerten, um dadurch Differenzlaufzeitwerte (TX1, TX2, TX3, ...) zu gewinnen; und Anpassen von Laufzeitwerten der Zeitlagekalibratoren in den jeweiligen Testmustersignalübertragungswegen derart, daß jene jeweiligen Differenzlaufzeitwerte entsprechend allen Ausgabe-Pins mit einem vorbestimmten Wert (TC) übereinstimmen, wodurch ein Unterschied in den Signalfortpflanzungslaufzeitwerten der jeweiligen Testmustersignalübertragungswege auf Null abgeglichen wird.
Zeitlagekalibrierverfahren in einem Halbleiterbauelementtestgerät, das eine Mehrzahl von Testmustersignalübertragungswegen aufweist, von denen jeder aus einer Reihenschaltung aus einem Wellenformformatierer, einem Zeitlagekalibrator, einem Treiber und einem Ausgabe-Pin gebildet ist und durch die Testmustersignale an Ausgabe-Pins übertragen werden, und wobei das Halbleiterbauelementtestgerät ein im Test befindliches, an die Ausgabe-Pins angekoppeltes Halbleiterbauelement unter Verwendung der so übertragenen Testmustersignale testet, wobei das Zeitlagekalibrierverfahren folgende Schritte umfaßt: selektives Verbinden der einzelnen Ausgabe-Pins nacheinander mit einer Zeitlagemeßvorrichtung über einen jeweiligen Pin-Auswahlweg eine Pin-Auswahlvorrichtung (21), wobei der jeweilige Pin-Auswahlweg dem jeweiligen Ausgabe-Pin entspricht; Messen von Signalfortpflanzungslaufzeitwerten (TA1, TA2, TA3, ...) durch die jeweiligen Pin-Auswahlwege der Pin-Auswahlvorrichtung (21) mittels der Zeitlagemeßvorrichtung und Speichern der Meßwerte in einem Speicher; Bestimmen eines der Ausgabe-Pins als Referenzausgabe-Pin; Berechnen von Werten der Abweichung (ΔT1=TA2-TA1, ΔT2=TA3-TA1, ...) zwischen dem Laufzeitwert (TA1) durch den Pin-Auswahlweg für den Referenzausgabe-Pin als einem Referenzwert und jeweiliger Laufzeitwerte (TA2, TA3, ...) durch verbleibende Pin-Auswahlwege für die verbleibenden Ausgabe-Pins, die nicht der Referenzausgabe-Pin sind; Messen von Gesamtsignalfortpflanzungslaufzeitwerten (T1, T2, T3, ...) durch jeweilige Gesamtsignalwege mittels der Zeitlagemeßvorrichtung, wobei sich jeder der Gesamtsignalwege aus einer Reihenschaltung der Testmustersignalübertragungswege und einem der Pin-Auswahlwege entsprechend dem jeweiligen Ausgabe-Pin zusammensetzt; Anpassen von Signalfortpflanzungslaufzeitwerten (TX1, TX2, TX3, ...) der Zeitlagekalibratoren in den jeweiligen Testmustersignalübertragungswegen für die verbleibenden Ausgabe-Pins derart, daß die Abweichungen zwischen dem Gesamtsignalfortpflanzungslaufzeitwert (T1) durch den Gesamtsignalweg für den Referenzausgabe-Pin und den Gesamtsignalfortpflanzungslaufzeitwerten (T2, T3, ...) durch die Gesamtsignalwege für die verbleibenden Ausgabe-Pins mit den jeweils entsprechenden, vorher berechneten Abweichungswerten (ΔT1, ΔT2, ...) übereinstimmen, wodurch die Differenz in den Signalfortpflanzungslaufzeitwerten der jeweiligen Testmustersignalübertragungswege auf Null abgeglichen wird.
Halbleiterbauelementtestgerät mit einem Zeitlagekalibriermodus, umfassend: einen Mustergenerator; einen Pin-Datenselektor, der Pin-Daten, welche Testmusterdaten, Adressensignale und Steuersignale enthalten und aus dem Mustergenerator ausgegeben werden, an jeweilige Pin-Kanäle entsprechend Ausgabe-Pins verteilt; Wellenformformatierer, von denen jeder aus den an ihn durch den Pin-Datenselektor verteilten Pin-Daten ein Testmustersignal mit einer Wellenform formt, die Standardanforderungen eines im Test befindlichen Halbleiterbauelements erfüllt; Zeitlagekalibratoren, die Signalfortpflanzungslaufzeitwerte durch jeweilige Testmustersignalübertragungswege kalibrieren, die mit den jeweiligen Wellenformformatierern verbunden sind; Treiber, die die aus den jeweiligen Zeitlagekalibratoren ausgegebenen Testmustersignale an die Ausgabe-Pins übertragen, an denen ein im Test befindliches Halbleiterbauelement angekoppelt ist; ein Computersystem, das den Betrieb des Testgeräts steuert; eine Zeitlagemeßvorrichtung, die die angelegten Zeitlagen der an die jeweiligen Ausgabe-Pins angelegten Testmustersignale mißt; und eine Pin-Auswahlvorrichtung, die mit den Ausgabe-Pins in einem Zeitlagekalibriermodus verbunden ist und Pin-Auswahlwege bildet, welche die jeweiligen Ausgabe-Pins jeweils einzeln mit der Zeitlagemeßvorrichtung verbinden; wobei jeweils die Reihenschaltung eines Wellenformformatierers, eines Zeitlagekalibrators, eines Treibers und eines Ausgabe-Pins einen Testmustersignalübertragungsweg bildet, wobei das Computersystem umfaßt: eine Speicheranordnung zum Speichern von Signalfortpflanzungsiaufzeitwerten (TA1, TA2, TA3, ...) durch die jeweiligen Pin-Auswahlwege der Pin-Auswahlvorrichtung (21); eine Subtrahieranordnung zum Subtrahieren der gespeicherten Laufzeitwerte durch die jeweiligen Pin-Auswahlwege von entsprechenden Gesamtlaufzeitwerten (T1, T2, T3, ...), die mittels der Zeitlagemeßvorrichtung durch jeweilige Serienschaltungen der Testmustersignalübertragungswege und der Pin-Auswahlwege entsprechend den jeweiligen Ausgabe-Pins gemessen werden; und eine Zeitlagesteueranordnung zum Steuern der Signalfortpflanzungslaufzeitwerte (TX1, TX2, TX3, ...) der jeweiligen Zeitlagekalibratoren derart, daß die als Ergebnisse der Subtrahieranordnung gewonnenen Differenzlaufzeitwerte zum Konvergieren zu einem vorbestimmten konstanten Wert (TC) hin gebracht werden.
Halbleiterbauelementtestgerät mit einem Zeitlagekalibriermodus, umfassend: einen Mustergenerator; einen Pin-Datenselektor, der Pin-Daten, welche Testmusterdaten, Adressensignale und Steuersignale enthalten und aus dem Mustergenerator ausgegeben werden, an jeweilige Pin-Kanäle entsprechend Ausgabe-Pins verteilt; Wellenformformatierer, von denen jeder aus den an ihn durch den Pin-Datenselektor verteilten Pin-Daten ein Testmustersignal mit einer Wellenform formt, die Standardanforderungen eines im Test befindlichen Halbleiterbauelements erfüllt; Zeitlagekalibratoren, die Signalfortpflanzungslaufzeitwerte durch jeweilige Testmustersignalübertragungswege kalibrieren, die mit den jeweiligen Wellenformformatierern verbunden sind; Treiber, die die aus den jeweiligen Zeitlagekalibratoren ausgegebenen Testmustersignale an die Ausgabe-Pins übertragen, an denen ein im Test befindliches Halbleiterbauelement angekoppelt ist; ein Computersystem, das den Betrieb des Testgeräts steuert; eine Zeitlagemeßvorrichtung, die die angelegten Zeitlagen der an die jeweiligen Ausgabe-Pins angelegten Testmustersignale mißt; und eine Pin-Auswahlvorrichtung, die mit den Ausgabe-Pins in einem Zeitlagekalibriermodus verbunden ist und Pin-Auswahlwege bildet, welche die jeweiligen Ausgabe-Pins jeweils einzeln mit der Zeitlagemeßvorrichtung verbinden; wobei jeweils die Reihenschaltung eines Wellenformformatierers, eines Zeitlagenkalibrators, eines Treibers und eines Ausgabe-Pins eine Testmustersignalübertragungsweg bildet, wobei das Computersystem umfaßt: eine Speicheranordnung zum Speichern von Signalfortpflanzungslaufzeitwerten (TA1, TA2, TA3, ...) durch die jeweiligen Pin-Auswahlwege; eine Rechenanordnung zum Berechnen von Werten der Abweichung (ΔT1=TA2-TA1, ΔT2=TA3-TA1, ...) zwischen dem in der Speicheranordnung gespeicherten Laufzeitwert (TA1) des Pin-Auswahlwegs für einen der Ausgabe-Pins, der als Referenzausgabe-Pin bestimmt ist, und den in der Speicheranordnung gespeicherten jeweiligen Laufzeitwerten (TA2, TA3, ...) der Pin-Auswahlwege für die verbleibenden Ausgabe-Pins, die nicht der Referenzausgabe-Pin sind; und eine Zeitlagesteueranordnung zum Steuern der Laufzeitwerte (TX1, TX2, TX3, ...) des jeweiligen Zeitlagekalibrators derart, daß die Abweichungen zwischen dem Gesamtsignalfortpflanzungslaufzeitwert (T1) durch den Gesamtsignalweg, bestehend aus Testmustersignalübertragungsweg und Pin-Auswahlweg, für den Referenzausgabe-Pin und den Gesamtsignalfortpflanzungslaufzeitwerten (T2, T3, ...) durch die Gesamtsignalwege für die verbleibenden Ausgabe-Pins mit den entsprechenden, vorher berechneten Abweichungswerten (ΔT1=TA2-TA1, ΔT2=TA3-TA1, ...) übereinstimmen, wodurch die Differenz der Signalfortpflanzungslaufzeitwerte der jeweiligen Testmustersignalübertragungswege auf Null abgeglichen wird.