[go: up one dir, main page]

DE19915398A1 - Skew-Einstellverfahren in einem IC Testgerät und Pseudoeinrichtung zur Verwendung bei dem Verfahren - Google Patents

Skew-Einstellverfahren in einem IC Testgerät und Pseudoeinrichtung zur Verwendung bei dem Verfahren

Info

Publication number
DE19915398A1
DE19915398A1 DE19915398A DE19915398A DE19915398A1 DE 19915398 A1 DE19915398 A1 DE 19915398A1 DE 19915398 A DE19915398 A DE 19915398A DE 19915398 A DE19915398 A DE 19915398A DE 19915398 A1 DE19915398 A1 DE 19915398A1
Authority
DE
Germany
Prior art keywords
driver
connection
socket
cards
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19915398A
Other languages
English (en)
Other versions
DE19915398B4 (de
Inventor
Hiroyuki Nagai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE19915398A1 publication Critical patent/DE19915398A1/de
Application granted granted Critical
Publication of DE19915398B4 publication Critical patent/DE19915398B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Es werden ein Versatzeinstellverfahren, das zum exakten Ausführen einer Versatzeinstellung in einem IC-Testgerät geeignet ist, das eine Mehrzahl von Anschlußkarten und einen IC-Sockel umfaßt, und eine Pseudoeinrichtung für die Verwendung in dem Versatzeinstellverfahren bereitgestellt. Eine beliebige (11N) der Anschlußkarten (11A bis 11N), die jeweils an die Anschlüsse des IC-Sockels angeschlossen sind, wird als eine Referenzanschlußkarte definiert. Eine Mehrzahl von Pseudoeinrichtungen (12) wird bereitgestellt, von denen jede eine der übrigen Anschlußkarten über den IC-Sockel mit der Referenzanschlußkarte (11N) elektrisch verbindet, wenn diese Pseudoeinrichtung an diesem angebracht ist. Die Pseudoeinrichtungen werden sequentiell an dem IC-Sockel angebracht, um hierdurch alle Treiber (DR) der übrigen Anschlußkarten jeweils einen nach dem anderen mit einem Spannungsvergleicher (CP¶N¶) der Referenzanschlußkarte zu verbinden. Variable Verzögerungsschaltungen (DRY1 und DRY2) jeder Anschlußkarte werden so justiert, daß die Verzögerung der Phase des Treibers jeder Anschlußkarte mit der als eine Referenz definierten Phasenverzögerung übereinstimmen kann.

Description

HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf ein sogenanntes Skew- bzw. Versatz-Einstellverfahren in einem IC-Testgerät zum Testen von unterschiedlichen Arten von integrierten Halbleiterschal­ tungen (im folgenden jeweils als IC bezeichnet) und zum Ermitteln, ob diese fehlerfrei (akzepta­ bel) oder defekt (fehlerhaft) sind. Insbesondere bezieht sie sich auf ein Einstellverfahren, das dazu dient, die zeitliche Lage, mit der ein Testmustersignal an die jeweiligen Anschlüsse eines im Test befindlichen ICs angelegt wird, und die zeitliche Lage, bei der ein als Reaktion erhaltenes, von dem im Test befindlichen IC abgegebenes Ausgangssignal herausgegriffen oder ausgelesen wird, für jeden Anschluß mit einem vorbestimmten Sollwert zur Übereinstimmung zu bringen. Dieses Einstellverfahren wird auf diesem Gebiet als Skew- bzw. Versatzeinstellverfahren bezeichnet (im folgenden Versatzeinstellverfahren genannt). Die Erfindung bezieht sich auch auf eine Pseudoein­ richtung, die bei diesem Versatzeinstellverfahren verwendet wird.
2. Beschreibung des Standes der Technik
Bei einem zum Testen von ICs wie etwa beispielsweise von Speichern dienenden IC-Testgerät ist es üblich, periodisch eine Einstellung durchzuführen, bei der der Zeitpunkt zum Anlegen eines Testmustersignals an jeden der Eingangsanschlüsse (an einen Dateneingangsanschluß und einen Adreßeingangsanschluß) eines im Test befindlichen ICs, und der Zeitpunkt zum Auslesen eines als Reaktion erhaltenen Ausgangssignals von einem Ausgangsanschluß des im Test befindlichen ICs oder von einem I/O-Anschluß bzw. Eingangs/Ausgangsanschluß des im Test befindlichen ICs während dessen Ausgabemodus mit einem vorbestimmten Sollwert für jeden Anschluß zur Übereinstimmung gebracht werden. Diese Einstellung wird in dem vorliegenden technischen Gebiet üblicherweise als Skew- oder Schräglagen- bzw. Versatzeinstellung bezeichnet.
In einem Testkopf des IC-Testgeräts ist eine gedruckte Platine untergebracht, die auf diesem Gebiet als Stift- bzw. Anschlußkarte bezeichnet wird und beispielsweise einen Treiber zum Anlegen eines Testmustersignals an einen im Test befindlichen IC über einen IC-Sockel, der an der Oberseite des Testkopfs angebracht ist, und einen Vergleicher zum Vergleichen eines als Reaktion erhaltenen Ausgangssignals, das über den IC-Sockel von dem im Test befindlichen IC erhalten wird, mit einem Erwartungswertsignal, und dergleichen aufweist. Die gedruckte Platine wird im folgenden als Anschlußkarte bezeichnet. Üblicherweise ist eine Mehrzahl von Anschluß­ karten enthalten, deren Anzahl der Anzahl von Anschlüssen (Stiften) eines im Test befindlichen ICs entspricht. In Fig. 3 ist der Schaltungsaufbau einer derartigen Anschlußkarte lediglich als Beispiel schematisch dargestellt. Da die Anschlußkarten 11A, 11B, 11C, . . ., 11N jeweils den gleichen Schaltungsaufbau aufweisen, ist in Fig. 3 die Schaltungskonfiguration lediglich der Anschlußkarte 11A dargestellt. Die Anschlußkarten 11A bis 11N sind jeweils so ausgelegt, daß dann, wenn sie in dem Testkopf an ihren vorbestimmten Positionen angebracht sind, die Ausgangsanschlüsse der Treiber mit einem IC-Sockel elektrisch verbunden sind und ein Eingangs­ anschluß jedes der Vergleicher mit dem IC-Sockel elektrisch verbunden ist.
Wie in Fig. 3 dargestellt ist, weist die Anschlußkarte 11A einen Wellenformgenerator FF, einen Treiber DR zum Verstärken eines durch den Wellenformgenerator FF erzeugten Testmustersignals und zum Anlegen des verstärkten Testmustersignals an einen im Test befindlichen IC über einen Anschluß P1 eines IC-Sockels 10, sowie einen Spannungsvergleicher CP zum Vergleichen eines von dem im Test befindlichen IC als Reaktion erhaltenen Ausgangssignals mit einem Erwar­ tungswertsignal auf.
Der IC-Sockel 10, mit dem der im Test befindliche, nicht gezeigte IC elektrisch zu verbinden ist, weist Anschlüsse (Stifte) P1, P2, P3, . . ., PN auf, deren Anzahl der Anzahl von Anschlüssen (Stiften) des im Test befindlichen ICs entspricht, mit denen die Anschlüsse P1 bis PN verbunden werden. An die Anschlüsse P1 bis PN sind jeweils der Ausgangsanschluß des Treibers DR und ein Eingangsanschluß des Spannungsvergleichers CP der zugehörigen Anschlußkarte aus den Anschlußkarten 11A bis 11N angeschlossen.
Der Wellenformgenerator FF ist bei diesem Beispiel durch ein RS-Flipflop gebildet, das mit einem Setzanschluß S und einem Rücksetzanschluß R ausgestattet ist. Wenn an den Setzanschluß S des RS-Flipflops ein Setzeingangssignal PSET (in Fig. 4B gezeigt) von einem Eingangsanschluß SET der Anschlußkarte 11A über eine variable Verzögerungsschaltung DRY1 angelegt wird, erzeugt das RS-Flipflop FF ein Treibersignal VDR, das auf logisch H (hoher Pegel) übergeht, wie dies in Fig. 4D dargestellt ist.
Wenn auf der anderen Seite an den Rücksetzanschluß R des RS-Flipflops ein Rücksetzeingangs­ signal PRESET (in Fig. 4C gezeigt) von einem Eingangsanschluß RESET der Anschlußkarte 11A über eine variable Verzögerungsschaltung DRY2 angelegt wird, legt das RS-Flipflop FF das Treiber­ signal VDR auf den logischen Wert L (niedriger Pegel), wie dies in Fig. 4D dargestellt ist.
In dieser Weise erzeugt das RS-Flipflop FF das Treibersignal VDR als Reaktion auf das Anlegen des Setzeingangssignals PSET und des Rücksetzeingangssignals PRESET an das RS-Flipflop FF. Das Treibersignal VDR wird durch den Treiber DR verstärkt, von dem es dann als ein Testmustersignal über den entsprechenden Anschluß P1 des IC-Sockels 10 an den zugehörigen Eingangsanschluß des im Test befindlichen ICs (an einen Adreßeingangsanschluß und einen als Eingang ausgelegten Eingangsanschluß, oder an einen Eingangsanschluß eines kombinierten I/O-Anschlusses in dessen Eingabemodus) angelegt wird. Es erübrigt sich, festzustellen, daß der Wellenformgenerator FF nicht speziell auf ein RS-Flipflop festgelegt ist, sondern auch durch andere Bauelemente oder Schaltungen gebildet sein kann, solange diese den gewünschten Zweck erfüllen.
Das Setzeingangssignal PSET und das Rücksetzeingangssignal PRESET werden jeweils relativ zu dem Zeitpunkt der Erzeugung von Periodenimpulsen PRET, die die Testperiode TTES gemäß der Darstel­ lung in Fig. 4A definieren, um τ1 bzw. um τ2 verzögert und werden dann in den Setzeingangsan­ schluß SET und den Rücksetzeingangsanschluß RESET von jeder der Anschlußkarten 11A bis 11N eingespeist. Die Verzögerungszeiten τ1 und τ2 sind durch die Bedingungen für die Erzeugung des Testmusters bestimmt.
Wenn nun angenommen wird, daß die Verzögerungszeiten für das Setzeingangssignal PSET und für das Rücksetzeingangssignal PRESET, die an die Eingangsanschlüsse SET und RESET aller Anschlußkarten 11A bis 11N angelegt werden, gleich τ1 und τ2 sind, wie dies in den Fig. 4B und 4C dargestellt ist, sollten die Testmustersignale mit der gleichen Phasenlage (zu demselben Zeitpunkt) an die jeweiligen Anschlüsse P1 bis PN des IC-Sockels 10 angelegt werden.
In der Praxis ändert sich jedoch die in Fig. 3 gezeigte Verzögerungszeit Tpd bei der Signalausbrei­ tung aufgrund von Änderungen der Leitungslängen zwischen den Anschlußkarten 11A bis 11N und den entsprechenden Anschlüssen P1 bis PN des IC-Sockels 10 oder aufgrund irgendwelcher anderer Ursachen in entsprechender Weise, was zu Änderungen des Zeitpunkts führt, zu dem die Treibersignale VDR an den Anschlüssen P1 bis PN des IC-Sockels 10 ankommen. Damit diese Änderungen der Zeitpunkte berücksichtigt werden können und demzufolge ein phasengerechtes Anlegen der Testmustersignale an den IC-Sockel sichergestellt wird, sind die Anschlußkarten 11A bis 11N jeweils mit den vorstehend angesprochenen variablen Verzögerungsschaltungen DRY1 und DRY2 versehen. Durch Steuern der Verzögerungszeiten der variablen Verzögerungsschaltun­ gen DRY1 und DRY2 werden die Phasenlagen der Treibersignale VDR, die an alle Anschlüsse P1 bis PN des IC-Sockels 10 anzulegen sind, so eingestellt, daß sie mit den Phasenlagen der Setz- und Rücksetzeingangssignale PSET und PRESET übereinstimmen, die an die Eingangsanschlüsse SET und RESET der Anschlußkarten 11A bis 11N angelegt werden. Dies stellt die vorstehend angesprochene Versatzeinstellung dar.
Wenn ferner Änderungen in der Ausbreitungsverzögerungszeit Tpd zwischen den Anschlußkarten 11A bis 11N und den entsprechenden Anschlüssen des IC-Sockels 10 vorhanden sind, treten auch Änderungen in der Ausbreitungszeit auf, die das als Reaktion abgegebene und aus dem im Test befindlichen IC ausgelesene Ausgangssignal benötigt, bis es den Spannungsvergleicher CP der zugehörigen Anschlußkarte aus den Anschlußkarten 11A bis 11N erreicht. Damit diese Änderungen berücksichtigt werden können, ist eine variable Verzögerungsschaltung DRY3 in einem Pfad angeordnet, über den ein Abtastimpuls PSTRB an den Spannungsvergleicher CP von einem Abtasteingangsanschluß STRB jeder Anschlußkarte angelegt wird. Hierdurch werden auch auf der Seite des Spannungsvergleichers CP Versatzeinstellungen vorgenommen.
Nachfolgend werden herkömmliche Versatzeinstellverfahren im Bereich des Treibers DR und im Bereich des Spannungsvergleichers DP beschrieben.
Herkömmlicherweise wird zur Vornahme von Versatzeinstellungen im Bereich des Treibers DR ein Standard-Spannungsvergleicher STDCP als eine Standardphasenerfassungseinrichtung bereitge­ stellt, wie dies in Fig. 3 gezeigt ist. Ausgangsanschlüsse der Anschlußkarten 11A bis 11N werden selektiv über eine Relais- bzw. Umschaltmatrix RMAX an den Standard-Spannungsver­ gleicher STDCP in sequentieller Reihenfolge angeschlossen, um hierdurch die Versatzeinstellung für jede der Anschlußkarten 11A bis 11N vorzunehmen. Nachstehend wird als ein Beispiel die Versatzeinstellung hinsichtlich der Anschlußkarte 11A beschrieben.
Der Standard-Spannungsvergleicher STDCP ist mit einem ersten und einem zweiten Vergleicher CP1 und CP2 ausgestattet, wie dies in Fig. 5 gezeigt ist. Die Vergleicher CP1 und CP2 bilden einen Fenstervergleicher. In dem Standard-Spannungsvergleicher STDCP gibt der erste Vergleicher CP1 einen logischen Pegel L oder H in Abhängigkeit davon ab, ob ein Eingangssignal Vx größer oder kleiner als eine Vergleichsspannung (Referenzspannung) VH ist. Auf der anderen Seite gibt der zweite Vergleicher CP2 einen logischen Pegel L oder H in Abhängigkeit davon ab, ob das Eingangssignal Vx kleiner oder größer als eine Vergleichsspannung VL ist. Demgemäß ist es durch Überwachung der logischen Werte, die an den Ausgangsanschlüssen TVH und TVL des Standard-Spannungs­ vergleichers STDCP abgegeben werden, möglich, zu erfassen, welche Beziehungen das Eingangssignal Vx gegenüber den Vergleichsspannungen VH und VL aufweist.
Es sei nun angenommen, daß die Spannungsbeziehungen zwischen den Vergleichsspannungen VL und VH sowie dem Eingangssignal Vx beispielsweise derart eingestellt sind, daß die Vergleichs­ spannungen VL und VH durch Spannungen gebildet sind, die etwas höher als der logische Pegel L bzw. etwas niedriger als der logische Pegel H des Eingangssignals Vx sind, wie dies in Fig. 6B gezeigt ist. Weiterhin sei angenommen, daß die Phase eines Referenztakts CLK, der als ein Abtastimpuls an jeden der Vergleicher CP1 und CP2 angelegt wird, für jede Testperiode TTES (Fig. 6A) in der sequentiellen Reihenfolge gemäß CLK1, CLK2, . . ., CLKn verschoben wird, wie dies in Fig. 6C dargestellt ist, wodurch der Zeitpunkt des Vergleichs seitens der Vergleicher CP1 und CP2 verschoben wird.
Wenn die Spannung des Eingangssignals Vx in diesem Fall niedriger ist als die Vergleichsspan­ nung VL, wird der logische Pegel L bzw. der logische Pegel H an den Ausgangsanschlüssen TVL bzw. TVH abgegeben. Wenn die Spannung des Eingangssignals Vx in der Mitte zwischen den Vergleichsspannungen VH und VL liegt, wird ein logischer Pegel H an den beiden Ausgangsan­ schlüssen TVL und TVH abgegeben. Wenn die Spannung des Eingangssignals Vx höher ist als die Vergleichsspannung VH, werden der logische Pegel H bzw. der logische Pegel L an den Aus­ gangsanschlüssen TVL bzw. TVH erzeugt. Folglich läßt sich der Zustand des Eingangssignals Vx dadurch erkennen, daß die logischen Werte überwacht werden, die an den Ausgangsanschlüssen TVL und TVH des Standard-Spannungsvergleichers STDCP abgegeben werden. Die Versatzein­ stellung in dem Bereich des Treibers TR ist eine Justierung, bei der z. B. der Zeitpunkt der ansteigenden Flanke des Eingangssignals Vx unter Ausnutzung dieser Eigenschaften der Span­ nungsvergleicher detektiert wird, anschließend die Verzögerungszeit des Eingangssignals Vx auf der Basis des erfaßten Zeitpunkts von dessen ansteigender Flanke gemessen wird, und die Verzögerungszeiten der variablen Verzögerungsschaltungen DRY1 und DRY2 so eingestellt werden, daß die Verzögerungszeit des Eingangssignals Vx die vorbestimmte Größe annimmt.
Bei dem herkömmlichen Verfahren zur Ausführung der Versatzeinstellung im Bereich des Treibers DR werden, genauer gesagt, die Verzögerungszeiten der variablen Verzögerungsschaltungen der DRY1 und DRY2 vorab auf Referenzwerte eingestellt (z. B. auf die Mittelwerte der zeitlichen Breiten der variablen Verzögerungszeit), wonach dann die Setz- und Rücksetzeingangssignale PSET und PRESET, die so eingestellt sind, daß sie um vorbestimmte Zeitintervalle, z. B. um die in Fig. 4 gezeigten Zeitintervalle τ11 und τ2 verzögert werden, in die Verzögerungsschaltungen eingespeist werden, und das Treibersignal VDR von dem Treiber DR bereitgestellt wird.
Auf der anderen Seite wird der IC-Sockel 10 von dem zu testenden IC getrennt gehalten und wird zum Reflektieren bzw. Zurückleiten eines Signals an dem Anschluß P1 veranlaßt. Als Ergebnis dessen wird der Standard-Spannungsvergleicher STDCP mit einer direkten Welle bzw. einem direkten Signal Rx1, das von dem Treiber DR abgegeben wird, und einer reflektierten Welle bzw. einem reflektierten Signal Rx2 gespeist, das um ein Zeitintervall TQ verzögert ist, das doppelt so lang ist wie die Verzögerungszeit Tpd für die Fortpflanzung zwischen der Anschlußkarte 11A und dem Anschluß P1 des IC-Sockels 10, wie dies in Fig. 7C dargestellt ist.
Demzufolge sind die Vergleichsspannungen VH und VL des Standard-Spannungsvergleichers STDCP auf Pegel eingestellt, die sich zu einem Zeitpunkt T1 mit der ansteigenden Flanke des direkten Signals Rx1 schneiden, und zu einem Zeitpunkt T2 mit der abfallenden Flanke des reflektierten Signals Rx2 schneiden, wie dies in Fig. 7C dargestellt ist. Die Phase des Referenz­ takts CLK, der als der Abtastimpuls PSTRB an den Standard-Spannungsvergleicher STDCP angelegt wird, wird für jede Testperiode DTES in der Reihenfolge PSTRB1, PSTRB2, . . ., PSTRBn geringfügig verschoben, wie dies in Fig. 7D gezeigt ist. Hierdurch ist es möglich, die Zeitpunkte T1 und T2 zu erfassen, zu denen das direkte Signal Rx1 und das reflektierte Signal Rx2 an dem Standard-Spannungs­ vergleicher STDCP ankommen. Auf der Grundlage der in dieser Weise detektierten Zeitpunkte T1 und T2 kann die Zeitdifferenz TQ zwischen dem direkten Signal Rx1 und dem reflektierten Signal Rx2 erfaßt werden. Durch Teilen der Zeitdifferenz T0 durch Zwei ist es möglich, die Verzögerungszeit Tpd bei der Fortpflanzung zwischen der Anschlußkarte 11A und dem Anschluß P1 des IC-Sockels 10 zu ermitteln.
Die vorstehend angegebene Messung wird für jede Anschlußkarte durchgeführt, um hierdurch die Verzögerungszeit Tpd für die Fortpflanzung zu erfassen. Danach wird beispielsweise der mittlere Wert aus dem Variationsbereich der bei der Fortpflanzung auftretenden Verzögerungszeit Tpd als ein Referenzwert festgelegt, und es wird die Abweichung der tatsächlich gemessenen Fortpflan­ zungsverzögerungszeit Tpd von dem Referenzwert für jede Anschlußkarte berechnet. Dann wird eine Verzögerungszeit, die der berechneten Abweichung entspricht, in jeder der variablen Verzögerungsschaltungen DRY1 und DRY2 der jeweiligen Anschlußkarten 11A bis 11N einge­ stellt, wodurch die Versatzeinstellung in dem Bereich des Treibers abgeschlossen ist.
Hieran schließt sich dann die Justierung des Vergleichszeitpunkts der Spannungsvergleicher CP an, die an den Anschlußkarten 11A bis 11N markiert sind. Der Spannungsvergleicher CP jeder Anschlußkarte kann identischen Aufbau wie der Standard-Spannungsvergleicher STDCP aufwei­ sen, der in Fig. 5 gezeigt ist. Durch Einstellen der Vergleichsspannung VL auf einen Spannungs­ pegel, der geringfügig oberhalb des logischen Pegels L liegt, ist es möglich, den Zeitpunkt der ansteigenden Flanke des Treibersignals VDR zu erfassen, das der Treiber DR abgibt.
Konkret gesagt, wird die Justierung der zeitlichen Lage des durch den Spannungsvergleicher CP durchgeführten Vergleichs wie folgt vorgenommen: Es wird das in Fig. 9B gezeigte Treibersignal VDR von dem Treiber DR direkt an den Spannungsvergleicher CP angelegt; es wird der Zeitpunkt TS erfaßt, zu dem die ansteigende Flanke des Treibersignals VDR sich mit der Vergleichsspannung VL schneidet, die in Fig. 9B gezeigt ist; und es wird der erfaßte Zeitpunkt TS in der variablen Verzögerungsschaltung DRY3 eingestellt, die in dem Zuführungspfad für den Abtastimpuls PSTRP vorgesehen ist, der von dem Abtasteingangsanschluß STRP zu dem Spannungsvergleicher CP in jeder Anschlußkarte vorhanden ist, wie dies in Fig. 8 gezeigt ist. Dies bedeutet, daß die variable Verzögerungsschaltung DRY3 in einen sogenannten Durchgangszustand eingestellt wird, anschließend der Zeitpunkt TS der Ankunft des von dem Treiber DR stammenden Treibersignals VDR bei ihr gemessen wird, und die Verzögerungszeit der variablen Verzögerungsschaltung DRY3 so eingestellt wird, daß der gemessene Zeitpunkt TS mit der Verzögerungszeit τ1 des eingestellten Signals bzw. Einstellsignals PSET übereinstimmt. Hierdurch kann erreicht werden, daß die erfaßte zeitliche Lage des Spannungsvergleichers CB mit der Verzögerungszeit im Bereich des Treibers DR übereinstimmt. In Fig. 8 sind diejenigen Teile und Elemente, die den in Fig. 3 gezeigten Teilen und Elementen entsprechen, mit den gleichen Bezugszeichen versehen.
Wie vorstehend beschrieben, wird bei dem herkömmlichen Versatzeinstellverfahren das reflek­ tierte Signal insbesondere für die Versatzeinstellung auf der Seite des Treibers herangezogen und zusätzlich das reflektierte Signal über die Relais- bzw. Verzweigungsmatrix RMAX zu dem Standard-Spannungsvergleicher STDCP geleitet, um hierdurch die Verzögerung der Phase oder die Verzögerung des reflektierten Signals zwischen dem Treiber DR und jedem der Anschlüsse P1 und PN des IC-Sockels 10 zu messen. Demzufolge ergibt sich bei dem herkömmlichen Verfahren der Nachteil, daß die Verzögerung der Phase nicht exakt gemessen werden kann.
Anders ausgedrückt, wird die Relais- bzw. Verzweigungsmatrix RMAX lediglich dazu benutzt, den Standard-Spannungsvergleicher STDCP mit den Anschlußkarten 11A bis 11N während der Versatzeinstellung zu verbinden, und wird nicht während des IC-Tests verwendet. Zudem wird sie so geschaltet, daß sie den Standard-Spannungsvergleicher STDCP mit den Treibern DR der jeweiligen Anschlußkarte jeweils einen nach dem anderen verbindet. Wenn demzufolge sich die Verzögerungszeit seitens der Relais- bzw. Verzweigungsmatrix RMAX mit ihrer Umschaltung ändern sollte, wird dann ein Fehler in der für die Fortpflanzung zwischen dem Treiber DR und jedem Anschluß P des IC-Sockels benötigten Verzögerungszeit hervorgerufen, die für jede Anschlußkarte 11 gemessen wird. Da keine reelle Chance gegeben ist, daß es keine Unterschiede in den Leitungslängen zwischen der Relais- bzw. Verzweigungsmatrix RMAX und den jeweiligen Anschlußkarten gibt, ändert sich die durch die Relais- bzw. Verzweigungsmatrix RMAX hervorge­ rufene Verzögerungszeit mit ihrer Umschaltung. Es ist demzufolge schwierig, ein exaktes, phasengerechtes Anlegen der Testmustersignale von allen Anschlußkarten 11A bis 11N zu den entsprechenden Anschlüssen P1 bis PN des IC-Sockels zu erreichen.
Aufgrund der vorstehend erläuterten, nicht exakten Justierung des Versatzes im Bereich des Treibers mangelt es auch der hierauf basierenden Justierung des Versatzes bei dem Spannungs­ vergleicher CP an Genauigkeit.
KURZFASSUNG DER ERFINDUNG
Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Versatzeinstellverfahren zu schaffen, das imstande ist, Versatzeinstellungen sowohl im Bereich des Treibers als auch im Bereich des Spannungsvergleichers exakt ausführen zu können.
Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine Pseudoeinrichtung zu schaffen, die für den Einsatz in einem Versatzeinstellverfahren geeignet ist, das zum exakten Ausführen von Versatzeinstellungen sowohl im Bereich des Treibers als auch im Bereich des Spannungsvergleichers imstande ist.
Zur Lösung der vorstehend genannten Aufgaben wird gemäß einem Gesichtspunkt der vorliegen­ den Erfindung ein Versatzeinstellverfahren zum Justieren eines Versatzes (Skew) in einem IC-Testgerät geschaffen, das eine Mehrzahl von Anschlußkarten und mindestens einen IC-Sockel umfaßt, wobei jede der Anschlußkarten mit mindestens einem Treiber zum Anlegen eines Testmustersignals an einen im Test befindlichen IC sowie einer Vergleichereinrichtung zum logischen Vergleichen eines von dem im Test befindlichen IC als Reaktion erhaltenen Ausgangs­ signals mit einem vorbestimmten Wert ausgestattet ist, wobei das Verfahren zum Justieren des Versatzes in jeder der Anschlußkarten die Schritte enthält: Festlegen der Vergleichereinrichtung, die in jeder oder einer beliebigen der Anschlußkarten vorhanden ist, als eine Referenzerfassungs­ einrichtung; Bereitstellen einer Mehrzahl von Pseudoeinrichtungen, von denen jede dann, wenn sie an dem IC-Sockel angebracht ist, die Anschlußkarte, die mit der Referenzerfassungseinrich­ tung versehen ist, mit mindestens einer der verbleibenden Anschlußkarten über den IC-Sockel elektrisch verbindet; und sequentielles Anbringen der Mehrzahl von Pseudoeinrichtungen an dem IC-Sockel, um hiermit alle der verbleibenden Anschlußkarten jeweils eine nach der anderen mit der Referenzerfassungseinrichtung zu verbinden, und Justieren des Treiberzeitpunkts des Treibers jeder der verbleibenden Anschlußkarten auf die erfaßte zeitliche Lage der Referenzerfassungsein­ richtung.
Bei einem bevorzugten Ausführungsbeispiel umfaßt das Versatzeinstellverfahren weiterhin die Schritte: Festlegen eines beliebigen der Treiber der Anschlußkarten, dessen Treiberzeitpunkt auf die erfaßte zeitliche Lage der Referenzerfassungseinrichtung justiert worden ist, als einen Referenztreiber; und Anlegen eines Treibersignals, das von dem Referenztreiber ausgegeben wird, an jede der verbleibenden Anschlußkarten über eine zugeordnete Pseudoeinrichtung, und Justieren der erfaßten zeitlichen Lage bzw. Zeitsteuerung der Vergleichereinrichtung jeder der verbleibenden Anschlußkarten auf den Treiberzeitpunkt des Referenztreibers.
Die Vergleichereinrichtung jeder der Anschlußkarten ist ein Spannungsvergleicher zum Ermitteln, ob das von den im Test befindlichen IC als Reaktion abgegebene Ausgangssignal eine vorbe­ stimmte, dem logischen Pegel L entsprechende Spannung oder eine vorbestimmte, dem logischen Pegel H entsprechende Spannung aufweist, wobei der Schritt der Justierung des Treiberzeit­ punkts des Treibers jeder der verbleibenden Anschlußkarten auf die erfaßte zeitliche Lage der Referenzerfassungseinrichtung ein Schritt ist, bei dem der Zeitpunkt des Anstiegs und der Zeitpunkt des Abfalls des von dem Treiber jeder Anschlußkarte ausgegebenen Treibersignals gemessen wird und der Treiberzeitpunkt des Treibers jeder Anschlußkarte auf einen zentralen Wert bzw. Mittelwert der gemessenen Anstiegszeitpunkte oder der gemessenen Abfallzeitpunkte justiert wird.
Zusätzlich ist die Anzahl der Anschlußkarten gleich groß wie die Anzahl von Anschlüssen des IC-Sockels, und es ist jede aus der Mehrzahl von Pseudoeinrichtungen mit einer in ihr eingebauten Verbindungsleitung versehen. Die Verbindungsleitung verbindet dann, wenn die jeweilige Pseudoeinrichtung an dem IC-Sockel angebracht ist, dessen Anschluß, an den diejenige An­ schlußkarte angeschlossen ist, die die Referenzerfassungseinrichtung enthält, mit einem der verbleibenden Anschlüsse des IC-Sockels über diese Pseudoeinrichtung.
Gemäß einem zweiten Gesichtspunkt der vorliegenden Erfindung wird eine Pseudoeinrichtung für den Einsatz in dem vorstehend erläuterten Versatzeinstellverfahren bereitgestellt, die im wesentli­ chen den gleichen Aufbau wie derjenige eines im Test befindlichen ICs aufweist und mit mindestens einer in ihr eingebauten Verbindungsleitung zum Verbinden eines bestimmten Anschlusses des IC-Sockels mit mindestens einem von dessen verbleibenden Anschlüssen dann, wenn die Pseudoeinrichtung an dem IC-Sockel angebracht ist, versehen ist.
Gemäß der vorliegenden Erfindung wird eine aus der Mehrzahl von Anschlußkarten ausgewählt und diese als eine Referenzanschlußkarte definiert, und es werden Pseudoeinrichtungen in sequentieller Reihenfolge mit dem IC-Sockel verbunden, damit die Treiber von allen übrigen Anschlußkarten jeweils einer nach dem anderen mit dem Spannungsvergleicher der Referenzan­ schlußkarte über diese an dem IC-Sockel montierte Pseudoeinrichtung verbunden werden, wobei die Verzögerung der Phase im Bereich des Treibers jeder der Anschlußkarten unter Verwendung des Spannungsvergleichers der Referenzanschlußkarte direkt gemessen wird.
Da die Verzögerung der Phase im Bereich des Treibers jeder Anschlußkarte folglich mit hoher Genauigkeit gemessen werden kann, ist es möglich, eine exakte Versatzeinstellung im Bereich des Treibers jeder Anschlußkarte auszuführen. Ferner führt eine derartige exakte Versatzeinstel­ lung im Bereich des Treibers jeder Anschlußkarte zu dem Vorteil, daß die Versatzeinstellung hinsichtlich des Spannungsvergleichers ebenfalls mit großer Exaktheit ausgeführt werden kann.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Fig. 1 zeigt ein Blockschaltbild, das einen Abschnitt eines IC-Testgeräts einschließlich von Anschlußkarten veranschaulicht und zum Erläutern des Versatzeinstellverfahrens gemäß der vorliegenden Erfindung sowie einer Pseudoeinrichtung für die Verwendung in diesem Verfahren dient,
Fig. 2 zeigt eine Draufsicht, die ein Ausführungsbeispiel einer Pseudoeinrichtung veranschau­ licht, die bei dem Versatzeinstellverfahren gemäß der vorliegenden Erfindung nutzbar ist,
Fig. 3 zeigt ein Blockschaltbild, in dem ein Abschnitt eines IC-Testgeräts einschließlich Anschlußkarten veranschaulicht ist und das zum Erläutern eines herkömmlichen Ver­ satzeinstellverfahrens dient,
Fig. 4 zeigt ein Wellenformdiagramm zum Erläutern der Arbeitsweise der in Fig. 3 dargestell­ ten Schaltung,
Fig. 5 zeigt eine schematische Schaltungsverbindung, wobei ein konkretes Beispiel für einen Standard-Referenzvergleicher in der Schaltung gezeigt ist, die in Fig. 3 dargestellt ist,
Fig. 6 zeigt ein Wellenformdiagramm zur Erläuterung der Arbeitsweise des Standard-Span­ nungsvergleichers, der in Fig. 5 dargestellt ist,
Fig. 7 zeigt ein Wellenformdiagramm zur Erläuterung der Art und Weise, wie die Versatzju­ stierung im Bereich des Treibers bei dem herkömmlichen Versatzeinstellverfahren aus­ geführt wird,
Fig. 8 zeigt ein Blockschaltbild, das einen Abschnitt eines IC-Testgeräts einschließlich von Anschlußkarten veranschaulicht und zur Erläuterung der Art und Weise dient, wie die Versatzeinstellung im Bereich des Spannungsvergleichers bei dem herkömmlichen Ver­ satzeinstellverfahren ausgeführt wird, und
Fig. 9 zeigt ein Wellenformdiagramm zur Erläuterung der Arbeitsweise der in Fig. 8 gezeigten Schaltung.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
Unter Bezugnahme auf die Fig. 1 und 2 wird nachfolgend eine detaillierte Beschreibung eines Ausführungsbeispiels des Versatzeinstellverfahrens ("Skew-Einstellverfahrens") gemäß der vorliegenden Erfindung sowie von Ausführungsbeispielen von Pseudoeinrichtungen gegeben, die für das Verfahren verwendbar sind. In Fig. 1 sind diejenigen Teile und Elemente, die den in Fig. 3 gezeigten Teilen und Elementen entsprechen, mit den gleichen Bezugszahlen und Zeichen versehen, und es wird deren Beschreibung nicht nochmals wiederholt, soweit dies nicht erforder­ lich ist.
Fig. 1 zeigt ein Schaltbild, das einen Abschnitt eines IC-Testgeräts einschließlich von Anschluß­ karten veranschaulicht und zum Erläutern des Versatzeinstellverfahrens gemäß der vorliegenden Erfindung dient sowie eine Pseudoeinrichtung für den Einsatz bei dem Verfahren zeigt. Die Anschlußkarten 11A bis 11N weisen die gleiche Schaltungskonfiguration auf. Jede der An­ schlußkarten 11A und 11N, die in Fig. 1 als typische Beispiele gezeigt sind, weist wie in dem in Fig. 3 gezeigten Fall einer herkömmlichen Anschlußkarte 11A einen Wellenformgenerator FF, einen Treiber DR, der ein Testmustersignal verstärkt, das von dem Wellenformgenerator FF erzeugt wird, und das verstärkte Signal an einen im Test befindlichen, nicht gezeigten IC über einen Anschluß P1 bzw. PN eines IC-Sockels 10 anlegt, einen Spannungsvergleicher CP, der ein als Reaktion von dem im Test befindlichen IC erhaltenes Ausgangssignal herausgreift und dieses mit einem Erwartungswertsignal vergleicht, eine variable Verzögerungsschaltung DRY1, die in dem Pfad der Zuführung eines von einem Eingangsanschluß SET stammenden Setzeingangs­ signals PSET zu einem Setzanschluß S des Wellenformgenerators FF vorgesehen ist; eine variable Verzögerungsschaltung DRY2, die in dem Pfad der Zuführung eines von einem Rücksetzein­ gangsanschluß RESET stammenden Rücksetzeingangssignals PRESET zu einem Rücksetzanschluß R des Wellenformgenerators FF vorgesehen ist; und eine variable Verzögerungsschaltung DRY3 auf, die in dem Pfad der Zuführung eines von einem Abtasteingangsanschluß STRB stammenden Abtastimpulses zu dem Spannungsvergleicher CP vorgesehen ist.
Bei der vorliegenden Erfindung wird eine der Anschlußkarten 11A bis 11N, die jeweils mit den Anschlüssen P1 bis PN des IC-Sockels 10 verbunden sind, als eine Referenzanschlußkarte ausgewählt. Eine Pseudoeinrichtung 12, die elektrische Verbindungen zwischen demjenigen der Anschlüsse des IC-Sockels, mit dem die Referenzanschlußkarte verbunden ist, und einem weiteren Anschluß des IC-Sockels herstellt, der mit einer jeweiligen anderen gegebenen An­ schlußkarte verbunden ist, ist an dem IC-Sockel 10 angebracht, um den Treiber der gegebenen Anschlußkarte mit der Referenzanschlußkarte zu verbinden, wobei der Spannungsvergleicher der Referenzanschlußkarte dazu benutzt wird, die Verzögerung der Phase oder die Verzögerung im Bereich des Treibers der gegebenen Anschlußkarte zu messen. Im Anschluß hieran werden diese Pseudoeinrichtungen 12 sequentiell so ausgetauscht, daß die Treiber von allen übrigen Anschluß­ karten mit der Referenzanschlußkarte verbunden werden, und daß der Spannungsvergleicher der Referenzanschlußkarte zum Messen der Verzögerung der Phasen im Bereich der Treiber von allen übrigen Anschlußkarten benutzt wird.
Bei dem dargestellten Ausführungsbeispiel wird die Anschlußkarte 11N, die an den Anschluß PN des IC-Sockels 10 angeschlossen ist, als die Referenzanschlußkarte ausgewählt, und es wird der Spannungsvergleicher CPN dazu benutzt, die Verzögerung der Phasen im Bereich des Treibers DR von allen übrigen Anschlußkarten 11A bis 11M sequentiell zu messen, wobei die Pseudoeinrich­ tungen 12 jeweils eine nach der anderen ausgetauscht werden. Es sei mit dem Fall des Messens der Verzögerung der Phase im Bereich des Treibers DR der Anschlußkarte 11A, die an den Anschluß P1 des IC-Sockels 10 angeschlossen ist, mit Hilfe des Einsatzes des Spannungsverglei­ chers CPN der Referenzanschlußkarte 11N begonnen, wobei die Pseudoeinrichtung 12, die die Anschlüsse P1 und PN des IC-Sockels 10 miteinander verbindet, an dem IC-Sockel 10 angebracht ist (elektrisch mit diesem verbunden ist).
Die Pseudoeinrichtung 12 enthält eine Verbindungsleitung 12A zum elektrischen Verbinden der Anschlüsse P1 und PN des IC-Sockels 10. Durch Anbringen der Pseudoeinrichtung 12 an dem IC- Sockel 10 wird der Treiber DR der Anschlußkarte 11A, die an den Anschluß P1 angeschlossen ist, mit der Referenzanschlußkarte 11N verbunden.
Anschließend wird dann die Verzögerungszeit der variablen Verzögerungsschaltung DRY3, durch die der Abtastimpuls PSTRB zu dem Spannungsvergleicher CPN geleitet wird, auf einen vorab bekannten Wert eingestellt. Diese vorab bekannte Verzögerungszeit wird als ein Referenzwert festgelegt, und es wird der Abtastimpuls PSTRB an den Spannungsvergleicher CBN angelegt. Da der Spannungsvergleicher CPN mit dem Treibersignal VDR von der Anschlußkarte 11A über die Pseudoeinrichtung 12 gespeist wird, werden z. B. der Anstiegszeitpunkt und der Abfallzeitpunkt des Treibersignals VDR unter Verwendung des Abtastimpulses PSTRB gemessen, der an den Spannungsvergleicher CPN angelegt wird.
Genauer gesagt, können der Anstiegszeitpunkt und der Abfallzeitpunkt des Treibersignals VDR der Anschlußkarte 11A dadurch gemessen werden, daß die Phase des Abtastimpulses PSTRB für jede Testperiode TTES jeweils geringfügig verschoben wird, wie dies in Fig. 7D mit PSTRB1, PSTRB2, . . ., PSTRBn gezeigt ist. Die in dieser Weise gemessene zeitliche Lage wird dann zum Erfassen der Verzögerungszeiten des Anstiegszeitpunkts und des Abfallzeitpunkts des Treibersignals VDR der Anschlußkarte 11A herangezogen.
Fig. 2 zeigt Ausführungsbeispiele der Pseudo- bzw. Dummyeinrichtungen 12, die jeweils an dem IC-Sockel 10 angebracht werden. In Fig. 2 ist bei A eine Pseudoeinrichtung 12 gezeigt, die eine Verbindungsleitung 12B zur gegenseitigen Verbindung der Anschlüsse P2 und PN des IC-Sockels 10 enthält, während B eine Pseudoeinrichtung 12 zeigt, die eine Verbindungsleitung 12C zur gegenseitigen Verbindung der Anschlüsse P3 und PN des IC-Sockels 10 enthält, mit C eine Pseudoeinrichtung 12 dargestellt ist, die eine Verbindungsleitung 12D zur gegenseitigen Verbin­ dung der Anschlüsse P4 und PN des IC-Sockels 10 enthält, und mit N eine Pseudoeinrichtung 12 bezeichnet, die eine Verbindungsleitung 12M zur gegenseitigen Verbindung der Anschlüsse PN-1 und PN des IC-Sockels 10 aufweist.
Nach dem Messen der Verzögerungszeiten im Bereich des Treibers DR der Anschlußkarte 11A werden die in den Fig. 2A bis 2N gezeigten Pseudoeinrichtungen 12 sequentiell an dem IC-Sockel 10 angebracht, so daß hierdurch die übrigen Anschlußkarten 11B und 11M sequentiell an die Referenzanschlußkarte 11N angeschlossen werden, um hierdurch die Verzögerungszeiten im Bereich des Treibers DR der Anschlußkarten 11B bis 11M zu messen. Auf der Grundlage der gemessenen Ergebnisse der Verzögerungszeiten im Bereich des Treibers DR von allen Anschluß­ karten 11A bis 11M mit Ausnahme der Referenzanschlußkarte 11N werden die Verzögerungszei­ ten der variablen Verzögerungsschaltungen DRY1 und DRY2 der Anschlußkarten 11A bis 11M justiert und auf feste Werte eingestellt.
Wenn z. B. die gemessenen Werte des Anstiegszeitpunkts des von dem Treiber DR der Anschluß­ karten 11A bis 11M abgegebenen Treibersignals VDR irgendwo zwischen 7 und 13 ns um eine vorab eingestellte Verzögerungszeit τ1 (entsprechend τ1 in Fig. 4) liegen, wird als der Referenz­ wert T1 = 10 ns als deren mittlerer Wert eingestellt. Die Verzögerungszeiten der variablen Verzögerungsschaltungen DRY1 der Anschlußkarten 11A bis 11M werden derart justiert und eingestellt, daß der Anstiegszeitpunkt der von diesen Anschlußkarten stammenden Treibersignale VDR bei 10 ns liegen kann.
Das gleiche trifft auch für die gemessenen Werte des Abfallzeitpunkts des Treibersignals VDR zu. Der mittlere Wert der gemessenen Ergebnisse wird in gleichartiger Weise als ein Referenzwert festgelegt. Die Verzögerungszeiten der variablen Verzögerungsschaltungen DRY2 der Anschluß­ karten 11A bis 11M werden so justiert und eingestellt, daß der Abfallzeitpunkt von ihren Treibersignalen VDR mit dem Referenzwert (dem mittleren Wert) zusammenfallen kann.
Hierbei kann die Phasenverzögerung im Bereich des Treibers der. Referenzanschlußkarte 11N dadurch justiert werden, daß das Treibersignal VDR von dem Treiber DR der Referenzanschluß­ karte 11N direkt an den Spannungsvergleicher CPN angelegt wird, um hierdurch die Verzöge­ rungszeiten der variablen Verzögerungsschaltungen DRY1 und DRY2 so zu justieren, daß der Anstiegs- und der Abfallzeitpunkt des Treibersignals VDR mit den vorstehend genannten Refe­ renzwerten (mittleren Werten) zusammenfallen kann.
Nach dem Einstellen der Verzögerungszeiten der variablen Verzögerungsschaltungen DRY1 und DRY2 auf der Seite des Treibers wird die Verzögerungszeit der variablen Verzögerungsschaltung DRY3 auf der Seite des Spannungsvergleichers jeder Anschlußkarte entsprechend justiert und eingestellt. Auch in diesem Fall wird irgendeine der Anschlußkarten 11A bis 11N, die an die Anschlüsse P1 bis PN der IC-Sockel 10 angeschlossen sind, als eine Referenzanschlußkarte gewählt. Bei diesem Ausführungsbeispiel wird diejenige Anschlußkarte, die gemäß der Beschrei­ bung als die Referenzanschlußkarte zum Messen der Zeitverzögerung im Bereich des Treibers DR ausgewählt worden ist, d. h. die Anschlußkarte 11N, die mit dem Anschluß PN des IC-Sockels 10 verbunden ist, als die Referenzanschlußkarte festgelegt. Es erübrigt sich jedoch, festzustellen, daß auch eine beliebige andere Anschlußkarte als die Referenzanschlußkarte benutzt werden kann.
Das von dem Treiber DR der Referenzanschlußkarte 11N abgegebene Treibersignal VDR wird an die Spannungsvergleicher CPA bis CPM von allen übrigen Anschlußkarten 11A bis 11N angelegt, indem die Pseudoeinrichtungen 12 in der sequentiellen Reihenfolge ausgetauscht werden. Die Spannungsvergleicher CPA bis CPM der Anschlußkarten 11A bis 11M werden dazu benutzt, beispielsweise den Anstiegszeitpunkt des Referenztreibersignals VDR zu messen, und es wird die Verzögerungszeit der variablen Verzögerungsschaltung DRY3 jeder der Anschlußkarten 11A bis 11M so justiert, daß der gemessene Zeitwert mit einem vorab eingestellten Wert zusammenfallen kann. Mit dieser Justierung sind die Versatzeinstellungen abgeschlossen.
Hierbei kann die Phasenverzögerung auf der Seite des Spannungsvergleichers CPN der Referenz­ anschlußkarte dadurch justiert werden, daß das Treibersignal VDR von dem Treiber DR der Referenzanschlußkarte 11N direkt an den Spannungsvergleicher CPN angelegt wird, um hierdurch die Verzögerungszeit der variablen Verzögerungsschaltung DRY3 so zu justieren, daß der Anstiegszeitpunkt des Treibersignals VDR mit dem vorstehend genannten, vorab eingestellten festen Wert zusammenfallen kann. Dies kann auch dadurch erreicht werden, daß das Treiber­ signal von dem Treiber an irgendeine beliebige der anderen, hinsichtlich des Versatzes justierten Anschlußkarten 11A bis 11M an den Spannungsvergleicher CPN der Referenzanschlußkarte 11N über die betreffende Pseudoeinrichtung 12 angelegt wird.
Gemäß der vorstehend erläuterten vorliegenden Erfindung ist es einfach, vorab die Verzögerungs­ zeit für die Signalausbreitung von der Referenzanschlußkarte 11N zu dem entsprechenden Anschluß PN des IC-Sockels 10 sowie die Verzögerungszeit bei der Signalausbreitung in der Pseudoeinrichtung 12 exakt zu messen. Diese vorab exakt gemessenen Werte können dazu benutzt werden, die Fortpflanzungsverzögerungszeiten zwischen allen Anschlußkarten 11A bis 11M mit Ausnahme der Referenzanschlußkarte 11N und den entsprechenden Anschlüssen des IC-Sockels 10 mit großer Genauigkeit zu messen. Die Verzögerungszeiten der variablen Verzöge­ rungsschaltungen DRY1 und DRY2 jeder Anschlußkarte werden auf der Grundlage der exakt gemessenen Verzögerungszeit bei der Signalfortpflanzung zwischen der Anschlußkarte und dem entsprechendem Anschluß des IC-Sockels eingestellt. Hierdurch wird exakte Einstellung der Verzögerungszeiten der variablen Verzögerungsschaltungen sichergestellt.
Auch wenn bei der vorstehenden Erläuterung angegeben ist, daß die Anzahl von Pseudoeinrich­ tungen 12, die jeweils eine Verbindungsleitung enthalten, durch die der Anschluß PN des IC-Sockels 10, der an die Referenzanschlußkarte 11N angeschlossen ist, mit einem anderen Anschluß des IC-Sockels 10 verbunden wird, um Eins kleiner ist als die Anzahl von Anschlüssen des IC-Sockels 10, ist die vorliegende Erfindung hierauf nicht speziell beschränkt. Beispielsweise ist es bei einer Schaltungskonfiguration, die einen Schalter zwischen dem Treiber DR der Anschlußkarte und dessen Ausgangsanschluß wie bei dem gezeigten Ausführungsbeispiel aufweist, möglich, Pseudoeinrichtungen zu erstellen, die jeweils zwei oder mehr Verbindungslei­ tungen enthalten, durch die der Anschluß PN des IC-Sockels 10, der an die Referenzanschlußkarte 11N angeschlossen ist, mit zwei oder mehr anderen Anschlüssen des IC-Sockels 10 verbunden wird, und die Versatzeinstellungen auszuführen, indem die Schalter der Anschlußkarten jeweils einer nach dem anderen eingeschaltet werden. Dies erlaubt eine Verringerung der Häufigkeit, mit der die Pseudoeinrichtungen ausgetauscht werden.
Wie aus den vorstehenden Erläuterungen ersichtlich ist, wird bei der vorliegenden Erfindung keine Schaltung eingesetzt, die nicht für die aktuellen Messungen benötigt wird, und es werden die Verzögerungszeiten der variablen Verzögerungsschaltungen auf der Seite des Treibers jeder Anschlußkarte auf der Grundlage der exakt gemessenen Fortpflanzungsverzögerungszeit eingestellt. Folglich sind die Verzögerungszeiten, die in den variablen Verzögerungsschaltung eingestellt werden, ebenfalls exakt, und es kann die Versatzeinstellung auf der Seite des Treibers mit hoher Genauigkeit ausgeführt werden.
Da ferner die Versatzeinstellung im Bereich des Treibers jeder Anschlußkarte genau ausgeführt werden kann, ist es weiterhin möglich, die Versatzeinstellung auf der Seite des Spannungsver­ gleichers jeder Anschlußkarte exakt auszuführen.
Demzufolge wird mit der vorliegenden Erfindung sichergestellt, daß die Versatzeinstellungen für alle Anschlußkarten genau durchgeführt werden, und es bietet die Erfindung folglich den Vorteil einer verbesserten Zuverlässigkeit der Testergebnisse.
Auch wenn die vorliegende Erfindung im Hinblick auf hier dargestellte bevorzugte Ausführungs­ beispiele erläutert worden ist, ist es für den Fachmann offensichtlich, daß verschiedene Änderun­ gen, Abweichungen, Modifikationen und geringfügige Verbesserungen bei den vorstehend beschriebenen Ausführungsbeispielen durchgeführt werden können, ohne daß von dem Gehalt und Umfang der vorliegenden Erfindung abgewichen wird. Demzufolge versteht es sich, daß die vorliegende Erfindung nicht auf die dargestellten Ausführungsbeispiele beschränkt ist, sondern auch alle Änderungen, Abweichungen, Modifikationen und geringfügige Verbesserungen umfaßt, die in den Bereich der durch die beigefügten Ansprüche definierten Erfindung fallen.

Claims (5)

1. Versatzeinstellverfahren in einem IC-Testgerät, das eine Mehrzahl von Anschlußkar­ ten und mindestens einen IC-Sockel aufweist, wobei jede der Anschlußkarten mit mindestens einem Treiber zum Zuführen eines Testmustersignals zu einem im Test befindlichen IC und mit einer Vergleichereinrichtung zum logischen Vergleichen eines von dem im Test befindlichen IC als Reaktion erhaltenen Ausgangssignals mit einem vorbestimmten Wert ausgestattet ist, wobei das Versatzeinstellverfahren zum Einstellen eines Versatzes in jeder der Anschlußkarten die Schritte umfaßt:
Einstufen der in irgendeiner der Anschlußkarten vorhandenen Vergleichereinrichtung als eine Referenzerfassungseinrichtung,
Bereitstellen einer Mehrzahl von Pseudoeinrichtungen, von denen jede dann, wenn sie an dem IC-Sockel angebracht ist, die mit der Referenzerfassungseinrichtung versehene Anschluß­ karte mit mindestens einer der verbleibenden Anschlußkarten über den IC-Sockel elektrisch verbindet, und
sequentielles Anbringen der Mehrzahl von Pseudoeinrichtungen an dem IC-Sockel, um hierdurch alle übrigen Anschlußkarten jeweils eine nach der anderen mit der Referenzerfassungs­ einrichtung zu verbinden, und Einstellen des Ansteuerungszeitpunkts des Treibers von jeder der übrigen Anschlußkarten auf die erfaßte zeitliche Lage der Referenzerfassungseinrichtung.
2. Verfahren nach Anspruch 1, das weiterhin die Schritte aufweist:
Einstufen irgendeines der Treiber der Anschlußkarten, dessen Ansteuerungszeitpunkt auf die erfaßte zeitliche Lage der Referenzerfassungseinrichtung justiert worden ist, als einen Referenztreiber, und
Anlegen eines von dem Referenztreiber ausgegebenen Treibersignals an jede der übrigen Anschlußkarten über eine zugehörige Pseudoeinrichtung, und Einstellen der erfaßten zeitlichen Lage der Vergleichereinrichtung von jeder der übrigen Anschlußkarten auf den Ansteuerungszeit­ punkt des Referenztreibers.
3. Pseudoeinrichtung für die Verwendung in dem Versatzeinstellverfahren gemäß dem Anspruch 1 oder 2, die im wesentlichen den gleichen Aufbau wie der zu testende IC umfaßt und mit mindestens einer in ihr eingebauten Verbindungsleitung zum Verbinden eines bestimmten Anschlusses des IC-Sockels mit mindestens einem der übrigen Anschlüsse des IC-Sockels dann, wenn die Pseudoeinrichtung an dem IC-Sockel angebracht ist, ausgestattet ist.
4. Verfahren nach Anspruch 1 oder 2, bei dem die Vergleichereinrichtung von jeder der Anschlußkarten ein Spannungsvergleicher ist, der dazu dient, zu ermitteln, ob das von dem im Test befindlichen IC als Reaktion abgegebene Ausgangssignal eine vorbestimmte, logisch L entsprechende Spannung oder logisch H entsprechende Spannung aufweist, und bei dem der Schritt der Einstellung des- Ansteuerungszeitpunkts des Treibers von jeder der übrigen Anschluß­ karten auf die erfaßte zeitliche Lage der Referenzerfassungseinrichtung ein Schritt ist, bei dem der Anstiegszeitpunkt und der Abfallzeitpunkt des von dem Treiber jeder Anschlußkarte ausgege­ benen Treibersignals gemessen wird und der Ansteuerungszeitpunkt des Treibers von jeder Anschlußkarte auf einen mittleren Wert der gemessenen Anstiegszeitpunkte oder der gemesse­ nen Abfallzeitpunkte justiert wird.
5. Verfahren nach Anspruch 1 oder 2, bei dem die Anzahl der Anschlußkarten gleich groß ist wie die Anzahl von Anschlüssen des IC-Sockels, und bei dem jede aus der Mehrzahl von Pseudoeinrichtungen mit einer in ihr eingebauten Verbindungsleitung versehen ist, wobei die Verbindungsleitung dann, wenn die jeweilige Pseudoeinrichtung an dem IC-Sockel angebracht ist, dessen Anschluß, mit dem diejenige Anschlußkarte, die die Referenzerfassungseinrichtung aufweist, verbunden ist, mit einem der übrigen Anschlüsse des IC-Sockels über diese Pseudoein­ richtung verbindet.
DE19915398A 1998-04-03 1999-04-06 Verfahren zum Einstellen von Verzögerungszeiten einer Mehrzahl von Anschlusskarten in einem IC-Testgerät Expired - Fee Related DE19915398B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP09172798A JP3616247B2 (ja) 1998-04-03 1998-04-03 Ｉｃ試験装置におけるスキュー調整方法及びこれに用いる疑似デバイス
JP91727/98 1998-04-03

Publications (2)

Publication Number Publication Date
DE19915398A1 true DE19915398A1 (de) 1999-10-21
DE19915398B4 DE19915398B4 (de) 2009-07-09

Family

ID=14034551

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19915398A Expired - Fee Related DE19915398B4 (de) 1998-04-03 1999-04-06 Verfahren zum Einstellen von Verzögerungszeiten einer Mehrzahl von Anschlusskarten in einem IC-Testgerät

Country Status (5)

Country Link
US (1) US6327678B1 (de)
JP (1) JP3616247B2 (de)
KR (1) KR100328616B1 (de)
DE (1) DE19915398B4 (de)
TW (1) TW424150B (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002001234A2 (en) * 2000-06-20 2002-01-03 Formfactor, Inc. System for calibrating timing of an integrated circuit wafer tester
FR2823568A1 (fr) * 2001-03-26 2002-10-18 Schlumberger Technologies Inc Procede et appareil pour l'etalonnage des supports des testeurs de circuits integres
EP1283423A1 (de) * 2001-08-07 2003-02-12 Agilent Technologies, Inc. (a Delaware corporation) "Timing"-Kalibrierung und -Verifikation von Testern für elektronische Schaltungen
DE10136443B4 (de) * 2000-07-27 2005-06-16 Advantest Corp. Zeitlagekalibrierverfahren und Halbleiterbauelementtestgerät mit Zeitlagekalibrierfunktion
US7543202B2 (en) 2005-12-19 2009-06-02 Advantest Corporation Test apparatus, adjustment apparatus, adjustment method and adjustment program
DE10296904B4 (de) * 2001-06-07 2010-09-09 Advantest Corp. Verfahren zum Kalibrieren eines Halbleiter-Prüfgeräts
US7834642B2 (en) 2005-04-28 2010-11-16 Advantest Corporation Testing apparatus and method which adjusts a phase difference between rising and falling signals output from a DUT

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030110427A1 (en) * 2000-04-12 2003-06-12 Advantest Corporation Semiconductor test system storing pin calibration data in non-volatile memory
US20040181731A1 (en) * 2000-04-12 2004-09-16 Advantest Corporation Semiconductor test system storing pin calibration data, commands and other data in non-volatile memory
US6724209B1 (en) 2000-04-13 2004-04-20 Ralph G. Whitten Method for testing signal paths between an integrated circuit wafer and a wafer tester
US6476630B1 (en) 2000-04-13 2002-11-05 Formfactor, Inc. Method for testing signal paths between an integrated circuit wafer and a wafer tester
US6859902B1 (en) * 2000-10-02 2005-02-22 Credence Systems Corporation Method and apparatus for high speed IC test interface
DE10330043B4 (de) * 2003-06-30 2007-09-27 Infineon Technologies Ag System und Kalibrierverfahren
JP4354235B2 (ja) * 2003-09-12 2009-10-28 株式会社アドバンテスト 試験装置及び調整方法
DE102004017787A1 (de) * 2004-04-02 2005-11-03 Atmel Germany Gmbh Verfahren und Testvorrichtung zum Testen integrierter Schaltungen
JP4933733B2 (ja) * 2005-01-11 2012-05-16 株式会社アドバンテスト 信号伝送システム、信号出力回路基板、信号受信回路基板、信号出力方法、及び信号受信方法
US7245134B2 (en) * 2005-01-31 2007-07-17 Formfactor, Inc. Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes
US7506193B1 (en) * 2005-03-04 2009-03-17 Unisys Corporation Systems and methods for overcoming part to part skew in a substrate-mounted circuit
US8099783B2 (en) * 2005-05-06 2012-01-17 Atmel Corporation Security method for data protection
WO2007072738A1 (ja) * 2005-12-19 2007-06-28 Advantest Corporation 試験装置、調整装置、調整方法、および、調整プログラム
JP5025638B2 (ja) * 2006-04-19 2012-09-12 株式会社アドバンテスト 信号出力装置、試験装置、およびプログラム
KR100736676B1 (ko) * 2006-08-01 2007-07-06 주식회사 유니테스트 반도체 소자 테스트 장치
KR100736673B1 (ko) * 2006-08-01 2007-07-06 주식회사 유니테스트 반도체 소자 테스트 장치
JP4858216B2 (ja) * 2007-02-20 2012-01-18 横河電機株式会社 半導体試験装置
KR100864633B1 (ko) * 2007-02-23 2008-10-22 주식회사 엑시콘 반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법
JP4910859B2 (ja) * 2007-04-20 2012-04-04 横河電機株式会社 半導体検査装置
US7615990B1 (en) 2007-06-28 2009-11-10 Credence Systems Corporation Loadboard enhancements for automated test equipment
US7924035B2 (en) * 2008-07-15 2011-04-12 Formfactor, Inc. Probe card assembly for electronic device testing with DC test resource sharing
JP2010038581A (ja) * 2008-07-31 2010-02-18 Toshiba Corp 半導体試験装置
JP2012044521A (ja) * 2010-08-20 2012-03-01 Advantest Corp コンパレータ回路およびそれを用いた試験装置
KR20130017278A (ko) 2011-08-10 2013-02-20 삼성디스플레이 주식회사 라이트 유닛 및 그 구동 방법
US9449320B1 (en) * 2015-06-08 2016-09-20 Vantiv, Llc Closed-loop testing of integrated circuit card payment terminals

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63153100A (ja) 1986-12-17 1988-06-25 松下電器産業株式会社 衣類乾燥機
DE3719176A1 (de) 1987-06-09 1988-12-29 Pueschel Lutz Juergen Mehrpoliger dip-schalter in miniaturausfuehrung
JPH07113840B2 (ja) 1989-06-29 1995-12-06 三菱電機株式会社 音声検出器
US6184736B1 (en) * 1992-04-03 2001-02-06 Compaq Computer Corporation Sinusoidal radio-frequency clock distribution system for synchronization of a computer system
US5262716A (en) 1992-04-21 1993-11-16 Hewlett-Packard Company Tester calibration procedure which includes fixturing
DE69225592T2 (de) * 1992-09-18 1998-09-10 Alsthom Cge Alcatel System zur Wiederherstellung der Zellenreihenfolge für ein Telekommunikationsnetzwerk
JPH0792235A (ja) * 1993-09-25 1995-04-07 Nec Corp 半導体装置及びその遅延時間測定方法
JPH07294605A (ja) * 1994-04-22 1995-11-10 Advantest Corp 半導体試験装置用校正データの転送装置及びその方法
JPH07326950A (ja) * 1994-06-02 1995-12-12 Fujitsu Ltd タイミング信号のスキュー調整装置及びその方法
US5513377A (en) * 1994-06-17 1996-04-30 International Business Machines Corporation Input-output element has self timed interface using a received clock signal to individually phase aligned bits received from a parallel bus
JPH0862308A (ja) * 1994-08-22 1996-03-08 Advantest Corp 半導体試験装置の測定信号のタイミング校正方法及びその回路
JP3039316B2 (ja) * 1995-04-20 2000-05-08 横河電機株式会社 信号発生装置
JPH0980124A (ja) 1995-09-11 1997-03-28 Advantest Corp 基準遅延時間の校正装置及び調整方法
US5727021A (en) * 1996-04-03 1998-03-10 Teradyne, Inc. Apparatus and method for providing a programmable delay with low fixed delay
US6158030A (en) * 1998-08-21 2000-12-05 Micron Technology, Inc. System and method for aligning output signals in massively parallel testers and other electronic devices

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002001234A2 (en) * 2000-06-20 2002-01-03 Formfactor, Inc. System for calibrating timing of an integrated circuit wafer tester
WO2002001234A3 (en) * 2000-06-20 2002-04-18 Formfactor Inc System for calibrating timing of an integrated circuit wafer tester
US6606575B2 (en) 2000-06-20 2003-08-12 Formfactor, Inc. Cross-correlation timing calibration for wafer-level IC tester interconnect systems
DE10136443B4 (de) * 2000-07-27 2005-06-16 Advantest Corp. Zeitlagekalibrierverfahren und Halbleiterbauelementtestgerät mit Zeitlagekalibrierfunktion
FR2823568A1 (fr) * 2001-03-26 2002-10-18 Schlumberger Technologies Inc Procede et appareil pour l'etalonnage des supports des testeurs de circuits integres
US6794861B2 (en) 2001-03-26 2004-09-21 Nptest, Llc Method and apparatus for socket calibration of integrated circuit testers
DE10296904B4 (de) * 2001-06-07 2010-09-09 Advantest Corp. Verfahren zum Kalibrieren eines Halbleiter-Prüfgeräts
EP1283423A1 (de) * 2001-08-07 2003-02-12 Agilent Technologies, Inc. (a Delaware corporation) "Timing"-Kalibrierung und -Verifikation von Testern für elektronische Schaltungen
US7834642B2 (en) 2005-04-28 2010-11-16 Advantest Corporation Testing apparatus and method which adjusts a phase difference between rising and falling signals output from a DUT
US7543202B2 (en) 2005-12-19 2009-06-02 Advantest Corporation Test apparatus, adjustment apparatus, adjustment method and adjustment program

Also Published As

Publication number Publication date
DE19915398B4 (de) 2009-07-09
KR19990082925A (ko) 1999-11-25
KR100328616B1 (ko) 2002-03-14
TW424150B (en) 2001-03-01
JP3616247B2 (ja) 2005-02-02
JPH11287844A (ja) 1999-10-19
US6327678B1 (en) 2001-12-04

Similar Documents

Publication Publication Date Title
DE19915398A1 (de) Skew-Einstellverfahren in einem IC Testgerät und Pseudoeinrichtung zur Verwendung bei dem Verfahren
DE60121064T2 (de) Anordnung und verfahren zur zeitkalibrierung eines halbleiterscheibenprüfgeräts für integrierte schaltungen
DE10082751C2 (de) Zeitkalibrierverfahren für IC-Tester und das Kalibrierverfahren verwendender IC-Tester mit Kalibrierfunktion
DE10136443B4 (de) Zeitlagekalibrierverfahren und Halbleiterbauelementtestgerät mit Zeitlagekalibrierfunktion
DE69904854T2 (de) Testmodule für automatische testanordnung
DE3111852C2 (de)
DE3825260C2 (de) Verfahren zur fehlerdiagnose an elektrischen schaltungen und anordnung zum durchfuehren des verfahrens
DE69506337T2 (de) Von einem LSI-Prüfer mit einer verminderten Anzahl von Stiften testbare integrierte Halbleiterschaltung
DE3318716A1 (de) Anordnung fuer die zeitlagenbegradigung von hinsichtlich ihrer zeitlage kritischen signalen in automatischen pruefeinrichtungen
DE2360801A1 (de) Pruefeinrichtung mit kontaktiereinrichtung
DE19857689B4 (de) Strommeßschaltung für ein IC-Testgerät
DE10212617A1 (de) Kallibrierung von Anschlüssen von Testgeräten für integrierte Schaltungen
DE69019436T2 (de) Adapter für integrierte Schaltkreiselemente und Verfahren unter Verwendung des Adapters zur Prüfung von zusammengebauten Elementen.
DE10002370A1 (de) LSI-Testvorrichtung, sowie Zeitverhaltenkalibrierverfahren zur Verwendung hiermit
DE19807237C2 (de) Halbleiterbauelement-Testgerät
EP1176606A2 (de) Verfahren und Vorrichtung zum Einlesen und zur Überprüfung der zeitlichen Lage von aus einem zu testenden Speicherbaustein ausgelesenen Datenantwortsignalen
DE2504076A1 (de) Anordnung und verfahren zur kontaktpruefung von halbleiterschaltungen
DE10109385A1 (de) Kalibrierungsverfahren und -vorrichtung für Fassungen
DE69720157T2 (de) System und Verfahren zur Prüfung elektronischer Geräte
DE19922907B4 (de) Kalibrierverfahren zum Kalibrieren einer Ausgabezeit eines Prüfsignals, Kalibrierverfahren zum Kalibrieren einer Zeitverschiebung und Halbleiterprüfeinrichtung
DE69616692T2 (de) Testeinrichtung zur Bestimmung der Orientierung von Komponenten auf Leiterplatten
DE10141025B4 (de) Verfahren zum Testen von Wafern unter Verwendung eines Kalibrierwafers und zugehöriger Kalibriewafer
DE69021036T2 (de) Test-Anordnungssystem für integrierte Schaltungen unter Verwendung von lateralen Transistoren.
DE10219916A1 (de) Testanordnung mit Testautomat und integriertem Schaltkreis sowie Verfahren zur Ermittlung des Zeitverhaltens eines integrierten Schaltkreises
DE19908882B4 (de) Vergleicherschaltung für ein Halbleiter-Prüfsystem

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20111102