DE3685629T2

DE3685629T2 - Integrierte geschaltete uebertragungsschaltung.

Info

Publication number: DE3685629T2
Application number: DE8686306965T
Authority: DE
Inventors: Kenneth Austin
Original assignee: Pilkington Micro Electronics Ltd
Current assignee: Motorola Solutions Inc
Priority date: 1985-10-23
Filing date: 1986-09-10
Publication date: 1993-02-11
Anticipated expiration: 2006-09-11
Also published as: DE3685629D1; GB8621819D0; EP0220816A2; JPS62124692A; KR950001951B1; GB2182220A; KR870004525A; GB2182220B; EP0220816B1; ATE77184T1; US4868419A; JPH07109710B2; EP0220816A3

Description

Diese Erfindung betrifft eine elektronische Schaltung aus integrierten Halbleiter-Schaltkeisen und betrfft insbesondere ein Bereitstellen eines torgesteuerten Digitalsignal-Üertragungs-Schaltkreises, der effizient in integrierten Feldeffekt-Halbleiter-Schaltkreisen implementiert ist.
Der Feldeffekt-Halbleiter-Technologie haftet es von Natur aus an, daß allen Schaltkreiselementen eine Kapazität zugeordnet ist, wenn sie gebildet werden d.h. nicht nur beim Bilden passiver Schaltkreiselemente, wie z.B. besonders gebildeter Kondensatoren, sondern auch bei aktiven Schaltkreiselementen, wie beispielsweise p-Kanal- und n-Kanal-Transistoren. Einerseits ist viel Aufmerksamkeit gerichtet worden auf ein Verringern einer derartigen Kapazität fuhr Transistoren vom Umschalttyp, um die Betriebsgeschwindigkeit zu verbessern, und andererseits darauf, sich Transistorelementstrukturen auszudenken, die Elektronen einfangen und dann praktisch dauerhaft eine kapazitive Ladung halten und zeigen.
Eine sogenannte MOS ist eine populäre Technologie fur digitale integrierte Feldeffekt-Halbleiter-Schaltkreise (Chips) geworden, die bei Computern und damit verbundenen Datenverarbeitungsindustrien benutzt wird. Entwicklungen beim ursprünglichen Metall-Oxid-Halbleiter-Substrataufbau beinhalten ein Ersetzen von Halbleitern mit verbesserter Leitfähigkeit, beispielsweise Polysilizium, für Metall und einen Einbau anderer Schichten wie beispielsweise Nitrid (MNOS). Beispiele des breiten Anwendungsbereichs von MOS sind Nur-Lesespeicher (ROMs) vom programmierbaren Typ (PROMs) oder vom wiederprogrammierbaren Typ (EPROMs), und beschreibbare Speicher vom dynamischen Typ (DRAMs).
Ein schnelles Schalten ist wichtig für DRAMs, wo es für jeden Bit- Speicherplatz üblich ist, einen Schalttransistor geringster erzielbarer inhärenter Kapazität und einer zugehörigen spezifischen Kondensatorausbildung zu enthalten. Die Kondensatorausbildung speichert einen binären Wert (normalerweise "1"), wenn das Kondensatorelement geladen ist, und andererseits stellt sie den anderen binären Wert dar. Ob ein Laden erfolgt ist oder nicht, wird durch den Zustand des Schalttransistors beim Beschreiben des Speichers gesteuert. Ein Lesen erfolgt durch Erfassen des Ladungszustandes als Spannung und durch Benutzen einer Erfassungsschaltung hoher Impedanz. Die Kondensatorladung wird zerfallen wird aber periodisch abermals gespeichert, und zwar in sogenannten Auffrischzyklen, die normalerweise jeweils eine Leseoperation enthalten, um den Kondensatorladezustand zu erfassen, gefolgt durch eine nochmalige Schreiboperation auf jene Plätze, die die binären "1"-Werte speichern.
Ein Ladungseinfangen ist wichtig für EPROMs, wo Ladungs-Einfang- Transistoren üblicherweise Last-Schaltkreis-Ausbildungen zugeordnet sind. Eine geeignete eingefangene Ladung, die an höhere als normal arbeitende Logikpegel angelegt ist, kann einen derartigen Transistor vom Schalten abhalten. Ein nichtzerstörendes Lesen kann erfolgen durch ein versuchtes Schalten und Erfassen, ob es einen Spannungsabfall an der zugeordneten Last gibt oder nicht. Eingefangene Ladungen von einem sogenannten schwebenden Gate oder von Nitrid-Oxid-Transistoren in Sandwichbauweise können entladen werden durch Signale höherer Spannungspegel als Logikpegel, die für eine normale Chip-Operation benutzt werden, oder durch Bestrahlung, woraufhin sie fertig sind zum nochmaligen Beschreiben des EPROMs. Ein Schreiben, Löschen und nochmaliges Beschreiben wird üblicherweise durch Geräte für einen speziellen Zweck ausgeführt, die als EPROM-Schreiber bekannt sind.
Wo es erforderlich ist, einen binären Wert durchzulassen, der ein Signal in Feldeffekt-Chips darstellt, wie beispielsweise CMOS, ist es üblich, ein sogenanntes Übertragungs-Gate zu benutxen. Ein derartiges CMOS- Übertragungs-Gate umfaßt typischerweise mindestens vier Transistoren für einen Signaldurchgang, nämlich einen p-Kanal-Transistor und einen n- Kanal-Transistor, die parallel geschaltet sind und jeweils ein verschiedenes der zwei Binärwert-Signale durchlassen, und zwei andere Transistoren, die als Inverter wirken. Es können mindestens vier weitere Transistoren vorhanden sein, die einen selbsthaltenden Schalter bilden, um den Zustand des Übertragungs-Gates auf einer Basis des gespeicherten Zustands der Operation einzustellen (was zusammen mit weiteren Transistoren für Auswahlzwecke in bezug auf später erläuterte programmierbare Logik- Array-Chips erforderlich wäre).
Es wird verstanden werden, daß ein Lesen von DRAM-Chips ein effektives Erfassen einer Spannungsbedingung für jeden Bit-Platz einschließt, wobei die Spannungsbedingung von der gespeicherten kapazitiven Ladung abhängt. Weiterhin wird verstanden werden, daß ein derartiges Erfassen darin völlig unterschiedlich von den Erfordernissen eines Übertragungs- Gates ist, daß letzteres Signale von seinem Eingang zu seinem Ausgang effektiv durchlassen muß, d.h. erkennbar und wirksam äquivalente Signale, normalerweise logisch "high" und logisch "low", wiedergeben.
Ein Artikel, der in ELECTRONICS, Bd. 43, Nr. 4, 16. Februar 1970, Seiten 109-115 von Graw-Hill Inc., New York, US, erschienen ist, beschreibt eine synchrone Schreib-/Lese-Speicherzelle, wobei das Zellendatum in der Form einer Ladung in einem parasitären oder inhärenten Kondensator gespeichert ist. Diese Ladung wird durch ein periodisches Auffrischen beibehalten, und die gespeicherte Ladung wird, wenn es erforderlich ist, zu einem Durchlaßtransistor ausgelesen, was bei der vorliegenden Erfindung nicht der Fall ist.
Es gibt eine Notwendigkeit für eine viel einfachere Übertragungs-Gate- Schaltung. Somit scheint ein Versuch ohne sie, die Möglichkeit von programmierbaren Logik-Array-Chips (PLAs) zu verbessern, ein Anwachsen der Komplexität logischer Zellen einzuschließen, insbesondere wenn eine fertige Wiederprogrammierbarkeit bei einer aktuellen Operation auf einer rekonfigurierbaren Basis erhalten werden soll.
Die lange eingeführten PLA-Chips verwenden viele ihrer aktiven Bereiche zur Bildung einer Matrix aller möglichen Verbindungen von Gate-Eingängen und -Ausgängen mit einer im allgemeinen irreversiblen Verbindungsauswahl an Kreuzungspunkten und mit den aktuellen Gate-Schaltkreisen, die im allgemeinen auf Kanten jener Bereiche beschränkt sind. Es ist nur möglich, die Gate-Kapazität von PLAs durch Reduzieren des Bereichs signifikant zu verbessern, der für eine Verbindung bestimmt ist, die relativ zu jenem ist, der für einen Logik-Schaltkreis bestimmt ist, und insbesondere durch gleichmäßigeres Verteilen der Logik-Schaltkreis-Zellen über die aktiven Chip-Bereiche. Wir selbst haben neue und vorteilhaft aufgebaute Logik-Chips für PLAs mit einer im wesentlichen einheitlichen Verteilung von Logik-Schaltkreisen vorgeschlagen, vorzugsweise einfache konventionelle Logik-Gates, von denen jedes eine einzige Logik-Funktion hat. Um jedoch eine in-situ Rekonfigurierbarkeit zu erreichen, gibt es ein Problem, wenn konventionelle Übertragungs-Gates oder Multiplexer für Verbindungszwecke benutzt werden, da sie jeweils zuviel Chip-Bereich benötigen, um individuellen Ein- und Ausgängen einer vernünftigen Anzahl von einfachen Logik-Gate-Schaltkreisen dienen zu können. Es wird geglaubt, daß es insbesondere vorteilhaft ist, einfache Logik-Gates benutzen zu können, beispielsweise NAND-Gates mit zwei Eingängen.
Ein Akzeptieren solcher Beschränkungen führt zum Vorsehen großer und funktionell konfigurierbarer Logik-Schaltungs-Zellen auf dem Chip, aber in relativ kleiner Anzahl, und somit mit weniger Flexibilität und/oder Vertrautheit für Schaltkreis-Entwerfer, die gewohnt sind, ULAs zu entwerfen.
Es ist eine Aufgabe dieser Erfindung, eine relativ einfache Signal-Übertragungsschaltung für Feldeffekt-Halbleiter-Chips zu schaffen.
Gemäß dieser Erfindung enthält ein integrierter Feldeffekt-Halbleiter- Schaltkreis mindestens einen torgesteuerten Binärsignal-Übertragungs- Schaltkreis, der einen einzelnen Signaldurchführungstransistor umfaßt, der eine inhärente Kapazität zwischen Gate- und Source-Elektroden des Signaldurchführungstransistors aufweist und mit einem Bit-Signal-Eingang von der Source-Elektrode aus und mit einem Bit-Signal-Ausgang von der Drain-Elektrode aus in Verbindung steht, und eine Umschaltungsschaltung, mit der seine Leitungs-Steuerelektrode in Verbindung steht, wobei die Umschaltungsschaltung angeordnet ist zum wahlweisen Anlegen aufeinanderfolgender zeitweiser Anregungen zu vorgeschriebenen Intervallen an die Steuerelektrode, um ein Laden oder Wiederladen einer kapazitiven Ladung in der inhärenten Kapazität zu bewirken, und wobei der Signaldurchführungstransistor arbeitet, um zwischen den aufeinanderfolgenden zeitweisen Anregungs-Intervallen Bit-Signale von dem Bit- Signal-Eingang zu dem Bit-Signal-Ausgang zu führen sich verlassend auf ein Leiten des Signaldurchführungstransistors, fortdauernd aufgrund der kapazitiven Ladung in der inhärenten Kapazität des Sigualdurchführungstransistors.
Jene Anregungen machen den einzelnen Signaldurchführungstransistor leitend, d.h. befähigt zum Leiten, und jenes Leiten wird veranlaßt, anzudauern, obwohl mit einiger Verzögerung, aufgrund eines periodischen Wiederauffrischens zu den vorgeschriebenen Intervallen. Eine inhärente Kapazität des einzelnen Signaldurchiührungstransistors resultiert unvermeidlich in einer Anhäufung von Ladung während jeder Anregung, die an seine Steuerelektrode angelegt ist. Die Umschaltungsschaltung arbeitet, um nicht eine Entladungs-Spannung zwischen solchen Anregungen zu den vorgeschriebenen Intervallen anzulegen, sondern vielmehr um die Steuerelektrode zwischen Auffrischungen durch die Anregungen "schweben" zu lassen. Solche einzelnen Signaldurchführungstransistoren sind natürlich zu einer kontinuierlichen Signaldurchführung fähig, trotz einer nur intermittierenden Anregung ihrer Steuerelektroden.
Ausführungsbeispiele dieser Erfindung sind insbesondere nützlich beim Schaffen von Eingängen zu oder Ausgängen von einer Logik-Gate-Schaltung auf dem gleichen Chip, insbesondere zum Bestimmen, ob ein solcher Eingang oder Ausgang ein Bit-Signal empfangen oder bereitstellen kann oder nicht. Eine Anwendung auf programmierbare Logik-Arrays wird offensichtlich, d.h. ein Auswählen, ob ein möglicher Verbindungspfad zu einem Logik-Gate-Eingang oder von seinem Ausgang möglich ist oder nicht, oder ob er nichtleitend ist oder nicht. Für ein Leiten erzwingt eine periodische Anregung der Steuerelektrode eine Sättigung des einzelnen Signaldurchführungstransistors, und Intervalle zwischen solchen Anregungen werden kurz genug gehalten, um nicht seinen "Ein"-Zustand zu verlieren, d.h., sich zu wiederholen, bevor eine inhärent anwachsende kapazitive Ladung zu einem Ausmaß dahinschwindet, was jedes signifikante Leiten verhindert. Ein weiterer umschaltbarer Transistor ist geeignet zum Steuern eines Anlegens der Anregung, und es ist möglich, einen weiteren damit in Reihe geschalteten umschaltbaren Transistor zu haben, oder jene zwei Umschalttransistoren durch einen zwei-Gate-MOSFET zu ersetzen, um Sorge zu tragen für eine koinzidente Stromauswahl für die Zwecke eines Ermöglichens von Anregungen des zugehörigen einzelnen Signaldurchführungstransistors. Ein solches Vorsehen ist insbesondere nützlich beim Arrangieren, das eine Befähigung synchron mit einem Auslesen eines relevanten Bit-Ortes eines ROMs (ein Bit-Ort pro Signaldurchführungstransistor) stattfindet, und eine aktuelle Anregung hängt von dem Bit-Wert ab, der an jenem Ort gespeichert ist.
Der einzelne Signaldurchführungstransistor hiervon stellt eine dramatische Vereinfachung dar, verglichen mit konventionellen Übertragungs-Gates. Auch verglichen mit einer Aktion eines DRAM-Bit-Speicherplatzes gibt es ein wirksames Speichern und Umschalten in dem gleichen Transistor. Weiterhin gibt es, verglichen mit einem DRAM, kein Vorsehen einer Leseoperation vor jeder Auffrischung, da der erforderliche Leitungs- Zustand von von außen verfügbaren Signalen bekannt sein wird, oder von einem Speicherinhalt, der eine vorgeschriebene Konfiguration darstellt.
Die aktuelle Kapazität bei einem Feldeffekt-Transistor eines Chips hängt von der Geometrie und dem Material der MOS-Transistor-Ausbildung ab, und es ist hierin weiterhin vorgeschlagen, daß Signaldurchführungstransistoren so ausgebildet sind, um eine Kapazität zu verstärken, zumindest relativ zu anderen (Umschalt-) Transistor-Ausbildungen des Chips (was der Hauptentwicklungslinie bezüglich eines Reduzierens einer Kapazität folgen kann). Dann können Intervalle zwischen Auffrischungen länger sein und/oder eine Spannungswiedergabetreue von Ausgang- zu -Eingang- Bit-Signalen kann verbessert werden. Es wird jedoch betont, daß eine variable Implementierung dieser Erfindung in einem Benutzen von standardmäßigen Chip-Herstellungstechniken für CMOS bei einer Gestaltsgröße von 3 um und mit den spezifischen Intervallen von etwa 1 ms resultiert.
Es wird verstanden werden, daß eine Einzel-Signaldurchfürungstransistor- Schaltung hiervon nicht mit der gewöhnlichen Spannungswiedergabetreue arbeiten kann, die früheren Übertragungs-Gates zugehört, die typischerweise logisch "high" bei 5 Volt und logisch "low" bei 0 Volt ist, und zwar aufgrund von Transistor-Schwellenpegel-Effekten (im Stand der Technik VT genannt). Dem kann begegnet werden dinch geeignetes Benutzen unterschiedlicher Betriebsspannungen, d.h., um Ausgangssignale mit einem normalen Logikpegel zu ergeben (siehe unten), oder durch Akzeptieren einer geringeren Betriebsgeschwindigkeit eines zugehörigen Logik-Schaltkreises, wenn ein solcher Logik-Schaltkreis, sagen wir ein einfaches Logik-Gate, so unter einer normalerweise spezifizierten Spannung betreibbar ist (was es oft ist).
Benutzt man einen n-Kanal für den einzelnen Durchführungstransistor, resultieren Schwellenpegeleffekte, einschließlich eines sogenannten "Body- Effect", in einer Abnahme eines hochpegligen Logik-Signals. Es muß mindestens ein Transistor-Schwellenpegel zugelassen werden, so daß im wesentlichen mehr als die momentanen alltäglichen +5 Volt (für logisch "high") erforderlich sein werden. Benutzt man jedoch einen p-Kanal- Signaldurchführungstransistor (für den der "Body-Effect"-Anteil zum VT geringer ist), wird eine Verschlechterung bei einem logischen "low"-Pegel wirkungsvoll sein, d.h. man wird nicht mehr als einen normalen logischen "high"-Pegel (5 Volt) benötigen, um ihn völlig abzuschalten, und weiterhin wird man nicht mehr als 5 Volt benötigen, um den p-Kanal "Ein" zu schalten, selbst über zwei Umschalttransistoren.
Es kann als vorteilhaft angesehen werden, zwischen +5 Volt und -5 Volt zu arbeiten, und zwar lieber als zwischen einer Spannung, die im wesentlichen größer als + 5 Volt ist, und 0. Es gibt eine grundsätzliche Kompatibilität zu dem normalen logischen "high"-Pegel, und ein Erfordernis nach einer Spannungsversorgung auch mit dem äquivalenten negativen Pegel ist technisch und wirtschaftlich völlig trivial, und es würde in jedem Falle nur einen geringen Stromverbrauch bei -5 Volt geben, verglichen mit dem Rest des Chips.
Es ist offensichtlich, daß minimale Gestaltgrößen und -breiten, die zu einer MOS-Transistor-Implementierung gehören, abnehmen werden, da die Technologie für integrierte Schaltkreise in der Entwicklung fortfährt, sagen wir von 3 um zu 1,5 um und sogar 1 um, und folglich von Natur aus eine schnellere Antwort erlaubt. Das würde in einer akzeptierbaren Geschwindigkeit für geringere Logik-Spannungen resultieren. Dann ist es möglich, n-Kanal-Einzel-Signaldurchführungstransistoren zu benutzen, wie speziell beschrieben wird.
Eine besondere Implementierung dieser Erfindung wird nun anhand eines Beispiels unter Bezugnahme auf die beigefügten Zeichnungsseiten beschrieben, wobei Fig. 1 ein Schaltkreisdiagramm für einen Logik-Gate- Platz zeigt, dessen Gate-Eingänge auswählbare Anschlüsse aufweisen, die diese Erfindung benutzen, und die Figuren 2A - 2C eine Anwendung zeigen bei konfigurierbaren Logik-Schaltkreisen.
In der Zeichnung, nimmt man zuerst auf Fig. 1 Bezug, ist die gezeigte Schaltung schon in einem CMOS-Chip implementiert. Ein Abschnitt 10 zeigt vier Transistoren in einer im allgemeinen konventionellen Schaltkreis-Konfiguration, die als NAND-Gate mit zwei Eingängen arbeitet, das Eingänge 12A und 12B und einen Ausgang 12Q aufweist, aber mit Versorgungsspannungen VD1, VD2 und einer Substratspannung VS, die wie weiter unten erörtert angelegt ist. Ein Abschnitt 20 zeigt n-Kanal-Einzel- Signaldurchführungstransistoren dieser Erfindung bei 20A und 20B, um Signale für die Eingänge 12A bzw. 12B des Gates 10 durchzulassen.
Ein Abschnitt 30 zeigt Umschalttransistoren zum Anregen von Steuerelektroden (Gates) 22A und 22B der Elnzel-Signaldurchführungstransistoren, in Paaren 32A und 34A, 32B und 34B gezeigt für eine koinzidente Stromauswahl der Einzel-Signaldurchführungstransistoren 20A, 20B über Leitungen 36R und 36C.
Die Einzel-Signaldurchführungstransistoren 20A und 20B haben ihre Source- und Drain-Elektroden 24A, 26A bzw. 24B, 26B in Serie zwischen den Gate-Eingängen 12A und 12B und Signalleitungen 28A bzw. 28B verbunden. Die Einzel-Signaldurchführungstransistoren 20A und 20B bestimmen, ob Signale auf den Leitungen 28A bzw. 28B in einer erkennbaren und operativen Art zu den Gate-Eingängen 12A, 12B geführt werden oder nicht. Wenn einer der Transistoren 20A, 20B zum Leiten befähigt ist, wird er Bit-Signale durchführen, sonst nicht.
Jeder der Einzel-Signaldurchführungstransistoren 20A und 20B kann gesättigt sein, und somit leitfähig gemacht sein, wenn die entsprechenden Umschalttransistoren 32A, 34A und 32B, 34B durch Signale auf den Leitungen 36R, 36C selbst leitfähig sind, und ein geeignetes Anregungssignal ist auf der entsprechenden der Anregungsleitungen 38A und 38B verfügbar. Eine Anwesenheit oder Abwesenheit eines geeigneten Spannungspegels auf den Anregungsleitungen 38A, 38B bestimmt, ob der entsprechende Einzel-Signaldurchführungstransistor 20A, 20B "Ein" geschaltet ist oder nicht.
Für die in der Zeichnung gezeigten n-Kanal-Signaldurchführungstransistoren und für eine Logik-Gate-Operation unterhalb der gewöhnlichen +5 Volt (für logisches "high"), aber bei den gewöhnlichen 0 Volt (für logisches "low"), kann VD1 +3 Volt mit VD2 bei +5 Volt und VS bei 0 Volt sein. Für die p-Kanal-Signaldurchführungstransistoren (nicht gezeigt) würden die entsprechenden Spannungen +5 Volt für VD1 und VD2 sein, 0 Volt bei VS für das Loglk-Gate, aber bei -5 Volt bei VS für die Signaldurchführungstransistoren.
Die Anregungsleitungen 38A, 38B sind von einer Auffrischungsschaltung 40 kommend gezeigt, die dazu dient, Signale an die Anregungsleitungen 38 zu vorgeschriebenen Intervallen anzulegen, sagen wir in Übereinstimmung mit den Inhalten eines Latch-Registers 42, das ein externer Speicherort sein könnte, oder tatsächlich irgendeine Quelle geeigneter binärer Signale, von denen ein Wert "Ein" und der andere "Aus" für die Einzel- Signaldurchführungstransistoren 20A, 20B darstellt. Die Auffrischungsschaltung 40 ist zweckmäßig auch als Zuführung von Befähigungs-Auswahlsignalen zu den Leitungen 36A und 36C gezeigt.
Es wird verstanden werden, daß der einfachste Schaltkreis hiervon der wäre, bei dem nur ein einziger Umschalttransistor, sagen wir 32A, vorhanden wäre, und nur eine Übereinstimmung von Signalen auf den Leitungen 36R und 38A zum "Ein"-schalten des Transistors 32A erforderlich wäre. In der Tat könnte die Leitung 38A dann dauerhaft an einem geeigneten Spannungspegel zum Anlegen eines Anregungssignals angeschlossen sein, wannimmer Umschalttransistor 32A "Ein"-geschaltet wäre. Dann könnte natürlich ein Aufirischen vollständig sein durch periodisches Anlegen von Signalen an die Leitung 36R, die den Transistor 32A nur "Ein"-schalten, wenn der Einzel-Signaldurchführungstransistor 20A befähigt ist, Signale durchzulassen.
Wichtig hierzu ist, daß die dynamische Natur der dargestellten Übertragungs-Gates, von denen jedes aus einem Einzel-Signaldurchführungstransistor 20 und einer Umschaltschaltung 32 oder 32, 34 zusammengesetzt ist (wenn ein Leiten befähigt werden soll), ein Auffrischen in Intervallen erfordert, so daß der Elnzel-Signaldurchführungstransistor ausreichend leitend bleibt, um ein effektives Signal zu dem angeschlossenen Gate-Eingang 12 durchzuführen. Ein derartiger Durchführungsschritt folgt somit bei und während einem zyklischen Auffrischen. Zwischen Aurischungen wird die Leitung 38 "schwebend" gelassen.
Bei einem ersten Einstellen eines Leitungszustandes für einen Einzel- Signaldurchführungstransistor 20 hiervon wird er durch Sättigung seines Kanals geschaltet werden, und zwar aufgrund eines Schaltens an den Transistoren 32 und 34 und in der Anwesenheit eines Anregungssignals auf Leitung 38. Bei einem derartigen Vorgehen baut sich unvermeidlich eine kapazitive Ladung auf, und zwar aufgrund von "Lochern" (Elektronen für einen p-Kanal-Signaldurchführungstransistor), die durch seine Steuerelektrode 22 injiziert werden, die dazu neigt, zu entladen, nachdem die Transistoren 32, 34 ausschalten, um nichtleitend zu werden. Bevor das passiert, werden die Transistoren 32, 34 wieder eingeschaltet, und das Signal auf der Leitung 38 wird für eine kurze Zeit wieder angelegt, um den Kanal des Einzel-Signaldurchführungstransistors 20 wieder zu sättigen. Effektiv gibt es sich dauernd wiederholende Schreibzyklen, um den Zustand des Einzel-Signaldurchführungstransistors relativ zu einem Bezug beizubehalten, der über die Anregungsleitung bestimmt ist.
Abzweigungen 12X und 12Y von den Eingängen 12A, 12B zeigen eine Anwendung einer Einzel-Signaldurchführungstransistor-Schaltung hiervon zum Wählen von Eingangsleitungen, die andere als 28A bzw. 28B sind, wie sie zu Zuführungen zu dem NAND-Gate 10 mit bei Eingängen befähigt sind. Eine Wahl von Ausgängen könnte auf ähnliche Weise vorgesehen sein, und zwar von einer Abzweigung 12Z.
Eine im Sinn gehabte Anwendung bezieht sich natürlich auf verbesserte PALs, insbesondere eines Typs (bezüglich dem wir andere relevante Patentanmeldungen haben), wo ihre Logik-Gates im wesentlichen gleichmäßig über ein Chip in einer Matrixanordnung verteilt sind. Dann könnte jeder Logik-Gate-Platz der Fig. 1 entsprechen, sagen wir mit einigen Eingängen 10A, 10X direkt von vorgeschriebenen anderen Gates und anderen derartigen Eingängen von längeren Bereichs-Auschlußpfaden (typischerweise einer Zeile und einer folgenden Spalte), an die auch Abzweigungs-Ausgänge 12A, 12X wahlweise angeschlossen werden können.
Selbstverständlich gibt es andere Anwendungen, wo immer eine Auswahl von Verbindungen von einem Benutzer oder einer Maschine wünschenswert ist, um einen Chip-Betrieb zu ändern oder zu steuern. Beispielsweise kann es wünschenswert sein, komplexe und konfigurierbare Logik- Zellen zu schaffen, die deutlich Schutz für ein Anwenden von Ausführungsbeispielen dieser Erfindung bieten, erwünschte von möglichen Anschlüssen einzustellen, und zwar für bestimmte Logik-Konfigurationen, sagen wir anstelle von Schaltkreisen vom Signalpfadumschaltungstyp zum Wählen, welcher der möglichen Ausgänge ein Eingangssignal empfangen soll. Sehr einfache Beispiele sind in den Figuren 2A, B, C gezeigt.
In Fig. 2A könnte eine Auswahlschaltung (oben mit 30 beschrieben) bei 70, 72 benutzt werden, um eine Wahl einer wahren AND-Funktion oder NAND-Funktion zuzulassen.
In Fig. 2B kann eine Auswahlschaltung relativ zu einem Halbaddierschaltkreis an seinen Eingängen benutzt werden (siehe 82, 84), um eine Wahl eines Halbaddierers zu ergeben, wenn zwei Ausgänge zugelassen werden sollen (sowohl 82 als auch 84 leitend), oder eine exklusiv-OR- (nur 82 leitend)- oder AND- (nur 84 leitend)-Funktion, zumindest für eine Einzel-Ausgangslogik.
In Fig. 2C kann eine Auswahlschaltung benutzt werden, relativ zu einer Flip-Flop-Schaltung und eine Auswahlschaltung, die diesmal gekreuzt und mit S1 bis S4 bezeichnet gezeigt ist. Ein grundsätzliches SR-Flip-Flop wird erreicht, wenn alle Auswahlscbaltkreise S1 bis S4 aus sind, ein getaktetes SR-Flip-Flop, wenn nur S1 leitend ist, ein D-Typ, wenn nur S1 und S4 leitend sind, und ein T-Typ wenn nur S4 aus ist.

Claims

1. Integrierter Feldeffekt-Halbleiter-Schaltkreis mit mindestens einem torgesteuerten binären Signal-Übertragungs-Schaltkreis (20), der einen einzelnen Signaldurchführungstransistor (20A, B) umfaßt, der eine inhärente Kapazität zwischen Gate- und Source-Elektroden des Signaldurchführungstransistors aufweist und mit einem Bit-Signal-Eingang (28A, B) von der Source-Elektrode (24A, B) aus und mit einem Bit-Signal-Ausgang (12A, B) von der Drain-Elektrode (26A, B) aus in Verbindung steht, und einer Umschaltungs-Schaltung (30), mit der seine Leitungs-Steuerelektrode (22A, B) in Verbindung steht, wobei die Umschaltungs-Schaltung (30) angeordnet ist zum wahlweisen Anlegen aufeinanderfolgender zeitweiser Anregungen (über 38A, B) zu vorgeschriebenen Intervallen an die Steuerelektrode (22A, B), um ein Laden oder Wiederladen einer kapazitiven Ladung in der inhärenten Kapazität zu bewirken, und wobei der Signaldurchführungstransistor (20A, B) arbeitet, um zwischen den aufeinanderfolgenden zeitweisen Intervallen Bit-Signale von dem Bit-Signal-Eingang (28A, B) zu dem Bit-Signal-Ausgang (12A, B) zu führen, sich verlassend auf ein Leiten des Signaldurchführungstransistors, fortdauernd auf Grund der kapazitiven Ladung in der inhärenten Kapazität des Signaldurchführungstransistors.

2. Integrierter Schaltkreis nach Anspruch 1, wobei die Umschaltungs-Schaltung (30) einen ersten weiteren Feldeffekttransistor (32A, B) enthält, der angeschlossen ist, um durch Freigabesignale (über 36R) für ein Leiten von Signalen (über 38A, B) freigegeben zu werden, die die aufeinanderfolgenden zeitweisen Anregungen der Leitungs-Steuerelektrode (22A, B) des einzelnen Signaldurchführungstransistors (20A, B) bestimmen, und um andererseits die Leitungs-Steuerelektrode (22A, B) elektrisch getrennt zu lassen.

3. Integrierter Schaltkreis nach Anspruch 2, wobei die Umschaltungs-Schaltung (32, 34) einen zweiten weiteren Feldeffekttransistor (34A, B) enthält, der mit dem ersten weiteren Transistor (32A, B) in Verbindung steht, um eine Freigabe des letzteren für ein Leiten in Übereinstimmung mit zwei Freigabesignalen (über 36R, C) zu steuern.

4. Integrierter Schaltkreis nach Anspruch 3, wobei der zweite weitere Transistor (34A, B) seriell mit dem ersten weiteren Transistor (32A, B) in Verbindung steht, und wobei das Leiten freigegeben wird, so daß der Signaldurchführungstransistor nur für ein Leiten angeregt wird, wenn beide weiteren Transistoren (32, 34) auf einer übereinstimmenden Basis freigegeben werden (über 36R, C), und wobei ein Anregungssignal angelegt wird (über (38A, B), und zwar über die weiteren Transistoren.

5. Integrierter Schaltkreis nach irgendeinem der Ansprüche 2 bis 4, wobei der weitere Transistor (32) oder die weiteren Transistoren (34) von einem Kanaltyp entgegengesetzt zu dem des Signaldurchführungstransistors sind.

6. Integrierter Schaltkreis nach irgendeinem der Ansprüche 2 bis 5, der weiterhin eine Auffrischungs-Steuetungsschaltung (40) umfaßt, die wiederholend zu geeigneten Intervallen arbeitet, um Freigabesignale zu der Umschaltungs-Schaltung zu führen.

7. Integrierter Schaltkreis nach Anspruch 6, der weiterhin ein Latch-Register (42) umfaßt, das ein Zuführen aufeinanderfoigender so zeitweiser Anregungssignale steuert.

8. Integrierter Schaltkreis nach irgendeinem vorangehenden Anspruch, der weiterhin einen Logik-Schaltkreis (10) umfaßt, dessen Eingänge mit den Bit-Signal-Ausgängen (12A, B) der Signaldurchführungstransistoren (20A, B) verbunden sind, und der auswählbare Verbindungspfade zwischen seinen Eingängen (12A, B) und seinem Ausgang (12Z) enthält, die jeweils Transistoren des gleichen Typs wie der einzelne Signaldurchführungstransistor (20A, B) enthalten.

9. Integrierter Schaltkreis nach irgendeinem vorangehenden Anspruch, wobei die inhärente Gate-Kapazität des oder jedes Signaldurchführungstransistors (20A, B) relativ zu anderen Transistoren (32, 34) des integrierten Schaltkreises erhöht wird.