DE3546487C2

DE3546487C2 -

Info

Publication number: DE3546487C2
Application number: DE3546487A
Authority: DE
Inventors: Kazuya Matsumoto; Tsutomu Ina Nagano Jp Nakamura
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1984-03-29
Filing date: 1985-03-26
Publication date: 1988-09-15
Also published as: DE3510965C2; US4878120A; FR2563657B1; DE3546487A1; JPH0666446B2; FR2563657A1; DE3510965A1; JPS60206063A

Description

Die Erfindung betrifft einen Festkörper-Bildsensor mit den Merkmalen des Oberbegriffs des Patentanspruches 1.

Derartige Festkörper-Bildsensoren sind aus der europäischen Patentanmeldung 96 725 bekannt und werden auch in der nicht vorveröffentlichten DE-OS 34 46 972 beschrieben.

Aus der genannten EP 96 725 ist es bereits bekannt, Festkörper- Bildsensoren mit sogenannten statischen Induktionstransistoren (SIT) zu verwenden. Der SIT ist eine Art Phototransistor, der sowohl eine photoelektrische Umwandlung als auch eine photoelektrische Ladungsspeicherung ermöglicht. Er hat verschiedene Vorteile, wie eine hohe Eingangsimpedanz, hohe Ansprechgeschwindigkeit, keine Sättigung, geringes Rauschen, geringen Leistungsverbrauch etc. gegenüber herkömmlichen Feldeffekttransistoren oder Flächentransistoren. Ein mit einem SIT ausgestatteter Festkörper-Bildsensor hat eine hohe Empfindlichkeit, eine hohe Ansprechgeschwindigkeit und einen weiten dynamischen Bereich.

Bei dem erwähnten Festkörper-Bildsensor ist es erforderlich, den isolierenden Bereich zwischen benachbarten SIT anzuordnen, so daß die in den einzelnen SIT induzierten Signalladungen isoliert werden. Diese Isolierung wird herkömmlich durch Oxidfilme, Diffusionsschichten oder V-förmige Ausnehmungen realisiert. Im dargestellten Fall erstreckt sich der Isolationsbereich von der Oberfläche der Epitaxie-Schicht zum Substrat, so daß es schwierig ist, den Isolationsbereich bei starker Epitaxie-Schicht zu bilden. Wie oben erwähnt, ist es erforderlich, den Gate-Bereich stark auszubilden, so daß der Licht-Verstärkungsfaktor vergrößert wird, doch läßt sich dies nicht mit dem Diffusionsverfahren verwirklichen.

Wird der Gate-Bereich stärker ausgebildet, so entsteht eine spektrale Empfindlichkeit aufgrund von Lichtabsorption im Gate-Bereich. Deshalb ist beim bekannten Festkörper-Bildsensor mit vertikal angeordneten SIT die Empfindlichkeit aufgrund der Konstruktion begrenzt.

Um die geschilderten Nachteile zu überwinden, wurde in der DE-OS 34 46 972 ein Festkörper-Bildsensor mit flach angeordneten SIT vorgeschlagen. Eine solche flache Anordnung von SIT wird auch mit LSIT bezeichnet.

Werden bei einem Festkörper-Bildsensor die erwähnten LSIT in Matrixform in X- und Y-Richtung als Bildelemente angeordnet, so ist es erforderlich, die LSIT sukzessive abzufragen, um nacheinander die Lichtsignale aus den einzelnen Bildelementen auszulesen. Da aber mit dem erwähnten Festkörper-Bildsensor keine Steuerung der Lichtsignal-Speicherung und der Auslesung des Lichtsignales durchgeführt werden kann, besteht der Nachteil, daß nicht in jedem Falle die photoelektrische Umwandlung eine genaue Funktion der Änderung des einfallenden Lichtes ist.

Der Erfindung liegt die Aufgabe zugrunde, einen gattungsgemäßen Festkörper-Bildsensor derart weiterzubilden, daß sich eine gute photoelektrische Umwandlung erzielen läßt und das Ausgangssignal genau der eingefallenen Lichtmenge entspricht. Auch soll das Bildsignal ein gutes Signal/Rausch-Verhältnis aufweisen.

Ein diese Aufgabe lösender Festkörper-Bildsensor ist mit seinen Ausgestaltungen in den Patentansprüchen gekennzeichnet.

Ausführungsbeispiele der Erfindung sind nachfolgend anhand der Zeichnung näher erläutert. Es zeigt

Fig. 1A und 1B eine Draufsicht bzw. einen Schnitt entlang der Linie X-X′ gemäß Fig. 3A eines ersten Ausführungsbeispieles eines Bildelementes;

Fig. 2A und 2B eine Draufsicht und einen Schnitt eines zweiten Ausführungsbeispieles eines Bildelementes;

Fig. 3A und 3B eine Draufsicht und einen Schnitt eines dritten Ausführungsbeispieles eines Bildelementes;

Fig. 4A und 4B eine Draufsicht und einen Schnitt eines vierten Ausführungsbeispieles eines Bildelementes;

Fig. 5A und 5B eine Draufsicht und einen Schnitt eines fünften Ausführungsbeispieles eines Bildelementes;

Fig. 6A, 6B und 6C Schnitte eines sechsten, siebten bzw. achten Ausführungsbeispieles eines Bildelementes;

Fig. 7A und 7B eine Draufsicht und einen Schnitt eines neunten Ausführungsbeispieles eines Bildelementes;

Fig. 8 einen Schnitt eines zehnten Ausführungsbeispieles eines Bildelementes;

Fig. 9A und 9B eine Draufsicht und einen Schnitt eines elften Ausführungsbeispieles eines Bildelementes;

Fig. 10A und 10B eine Draufsicht und einen Schnitt eines zwölften Ausführungsbeispieles eines Bildelementes;

Fig. 11A und 11B eine Draufsicht und einen Schnitt eines dreizehnten Ausführungsbeispieles eines Bildelementes;

Fig. 12 eine perspektivische Ansicht des in Fig. 2 gezeigten Bildelementes zur Erlätuerung seiner Arbeitsweise;

Fig. 13 ein Ersatz-Schaltbild für das in Fig. 12 gezeigte Ausführungsbeispiel;

Fig. 14 die funktionale Abhängigkeit zwischen der Gate-Spannung und dem Source-Drain-Strom, wobei die Drain-Spannung ein Parameter ist;

Fig. 15 die funktionale Abhängigkeit zwischen der Gate-Spannung und dem Source-Drain-Strom;

Fig. 16 die funktionale Abhängigkeit zwischen der Licht-Speicherzeit und dem Source-Drain-Strom, wobei die einfallende Lichtintensität ein Parameter ist;

Fig. 17 ein Schaltbild zur Illustrierung der Strom-Spannungswandlung mit einer Source-Folgeschaltung;

Fig. 18 ein Schaltbild zur Illustrierung der Strom-Spannungswandlung mit einer geerdeten Source;

Fig. 19A bis 19D Wellenformen der Gate-, Drain-, Source- und Substrat-Spannungen während des Speicherns oder des Auslesens;

Fig. 20 die funktionale Abhängigkeit zwischen der einfallenden Lichtmenge und der Ausgangsspannung;

Fig. 21 die funktionale Abhängigkeit zwischen der Drain-Spannung und der Ausgangsspannung;

Fig. 22A bis 22C Wellenformen der Gate-, Drain- und Source-Spannungen zur Erläuterung der Rücksetzoperation mittels der Drain-Spannung;

Fig. 23A bis 23D Wellenformen der Gate-, Drain-, Source- und Substrat-Spannungen zur Erläuterung der Rücksetzoperation mittels der Substrat-Spannung;

Fig. 24 die funktionale Abhängigkeit zwischen der Intensität des einfallenden Lichtes und der Ausgangsspannung, wobei die Speicherzeit ein Parameter ist;

Fig. 25 die funktionale Abhängigkeit zwischen der Gate-Spannung und der Ausgangs-Spannung, wobei die Intensität des einfallenden Lichtes ein Parameter ist;

Fig. 26 ein Schaltbild eines ersten Ausführungsbeispieles eines Festkörper-Bildsensors, bei dem die Auswahl der Bildelemente aufgrund der Gate- und Drain-Spannungen erfolgt;

Fig. 27A bis 27F Wellenformen zur Erläuterung der Wirkungsweise des in Fig. 26 gezeigten Festkörper-Bildsensors;

Fig. 28 ein Schaltbild eines zweiten Ausführungsbeispieles eines Festkörper-Bildsensors, bei dem die Auswahl der Bildelemente mittels der Gate- und Drain-Spannungen erfolgt;

Fig. 29A bis 29I Wellenformen zur Erläuterung des Betriebs des in Fig. 28 gezeigten Festkörper-Bildsensors;

Fig. 30 ein Schaltbild eines dritten Ausführungsbeispieles eines Festkörper-Bildsensors, bei dem die Auswahl der Bildelemente mittels der Source- und Gate-Spannungen erfolgt;

Fig. 31A bis 31F Wellenformen zur Erläuterung des Betriebs des in Fig. 30 gezeigten Festkörper-Bildsensors;

Fig. 32 ein Schaltbild eines vierten Ausführungsbeispieles eines Festkörper-Bildsensors, bei dem die Auswahl der Bildelemente mittels der Source- und Gate-Spannungen erfolgt;

Bei dem in den Fig. 1A und 1B gezeigten ersten Ausführungsbeispiel hat das Festkörper-Bildelement 21 für einen erfindungsgemäßen Bildsensor folgenden IGLT (Insulated Gate Lateral Transistor)-Aufbau. Eine n⁻-Epitaxie-Schicht 23 mit einem Kanalbereich ist auf einem p⁻-Substrat 22 ausgebildet und in der Epitaxie-Schicht 23 sind ein n⁺-Source-Bereich 24 und ein n⁺-Drain-Bereich 25 durch Hinzufügung von n-Verunreinigungen ausgebildet. Weiterhin sind eine Source-Elektrode 26 und eine Drain-Elektrode 27 aus Al oder dergleichen jeweils auf dem Source-Bereich 24 bzw. dem Drain-Bereich 25 ausgebildet, während eine Gate-Elektrode 29 aus transparentem, leitendem Material wie SnO₂ auf der Oberfläche der Epitaxie-Schicht 23 über einem Gate-Isolationsfilm 28 derart aufgebracht ist, daß der Source-Bereich 24 und der Drain-Bereich 25 dadurch umgeben sind, so daß also ein isolierendes Gate erzeugt ist. Bei diesem Ausführungsbeispiel sind mehrere IGLT 21 im Substrat 22 matrixförmig angeordnet, so daß benachbarte Bildelemente jeweils einen IGLT aufweisen und voneinander elektrisch durch den Isolationsbereich 30 isoliert sind, welcher aus einem Halbleiteroxid, oder einem anderen isolierenden Material, besteht, welches sich von der Oberfläche der Epitaxieschicht 23 zum Substrat 22 erstreckt.

Da bei diesem Ausführungsbeispiel das isolierende Gate derart angeordnet ist, daß der Source-Bereich 24 und der Drain-Bereich 25 vollständig von ihm umgeben sind, läßt sich die Gate-Fläche, d. h. das Öffnungsverhältnis größer gestalten und auch der Kanalbereich zwischen Source und Drain kann erweitert werden. Hierdurch läßt sich die Stabilität des Gate-Potentials bei Lichteinfall verbessern, so daß auch das Signal/Rausch-Verhältnis verbessert wird.

Bei dem in den Fig. 2A und 2B gezeigten zweiten Ausführungsbeispiel ist das Festkörper-Bildelement 31 ebenso wie das erste Ausführungsbeispiel in IGLT-Bauweise ausgeführt, doch sind der Source-Bereich, der Drain-Bereich und das isolierende Gate konzentrisch angeordnet und nur der Source-Bereich ist vollständig vom isolierenden Gate umgeben. Das heißt, eine n⁻-Epitaxie-Schicht 33 mit einem Kanalbereich ist auf dem p⁻-Substrat 32 ausgebildet und in der Epitaxie-Schicht 33 sind ein kreisförmiger n⁺-Source-Bereich 34 und ein n⁺-Drain-Bereich 35 ausgebildet, wobei letzterer den Source-Bereich 34 vollständig konzentrisch durch Zufügung von Verunreinigungen vom n-Typ umgibt. Weiterhin sind eine kreisförmige Source-Elektrode 36 und konzentrisch eine Drain-Elektrode 37, beide aus Al, auf dem Source-Bereich 34 bzw. dem Drain-Bereich 35 ausgebildet, während eine konzentrische Gate-Elektrode 39 aus transparentem, leitendem Material wie SnO₂ oder dergleichen auf der Oberfläche der Epitaxie-Schicht 33 zwischen dem Source-Bereich 34 und dem Drain-Bereich 35 über einem isolierenden Gate-Film 38 derart ausgebildet ist, daß nur der Source-Bereich 34 vollständig hiervon umfaßt ist. Es wird also ein konzentrisches, isolierendes Gate erzeugt. Weiterhin sind bei diesem Ausführungsbeispiel eine Vielzahl von IGLT 31 an Eckpunkten eines im Substrat 32 gedachten Dreieckes angeordnet, so daß benachbarte Bildelemente jeweils einen IGLT aufweisen und voneinander durch einen isolierenden Bereich 40 getrennt sind, der aus einem Halbleiteroxid, oder anderem isolierendem Material besteht, welches sich von der Oberfläche der Epitaxie-Schicht 33 zum Substrat 32 erstreckt.

Bei diesem Ausführungsbeispiel werden die gleichen Wirkungen wie beim ersten Ausführungsbeispiel erzielt. Zusätzlich wird die Schwankung der Eigenschaften der einzelnen Bildelemente dadurch verringert, daß der Source-Bereich 34, der Drain-Bereich 35 und das isolierende Gate konzentrisch ausgeformt sind. Da weiterhin das isolierende Gate keinen direkten Kontakt mit dem isolierenden Bereich 40 aufweist, kann der Oberflächen-Leckstrom auf dem isolierenden Bereich 40 vernachlässigt werden.

Bei diesem Ausführungsbeispiel braucht nur der Drain-Bereich 35 vom isolierenden Gate umgeben zu sein, wobei die Positionen des Source-Bereiches 34 und des Drain-Bereiches 35 vertauscht sind. Die gleichen Wirkungen wie vorstehend beschrieben lassen sich mit dieser Anordnung erzielen. Die Ausgestaltung der Bildelemente ist nicht auf die beschriebene Kreisform beschränkt, es lassen sich topologisch äquivalente Formen für das Bildelement auswählen.

Bei dem in den Fig. 3A und 3B gezeigten dritten Ausführungsbeispiel eines Festkörper-Bildelementes 41 ist ein LSIT-Aufbau mit einem Sperrschicht-Gate gewählt, nachfolgend als JGLT bezeichnet (Junction Gate Lateral Transistor; "Transistor mit Sperrschicht-Gate in Quer-Anordnung"), wobei der Source-Bereich und der Drain-Bereich vollständig durch das Sperrschicht-Gate umgeben sind, ebenso wie beim ersten Ausführungsbeispiel. Das heißt, eine n⁻-Epitaxie-Schicht 43 mit einem Kanalbereich ist auf dem p⁻-Substrat 42 ausgebildet und in der Epitaxie-Schicht sind ein n⁺-Source-Bereich 44 und ein n⁺-Drain-Bereich 45 durch Hinzufügung von Verunreinigungen vom n-Typ ausgebildet. Weiterhin sind eine Source-Elektrode 46 und eine Drain-Elektrode 47 aus Al jeweils auf dem Source-Bereich bzw. dem Drain-Bereich 45 ausgebildet, während ein p⁺-Gate-Bereich 48 durch Hinzufügung von Verunreinigungen vom p-Typ in der Epitaxie-Schicht 43 derart ausgebildet ist, daß der Source-Bereich 44 und der Drain-Bereich 45 vollständig hiervon umgeben sind. Weiterhin ist eine Gate-Elektrode 49 aus transparentem, leitendem Material wie SnO₂ oder dergleichen auf dem p⁺-Gate-Bereich 48 ausgeformt, so daß ein Sperrschicht-Gate gebildet wird. Überdies sind bei diesem Ausführungsbeispiel eine Vielzahl von JGLT 41 matrixförmig auf dem Substrat 42 ausgeformt, so daß benachbarte Bildelemente jeweils ein JGLT aufweisen und voneinander durch einen Isolationsbereich 50 aus Halbleiteroxid oder einem anderen isolierenden Material getrennt sind, welches sich von der Oberfläche der Epitaxie-Schicht 43 zum Substrat 42 erstreckt.

Dieses Ausführungsbeispiel weist einen dem ersten Ausführungsbeispiel entsprechenden Aufbau auf, mit Ausnahme der Gate-Konstruktion. Die Betriebsweise und die Wirkungen entsprechen insofern dem ersten Ausführungsbeispiel.

Bei dem in den Fig. 4A und 4B gezeigten vierten Ausführungsbeispiel eines Festkörper-Bildelementes 51 ist ebenso wie beim dritten Ausführungsbeispiel eine JGLT-Bauweise vorgesehen, doch sind der Source-Bereich, der Drain-Bereich und der Gate-Bereich konzentrisch ausgeformt und nur der Source-Bereich ist vollständig vom Gate-Bereich umgeben. Das heißt, eine n⁻-Epitaxie-Schicht 53 mit einem Kanalbereich ist auf einem p⁻-Substrat 52 ausgebildet und in der Epitaxie-Schicht 53 sind konzentrisch ein n⁺-Source-Bereich 54 und ein n⁺-Drain-Bereich 55 ausgebildet, wobei letzterer den Source-Bereich 54 durch Hinzufügung von Verunreinigungen vom n-Typ vollständig konzentrisch umgibt. Weiterhin sind eine kreisförmige Source-Elektrode 56 und eine konzentrische Drain-Elektrode 57 (beide aus Al) auf dem Source-Bereich 54 bzw. dem Drain-Bereich 55 ausgeformt, während ein p⁺-Gate-Bereich 58 durch Hinzufügung von Verunreinigungen vom p-Typ in der Epitaxie-Schicht 53 zwischen dem Source-Bereich 54 und dem Drain-Bereich 55 derart ausgebildet ist, daß der Source-Bereich 54 vollständig hiervon umgeben ist. Auf dem Gate-Bereich 58 ist konzentrisch eine Gate-Elektrode 59 aus transparentem, leitendem Material wie SnO₂ oder dergleichen derart ausgeformt, daß ein konzentrisches Sperrschicht-Gate gebildet wird. Bei diesem Ausführungsbeispiel sind benachbarte Bildelemente durch einen Isolationsbereich 60 voneinander isoliert, welcher aus Halbleiteroxid, isolierendem Material oder dergleichen gebildet ist, welches sich von der Oberfläche der Epitaxie-Schicht 53 zum Substrat 52 erstreckt.

Dieses Ausführungsbeispiel entspricht dem zweiten Ausführungsbeispiel bis auf die Gate-Konstruktion. Deshalb entsprechen die Wirkungsweisen und die Vorteile denjenigen des zweiten Ausführungsbeispieles. Darüber hinaus kann der Drain-Bereich 55 vollständig durch den Gate-Bereich 58 umgeben sein, wobei die Stellungen des Source-Bereichs 54 und des Drain-Bereichs 55 vertauscht sind. Auch in diesem Falle lassen sich die Wirkungen des zweiten Ausführungsbeispieles erzielen.

Bei dem in den Fig. 5A und 5B gezeigten fünften Ausführungsbeispiel eines Festkörper-Bildelementes 61 ist der gleiche Aufbau wie bei dem in den Fig. 2A und 2B gezeigten Ausführungsbeispiel vorgesehen, außer daß ein isolierender Bereich 62 durch eine hexagonale p⁺-Diffusionsschicht entgegengesetzten Leitfähigkeitstyps vorgesehen ist, welche sich von der Oberfläche der n⁻-Epitaxie-Schicht 33 mit dem Kanalbereich zum Substrat 42 erstreckt, weshalb entsprechende Teile der Fig. 5A und 5B mit gleichen Bezugszeichen versehen sind, wie die Teile der Fig. 2A und 2B.

Da bei diesem Ausführungsbeispiel der Isolationsbereich 62 durch eine Diffusionsschicht gebildet ist, lassen sich Leckströme zwischen benachbarten Bildelementen mit größerer Zuverlässigkeit unterdrücken und die Herstellung dieses Bildelementes ist gegenüber demjenigen Bildelement vereinfacht, welches einen Isolationsbereich aus Halbleiteroxid oder isolierendem Material verwendet. Da weiterhin gemäß dem in den Fig. 5A und 5B gezeigten Ausführungsbeispiel ein Isolationsbereich 62 aus einer p⁺-Diffusionsschicht vorgesehen ist, welche sich von der Oberfläche der Epitaxie-Schicht 33 zum Substrat 32 erstreckt, ist es nicht immer erforderlich, den Isolationsbereich 62 bis zum Substrat 32 auszudehnen.

Bei dem in Fig. 6A gezeigten sechsten Ausführungsbeispiel entspricht das Festkörper-Bildelement 65 dem fünften Ausführungsbeispiel, jedoch ist der Isolationsbereich 62 aus einer p⁺-Diffusionsschicht von der Oberfläche der Epitaxie-Schicht 33 nicht bis zum Substrat 32 ausgedehnt. Wird in diesem Falle eine geeignete Vorspannung V _R in Sperrichtung in bezug auf die Epitaxieschicht 33 über die Elektrode 66 an den Isolationsbereich 62 gelegt, so wird unter der Isolationsschicht 62 eine sich bis zum Substrat 32 erstreckende Verarmungsschicht erzeugt, so daß benachbarte Bildelemente voneinander elektrisch isoliert sind.

Bei diesem Ausführungsbeispiel lassen sich die gleichen Vorteile erzielen wie beim fünften Ausführungsbeispiel und darüber hinaus ist es möglich, die Fläche des Festkörper-Bildelementes 3- bis 5mal kleiner auszuführen als beim fünften Ausführungsbeispiel, bei dem sich der Isolationsbereich bis zum Substrat 32 erstreckt, da demgegenüber hier sich der Isolationsbereich 62 nicht bis zum Substrat 32 erstreckt. Insgesamt kann also die Größe des Bildelementes erheblich reduziert werden, was die Integration einer großen Zahl von Bildelementen auf engstem Raume fördert.

Die vorstehend beschriebene Anordnung mit einer im Diffusionsverfahren hergestellten Isolation kann entsprechend auf den LSIT angewandt werden, der in der DE-OS 34 46 972 beschrieben ist, und auch auf die anderen Festkörper-Bildelemente gemäß dieser Erfindung. Wird außerdem der Source-Bereich oder der Drain-Bereich gemäß dem zweiten Ausführungsbeispiel oder dem vierten Ausführungsbeispiel ganz außen angeordnet, so kann auch der Isolationsbereich außen angeordnet werden.

Bei dem in Fig. 6B gezeigten siebten Ausführungsbeispiel eines Festkörper-Bildelementes 67 entspricht die Anordnung dem zweiten Ausführungsbeispiel, außer daß der Drain-Bereich 35 auch als Isolationsbereich dient, wobei ein mittlerer Abschnitt des n⁺-Drain-Bereiches 35 ausgedehnt wurde.

Bei einem achten Ausführungsbeispiel gemäß Fig. 6C entspricht das Festkörper-Bildelement 69 dem zweiten Ausführungsbeispiel, doch wird der Drain-Bereich 35 auch als Isolationsbereich genutzt, wobei der n⁺-Drain-Bereich 35 ausgedehnt ist.

Da bei den vorstehend beschriebenen Ausführungsbeispielen sich ein Teil oder auch der gesamte Drain-Bereich 35 bis zum Substrat 32 erstreckt, kann der Drain-Bereich 35 als Isolationsbereich zwischen benachbarten Bildelementen dienen, so daß eine Integration der Festkörper-Bildelemente möglich ist. Die vorstehende Anordnung mit einem auch als Isolierung dienenden Drain-Bereich kann auch vorteilhaft auf das vierte Ausführungsbeispiel mit der JGLT-Anordnung angewandt werden. Überdies kann auch dann, wenn der Source-Bereich ganz außen angeordnet ist, derselbe als Isolationsbereich entsprechend verwendet werden.

Bei den ersten, zweiten, fünften bis achten Ausführungsbeispielen mit der IGLT-Anordnung ist es möglich, einen Gate-Bereich auszubilden, der in bezug auf die Epitaxie-Schicht vom entgegengesetzten Leitfähigkeitstyp ist, und zwar auf der Oberfläche der Epitaxie-Schicht in Verbindung mit dem das Gate isolierenden Film.

Bei dem in Fig. 7 gezeigten Ausführungsbeispiel eines Festkörper- Bildelementes 71 ist entsprechend der IGLT-Anordnung gemäß den Fig. 5A und 5B ein p-Gate-Bereich 73 mittels Ionen-Injektionen in der ganzen Oberfläche der n⁻-Epitaxie-Schicht 33 ausgeformt, welche mit dem das Gate isolierenden Film 38 zwischen dem n⁺-Source-Bereich 34 und dem n⁺-Drain-Bereich 35 verbunden ist.

Fig. 8 zeigt einen Schnitt durch ein zehntes Ausführungsbeispiel eines Festkörper-Bildelementes 75, dessen Anordnung entsprechend der IGLT-Konstruktion gemäß den Fig. 5A und 5B einen p-Gate-Bereich 73 aufweist, welcher durch Ionen-Injektion in einem Teil der Oberfläche der n⁻-Epitaxie-Schicht 33 ausgebildet ist, welche mit dem das Gate isolierenden Film 38 verbunden ist.

Da bei den vorstehend beschriebenen Ausführungsbeispielen der Gate-Bereich mit zur Halbleiterschicht entgegengesetztem Leitfähigkeitstyp auf der Oberfläche der Halbleiterschicht gerade unterhalb der das Gate isolierenden Schicht ausgebildet ist, ist es möglich, die Lichtmenge, bei der Sättigung eintritt, zu vergrößern. Ist der Gate-Bereich gemäß dem neunten Ausführungsbeispiel zwischen dem Source-Bereich und dem Drain-Bereich ausgebildet, so ist es möglich, eine sogenannte Selbstjustierung in der Source, dem Gate und der Drain zu erzielen, welche bei einer JGLT-Bauweise nicht möglich ist.

Bei den beschriebenen IGLT- und JGLT-Anordnungen ist es möglich, den Source-Bereich und den Drain-Bereich in bezug zueinander konzentrisch auszubilden, worauf dann entsprechend dem ersten und dritten Ausführungsbeispiel eine vollständige Einschließung durch den Gate-Bereich erfolgt.

Bei dem in den Fig. 9A und 9B gezeigten elften Ausführungsbeispiel hat das Festkörper-Bildelement 81 eine IGLT-Bauweise, in welcher der Source-Bereich und der Drain-Bereich konzentrisch ausgeformt und vollständig durch den Gate-Bereich umgeben sind. Das heißt, eine n⁻-Epitaxie-Schicht 83 mit einem Kanalbereich ist auf dem p⁻-Substrat 82 ausgebildet. In der Epitaxie-Schicht 83 sind ein kreisförmiger n⁺-Source-Bereich 84 und ein ringförmiger n⁺-Drain-Bereich 85 ausgeformt, wobei ein Ausschnitt durch Verunreinigungen vom n-Typ vorgesehen ist. Weiterhin sind eine Source-Elektrode 86 und eine Drain-Elektrode 87 (beide aus Al) auf dem Source-Bereich bzw. dem Drain-Bereich 85 angeordnet. Eine Gate-Elektrode 89 aus transparentem, leitfähigem Material wie SnO₂ oder dergleichen ist auf der Oberfläche der Epitaxie-Schicht 83 über einem das Gate isolierenden Film 80 derart angeordnet, daß der Source-Bereich 84 und der Drain-Bereich 85 vollständig durch den Ausschnitt im Drain-Bereich 85 umgeben sind, so daß ein konzentrisches, isolierendes Gate geschaffen ist. Bei diesem Ausführungsbeispiel sind eine Vielzahl von IGLT 81 an den Eckpunkten eines Dreieckes im Substrat 82 angeordnet und benachbarte Bildelemente mit jeweils einem IGLT sind voneinander durch einen Isolationsbereich 90 elektrisch isoliert, welcher aus Halbleiteroxid oder einem anderen isolierenden Material gebildet ist, das sich von der Oberfläche der Epitaxie-Schicht 83 bis zum Substrat 82 erstreckt.

Bei diesem Ausführungsbeispiel lassen sich die gleichen Vorteile wie beim ersten Ausführungsbeispiel erzielen. Da der Source-Bereich 84 und der Drain-Bereich 85 konzentrisch ausgeformt sind, ist darüber hinaus auch noch gewährleistet, daß die Eigenschaften der einzelnen Bildelemente nur sehr gering voneinander abweichen. Die vorstehend beschriebene Bauweise mit einem Source-Bereich und einem Drain-Bereich, welche vollständig durch den Gate-Bereich konzentrisch umgeben sind, kann nicht nur auf Bildelemente mit IGLT, sondern auch auf Bildelemente mit JGLT angewandt werden.

Bei dem in den Fig. 10A und 10B gezeigten zwölften Ausführungsbeispiel ist das Festkörper-Bildelement 91 derart aufgebaut, daß gegenüber dem IGLT 81 des elften Ausführungsbeispieles der im Ausschnitt des Drain-Bereiches 85 angeordnete Gate-Bereich entfernt ist und es sind getrennt ein erster Gate-Bereich, welcher den Source-Bereich 84 umgibt, und ein zweiter Gate-Bereich, welcher den Drain-Bereich 85 umgibt, vorgesehen. Diese ersten und zweiten Gate-Bereiche werden derart gebildet, daß Gate-Elektroden 89-1 und 89-2 über das Gate isolierenden Schichten 88-1 bzw. 88-2 auf der Epitaxie-Schicht 83 angeordnet werden.

Bei diesem Ausführungsbeispiel mit getrennten Gate-Bereichen kann eine Licht-Signalladung, welche im äußeren, zweiten Gate-Bereich gespeichert ist, zum inneren Gate-Bereich überführt werden, so daß eine Stromsteuerung zwischen dem Source-Bereich 84 und dem Drain-Bereich 85 im Sinne einer Verstärkung erfolgt, weshalb gegenüber der Anordnung mit einem einzigen Gate eine Schicht-Verstärkung erzielt ist.

Das in den Fig. 11A und 11B gezeigte dreizehnte Ausführungsbeispiel weist ein Festkörper-Bildelement 101 auf, bei dem gegenüber dem IGLT 31 des zweiten Ausführungsbeispiels (Fig. 2A und 2B) eine ringförmige erste Gate-Elektrode 39-1 und eine ringförmige zweite Gate-Elektrode 39-2 getrennt auf dem gleichen das Gate isolierenden Film 38 konzentrisch angeordnet sind, um erste und zweite Gate-Bereiche zu bilden.

Mit dieser Anordnung können die gleichen Vorteile wie beim zwölften Ausführungsbeispiel erzielt werden und darüber hinaus läßt sich der Wirkungsgrad der Lichtsignal-Ladungsüberführung vom ersten oder zweiten Gate-Bereich zum zweiten oder ersten Gate-Bereich vergrößern.

Die Anordnungen gemäß dem zwölften und dreizehnten Ausführungsbeispiel können vorteilhaft auf die vorstehend beschriebenen JGLT und IGLT-Bildelemente angewandt werden.

Die Source-Elektrode und die Drain-Elektrode sind durch ein Metall, wie Aluminium, ausgeformt, doch hat sich herausgestellt, daß sogar bei einer Metallelektrode Licht unterhalb des Source-Bereiches und des Drain-Bereiches empfangen wird. Deshalb können die Source- und Drain-Elektroden in gleicher Weise wie die Gate-Elektrode aus durchsichtigem Material, wie Polysilikon, hergestellt werden, so daß mehr Licht empfangen werden kann. Bei jedem der vorstehend beschriebenen Ausführungsbeispiele wird eine Doppel-Schichtkonstruktion verwendet, wie eine n⁻/p⁻- oder eine p-Epitaxie-Schicht, doch ist es auch möglich, einen IGLT oder JGLT mit guten Lichtwandlungseigenschaften zu erhalten, ohne daß die Epitaxie-Schicht verwendet wird, indem nur eine p⁻-Schicht als Substrat benutzt wird. In diesem Falle kann das Bildelement wesentlich einfacher und kostengünstiger hergestellt werden. Auch wenn nur eine p⁻-Schicht als Substrat benutzt wird, ist es möglich, ein rückwärtiges Gate am Substrat entsprechend einer n⁻/p-Anordnung vorzusehen. Da in diesem Falle der Kanalstrom sowohl durch das Gate in der Oberfläche als auch das Substrat gesteuert werden kann, ist es möglich, die photoelektrischen Umwandlungseigenschaften entsprechend der Substrat-Spannung zu variieren. Wird deshalb die Substrat-Vorspannung geeignet gewählt, so kann der gewünschte photoelektrische Umwandlungsfaktor erhalten werden. Anstelle einer n⁻(Kanal)/p⁻- oder p-Substratanordnung kann auch eine n⁻(Kanal)/Isolationsmaterial oder n⁻(Kanal)Isolationsmaterial/Si-Anordnung vorgesehen werden. In diesen Fällen, insbesondere im letztgenannten, kann das rückwärtige Gate vollständig isoliert angebracht werden. Bei den vorstehend beschriebenen Ausführungsbeispielen ist jeweils ein n-Kanal vorgesehen, so daß Elektronen durch den Kanalbereich fließen, doch läßt sich der Kanalbereich auch als p-Anordnung ausgestalten. In diesem Falle ist es aber erforderlich, die Polarität der Vorspannung durch Umkehrung des Leitfähigkeitstyps umzukehren. Für das Halbleitermaterial wird ein chemisches Element der Gruppe IV oder V des Periodensystems gewählt, sowie ein Kristallkörper der Verbindung III-V oder II-VI. Auch amorphe Körper sind eingesetzt.

Nachfolgend werden der Betrieb und die charakteristischen Eigenschaften eines Festkörper-Bildelementes mit einem flach angeordneten statischen Induktionstransistors (LSIT) beschrieben. Aus den vorstehenden Ausführungsbeispielen ergibt sich, daß erfindungsgemäß einerseits Bildelemente gemäß der IGLT-Bauweise und andererseits Bildelemente gemäß der JGLT-Bauweise vorgesehen sind, doch wird nachfolgend hauptsächlich auf IGLT Bezug genommen.

Fig. 12 zeigt perspektivisch eine IGLT-Anordnung entsprechend dem in Fig. 2 gezeigten zweiten Ausführungsbeispiel. Eine n⁻-Epitaxie-Schicht 112 ist auf dem p-Substrat 111 gewachsen und in ihr sind ein Drain-Bereich 113 aus einer n⁺-Diffusionsschicht und ein Source-Bereich 114, ebenfalls aus einer n⁺-Diffusionsschicht, konzentrisch angeordnet. Ein das Gate isolierender Film 115 ist auf der Epitaxie-Schicht 112 zwischen dem Drain-Bereich 113 und dem Source-Bereich 114 ausgeformt und auf dem das Gate isolierenden Film 115 ist eine Gate-Elektrode 116 aus transparentem, leitfähigem Material derart ausgeformt, daß das Gate isoliert ist. Bei diesem Ausführungsbeispiel ist also der Source-Bereich 114 vollständig durch den Gate-Bereich eingeschlossen. Weiterhin sind eine Source-Spannung V _S, eine Drain-Spannung V _D, eine Gate-Spannung V _G und eine Substratspannung V _SUB an einem Source-Anschluß 117 (welcher mit dem Source-Breich 114 verbunden ist), einem Drain-Anschluß 118 (welcher mit dem Drain-Bereich 113 verbunden ist), einem Gate-Anschluß 119 (welcher mit der Gate-Elektrode 116 verbunden ist) bzw. einem Substratanschluß 120 (welcher mit dem Substrat 11 verbunden ist) angelegt.

Fig. 13 zeigt ein Ersatzschaltbild für das Festkörper-Bildelement gemäß Fig. 12. Beim dargestellten Ausführungsbeispiel sind folgende Einzelheiten vorgesehen. Das Substrat 111 ist aus Silizium mit einer Verunreinigung vom p-Typ einer Konzentration von 1 × 10¹² Atomen/cm³, während die den Kanal bildende Epitaxie- Schicht 112 ebenfalls aus Silizium mit einer Verunreinigungskonzentration vom n-Typ mit einer Konzentration von 7 × 10¹² Atomen/cm³ ist. Die Stärke des Kanals d₂ + d₃ beträgt 4 bis 10 µm und die Diffusionstiefe d₂ des Source-Bereichs 114 beträgt 0,5 µm, während die Stärke d₁ des das Gate isolierenden Filmes 115 aus Siliziumoxid 800 A beträgt. Der Durchmesser l₁ des kreisförmigen Source-Bereiches 114 beträgt 6 µm und die Länge l₂ des ringförmigen Source-Bereiches etwa 3 µm. Bei diesem IGLT ist die Fläche des Kanalbereiches relativ groß und es läßt sich eine gut photoelektrische Umwandlung erzielen, da der Source-Bereich vom Gate-Bereich umgeben ist.

Die charakteristischen Daten des Festkörper-Bildelementes sollen nachfolgend erläutert werden. Beim in Fig. 14 gezeigten Funktionsverlauf ist auf der Abszisse die Gate-Spannung V _G linear aufgetragen, welche am Gate-Anschluß 119 angelegt ist, und auf der Ordinate ist der Strom I _D, der zwischen dem Source- Anschluß 117 und dem Drain-Anschluß 118 fließt, ebenfalls linear aufgetragen. Bei dieser Darstellung ist die am Drain- Anschluß 118 angelegte Spannung V _D (≦λτ 0) ein Parameter unter der Bedingung, daß die Source-Spannung V _S = 0 (V _S = 0) und die Substratspannung negativ sind, so daß der pn-Übergang zwischen dem Substrat 111 und der Epitaxie-Schicht 112 in Sperrichtung betrieben ist. Wie der graphischen Darstellung unmittelbar zu entnehmen ist, steigt der Strom I _D stark mit anwachsender Drain-Spannung V _D und ebenfalls stark mit einem Anwachsen der positiven Gate-Spannung V _G. In Fig. 14 zeigen die durchgezogenen Linien den Strom I _D in einem instabilen Zustand derart, daß keine Umkehrungsschicht aus positiven Löchern knapp unterhalb des das Gate isolierenden Filmes 115 existiert, während mit gestrichelten Linien der Strom I _D in einem thermisch stabilen Zustand derart dargestellt ist, daß eine Inversionsschicht mit positiven Löchern existiert, wobei jeweils die Bedingung V _S = 0 und V _SUB = V _{SUB 1} (≦ωτ 0) eingehalten ist.

Der Betrieb des vorstehend beschriebenen Festkörper-Bildelementes bei Lichteinfall wird nun anhand der Fig. 15 erläutert. Zunächst herrsche der sogenannte Dunkelzustand, d. h. es fällt kein Licht ein. Es gilt: Source-Spannung V _S = 0, Drain-Spannung V _D = V _{D 1} = 0, Gate-Spannung V _G = V _{G 1} (≦ωτ 0) und Substrat-Spannung V _SUB = V _{SUB 1} (≦ωτ 0). Da die Gate-Spannung V _{G 1} am Gate-Anschluß 119 anliegt, erstreckt sich eine Verarmungsschicht über den gesamten Kanalbereich von der Grenzfläche zwischen dem das Gate isolierenden Film 115 und der Epitaxie-Schicht 112. Da dieser Zustand unstabil ist, existieren keine positiven Löcher in der Verarmungsschicht. Fällt Licht auf das Bildelement, so werden Loch-Elektron-Paare in der Verarmungsschicht erzeugt, so daß positive Löcher im Gate-Bereich gespeichert werden, welcher in der Grenzfläche zwischen dem das Gate isolierenden Film 115 und der Epitaxie-Schicht 112 angeordnet ist. Durch die in der Grenzschicht gespeicherten positiven Löcher wird die Höhe der Potentialbarriere zwischen Source und Drain entsprechend der Anzahl gespeicherter Löcher gesenkt.

Ist eine bestimmte, konstante Speicherzeit abgelaufen und werden die Source und die Drain mit einer Spannung in Durchlaßrichtung (positive Spannung V _{D 2} am Drain-Anschluß 118) versehen, so fließt der Strom I _D zwischen den Source- und Drain-Bereichen entsprechend der Menge der in der Grenzschicht gespeicherten Löcher. Dieser Strom I _D ist groß im Vergleich zum Dunkelstrom I _{D 1}, welcher zwischen den Source- und Drain-Bereichen fließt, wenn keine Löcher existieren, da kein Licht eingefallen ist. Die Intensität des einfallenden Lichtes läßt sich also am Strom I _D ablesen, der zwischen den Source- und Drain-Bereichen fließt.

Da zumindest einer der Source- oder der Drain-Bereiche durch den Gate-Bereich umgeben ist, läßt sich der Gate-Bereich, d. h. der zugehörige Kanalbereich, vergrößern, so daß auch der Empfangswinkel vergrößert ist. Dementsprechend wird der photoelektrische Wirkungsgrad verbessert und die Löcher, deren Menge genau der Intensität des einfallenden Lichtes entspricht, können sehr stabil im Gate-Bereich gespeichert werden, so daß sich das Signal/Rausch-Verhältnis des Stromes I _D wesentlich verbessert.

Fällt Licht oberhalb der Sättigungsgrenze während der Licht- Speicherzeit auf, so werden positive Löcher im Überschuß über die Sättigungsgrenze erzeugt, welche aber hauptsächlich zum Substrat 111 abfließen. Trifft also Licht im Überschuß über die Sättigungsgrenze auf das Bildelement, so bleibt der Strom I _D zwischen Source und Drain auf dem Sättigungswert I _{D 2} stehen.

Fig. 16 illustriert den Zusammenhang zwischen der Licht-Speicherzeit und dem Source-Drain-Strom, wobei die einfallende Lichtintensität ein Parameter ist. Auf der Abszisse ist die Licht-Speicherzeit linear aufgetragen, während auf der Ordinate der Strom I _D zwischen Source und Drain logarithmisch wiedergegeben ist. Bei diesem Ausführungsbeispiel steigt der Strom I _D zwischen Source und Drain mit wachsender Lichtintensität steiler an, während bei schwächerem Lichteinfall die Kurve flacher verläuft. Bei Dunkelheit beträgt die Zeit zum Erreichen des Sättigungsstromes I _{D 2} etwa 10 sek. und wird durch die thermische Erzeugung der Löcher betimmt.

Wird das Festkörper-Bildelement in einem Festkörper-Bildsensor verwendet, so wird die Schwankung des Stromes I _D in Spannungsschwankungen umgesetzt. Zur Strom-Spannungswandlung wird vorzugsweise eine Source-Folgeschaltung und eine geerdete Source gewählt, wobei die Erläuterungen sich auf eine Ausführung mit geerdeter Source beziehen (Fig. 17, 18). Ein Lastwiderstand R _L ist mit dem Drain-Anschluß 118 verbunden und eine Ausgangsspannung V _OUT wird vom Drain-Anschluß 118 abgegriffen. Gemäß den Fig. 17 und 18 fällt das Licht auf die Gate-Bereiche.

Fig. 17 zeigt die Schaltung einer Strom/Spannungswandlung mit einer Source-Folgeschaltung, wobei der Lastwiderstand R _L am Source-Anschluß 117 vorgesehen ist und eine Ausgangsspannung V _OUT vom Source-Anschluß 117 abgegriffen wird. Die in Fig. 18 vorgesehene Schaltung ergibt sich unmittelbar, ohne daß eine nähere Erläuterung erforderlich ist. Das einfallende Licht ist jeweils durch das Symbol "hv" angedeutet.

Die Fig. 19A bis 19D zeigen die Zeitfolge der photoelektrischen Umwandlung, wobei auf der Abszisse jeweils die Zeit aufgetragen ist, während die Ordinaten die Gate-Spannung V _G, die Drain- Spannung V _D, die Source-Spannung V _S bzw. die Substrat-Spannung V _SUB wiedergeben. Die Substrat-Spannung V _SUB wird gewöhnlich als invertierte Vorspannung V _{SUB 1} (≦ωτ 0) gemäß Fig. 19D angelegt, und die Source-Spannung V _S wird gewöhnlich gemäß Fig. 19C auf dem Erdpotential V _{S 1} (≦ωτ 0) gehalten. Ein Betriebszyklus T schließt eine Speicherperiode T₁, eine Ausleseperiode T₂ und eine Rücksetzperiode T₃ ein. Während der Speicherperiode T₁ wird die Gate-Spannung V _G als invertierte Vorspannung V _{G 1} (≦ωτ 0) gewählt, während die Drain-Spannung V _D auf Erdpotential V _{D 1} (= 0) gehalten wird. Bei dieser Spannungsversorgung werden positive Löcher durch einfallendes Licht erzeugt und im Gate- Bereich gespeichert, doch wird kein Ausgangssignal erzeugt. Während der Ausleseperiode P₂ wird die Gate-Spannung V _Gk auf die Auslesespannung V _{G 2} gesetzt (V _{G 1} ≦ V _{G 2} ≦ωτ 0), während die Drain- Spannung V _D einen hohen Wert V _{D 2} (≦λτ 0) annimmt, so daß ein Signal ausgelesen werden kann. In Fig. 19A ist die Auslesespannung V _{G 2} kleiner als V _{G 1}, doch können die beiden Werte einander auch gleich gemacht werden. Während der Rücksetzperiode T₃ wird die Drain-Spannung V _D auf dem hohen Wert V _{D 2} gehalten und die Gate- Spannung V _G wird in Durchlaßrichtung gewählt, V _{G 3} (≦λτ 0), so daß die im Gate-Bereich gespeicherten Löcher entladen werden. Ist es nicht erforderlich, während der Rücksetzperiode T₃ ein Auslesesignal zu erzeugen, so kann die Drain-Spannung V _D das Erdpotential (V _{D 1} = 0) annehmen. Zum Rücksetzen werden die Source- Spannung V _S und/oder die Drain-Spannung V _D in Durchlaßrichtung gewählt.

Anhand der Fig. 20 und 21 soll das durch den Auslesevorgang gewonnene Signal erläutert werden.

Fig. 20 zeigt den Zusammenhang zwischen der einfallenden Lichtmenge und der Ausgangsspannung, wobei auf der Abszisse die einfallende Lichtmenge logarithmisch und auf der Ordinate die Differenz zwischen der Ausgangsspannung V _OUT mit Licht und der Ausgangsspannung V _DARK ohne Licht, d. h. |V _OUT - V_DARK | logarithmisch dargestellt sind. Wie der Figur zu entnehmen ist, beträgt die Steigung etwa Eins.

Fig. 21 illustriert den Zusammenhang zwischen der Drain-Spannung V _{D 2} und der Differenz |V _OUT - V_DARK |, wobei auf der Abszisse die Drain-Spannung V _{D 2} linear und auf der Ordinate die genannte Differenz ebenfalls linear entsprechend dem in Fig. 20 gezeigten Ausführungsbeispiel dargestellt sind. Wie der Fig. 21 zu entnehmen ist, steigt die Ausgangsspannung mit einem Anwachsen der Drain-Spannung V _{D 2} und dieser Zusammenhang ist in weiten Bereichen gut linear. Auch bestätigt sich experimentell, daß bestimmte Daten, wie die Sättigungsgrenze, die Empfindlichkeit und der Steigungskoeffizient mittels der Gate-Spannung V _G, der Source-Spannung V _S, der Drain-Spannung V _D und der Substrat- Spannung V _SUB eingestellt werden können.

Der Betrieb der Festkörper-Bildelemente ist nicht auf das in Fig. 19 gezeigte Ausführungsbeispiel beschränkt. Beispielsweise ist es möglich, um zu verhindern, daß während der Speicherperiode T₁ kein Ausgangssignal erzeugt wird, die Source-Spannung V _S auf einen hohen Wert während der Speicherperiode T₁ zu legen, V _{S 2} = V _{D 2} (≦λτ 0).

Die Zeitfolge soll anhand der Fig. 22A bis 22C erläutert werden. Auf der Abszisse ist jeweils die Zeit aufgetragen, während die Ordinaten die Gate-Spannung V _G, die Drain-Spannung V _D bzw. die Source-Spannung V _S wiedergeben. In diesem Falle hat die Substratspannung V _SUB einen konstanten Wert V _SUB ≦ωτ 0. Während der Speicherperiode T₁ ist die Gate-Spannung V _G gleich der invertierten Vorspannung V _{G 1} (≦ωτ 0), und die Drain-Spannung V _D sowie die Source-Spannung V _S nehmen den hohen Wert V _{S 2} = V _{D 2} (≦λτ 0) an, so daß kein Signal erzeugt wird, auch wenn Licht einfällt. Während der Ausleseperiode T₂ wird die Gate-Spannung V _G auf den Auslesewert V _{G 2} gesetzt (V _{G 1} ≦ V _{G 2} ≦ωτ 0) und die Source- Spannung V _S wird auf den niedrigen Wert V _{S 1} (= 0) gesetzt, so daß ein der einfallenden Lichtmenge entsprechendes Signal ausgelesen werden kann. Während der Rücksetzperiode T₃ wird die Gate-Spannung V _G in Durchlaßrichtung auf den Rücksetz-Spannungwert V _{G 3} (≦λτ 0) gesetzt, so daß die aufgrund des Lichteinfalles gespeicherten positiven Löcher aus dem Gate-Bereich unmittelbar unterhalb der Gate-Elektrode entladen werden. Bei dem in den Fig. 22A bis 22C gzeigten Ausführungsbeispiel sind während der Rücksetzperiode T₃ die Drain-Spannung V _D und die Source-Spannung V _S jeweils auf die Werte V _{S 1} = V _{D 1} (= 0) gesetzt, so daß kein Signal erzeugt wird, wobei aber für den Fall, daß es nicht erforderlich ist, die Signalerzeugung während der Rücksetzperiode T₃ anzuhalten, die Drain-Spannung V _D auch den höheren Wert V _{D 2} annehmen kann. Falls die Rücksetzspannung in Durchlaßrichtung V _{G 3} größer gemacht wird, ist es möglich, daß die Drain-Spannung V _D den höheren Wert V _{D 2} und die Source-Spannung V _S den höheren Wert V _{S 2} annehmen. Da bei dem in den Fig. 22A bis 22C gezeigten Ausführungsbeispiel die Source- Spannung V _S während der Speicherperiode T₁ auf den Wert V _{S 2} gesetzt ist, kann der photoelektrische Umwandlungswirkungsgrad und die Loch-Haltestabilität verbessert werden.

Da, wie oben erwähnt, der Rücksetzvorgang dazu dient, die positiven Löcher aus dem Bereich unmittelbar unterhalb der Gate- Elektrode zu entfernen, ist es möglich, die Rücksetzoperation auch dann durchzuführen, wenn die Substratspannung V _SUB variiert wird. Nachfolgend soll ein derartiges Ausführungsbeispiel anhand der Fig. 23A bis 23D erläutert werden.

In den Fig. 23A bis 23D zeigt die Abszisse die Zeit, während die Ordinaten die Gate-Spannung V _G, die Drain-Spannung V _D, die Source-Spannung V _S und die Substrat-Spannung V _SUB wiedergeben. Bei dieser Ausführung wird die Substrat-Spannung V _SUB auf den Wert V _{SUB 2} (≦ωτ 0) während der Rücksetzperiode T₃ gesetzt, so daß die unmittelbar unterhalb des Gate gespeicherten positiven Löcher zwangsweise zum Substrat abgeleitet werden. Da bei diesem Verfahren nur zwei Gate-Spannungen V _{G 1} und V _{G 2} eingesetzt werden, ist die zugehörige Schaltung einfach im Aufbau. Da darüber hinaus der Rücksetzvorgang einfach durch Variieren der Substrat-Spannung V _SUB durchgeführt wird, läßt sich die Rücksetzung aller Elemente gleichzeitig ausführen.

Zur Durchführung einer möglichst wirksamen Lichtaufnahme bei einer bestimmten Lichtintensität wird vorgeschlagen, die Speicherzeit T₁ zu variieren. Fig. 24 zeigt den Zusammenhang zwischen der Intensität des einfallenden Lichtes und der Ausgangsspannung mit der Speicherperiode T₁ als Parameter. Dabei zeigt die Abszisse die Intensität des einfallenden Lichtes auf einer logarithmischen Skala und die Ordinate den Ausgangswert | V _OUT - V _DARK |. Entsprechend dem in Fig. 16 gezeigten Ausführungsbeispiel wird das Ausgangssignal klein, wenn die Intensität des einfallenden Lichtes schwach ist, doch wird das Ausgangssignal auch bei gleichbleibender Lichtintentsität mit kürzer werdender Speicherperiode T₁ gemäß Fig. 24 kleiner. Wird deshalb die Intensität des einfallenden Lichtes nachgewiesen und die Speicherzeit T₁ entsprechend eingestellt, so läßt sich eine höchst wirksame Belichtung dadurch erhalten, daß die Speicherperiode T₁ bei großer Intensität des einfallenden Lichtes verkürzt und bei geringer Intensität verlängert wird.

Um die geeignetste Belichtung zu erzielen, ist es auch möglich, die Gate-Spannung V _{G 2} zu variieren. Fig. 25 zeigt den Zusammenhang zwischen der Gate-Spannung und der Ausgangsspannung mit der Intensität des einfallenden Lichtes als Parameter, wobei auf der Abszisse die Auslesespannung V _{G 2} linear und auf der Ordinate die Ausgangsspannung | V _OUT - V _DARK | logarithmisch dargestellt sind. Bei diesem Ausführungsbeispiel wird die Ausgangsspannung bei sinkender Gate-Spannung V _{G 2} und auch bei Verringerung der Intensität des einfallenden Lichtes kleiner. Auch nähert sich die Ausgangsspannung schnell dem Sättigungswert, wenn die Gate-Spannung V _{G 2} und die Intensität des einfallenden Lichtes groß werden. Wird deshalb die Intensität des einfallenden Lichtes nachgewiesen und die Auslesung derart durchgeführt, daß die Gate-Spannung V _{G 2} bei geringer Intensität des einfallenden Lichtes vergrößert und bei großer Intensität verkleinert wird, ist es möglich, genau angepaßte Aufnahmebedingungen zu erreichen. Wird weiterhin die Gate-Spannung V _{G 1} oder die Substrat- Spannung V _{SUB 1} während der Speicherperiode T₁ variiert, läßt sich eine wesentlich bessere Belichtung über einen sehr viel breiteren Bereich erzielen.

Bei den vorstehenden Ausführungsbeispielen ist die Erläuterung anhand von IGLT mit isolierender Gate-Anordnung erfolgt, doch gilt Entsprechendes auch für JGLT-Anordnungen mit einem Gate- Diffusionsbereich über dem Kondensator.

Bei dem Festkörper-Bildsensor sind eine Vielzahl von Festkörper-Bildelementen matrixförmig angeordnet, und ein Bildsignal wird durch eine rasterartige Abtastung der einzelnen Elemente gewonnen. Für die Rasterabtastung werden die Verfahren der sogenannten Drain-Gate-Auswahl, der Source-Gate-Auswahl und der Source-Drain-Auswahl angewandt. Nachfolgend sollen diese Verfahren im einzelnen erläutert werden.

Bei einem ersten Ausführungsbeispiel eines Festkörper-Bildsensors gemäß Fig. 26 sind m x n LSIT 250-11, 250-12, . . . , 250-21, 250-22, . . . , 250-mn matrixförmig angeordnet, und sukzessive werden Signale aus den LSIT 250-11 bis 250-mn mittels XY- Adressierverfahrens ausgelesen. Bezüglich der in den Bildelementen enthaltenen LSIT werden nicht nur quer angeordnete statische Induktionstransistoren, bei denen die Source- und/oder Drain-Bereiche durch den Gate-Bereich gemäß Fig. 1-11 umgeben sind, sondern auch quer angeordnete statische Induktionstransistoren, bei denen der Gate-Bereich zwischen den Source- und Drain-Bereichen angeordnet ist, verwendet. Bei diesem Ausführungsbeispiel ist ein Source-Anschluß für die jeweiligen LSIT mit Masse verbunden und die Gate-Anschlüsse der jeweiligen LSIT sind in X-Richtung jeweils mit einem der Leiter 252-1, 251-2, . . . , 251-m verbunden. Die Drain-Anschlüsse der einzelnen Reihen von LSIT in Y-Richtung sind jeweils mit Spaltenleitungen 251-1, 252-2, . . . , 252-n verbunden und diese Spaltenleitungen sind wiederum jeweils über Transistoren 253-1, 253-2, . . ., 253-n bzw. 253-1′, 253-2′, . . . 253-n′ mit einer Videoleitung 254 bzw. einer Erdungsleitung 254′ verbunden. An der Videoleitung 254 ist die Versorgungsspannung V _DD über einen Lastwiderstand 255 angeschlossen. Die Zeilenleitungen 251-1, 251-2, . . ., 251-m sind mit der vertikalen Abtastschaltung 256 verbunden und Signale Φ _{G 1}, Φ _{G 2}, . . . , Φ _Gm werden sukzessive daran angelegt. Weiterhin werden die Gate-Anschlüsse der Zeilen-Auswahltransistoren 253-1, 253-2, . . . , 253-n und 253-1,′ 253-2′, . . . , 253-n′ mit der horizontalen Abtastschaltung 257 verbunden, über welche Signale Φ _{D 1}, Φ _{D 2}, Φ _Dn und die jeweiligen Umkehr-Signale angelegt werden.

Der Betrieb eines derartigen Festkörper-Bildsensors wird nachfolgend anhand der Fig. 27A bis 27F erläutert. Die Fig. 27A bis 27F zeigen vertikale Abtastsignale Φ _{G 1}, Φ _{G 2}, Φ _{G 3} und horizontale Abtastsignale Φ _{D 1}, Φ _{D 2}, Φ _{D 3}. Jedes Signal Φ _{G 1}, Φ _{G 2}, . . ., welches an die Zeilenleitungen 251-1, 251-2, . . . gelegt ist, besteht aus einer Auslese-Gate-Spannung V _Φ _G mit kleiner Amplitude und einer Rücksetz-Gate-Spannung V _Φ _R mit größerer Amplitude. Der Wert jedes der Signale Φ _{G 1}, Φ _{G 2}, . . . ist gleich V _Φ _G während der Zeilen-Abtastperiode t _H und wird während der horizontalen Blindperiode t _BL auf den Wert V _Φ _R gesetzt, wobei die horizontale Blindperiode t _BL gemäß den Fig. 27A bis 27C vom Ende der Zeilen-Abtastperiode bis zum Beginn der nächsten Abtastperiode reicht. Die horizontalen Abtastsignale Φ _{D 1}, Φ _{D 2}, . . . werden an die Gate-Anschlüsse der Spalten-Auswahltransistoren gelegt und dienen dazu, die Spaltenleitungen 252-1, 252-2, . . . derart auszuwählen, daß durch den niedrigen Pegel dieses Signals die Spalten-Auswahltransistoren 253-1, 253-2, . . ., ausschalten, während die umgekehrten Auswahltransistoren 253-1′, 253-2′, . . . anschalten. Der höhere Pegel dieses Signals schaltet die Spalten-Auswahltransistoren an und die umgekehrten Auswahltransistoren aus.

In den Fig. 27A bis 27F sind die Wellenformen beim Betrieb des in Fig. 26 gezeigten Festkörper-Bildsensors dargestellt. Nimmt das Signal Φ _{G 1} den Wert V _{Φ G} gemäß Fig. 27A mittels des vertikalen Abtastkreises 256 an, so werden die LSIT 250-11, 250-12, . . ., 250-1 n mit der Zeilenleitung 251-1 verbunden, und die horizontalen Auswahltransistoren 253-1, 253-2, . . . , 253-n werden sukzessive mittels der Signale Φ _{D 1}, Φ _{D 2}, . . ., welche gemäß den Fig. 27D bis 27F vom horizontalen Abtastschaltkreis 257 bereitgestellt werden, angeschaltet, so daß die durch die LSIT 250-11, 250-12, . . . , 250-1 n erzeugten Signale sukzessive über die Videoleitung 254 ausgelesen werden. Nimmt dann das Signal Φ _{G 1} den höheren Wert V _Φ _R an, so werden die LSIT 250-11, 250-12, . . ., 250-1 n gleichzeitig rückgesetzt, so daß sie für den nächsten Lichtempfang vorbereitet sind. Nimmt das Signal Φ _{G 2} dann den Wert V _Φ _G gemäß Fig. 27B an, so werden die LSIT 250-21, 250-22, . . . , 250-2 n mit der Zeilenleitung 251-2 ausgewählt und die in den LSIT 250-21, 250-22, . . . , 250-2 n erzeugten Signale werden sukzessive mittels der horizontalen Abtastimpulse Φ _{D 1}, Φ _{D 2}, . . . ausgelesen. Nimmt dann das Signal Φ _{G 2} den Wert V _Φ _R an, so werden alle LSIT 250-21, 250-22, . . . , 250-2 n gleichzeitig rückgesetzt. Danach werden die Lichtsignale der LSIT sukzessive entsprechend ausgelesen, und ein eine Feldabtastung repräsentierendes Videosignal wird gewonnen.

Bei dem vorstehend zuerst erwähnten Ausführungsbeispiel dienen die umgekehrten Auswahltransistoren 253-1′, 253-2′, . . . , 253- n′ dazu, die Drain-Anschlüsse der nicht ausgewählten LSIT mit dem Erdpotential zu verbinden. Da aber Lichtsignale im Gate-Bereich auch dann speicherbar sind, wenn diese umkehrenden Transistoren nicht benutzt werden, ist es möglich, die umkehrenden Auswahltransistoren bei diesem Ausführungsbeispiel wegzulassen. Bei diesem Ausführungsbeispiel ist weiterhin die Gate-Spannung V _G während der Speicherperiode verschieden von derjenigen während der Ausleseperiode, doch kann auch der Wert V _Φ _G sowohl während der Speicherperiode als auch während der Ausleseperiode benutzt werden. Da in diesem Falle die Gatepulse Φ _Φ _G nur zwei Pegel benötigen, kann der vertikale Abtastschaltkreis 256 einfach aufgebaut sein.

Beim ersten Ausführungsbeispiel werden die Source-Anschlüsse aller LSIT 250-11, 250-12, . . . , 250- mn auf einem bestimmten konstanten Potential gehalten, z. B. dem Erdpotential, doch werden alle Source-Anschlüsse der einzelnen Reihen von LSIT gemeinsam mit einem horizontalen Rücksetzschaltkreis verbunden, welcher ein Schieberegister aufweist und parallel zum horizontalen Abtastschaltkreis 257 vorgesehen ist.

Fig. 28 zeigt ein zweites Ausführungsbeispiel eines Festkörper- Bildsensors, bei dem der vorstehend erwähnte horizontale Abtastkreis benutzt wird. Die Source-Anschlüsse der einzelnen Reihen von LSIT 250-11, 250-21, . . . , 250- mn; 250-12, 250-22, . . ., 250- m 2; . . . ; 250-1 n, 250-2 n, . . . , 250- mn werden gemeinsam mit zugehörigen Source-Leitungen 259-1, 259-2, . . . , 259- n verbunden, welche weiterhin mit einer horizontalen Rücksetzschaltung 258 verbunden sind, die parallel zum horizontalen Abtastkreis 257 vorgesehen ist.

Der Betrieb dieses Festkörper-Bildsensors wird anhand der Fig. 29A bis 29I erläutert. Nimmt das Signal Φ _{G 1} den Wert V _Φ _G gemäß Fig. 29A mittels des vertikalen Abtastkreises 256 an, so werden die LSIT 250-11, 250-12, . . . , 250-1 n der Zeilenleitung 251-1 ausgewählt, und die horizontalen Auswahltransistoren 253-1, 253-2, . . . , 253- n werden mittels der Gate-Signale Φ _{D 1}, Φ _{D 2}, . . . sukzessive angeschaltet, wobei die Gate-Signale nacheinander vom horizontalen Abtastkreis 257 gemäß den Fig. 29D bis 29F bereitgestellt werden. Sodann werden die ausgewählten LSIT 250-11, 250-12, . . . , 250-1 n sukzessive angeschaltet, und ein Source-Drain-Strom entsprechend der im Gate-Bereich gespeicherten Ladung fließt über die Videoleitung 254, so daß ein Ausgangssignal über dem Lastwiderstand 255 abgreifbar ist. Die Rücksetzung der einzelnen LSIT wird derart erreicht, daß Signale Φ _{s 1}, Φ _{s 2}, . . . Φ _sn sukzessive an die Source-Leitungen 259-1, 259-2, 259- n kurz nach den Signalen Φ _{D 1}, Φ _{D 2}, . . ., Φ _Dn gemäß den Fig. 29G bis 29I angelegt werden. Das heißt, die im Gate- Bereich gespeicherten positiven Löcher können derart entladen werden, daß eine Spannung in Durchlaßrichtung bezogen auf die Gate-Spannung V _G an dem Source-Bereich des einzelnen LSIT angelegt wird.

Beim ersten Ausführungsbeispiel erfolgt die Rücksetzung der LSIT reihenweise, doch ist es beim zweiten Ausführungsbeispiel möglich, die Rücksetzung für jeden einzelnen LSIT gesondert auszuführen, so daß die Licht-Speicherperioden für alle LSIT einander vollständig gleich gemacht werden können. Da die Gate- Spannung nur zwei Pulshöhen erfordert, kann der vertikale Abtastschaltkreis 256 einfach aufgebaut sein.

Fig. 30 zeigt ein drittes Ausführungsbeispiel eines Festkörper- Bildsensors, bei dem das sogenannte Source-Gate-Auswahlverfahren angewandt wird. Wie der Fig. 30 zu entnehmen ist, hat dieser Festkörper-Bildsensor den gleichen Aufbau wie die vorstehend beschriebenen Ausführungsbeispiele, und LSIT 260-11, 260-12, . . . , 260- mn sind matrixförmig angeordnet. Das Signal wird mittels einer XY-Adressierung ausgelesen. Hierbei sind die Drain-Anschlüsse aller LSIT der Bildelemente gemeinsam an die Video-Spannungsversorgung V _DD angeschlossen, und die Gate-Anschlüsse der einzelnen Zeilen von LSIT sind in X-Richtung angeordnet und jeweils mit den Zeilenleitungen 261-1, 261-2, . . ., 261-m verbunden. Weiterhin sind die Source-Anschlüsse der einzelnen Reihen von LSIT in Y-Richtung jeweils mit Reihen-Leitungen 262-1, 262-2, . . . , 262- n verbunden, und diese Reihen-Leitungen sind wiederum mit einer Video-Leitung 264 und einer Masseleitung 264′ über Auswahltransistoren 263-1, 263-2, . . ., 263- n bzw. 263-1′, 263-2′, . . . , 263- n′, verbunden. An der Videoleitung 264 ist die Video-Spannungsversorgung V _DD über einen Lastwiderstand 265 angeschlossen. Weiterhin sind die Zeilenleitungen 261-1, 261-2, . . . , 261- m mit einem vertikalen Abtastschaltkreis 266 verbunden, so daß Signale Φ _{G 1}, Φ _{G 2}, . . ., Φ Gm anlegbar sind. Die Gate-Anschlüsse derReihen-Auswahltransistoren 263-1, 263-2, . . . , 263- n und 263-1′, 263-2′, . . . , 263- n′ sind mit einer horizontalen Abtastschaltung 267 derart verbunden, daß Signale Φ _{S 1}, Φ _{S 2}, . . . , Φ _Sn sowie die umgekehrten Signale jeweils angelegt werden können.

Anhand der Fig. 31A bis 31F werden die vertikalen Abtastsignale Φ _G und die horizontalen Abtastsignale Φ _s erläutert. Jedes der an die Zeilenleitungen 261-1, 261-2, . . . angelegten Signale Φ _{G 1}, Φ _{G 2}, . . . besteht aus einer Auslesespannung V _Φ _G mit kleiner Amplitude und einer Rücksetz-Gate-Spannung V _Φ _R mit größerer Amplitude als V _Φ _G. Der Wert jedes der Signale Φ _{G 1}, Φ _{G 2}, . . . bleibt im Bereich von V _Φ _G während einer Zeilen-Abtastperiode t _H und wird auf den Wert V _Φ _R während der horizontalen Blindperiode t _BL gesetzt, welche vom Ende der Zeilen-Abtastperiode bis zum Beginn der nächsten Zeilen-Abtastung gemäß den Fig. 31A bis 31C reicht. Die horizontalen Abtastsignale Φ _{S 1}, Φ _{S 2}, . . ., welche an die Gate-Anschlüsse der Reihen-Auswahltransistoren 263-1, 263-2, . . . , 263- n angelegt werden, dienen dazu, die Reihenleitungen 262-1, 262-2, . . ., derart auszuwählen, daß ein geringerer Pegel dieses Signales die Reihen-Auswahltransistoren 263-1, 263-2, . . . , 263- n ausschaltet und die umgekehrten Auswahltransistoren 263-1′, 263-2′, . . . , 263- n′ anschaltet, während der höhere Pegel dieses Signals die Reihen-Auswahltransistoren an- und die umgekehrten Auswahltransistoren ausschaltet.

Nachfolgend wird die Funktion des Festkörper-Bildsensors gemäß Fig. 30 erläutert. Entspricht das Signal Φ _{G 1} der Auslesespannung V _Φ _G gemäß Fig. 31A und nimmt das Signal Φ _{G 1} den Wert der Auslesespannung V _Φ _G aufgrund der Steuerung durch den vertikalen Abtastschaltkreis 266 an, so werden die LSIT 260-11, 260-12, . . ., 260-1 n, welche mit der Zeilenleitung 261-1 verbunden sind, ausgewählt, und die horizontalen Auswahltransistoren 263-1, 263-2, . . ., 263- n werden mittels der von der horizontalen Abtastschaltung 267 gemäß den Fig. 31D bis 31F bereitgestellten Signale Φ _{s 1}, Φ _{s 2}, . . . , Φ _sn sukzessive angeschaltet, so daß die von den LSIT 260-11, 260-12, . . . , 260-1 n erzeugten Signale sukzessive über die Videoleitung 264 ausgelesen werden. Nimmt dann das Signal Φ _{G 1} den höheren Wert V _Φ _R an, werden die LSIT 260-11, 260-12, . . . , 260-1 n gleichzeitig rückgesetzt. Sodann nimmt das Signal Φ _{G 2} den Wert V _Φ _G gemäß Fig. 31B an, und die mit der Zeilenleitung 261-2 verbundenen LSIT 260-21, 260-22, . . . , 260-2 n werden ausgewählt, so daß das in diesen LSIT gespeicherte Lichtsignal sukzessive auslesbar ist. Danach werden alle LSIT 260-21, 260-22, . . . , 260-2 n gleichzeitig rückgesetzt. Sodann werden die übrigen LSIT entsprechend nacheinander ausgelesen, und es ergibt sich ein das gesamte Feld repräsentierendes Videosignal.

Bei diesem Ausführungsbeispiel dienen die entgegengesetzten Auswahltransistoren 263-1′, 263-2′, . . . , 263- n′ dazu, die Source-Anschlüsse der nicht ausgewählten LSIT mit der Erd-Spannung zu versorgen. Da andererseits aber Lichtsignale in den Gate-Bereichen auch dann speicherbar sind, wenn diese umgekehrten Transistoren nicht benutzt werden, ist es auch möglich, sie bei diesem Ausführungsbeispiel wegzulassen. Weiterhin kann die Gate-Spannung V _G während der Speicherperiode den gleichen Wert annehmen.

Bei diesem Ausführungsbeispiel läßt sich der Anschluß der Drain-Bereiche gegenüber dem ersten Ausführungsbeispiel vereinfachen, und die Isolation zwischen den Bildelementen ist besonders einfach. Dieses Ausführungsbeispiel eignet sich deshalb bevorzugt für hohe Integrationsdichten.

Weiterhin kann der Einfluß der Streukapazitäten klein gehalten werden sowie auch die Last-Kapazitäten der Spaltenleitungen 262-1, . . . , 262- n. Überdies läßt sich die Potentialdifferenz der Spalten-Leitungen gering halten. Dementsprechend ist dieses Ausführungsbeispiel insbesondere vorzuziehen, um einen Festkörper- Bildsensor mit einer großen Anzahl von Bildelementen mit hohen Geschwindigkeiten zu betreiben.

Bei dem in Fig. 30 gezeigten dritten Ausführungsbeispiel sind die Drain-Anschlüsse der einzelnen LSIT gemeinsam mit der Spannungsquelle V _DD verbunden, doch zeigt das in Fig. 30 gezeigte Ausführungsbeispiel, daß dort die Drain-Anschlüsse der einzelnen LSIT gemeinsam mit der Spannungsquelle V _DD über einen Lastwiderstand 265 verbunden sind. Da beim vierten Ausführungsbeispiel die Source- und Drain-Anschlüsse aller nicht ausgewählten LSIT über die umgekehrten Auwahltransistoren miteinander verbunden sind, werden keine umgekehrten Signale seitens der LSIT abgegeben, außer den ausgewählten LSIT. Im übrigen entspricht die Konstruktion des vierten Ausführungsbeispieles dem dritten Ausführungsbeispiel.

Claims

1. Festkörper-Bildsensor mit einer Vielzahl von matrixförmig angeordneten Bildelementen, von denen jedes einen statischen Induktionstransistor aufweist mit einem Source-Bereich und einem Drain-Bereich, welche angrenzend an dieselbe Hauptoberfläche einer Halbleiterschicht in derselben ausgebildet sind, so daß der Source-Drain-Strom parallel zur Oberfläche der Halbleiterschicht (23, 33, 43, 53, 83) fließt, wobei die Halbleiterschicht auf einem Substrat aus Halbleitermaterial angeordnet ist und wobei der Gate-Bereich (29, 39, 49, 59, 73) der statischen Induktionstransistoren zumindest teilweise zwischen dem Source-Bereich (24, 34, 44, 54, 84) und dem Drain-Bereich (25, 35, 45, 55, 85) angeordnet ist, und mit einer Abtasteinrichtung zum sukzessiven Abtasten der Bildelemente (250-11 bis 250-mn) derart, daß während einer Signalladungs-Speicherperiode, in welcher die Signalladungen im Gate-Bereich gespeichert werden, die Source- und Drain-Bereiche jeweils in bezug auf den Gate-Bereich mit einer Sperrspannung versehen werden, so daß keine Ausgangssignale abgegeben werden, und daß während der Signalladungs-Ausleseperiode der Source-Drain-Strom entsprechend der Menge an im Gate-Bereich gespeicherten Signalladungen über eine Videoleitung (354) abfließt, wobei der Source- oder der Drain-Bereich mit der Erde verbunden ist, dadurch gekennzeichnet, daß der Gate-Bereich (29, 39, 49, 59, 73) jeweils den Source-Bereich (24, 34, 44, 54, 84) und/oder den Drain-Bereich (25, 35, 45, 55, 85) vollständig umfängt.

2. Festkörper-Bildsensor nach Anspruch 1, dadurch gekennzeichnet, daß die Source-Anschlüsse (117) der einzelnen Festkörper-Bildelemente (250-11 bis 250-mn) jeweils mit einem konstanten Potential verbunden sind und daß die Gate-Anschlüsse und die Drain-Anschlüsse (118) mit der horizontalen Abtastschaltung (257) bzw. der vertikalen Abtastschaltung (256) derart verbunden sind, daß die einzelnen Bildelemente sukzessive durch die Steuerung der Gate- und Drain-Spannungen ausgewählt werden.

3. Festkörper-Bildsensor nach Anspruch 1, dadurch gekennzeichnet, daß die Drain-Anschlüsse (118) der einzelnen Bildelemente mit einem konstanten Potential verbunden sind und daß die Gate- und Source-Anschlüsse mit der horizontalen Abtastschaltung (257) bzw. der vertikalen Abtastschaltung (256) derart verbunden sind, daß die einzelnen Bildelemente nacheinander durch Steuerung der Gate- und Source-Spannungen ausgewählt werden.

4. Festkörper-Bildsensor nach Anspruch 1, dadurch gekennzeichnet, daß die Gate-Anschlüsse der einzelnen Bildelemente (250-11 bis 250-mn) jeweils mit einem konstanten Potential (V _G) verbunden sind und daß die Source- und Drain-Anschlüsse (117, 118) mit der horizontalen Abtastschaltung (257) bzw. der vertikalen Abtastschaltung (256) derart verbunden sind, daß die einzelnen Bildelemente sukzessive durch Steuerung der Source- und Drain-Spannungen ausgewählt werden.