JPS59108461A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は一画素を光電変換とマトリックス選択スイッチ
ングの両機能を有する単一の静電誘導トランジスタ（Ｓ
ＩＴ）で構成して収る固体撮像装置に関するものである
。

斯るＳＩＴ構造の固体撮像装置は既に特開昭５５−１５
２２９号に開示されている。第１図はこの既知の固体撮
像装置の各画素を構成する静電誘導トランジスタの断面
図を示す。

第１図に示すように、既知のＳＩＴは鞘型構造で、ドレ
イン領域はｎ＋型の基板ｌから成り、ソース領域は基板
１上に堆積されたチャンネル領域を構成するｎ−型エピ
タキシャル層２の表面に形成されたｎ＋型領領域８ら成
り、このエピタキシャル層の表面には更にソース領域８
を取り囲むようにｐ＋型の信号１稍ゲート領域４が形成
されている。このゲー）領域４上には絶縁膜５を介して
電極６が形成され、電極／絶縁膜／ゲート領域か□゛ら
成るいわゆるＭ工Ｓ構造のゲート電極が形成されている
。チャンネル領域を構成するｎ−型エピタキシャル層２
の不純物濃度はゲー）電極６の印加バイアスがＯｖでも
チャンネル領域２が空乏化され高い電位障壁が生じてピ
ンチオフするような゛低濃度に選択される。

斯るＳＩＴの動作原理を以下に説明する。ドレイン−ソ
ース間にバイアスが印加されていない状態において光が
チャンネル領域２及びゲート領域４に入射すると、ここ
で生成した電子−正孔対の□うち止孔はゲート領域ｔに
蓄積され、−置市１子は”ドレイン領域１を経てアース
に流れ去る。光入力に対応してゲート領域４に蓄積され
た正孔はゲート領域４の電１位を上げ、チャンネル領域
２の電位障壁を光入力に応じて下げる。ドレイン−ソー
ス□間にバイアスを印加し、かつゲート電極に順方向電
圧全印加すると、ゲート領域４の正孔蓄積量に応じドレ
イン−ソース間に電流が流れ、光入力に対し増幅された
出力が得られる。その光増幅率μは通常１０　以上あり
、従来のバイポーラトラン　１″ジスタより１桁以上も
高感度である。この光増幅率μは で表わされる。ここで、Ｗはゲート−ソース領域゛□間
の距離、ｄｌはゲート領域の深さ、ｄ２はソース−ドレ
イン間の距Ｍ（Ｎ＋ソース領域が著しく浅い場合にはｎ
″′′エピタキシヤル層２さに相当する）である。この
式かられかるように、一層高い光増幅率を得るにはＷを
小さくする一方、エピタキシャル層２の厚さとゲート領
域４の深さトタきくする必要がある。例えば１０８〜１
０’のμを得ルニハ通常ｄ２＝　５〜６．＃ｍ、　ｄ、
　＝２〜３−μｍが必要とされる。ＳＩＴ間には分離ゲ
ート領域７を設けて各ＳＩＴの信号電荷を分離する必要
があるが、この分離には酸化膜分離、拡散分離、ｖ字面
分離等の方法が一般に使用されている。この場合、分離
領域７はエピタキシャル層２の表面から基板１まで設け
るが、エピタキシャル層２が厚いとそれたりその製造が
困難になる。一方、光増幅率を′１上げるためにゲート
領域ｔを深くすることは拡散法などでは限界がある。ま
た、ゲート領域を深くするとゲート領域で光の吸収が起
り、分光感度が悪化する。これらの卵白から、縦型構造
のＳＩＴを具えた固体撮像装置においては感度向上にお
の゛ずと限界があるということはその構造上さけられな
い欠点がある。

本発明の目的は、このような欠点を除去するために各画
素を構成する静電誘導トランジスタを横型構造に構成し
、より高性能で製作容易な固体撮゛″像装置を提供する
ことにある。

即ち、本発明は一画素を一個の静電誘導トランジスタで
構成して成る固体撮像装置において、前記静電誘棉トラ
ンジスタは半導体本体の同一表面に設けられたソース及
びドレイン領域と、ソース・□ドレイン領域間に設けら
れた信号蓄積ゲート領域とを備え、前記半導体本体の表
面と平行方向にソース・ドレイン電流が流れる横型構造
に形成したことを特徴とする。

以下本発明を実施例につき詳細に説明する。　１゛□□
第２は本発明による固体撮像装置の第一実施例の一部の
平面図、同図ＢはそのＡ−Ａ’線上の断面図、同図Ｃは
そのＢ　−Ｂ’標線上断面図である。

第２図において、２１はｎ型シリコン基板、２２は基板
１上に形成されたｎ−エピタキシャル層ぐ２８はエピタ
キシャル層２２の表面に拡散されたｎ＋ソース領域、２
４は同じくエピタキシャル層２２の表面に拡散されたｎ
＋ドレイン領域であり、ｎ−エピタキシャル層２２はチ
ャンネル領域を構成する。また、２５はｎ型基板２１上
（即ちチャン１゛ネル領域２２の下側）にｐ　埋入層と
して形成１された埋入ゲート領域、２６はソース・ドレ
イン間のチャンネル領域２２上に拡散されたｐ＋表面ゲ
ート領域であり、両ゲート領域２５及び２６は光入力に
応じてチャンネル領域２２で発生した信号電荷を蓄積す
ると共にｐ＋拡散領域２７により相互接続され、ソース
−ドレイン間のチャンネルの電位障壁を両側からゲート
電圧の静電誘導作用により制御する信号蓄積ゲート領域
を構成する。

表面ゲート領域の幅ｗ０はピンチオフされたチャン１゛
ネル領域の抵抗率が大きくなることを避けるためになる
べく小さくする。光電変換作用をおこなうゲート・チャ
ンネル間のｐｎ接合の面積を大きくするために、チャン
ネル上にきわめて浅いｐ＋領域２８を例えばイオン打込
により形成する。ｐ＋領域１２６．２８の上部にはＳｉ
ｎ、等の絶縁膜２９を介して電極８０を形成してＭＩＳ
構造のゲート電極を構成する。尚、８１は上記のソース
領域２８、ドレイン領域２４及び信号蓄積ゲート領域２
５゜２６．２７．２８を具える各横型構造ＳＩＴを互４
゛□に絶縁分離する分駈饋域である。

上記の横型構造ＳＩＴにおいては、光が入射すると電子
正孔対が発生し、正孔はｐ＋信号蓄蓄積−ト領域２５　
、２６　、２７　ｔ’　２８に蓄積される。

これら領域は互に接続きれているため、これら領域の電
位は同電位となってこれら領域に蓄積された正孔の量に
応じて等しく変化する。従って、これらゲート電位変化
によりゲート領域２５及び２６間においてチャンネル領
域２２の電位障壁が両側から効果的に制御される。換言
すれば僅かなゲー１゛。

ト電位の変化でもソース・ドレイン電流が大きく変化し
、大きく増幅された出力を得ることができる。また、本
例では表面ゲート領域１１の幅Ｗ□を小さくしているた
め、チャンネル領域２２中で電位障壁が生じるのは極く
狭い範囲であり、良好な１”ＳＩＴ動作が得られる。ま
た、垂直方向のゲート間隔はエピタキシャル層２２の厚
さ及び表面ゲート領域２６の拡散深さを制御することに
より１〜２μｍ程肋とすることも可能である。従って増
幅率μ全容易に極めて大きくすることができる。さ１゛
らをこ、チャンネル領域２２上のｐ十領域２８は極１め
て浅く形成されているため、短波し光がこのｐ＋領域２
日で吸収されることもない。これらの特性から高感度か
つ高密度の撮像装置を容易に実現することができる。

第８図Ａは本発明の第２の実施例の平面図、同図Ｂはそ
のＡ−ＡＪＩｆ上の断面図である。第８図において第２
図と対応する素子は第２図と同一の符号で示す。

本例においてもソース及びドレイン領域２８及１″ひ２
４はチャンネル領域を構成するｎ−エピタキシャル層２
２の表面に形成される。しかし、本例ではゲート間隔を
毛直方向よりも水平方向でせまくしてチャンネル領域の
電位障壁を制御する。この目的のために、本例では表面
ゲート領域２６′を□第２図の例よりも大面積にすると
共に薄くシ、且つ埋込ゲーｂ領域２５と表面ゲート領域
２６との間に腹数賄の格子ゲート領域２７′を配置し、
これら格子ゲート領域の間ＶＡｗ、を埋込ゲート領域２
５と表面ゲート領域２６との間隔Ｗ８より小さくす　す
る。

上述の構造の横型ＳＩＴにおいては、光が薄い表面ゲー
ト領域２６′を通してチャンネル領域２２内に入射する
と、そこで電子正孔対が発生し、電子はドレインに流れ
去り、正孔は表向ゲート領域２６′・と埋込ゲート領域
２５に蓄積される。これらのゲート領域２５．２６’は
格子ゲート領域２７′で接続されているため、これらの
ゲート領域２５．２６’及び格子ゲート領域２７′のゲ
ート電位は同電位になって蓄積光電荷量に応じて等しく
変化する。従ｌ”□つて、チャンネル領域２２の電位障
壁が表面ゲート領域２６′と埋込ゲート領域２５により
上下から制御されるのに加えて格子ゲート領域２７′間
で効果的に制御される。従って、僅かなゲート電位の変
化でもソース・ドレイン電流が大きく変化する゛ため、
極めて良好なＳＩＴ動作が得られると共に極めて高い光
増幅率が得られる。

従って、上述した第２図及び第８図の構造の横型ＳＩＴ
から成る固体撮像装置には次の利点がある。

（１）極めて高い光増幅率が得られる。

（２）　ゲート領域（，２８，２６’）の面枯を大きく
、しかも薄くすることができるので、感度及び分光感度
が向上する。

（８）　　チャンネル領域を構成するｎ−エピタキシャ
ル層（２２）を厚くする必要がないので各ＳＩＴの絶縁
分離が簡単になる。

（４＞　　ソース−ドレイン間隔がマスクの寸法で決ま
るため、増幅率の制御が容易である（縦型ＳＩＴではこ
の間隔はエピタキシャル層の厚みで沙ま１゛る）。

（５）ｎ−エピタキシャルｒ＊　（２２）を厚くする必
要がないので、絶縁分離領域を小さい幅に形成すること
ができるため集積密度が向上する。

最后に、上述したＳＩＴをマトリックス状に配置列して
構成した固体撮像装置の回路構成について説明する。第
４図はその回路構成を示し、第４図において４０−１　
、４０−２　、−−−は第２図又は第８図に示すＳＩＴ
であり、各ＳＩＴのソース２８はそれぞれＸ選択線４１
−１　、４１−２、−”□ニ接続され、ドレイン２４１
はそれぞれＹ選択線　１４２−１．４２−２に接続され
る。また、↓８−ｔ　、　４１８−２、−−−はＸ選択
スイッチ、４４−１　。

４４−２＋−−一はＹ選択スイッチ、４５及び４６はた
とえばシフトレジスタから成るＸ及びＹアドレス回路、
４７は負荷抵抗、４８は電源、４９は出力端子である。

尚、５０はＳＥＴのＭＩＳ構ｉゲー）ｔ＆のキャパシタ
ンスであり、このキャパシタンスＯｇはソース−ゲート
間の接合容量Ｏｊに比べてＯｇ＞）　Ｏｊとなるように
する（　Ｏｔｉが小さす］″ざるとゲートに印加した電
圧が０９に印加されてしまい、ゲート−チャンネル間に
印加される実効電圧が小さくなる）。５１−１．５１−
２、−−−は各８ＩＴのゲートにクリアパルスを供給し
てゲー）蓄積電荷をクリアするクリア線である。　　パ
各ＳＩＴの出力は次のようにして読み出される。

例えばＹアドレス回路４６によりＹ選択スイ゛ソチ４４
−１がオンとなっている期間にＸａ択回路４５によりＸ
線選択スイッチ４８−１がオンにされると、５ＩＴ４０
−１が選択され、ＳＩ’［’４０−１−□゛□のドレイ
ン電流が負荷抵抗４７を経て流れ、出力１端子４９に出
力電圧が発生する。このドレイン電流は上述したようＧ
ごゲート電圧の関数であり、ゲート電圧は光入力の関数
であるから、この出力重圧は光入力に対応したＷＥＥと
なり、しかもこの電圧はＳＩＴの増幅作用により著しく
増幅されたものとなる。

このように横型ＳＩＴを用いた場合には、上述の利点に
加えて、上記回路構成をとったときにＸ選択線及びＹ選
択線の両方を表面電極を用いるこ□とができ、縦型ＳＩ
Ｔを用いて埋込層をＸ又はＹ選択線として用いる場合に
比較して配線抵抗及び浮遊容量を減少することができる
。従って信号読み出し時の時定数が減少し、高速読み出
しが安定におこなえる。

尚、本発は上述した実施例にのみ限定されるものでなく
種々の変形が可能であること勿論であり、例えば上述の
各実施例の各領域の導電型を反対にすることによりｐチ
ャンネル型のＳＩ’Ｌ’を得ることができる。

【図面の簡単な説明】

第１図は従来の固体撮像装置の縦型構造ＳＩＴの断面図
、 第２図Ａは本発明固体撮像装置の横型構造ＳＩＴの第一
実施例の平面図、同図ＢはそのＡ　−Ａ’棟線上断面図
、同図ＣはそのＢ　−Ｂ’線上の断面図、第３図Ａは本
発明固体撮像装置の横型構造ＳＩＴの第二実施例の平面
図、同図ＢはそのＡ−Ａ’棟線上断面図、 第４図は本発明固体撮像装置の回路構成を示す゛□゛回
路図である。 ２１・・・ｎ型基板 ２ｚ・・・ｎ−型エピタキシャル層（チャンネル領域）
２３・・・ｎ＋ソース領域　ハ・・・ｎ＋トレイン領域
２５．２６．２７．２８１２５．２６’、２７’・・・
ｐ＋信号蓄積ゲート領域　１゛２９・・・絶縁層　　　
　　８０・・・ゲート電極８１・・・分離領域。 （１２）

Claims (1)

【特許請求の範囲】
1. Ｌ　一画素を一閃の静電誘導トランジスタで構成して成
   る固体撮像装置において、前記静電誘導トランジスタは
   半導体本体の同一表面に設けられたソースおよびドレイ
   ン領域と、ソース・ドレイン領域間に設けられた信号蓄
   積ゲート領域とを備え、前記半導体本体の表面と平行方
   向にソース・ドレイン電流が流れる横型構造に形成した
   ことを特徴とする固体撮像装置。