[go: up one dir, main page]

DE3237225C2 - Vorrichtung zum Prüfen elektrischer Schaltungsanordnungen - Google Patents

Vorrichtung zum Prüfen elektrischer Schaltungsanordnungen

Info

Publication number
DE3237225C2
DE3237225C2 DE3237225A DE3237225A DE3237225C2 DE 3237225 C2 DE3237225 C2 DE 3237225C2 DE 3237225 A DE3237225 A DE 3237225A DE 3237225 A DE3237225 A DE 3237225A DE 3237225 C2 DE3237225 C2 DE 3237225C2
Authority
DE
Germany
Prior art keywords
memory
signals
format
circuits
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3237225A
Other languages
English (en)
Other versions
DE3237225A1 (de
Inventor
George William Conner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of DE3237225A1 publication Critical patent/DE3237225A1/de
Application granted granted Critical
Publication of DE3237225C2 publication Critical patent/DE3237225C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919Storing and outputting test patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

Die Erfindung bezieht sich auf die Prüfung elektrischer Schaltungsanordnungen und betrifft speziell eine Vorrich­ tung gemäß dem Oberbegriff des Patentanspruchs 1. Eine Vorrichtung dieser Gattung ist aus der US 42 87 594 bekannt.
Zum Prüfen elektrischer Schaltungen werden ausgewählten Anschlüssen der Prüflinge besonders abgestimmte Eingangssi­ gnale als "Prüfsignale" zugeführt, und die sich daraus ergebenden Ausgangssignale der Prüflinge werden mit vorbe­ stimmten Normwerten verglichen. Automatische Prüfvorrich­ tungen enthalten im allgemeinen eine Folgesteuereinrich­ tung, welche die Reihenfolge des Anlegens der Prüfsignale und des Vergleichens der Ausgangssignale mit den Normwerten steuert. Diese Folgesteuereinrichtung kann einen Adressen­ generator enthalten, der die Speicherplätze einer Speicher­ einrichtung adressiert, in denen die verschiedenen Prüf­ signale und Normwerte gespeichert sind. Eine entsprechende Vorrichtung, wie sie auch in der oben erwähnten US 42 87 594 beschrieben ist, und eignet sich zum Prüfen integrierter Schaltungen, die keine Speicherschaltungen sind.
Bei der Prüfung von Speicherschaltungen ist meist anders vorzugehen. Um zu prüfen, ob eine Speicherschaltung einge­ gebene Daten an den einzelnen Speicherplätzen korrekt aufnimmt und auf Abruf unverändert wieder abgibt, müssen gleichzeitig mit den "Daten"-Prüfsignalen am Datenanschluß auch Adressensignale am Adressenanschluß angelegt werden. Ausgangssignale treten nur an den Datenanschlüssen auf und werden mit den vorher eingegebenen Datensignalen vergli­ chen. Bekannte Vorrichtungen zur Speicherprüfung, wie sie z. B. in der DE 24 08 990 A1 schrieben sind, enthalten daher einen gesonderten Speicher-Adressengenerator, der während der Prüfung der Speicherschaltung unter dem Einfluß der Folgesteuereinrichtung die einzelnen Speicherplätze der Speicherschaltung nacheinander adressiert.
In vielen Fällen ist es bei der Prüfung elektrischer Schal­ tungsanordnungen auch notwendig, Format- und Zeitsteuerin­ formationen entsprechend den Prüfsignalen und Normwerten zu liefern. Bei der Prüfung nichtspeichernder Schaltungen müssen dann für jedes Prüfsignal die entsprechenden Format- und Zeitsteuerinformationen bereitgestellt werden, während bei der Prüfung von Speicherschaltungen die besagten Infor­ mationen für lange Folgen von Prüfsignalen konstant bleiben können.
Aus den vorgenannten Gründen war es bisher gängige Praxis, für die Prüfung nichtspeichernder Schaltungen grundsätzlich andere Vorrichtungen zu verwenden als für die Prüfung von Speicherschaltungen. Dies kann unwirtschaftlich sein, insbesondere dann, wenn eine Schaltungsanordnung zu prüfen ist, die sowohl nichtspeichernde Schaltungen als auch Spei­ cherschaltungen enthält, was bei hochintegrierten Schal­ tungsanordnungen (sogenannte LSI-Schaltungen) vorkommt.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine anpassungsfähige und wirtschaftliche Vorrichtung zur Schal­ tungsprüfung zu schaffen, mit der es möglich ist, wahlweise speichernde und nichtspeichernde Schaltungen (oder auch speichernde und nichtspeichernde Bereiche in ein und derselben Schaltungsanordnung) in Aufeinanderfolge und beliebiger Reihenfolge zu prüfen. Die wesentlichen Merkmale erfindungsgemäßer Vorrichtungen, mit denen die gestellte Aufgabe gelöst wird, sind in den Patentansprüchen 1 und 3 beschrieben. Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen 2 und 4 bis 8 gekennzeichnet.
Gemäß einem ersten Aspekt der Erfindung nach Patentanspruch 1 enthält die Prüfvorrichtung einen Generator zum Erzeugen von Prüfsignalen und Normwerten für die Prüfung von Speicherschaltungen. Um wahlweise speichernde und nicht­ speichernde Schaltungen zu prüfen, ist eine Umschaltein­ richtung vorgesehen, die abhängig von Signalen aus der Folgesteuereinrichtung umschaltbar ist, um entweder die in der Speichereinrichtung gespeicherten Signale oder die vom Generator erzeugten Signale als "Prüfsignale" an den Prüfling zu legen, je nachdem, ob der Prüfling eine nicht­ speichernde oder eine speichernde Schaltung ist. Die mit den Prüfsignalen zu beaufschlagenden Anschlüsse sind im ersteren Fall die hierzu ausersehenen Anschlüsse der zu prüfenden nichtspeichernden Schaltung und im zweiten Fall die Datenanschlüsse der zu prüfenden Speicherschaltung. Bei der Speicherprüfung liefert die Folgesteuereinrichtung Steuersignale zur Adressierung der einzelnen Speicherplätze des Prüflings.
In einer vorteilhaften Ausgestaltung der Erfindung können die Adressen für die einzelnen Speicherplätze der zu prüfenden Speicherschaltung in derjenigen Speichereinrich­ tung gespeichert sein, welche beim Prüfen nichtspeichernder Schaltungen die Prüfsignale und Normwerte für diese Schal­ tungen enthält. Zur Prüfung von Speicherschaltungen liefert dann die Folgesteuereinrichtung Adressensignale für diese Speichereinrichtung, um von dort die Adressensignale für die Speicherplätze des Prüflings in der gewünschten Reihen­ folge auszulesen (was gewünschtenfalls auch eine Umordnung der Prüfreihenfolge für die Speicherplätze gestattet).
Während sich der erste Aspekt der Erfindung auf die Selek­ tion der Prüfsignale (und der zugehörigen Normwerte) zur wahlweisen Prüfung speichernder und nichtspeichernder Schaltungen konzentriert, betrifft ein weiterer Aspekt nach Patentanspruch 3 die Selektion von Format- und Zeit­ steuerinformationen. Wie erwähnt, sind bei der Prüfung nichtspeichernder Schaltungen die Format- und Zeitsteuer­ informationen mit jedem Prüfsignal (und Normwert) auf den jeweils neuesten Stand zu bringen, während bei der Prüfung von Speicherschaltungen die Format- und Zeitsteuerinforma­ tionen für lange Folgen oder "Gruppen" von Prüfsignalen konstant bleiben. Um einem solchen Fall Rechnung zu tragen, ist eine Modus-Steuereinrichtung vorgesehen, die je nachdem, ob eine nichtspeichernde oder eine speichernde Schaltung geprüft wird, einen Format- und Zeitsteuergenera­ tor veranlaßt, eine jeweils zugeordnete Format- und Zeit­ steuerinformation entweder für jedes Prüfsignal und den dazugehörigen Normwert (im Falle nichtspeichernder Schal­ tungen) oder für jeweils eine Gruppe von Prüfsignalen und Normwerten (im Falle der Prüfung von Speicherschaltungen) bereitzustellen. Der jeweilige Modus wird durch die Folgesteuereinrichtung gesteuert.
Die Erfindung ermöglicht also ein anpassungsfähiges, wirtschaftliches und wirkungsvolles Prüfen von LSI- und Speichervorrichtungen (auch LSI-Vorrichtungen mit Speicher­ bereichen) in Aufeinanderfolge und beliebiger Reihenfolge und erlaubt es, daß jeder Anschluß jeder zu prüfenden Vorrichtung entweder als LSI-Anschluß, als Speicherdaten­ anschluß oder als Speicheradreßanschluß für jeden Prüfsignalzyklus behandelt wird.
In der ein Ausführungsbeispiel der Erfindung wiedergebenden Zeichnung stellen im einzelnen dar:
Fig. 1 das Blockschaltbild von Komponenten einer Prüf­ vorrichtung gemäß der Erfindung;
Fig. 2 ein Blockschaltbild des Steuer-RAM und weiterer Kom­ ponenten der Musterfolgesteuerung aus Fig. 1.
Gemäß Darstellung der Fig. 1 ist jeder Anschluß 10 der zu prüfenden Vorrichtung 12 in einer Prüfstation 14 (die eine Anschluß-Ausgangssignalfolgesteuerung und eine übliche An­ schluß-Treiberschaltung enthält) und eine Zweirichtungsleitung 16 mit einem Formatierungssystem 18 verbunden (welches inte­ grierte Logikelemente mit Multiplexern für das Formatieren und Zeitsteuern von Prüfsignaleingaben und Durchführen von Ver­ gleichen enthält). Die Eingangsanschlüsse des Formatierungs­ systems 18 sind über eine Prüfsignalleitung 20 mit einer Prüf­ signalerzeugerschaltung 22, über eine Formatleitung 24 mit einem Formatgenerator 26 und über eine Zeitsteuerleitung 28 mit einem Zeitsteuergenerator 30 verbunden. Ein Ausgangsanschluß des Formatierungssystems 18 ist durch eine Fehlerleitung 31 an eine Fehlerverarbeitungsschaltung 32 angeschlossen.
Die Prüfsignalerzeugerschaltung 22 ist mit einer zur Muster­ folgesteuerung dienenden Folgesteuereinrichtung 50 durch eine Quellenauswahlleitung 52, eine Nachladeleitung 53 und für die Prüfsignalspeichersteuerung vorgesehenen Leitungen 54, 56 und 57 verbunden (die Leitungen 54 und 56, mit Fehlersystemunter­ brechungs- und Steuerleitungen 58 und 59, verbinden auch die Folgesteuereinrichtung 50 mit der Fehlerverarbeitungsschaltung 32). Die Quellenauswahlleitung 52, die Nachladeleitung 53, die Leitung 57 und die Leitungen 60 und 62 verbinden die Folge­ steuereinrichtung 50 mit den Format- und Zeitsteuergeneratoren 26 und 30.
In der Prüfsignalerzeugerschaltung 22 ist als Umschalteinrich­ tung ein Prüfsignalquellenwähler 70 mit einem zugehörigen Speicher 72 (Kapazität 256 Bytes pro Anschluß) und mit fünf möglichen Quellen von Prüfsignalen verbunden: A- oder B-Prüf­ signalspeichern 74, 76 (welche LSI-Prüfsignale für jeden An­ schluß 10 oder Descrambleinformationen für Speicheradreßan­ schlüsse speichern); einem C-Prüfsignalspeicher 78 (über eine Nachladesteuerung 138); einem Speicherprüfsignalgenerator 80 (enthält einen adreßgetriebenen Algorithmusgenerator mit Logik­ elementen und einen adreßgetriebenen Nachschlagetabellengenera­ tor mit Speicherelementen); und einer Wechselquellenleitung 82.
In gleicher Weise ist in dem Formatadressen erzeugenden Format­ generator 26 ein Formatdatenquellenwähler 90 mit einem zuge­ hörigen Speicher 94 (mit 256 Bytes Kapazität pro Anschluß) und vier möglichen Quellen für Formatadressen verbunden: A- oder B- Formatadressenspeichern 96, 98; einem C-Formatadressenspeicher 100 (über eine Nachladesteuerung 136); und einer Wechselquellen­ leitung 122. Ein Ausgang des Formatdatenquellenwählers 90 ist mit einem Formatspeicher 92 (Kapazität 256 Bytes pro Anschluß) verbunden.
In dem Zeitsteuergenerator 30 ist ein Zeitsteuerwähler 110 mit einem zugehörigen Speicher 114 (Kapazität 256 Bytes pro An­ schluß) und vier möglichen Quellen für Zeitsteuerinformations­ adressen verbunden: A- oder B-Zeitsteueradressenspeichern 116, 118; einem C-Zeitsteueradressenspeicher 120 (über eine Nach­ ladesteuerung 134); und der Wechselquellenleitung 122. Die Ausgangsseite des Zeitsteuerauswahlkreises 110 ist über einen Zeitsteuerspeicher 124 (ein RAM mit einer Kapazität von 256 Bytes pro Anschluß) mit einem Zeitsteuergenerator 126 verbun­ den, der programmierbare Zeitsteuergeneratoren enthält.
Die A-Prüfsignal- bzw. Format- bzw. Zeitsteueradressenspeicher 74, 96 und 116 und die entsprechenden B-Speicher 76, 98 und 118 sind jeweils Teile von zwei identischen, statischen 4 k-RAM, und die entsprechenden C-Speicher 78, 100 und 120 sind Teile eines dynamischen 64 k-256 k-RAM. Die Wähler 70, 90 und 110 sind gewöhnliche Multiplexer. Die Nachladesteuerungen 134, 136, 138 (die gewöhnliche Multiplexer enthalten) besitzen Eingänge, die mit der Nachladeleitung 53 und mit den Speichern 78, 100 bzw. 120 verbunden sind, während ihre Ausgänge mit den Speichern 74, 96 bzw. 116 und den Speichern 76, 98 bzw. 188 verbunden sind.
In der Fehlerverarbeitungsschaltung 32 ist ein Fehlerstellen­ prozessor 250 (der integrierte Schaltungslogikelemente zum Analysieren und für die Leitweglenkung von Fehlersignalen enthält) durch eine Speichervorrichtungsfehlerleitung 252 mit einem Fehlerstellen-Lagebildspeicher 254 verbunden (eine Real­ zeitspeichereinrichtung zum Speichern von Fehlersignaien, die als 16 × 64 k, 8 × 128 k oder 1 k × 1 k gestaltet sein können, um Speicherfehlersignale zu halten). Außerdem ist der Fehler­ stellenprozessor 250 durch eine Fehlerfolgeleitung 258 mit einem Fehlerstellenfolgespeicher 260 verbunden, einem RAM, der Ausfallsignale und zugehörige Block- und Zyklusinformation speichert.
In der Fig. 2 sind A- und B-Prüfsignaladreßgeneratoren 310, 312 (beide enthalten je drei 12-Bit-Adreßzähler 314 bzw. 316, Adressenwähler 318, 320 und Exclusiv-ODER-Adressensperrgatter 322, 324) durch Steuerbitleitungen 326, 328 und Generatorsperr­ leitungen 330, 332 mit einem Steuer-RAM 333 verbunden (ein pro­ grammierbarer Mikroprozessor mit 4 k Befehlswortkapazität von jeweils 112 Bits). Außerdem hat der Steuer-RAM 333 folgende Ver­ bindungen: über einen C-Adreßgenerator und Steuerzähler 302 (der integrierte Schaltungslogik- und Zeitsteuerschaltungen zum Adressieren und Steuern der Speicher 78, 100, 120 enthält) mit der Leitung 57 und der Nachladeleitung 53; zur Quellenauswahl­ leitung 52; über die Speicherformat- und Zeitsteueradreßleitung 325 mit den zur LSI/Speicher-Modus-Wahl dienenden Modus-Steuer­ einrichtungen 334, 336 (die ebenfalls mit den Prüfsignaladreß­ generatoren 310, 312 verbunden sind); über eine Folgesteuerlei­ tung 338 mit einer nicht dargestellten Schaltung zur Bestimmung der Adresse des nächsten Steuerbefehls im Steuer-RAM 333, der auszuführen ist; und über eine Prüfsteuerleitung 340 mit einer nicht gezeigten Prüfsteuerschaltung.
Auswahlschaltungen 350 und 352 sind mit ihren Dateneingängen mit der Leitung 57 und mit dem Prüfsignaladreßgenerator 310 bzw. 312 verbunden und sind über eine Leitung 323 an einem Steuereingang mit dem C-Adreßgenerator und Steuerzähler 302 verbunden.
Die Auswahlschaltungen 354 und 356 besitzen in gleicher Weise Eingänge, die mit der Leitung 57 und mit den Modus-Steuerlei­ tungen 334 bzw. 336 verbunden sind, während ihre Steuereingänge mit dem C-Adreßgenerator und Steuerzähler 302 verbunden sind. Die Steuereingänge der Modus-Steuereinrichtungen 334 und 336 sind mit den Registern 335 bzw. 337 verbunden.
Die Wähler bzw. Auswahlschaltungen 318, 320, 334, 336, 350, 352, 354 und 356 sind gewöhnliche Multiplexer mit integriertem Schaltungsaufbau.
Zum Betrieb kann die Prüfeinrichtung zwischen dem Prüfen von LSI-Vorrichtungen und Speichervorrichtungen in beliebiger Folge hin- und hergeschaltet werden und LSI-Vorrichtungen mit oder ohne Speicherbereiche prüfen. Der Prüfmodus wird zwischen LSI- Modus und Speichermodus gewechselt durch Ändern der Werte in den Registern 335 und 337 zu den Modus-Steuereinrichtungen 334 bzw. 336 für die Bestimmung der Quelle der Adressen -für die Speicher 96, 98, 116 und 118; und durch Ändern der Steuer-Bits, die über die Leitung 52 zu den Speichern 72, 94 und 114 gelan­ gen, um die Quelle der Testsignale festzulegen.
LSI-Prüfung
Bei Prüfung einer LSI-Vorrichtung werden Folgen von Testsigna­ len für sämtliche Anschlüsse 10 durch das Formatierungssystem 18 zur Prüfstation 14 wechselweise vom A- oder B-Prüfsignal­ speicher 74 oder 76 zugeführt, wobei die Wahl durch den Prüf­ signalquellenwähler 70 bestimmt wird, der seine Vorgabe durch den zur Prüfsignalquellenauswahl dienenden Speicher 72 unter Steuerung der Folgesteuereinrichtung 50 erhält.
Wenn der A-Prüfsignalspeicher 74 von dem Prüfsignalquellenwäh­ ler 70 ausgewählt ist, gibt er Prüfsignale aus einer Folge seiner Speicherplätze unter Führung durch Adressen ab, die auf der Leitung 54 anstehen. Gleichzeitig wird der B-Prüfsignal­ speicher 76 aus einem größeren Reservoir von Testsignalen nach geladen, die im Prüfsignalspeicher 78 gespeichert sind. Nachdem der A-Prüfsignalspeicher 74 seine sämtlichen Prüfdaten abgegeben hat, sorgt der Prüfsignalquellenwähler 70 ohne Verzö­ gerung dafür, daß der B-Prüfsignalspeicher 76 seine wieder aufgefüllten Daten abgibt, und dabei wird der A-Prüfsignalspei­ cher 74 vom C-Prüfsignalspeicher 78 nachgeladen.
Der Nachladevorgang wird durch den C-Adreßgenerator und Steuerzähler 302 gesteuert, welcher ein "Lade A"- oder "Lade B"-Signal auf der Nachladeleitung 53 an die Nachladesteuerung 134 und C-Adressen auf Leitung 57 abgibt, in einer Weise und unter Verwendung einer Einrichtung, wie in der DE 32 37 224 C2 beschrieben.
Jedes LSI-Prüfsignal wird in einem Zeitpunkt, der durch den Zeitsteuergenerator 126 in Übereinstimmung mit im Speicher 114 gespeicherten Zeitsteuerinformationen festgelegt ist, abgegeben sowie in einem Format (z. B. keine Rückkehr auf Null (NRZ), Rückkehr auf Null (Rz), Rückkehr nach Eins (RTO), oder Rückkehr zum Komplementärwert (RTC)), das durch im Formatspeicher 92 gespeicherte Formatinformationen vorgegeben ist. Der Speicher 114 und der Formatspeicher 92 werden wechselweise vom A-Zeit­ steuer- bzw. Formatadressenspeicher 116 bzw. 96 und vom B- Zeitsteuer- bzw. Formatadressenspeicher 118, 98 (in derselben Reihenfolge, wie zwischen den A- und B-Prüfsignalspeichern 74 und 76 gewechselt wird) unter Steuerung der zur Zeitsteuerung und Formatquellenauswahl dienenden Speicher 114 bzw. 94 über die Zeitsteuer- bzw. Formatdatenquellenwähler 110, 90 adres­ siert. Der Wechsel wird auf den Leitungen 60 und 62 angesteuert (durch dieselben A- und B-Adressen, die auf den Leitungen 54 und 56 auftreten) durch Betätigung der Modus-Steuereinrichtun­ gen 334, 336, die durch die Register 335, 337 gesteuert werden, um in "LSI"-Prüfmodus zu arbeiten. Wenn der A- oder B-Zeit­ steuer- und -Formatspeicher keine Signale abgibt, werden sie aus einem größeren Zeitsteuer- und Formatsignal-Vorrat nachge­ laden, der in den Format- bzw. Zeitsteueradressenspeichern 100 und 120 für C-Zeitsteuerung und -Format enthalten sind.
Die Ausgangssignale von den Anschlüssen 10, die das Formatie­ rierungssystem 18 empfängt, werden mit Normwerten verglichen (durch übliche Komparatorschaltungen in Form integrierter Schaltungen; die Normwerte werden in derselben Weise wie die Prüfsignale auf der Prüfsignalleitung 20 bereitgestellt), und zugehörige Fehlersignale werden über den Fehlerstellenprozessor 250 dem Fehlerstellen-Folgespeicher 260 zugeleitet unter Steue­ rung der Folgesteuereinrichtung 50. Bei Auftreten bestimmter Fehlerfolgen sendet der Fehlerstellenprozessor 250 ein Unter­ brechungssignal an die Folgesteuereinrichtung 50, die dann die Prüffolge ändern kann.
Speichervorrichtungsprüfung
Beim Prüfen einer Speichervorrichtung werden die Prüfsignale den Vorrichtungsdatenanschlüssen vom Speicherprüfsignalgenera­ tor 80 (basierend auf Signalen, die auf den Leitungen 56 und 58 ankommen) über den Prüfsignalquellenwähler 70 zugeführt, und "Adressen"-Prüfsignale für die X- und Y-Adressenanschlüsse der Vorrichtung werden unmittelbar von den A- und B-Prüfsignal­ adreßgeneratoren 310 und 312 durch die A- und B-Prüfsignalspei­ cher 74 und 76 zugeführt (wo sie geordnet werden können, damit sie der Speicherform der Vorrichtung 12 angepaßt sind).
Format-und Zeitsteuerinformation (die typischerweise für Grup­ pen von Speichervorrichtungsprüfsignalen unverändert bleibt) wird durch die Format- bzw. Zeitsteuergeneratoren 26 und 30 be­ stimmt aufgrund von Adressen, die unmittelbar vom Steuer-RAM 333 über die Leitung 325 und die Modus-Steuereinrichtungen 334, 336 zugeleitet werden, die durch die Register 335, 337 auf "Speicher"-Prüfmodus eingestellt sind.
Fehlersignale werden über den Fehlerstellenprozessor 250 zum Fehlerstellen-Lagebildspeicher 254 geleitet, der die Fehler (unter Steuerung von Adressensignalen auf den Leitungen 54 und 56) an Plätzen übereinstimmend mit den Fehlerstellenplätzen in der Vorrichtung 12 speichert, um ein Lagebild "schlechter" Speicherplätze zu erstellen.

Claims (8)

1. Vorrichtung zum Prüfen elektrischer Schaltungsanord­ nungen durch Anlegen von Prüfsignalen an ausgewählte Anschlüsse der zu prüfenden Schaltungen und Vergleichen der sich daraus ergebenden Ausgangssignale der Prüflinge mit Normwerten, mit folgenden Einrichtungen:
einer Speichereinrichtung (74-78) zum Speichern von Prüfsignalen und Normwerten für die Prüfung nichtspeichern­ der Schaltungen;
einer Folgesteuereinrichtung (50), die für die Prüfung nichtspeichernder Schaltungen Steuersignale liefert, um die Reihenfolge des Anlegens der Prüfsignale aus der Speicher­ einrichtung (74-78) an die Anschlüsse der zu prüfenden nichtspeichernden Schaltungen und des Vergleichs der sich ergebenden Ausgangssignale mit den Normwerten zu steuern, dadurch gekennzeichnet,
daß ein Generator (80) zum Erzeugen von Prüfsignalen und Normwerten für die Prüfung von Speicherschaltungen vorgesehen ist;
daß eine Umschalteinrichtung (70, 72) vorgesehen ist, die in einem ersten Betriebszustand die in der Speicherein­ richtung (74-78) gespeicherten Signale an die Anschlüsse der jeweils zu prüfenden nichtspeichernden Schaltung legt und die in einem zweiten Betriebszustand die vom Generator (80) erzeugten Signale an die Datenanschlüsse der jeweils zu prüfenden Speicherschaltung legt;
daß die Folgesteuereinrichtung (50) für die Prüfung von Speicherschaltungen ein Steuersignal (Leitung 52) zur Umschaltung der Umschalteinrichtung (70, 72) in den zweiten Betriebszustand und Steuersignale (Leitungen 54, 56) zur Adressierung der einzelnen Speicherplätze der zu prüfenden Speicherschaltungen liefert.
2. Vorrichtung nach Anspruch I, dadurch gekennzeichnete daß für die Prüfung von Speicherschaltungen die Speicher­ vorrichtung (74-78) Adressen zur Adressierung der Speicher­ plätze der zu prüfenden Speicherschaltung speichert und die Folgesteuereinrichtung (50) Adressensignale zur Adressie­ rung der Speichervorrichtung liefert.
3. Vorrichtung zum Prüfen elektrischer Schaltungsanord­ nungen durch Anlegen von Prüfsignalen an ausgewählte Anschlüsse der zu prüfenden Schaltungen und Vergleichen der sich daraus ergebenden Ausgangssignale der zu prüfenden Schaltungen mit Normwerten, mit einer Folgesteuereinrichtung (50), welche die Reihenfolge des Anlegens der Prüfsignale und des Verglei­ chens der sich ergebenden Ausgangssignale mit den Normwerten steuert, dadurch gekennzeichnet,
daß ein Format- und Zeitsteuergenerator (26, 30) zur Erzeugung von Format- und Zeitsteuerinformationen entspre­ chend den Prüfsignalen und Normwerten vorgesehen ist;
daß eine Modus-Steuereinrichtung (334, 337) vorgesehen ist, die in einer ersten Betriebsart den Format- und Zeitsteuergenerator (26, 30) veranlaßt, für jedes an einen Anschluß einer zu prüfenden nichtspeichernden Schaltung anzulegendes Prüfsignal und den zugehörigen Normwert eine jeweils zugeordnete Format- und Zeitsteuerinformation bereitzustellen, und die in einer zweiten Betriebsart den Format- und Zeitsteuergenerator (26, 30) veranlaßt, für die Gruppen der an die Anschlüsse einer zu prüfenden Speicher­ schaltung anzulegenden Prüfsignale und Normwerte jeweils zugeordnete Format- und Zeitsteuerinformationen bereitzustellen;
daß die Folgesteuereinrichtung (50) die Modus-Steuer­ einrichtung (334, 337) für die Prüfung von nichtspeichernden Schaltungen auf die erste Betriebsart einstellt und für die Prüfung von Speicherschaltungen auf die zweite Betriebsart einstellt.
4. Vorrichtung nach Anspruch 3, dadurch gekenn­ zeichnet, daß im Format- und Zeitsteuergenerator (26, 30) eine gesonderte Speichereinrichtung (92, 124) vorgesehen ist, welche die Format- und Zeitsteuerinformationen sowohl für die den nichtspeichernden Schaltungen zugeordneten Prüfsignale und Normwerte als auch für die an Speicher­ schaltungen zu legenden Gruppen von Prüfsignalen und Normwerten speichert.
5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der Format- und Zeitsteuergenerator (26, 30) einen Formatspeicher (92) zum Speichern von Formatinformation und einen Formatadressenspeicher (96-100) aufweist, der, abhängig von der Folgesteuereinrichtung (50), Adressen entsprechend den Plätzen im Formatspeicher speichert.
6. Vorrichtung nach Anspruch 4 oder 5, dadurch gekenn­ zeichnet, daß der Format- und Zeitsteuergenerator (26, 30) einen Zeitsteuerspeicher (124) zum Speichern von Zeitsteuerinformation, einen Zeitsteuergenerator (126) für die Erzeugung von Zeitsteuerimpulsen gemäß der Zeitsteuerinformation und einen Zeitsteueradressenspeicher (116-120) aufweist, welcher abhängig von der Folgesteuer­ einrichtung (50) Adressen entsprechend den Plätzen im Zeitsteuerspeicher speichert.
7. Vorrichtung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch einen Komparator für die Erzeugung von Fehlersignalen, wenn die Ausgangssignale sich von den Normwerten unterscheiden, und eine Fehlerverarbei­ tungsschaltung (32), um wahlweise die Fehlersignale als Lagebild entsprechend den Speicherplätzen in der Speicher­ schaltung zu speichern oder als Folgen dieser Fehlersignale und der Prüfsignaie entsprechend den Anschlüssen der jeweils geprüften nichtspeichernden Schaltung.
8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Fehlerverarbeitungsschaltung (32) einen vom Komparator abhängigen Fehlerstellenprozessor (250), einen Fehlerstellen-Folgespeicher (260), der von der Folgesteuer­ einrichtung (50) und dem Fehlerstellenprozessor abhängig die Folgen speichert und einen Fehlerstellen-Lagebildspei­ cher (254) aufweist, der abhängig vom Fehlerstellenprozes­ sor und der Folgesteuereinrichtung das Lagebild speichert.
DE3237225A 1981-10-09 1982-10-07 Vorrichtung zum Prüfen elektrischer Schaltungsanordnungen Expired - Fee Related DE3237225C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/309,981 US4450560A (en) 1981-10-09 1981-10-09 Tester for LSI devices and memory devices

Publications (2)

Publication Number Publication Date
DE3237225A1 DE3237225A1 (de) 1983-05-11
DE3237225C2 true DE3237225C2 (de) 1996-11-28

Family

ID=23200488

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3237225A Expired - Fee Related DE3237225C2 (de) 1981-10-09 1982-10-07 Vorrichtung zum Prüfen elektrischer Schaltungsanordnungen

Country Status (5)

Country Link
US (1) US4450560A (de)
JP (1) JPS5873100A (de)
DE (1) DE3237225C2 (de)
FR (1) FR2514528B1 (de)
GB (1) GB2108277B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19937820C2 (de) * 1998-08-11 2002-07-04 Advantest Corp Vorrichtung zum Testen integrierter Halbleiterschaltungen und Verfahren zum Steuern derselben
DE19823931C2 (de) * 1997-05-29 2003-01-23 Advantest Corp Testmustergeneratorschaltung für ein IC-Testgerät

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517661A (en) * 1981-07-16 1985-05-14 International Business Machines Corporation Programmable chip tester having plural pin unit buffers which each store sufficient test data for independent operations by each pin unit
FR2531230A1 (fr) * 1982-07-27 1984-02-03 Rank Xerox Sa Ensemble destine au test automatique centralise de circuits imprimes et procede de test de circuits a microprocesseur faisant application de cet ensemble
US4556947A (en) * 1982-08-23 1985-12-03 Motorola, Inc. Bi-directional switching circuit
US4519078A (en) * 1982-09-29 1985-05-21 Storage Technology Corporation LSI self-test method
DE3237365A1 (de) * 1982-10-08 1984-04-12 Siemens AG, 1000 Berlin und 8000 München Anordnung zur erzeugung von mustern von pruefsignalen bei einem pruefgeraet
US4527249A (en) * 1982-10-22 1985-07-02 Control Data Corporation Simulator system for logic design validation
JPS5990067A (ja) * 1982-11-15 1984-05-24 Advantest Corp 論理回路試験用パタ−ン発生装置
US4574354A (en) * 1982-11-19 1986-03-04 Tektronix, Inc. Method and apparatus for time-aligning data
US4635218A (en) * 1983-05-09 1987-01-06 Valid Logic Systems Method for simulating system operation of static and dynamic circuit devices
US4590581A (en) * 1983-05-09 1986-05-20 Valid Logic Systems, Inc. Method and apparatus for modeling systems of complex circuits
US4849702A (en) * 1983-08-01 1989-07-18 Schlumberger Techologies, Inc. Test period generator for automatic test equipment
US4601034A (en) * 1984-03-30 1986-07-15 Texas Instruments Incorporated Method and apparatus for testing very large scale integrated memory circuits
DE3587620T2 (de) * 1984-05-28 1994-03-24 Advantest Corp Logikanalysator.
US4670878A (en) * 1984-08-14 1987-06-02 Texas Instruments Incorporated Column shift circuitry for high speed testing of semiconductor memory devices
US4806852A (en) * 1984-09-07 1989-02-21 Megatest Corporation Automatic test system with enhanced performance of timing generators
US4604744A (en) * 1984-10-01 1986-08-05 Motorola Inc. Automated circuit tester
JPS6277661A (ja) * 1985-09-30 1987-04-09 Toshiba Corp メモリ有無検出回路
JPS6279379A (ja) * 1985-10-02 1987-04-11 Ando Electric Co Ltd タイミング信号発生装置
JPS62118272A (ja) * 1985-11-19 1987-05-29 Ando Electric Co Ltd パタ−ン発生装置
US4727312A (en) * 1985-12-23 1988-02-23 Genrad, Inc. Circuit tester
US4937770A (en) * 1986-02-07 1990-06-26 Teradyne, Inc. Simulation system
JPS62184373A (ja) * 1986-02-07 1987-08-12 Ando Electric Co Ltd 試験信号発生回路
US4744084A (en) * 1986-02-27 1988-05-10 Mentor Graphics Corporation Hardware modeling system and method for simulating portions of electrical circuits
JPS62261084A (ja) * 1986-05-06 1987-11-13 Ando Electric Co Ltd タイミング信号発生装置
US4996659A (en) * 1986-08-20 1991-02-26 Hitachi, Ltd. Method of diagnosing integrated logic circuit
DE3633464A1 (de) * 1986-10-01 1988-04-14 Siemens Ag Pruefsystem fuer digitale schaltungen
US4730318A (en) * 1986-11-24 1988-03-08 International Business Machines Corporation Modular organized storage tester
JPH06105284B2 (ja) * 1986-12-01 1994-12-21 株式会社日立製作所 大規模集積回路のテストデ−タ作成方法
FR2620259B1 (fr) * 1987-03-31 1989-11-24 Smh Alcatel Dispositif de couplage de memoires non volatiles dans une machine electronique et machine a affranchir en faisant application
US4876685A (en) * 1987-06-08 1989-10-24 Teradyne, Inc. Failure information processing in automatic memory tester
US4855681A (en) * 1987-06-08 1989-08-08 International Business Machines Corporation Timing generator for generating a multiplicty of timing signals having selectable pulse positions
GB2214314B (en) * 1988-01-07 1992-01-02 Genrad Ltd Automatic circuit tester
US4967412A (en) * 1988-04-08 1990-10-30 Hewlett-Packard Company Serial data frame generator for testing telecommunications circuits
US4858208A (en) * 1988-07-11 1989-08-15 Motorola, Inc. Apparatus and method for testing semiconductor devices
US4965799A (en) * 1988-08-05 1990-10-23 Microcomputer Doctors, Inc. Method and apparatus for testing integrated circuit memories
GB8826921D0 (en) * 1988-11-17 1988-12-21 Datatrace Ltd Circuit testing
US5039939A (en) * 1988-12-29 1991-08-13 International Business Machines Corporation Calculating AC chip performance using the LSSD scan path
JPH032679A (ja) * 1989-02-23 1991-01-09 Texas Instr Inc <Ti> テスト・データ・フォーマッター
US5369593A (en) * 1989-05-31 1994-11-29 Synopsys Inc. System for and method of connecting a hardware modeling element to a hardware modeling system
US5353243A (en) * 1989-05-31 1994-10-04 Synopsys Inc. Hardware modeling system and method of use
US5127011A (en) * 1990-01-12 1992-06-30 International Business Machines Corporation Per-pin integrated circuit test system having n-bit interface
JP2880547B2 (ja) * 1990-01-19 1999-04-12 三菱電機株式会社 半導体記憶装置
JPH0484348A (ja) * 1990-07-27 1992-03-17 Nec Corp Romデータ保護方式
US5321701A (en) * 1990-12-06 1994-06-14 Teradyne, Inc. Method and apparatus for a minimal memory in-circuit digital tester
JPH04218785A (ja) * 1990-12-19 1992-08-10 Advantest Corp Ic試験装置
DE59010430D1 (de) * 1990-12-28 1996-08-29 Ibm Programmgesteuertes Verfahren und Anordnung zur Erzeugung von Impulsen in aufeinanderfolgenden Impulsintervallen
JP2602997B2 (ja) * 1991-01-18 1997-04-23 株式会社東芝 パターン発生器
AU660011B2 (en) * 1991-04-26 1995-06-08 Nec Corporation Method and system for fault coverage testing memory
US5579251A (en) * 1992-03-31 1996-11-26 Advantest Corporation IC tester
US5588115A (en) * 1993-01-29 1996-12-24 Teradyne, Inc. Redundancy analyzer for automatic memory tester
DE4305442C2 (de) * 1993-02-23 1999-08-05 Hewlett Packard Gmbh Verfahren und Vorrichtung zum Erzeugen eines Testvektors
JP3591657B2 (ja) * 1993-10-13 2004-11-24 株式会社アドバンテスト 半導体ic試験装置
JPH07167920A (ja) * 1993-10-18 1995-07-04 Fujitsu Ltd Lsi
US5673295A (en) * 1995-04-13 1997-09-30 Synopsis, Incorporated Method and apparatus for generating and synchronizing a plurality of digital signals
US5649176A (en) * 1995-08-10 1997-07-15 Virtual Machine Works, Inc. Transition analysis and circuit resynthesis method and device for digital circuit modeling
US5673275A (en) * 1995-09-12 1997-09-30 Schlumberger Technology, Inc. Accelerated mode tester timing
US5720031A (en) * 1995-12-04 1998-02-17 Micron Technology, Inc. Method and apparatus for testing memory devices and displaying results of such tests
JP3249040B2 (ja) * 1995-12-05 2002-01-21 株式会社アドバンテスト スキャンテスト装置
US6195772B1 (en) 1996-06-21 2001-02-27 Altera Corporaiton Electronic circuit testing methods and apparatus
US5754556A (en) * 1996-07-18 1998-05-19 Teradyne, Inc. Semiconductor memory tester with hardware accelerators
US6009536A (en) * 1996-09-20 1999-12-28 Micron Electronics, Inc. Method for using fuse identification codes for masking bad bits on memory modules
US5794175A (en) * 1997-09-09 1998-08-11 Teradyne, Inc. Low cost, highly parallel memory tester
JP3820006B2 (ja) * 1997-09-19 2006-09-13 株式会社ルネサステクノロジ 半導体装置
US5825787A (en) * 1997-11-25 1998-10-20 Xilinx, Inc. System and method for accessing a test vector memory
US6332183B1 (en) 1998-03-05 2001-12-18 Micron Technology, Inc. Method for recovery of useful areas of partially defective synchronous memory components
US6314527B1 (en) 1998-03-05 2001-11-06 Micron Technology, Inc. Recovery of useful areas of partially defective synchronous memory components
US6167364A (en) * 1998-04-17 2000-12-26 Altera Corporation Methods and apparatus for automatically generating interconnect patterns in programmable logic devices
US6381708B1 (en) 1998-04-28 2002-04-30 Micron Technology, Inc. Method for decoding addresses for a defective memory array
US6381707B1 (en) 1998-04-28 2002-04-30 Micron Technology, Inc. System for decoding addresses for a defective memory array
US6496876B1 (en) 1998-12-21 2002-12-17 Micron Technology, Inc. System and method for storing a tag to identify a functional storage location in a memory device
US6687863B1 (en) * 1999-07-29 2004-02-03 Matsushita Electric Industrial Co., Ltd. Integrated circuit internal signal monitoring apparatus
US6578157B1 (en) 2000-03-06 2003-06-10 Micron Technology, Inc. Method and apparatus for recovery of useful areas of partially defective direct rambus rimm components
US7269765B1 (en) 2000-04-13 2007-09-11 Micron Technology, Inc. Method and apparatus for storing failing part locations in a module
JP3719654B2 (ja) * 2001-05-10 2005-11-24 松下電器産業株式会社 Lsiテスト方法
DE60209201T2 (de) * 2002-10-28 2006-11-16 Alcatel Verfahren zum Speichern von Registereigenschaften in einer Datenstruktur und dazugehörige Datenstruktur
US20050044460A1 (en) * 2003-08-22 2005-02-24 Hoglund Timothy E. Mapping test mux structure

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2905930A (en) * 1954-05-24 1959-09-22 Underwood Corp Data transfer system
GB971247A (de) * 1962-04-19
US3311890A (en) * 1963-08-20 1967-03-28 Bell Telephone Labor Inc Apparatus for testing a storage system
US3474421A (en) * 1965-06-16 1969-10-21 Burroughs Corp Memory core testing apparatus
US3659088A (en) * 1970-08-06 1972-04-25 Cogar Corp Method for indicating memory chip failure modes
US3805243A (en) * 1971-02-22 1974-04-16 Cogar Corp Apparatus and method for determining partial memory chip categories
US3739349A (en) * 1971-05-24 1973-06-12 Sperry Rand Corp Digital equipment interface unit
US3873817A (en) * 1972-05-03 1975-03-25 Westinghouse Electric Corp On-line monitoring of steam turbine performance
US3781829A (en) * 1972-06-16 1973-12-25 Ibm Test pattern generator
US3832535A (en) * 1972-10-25 1974-08-27 Instrumentation Engineering Digital word generating and receiving apparatus
US3916306A (en) * 1973-09-06 1975-10-28 Ibm Method and apparatus for testing high circuit density devices
US4195779A (en) * 1974-08-30 1980-04-01 Exxon Research & Engineering Co. Mixing apparatus with outlet nozzle and uses thereof
GB1513731A (en) * 1975-05-21 1978-06-07 Marconi Instruments Ltd Digital logic assembly tester
GB1529842A (en) * 1975-10-09 1978-10-25 Texas Instruments Ltd Digital data stores and data storage systems
DE2615306C2 (de) * 1976-04-08 1982-06-03 Vereinigte Flugtechnische Werke Gmbh, 2800 Bremen Meßdatenerfassungs- und Verarbeitungsanlage
US4125763A (en) * 1977-07-15 1978-11-14 Fluke Trendar Corporation Automatic tester for microprocessor board
US4195343A (en) * 1977-12-22 1980-03-25 Honeywell Information Systems Inc. Round robin replacement for a cache store
JPS5847741B2 (ja) * 1978-03-29 1983-10-24 日本電信電話株式会社 パタ−ン発生器
US4216539A (en) * 1978-05-05 1980-08-05 Zehntel, Inc. In-circuit digital tester
JPS5585265A (en) * 1978-12-23 1980-06-27 Toshiba Corp Function test evaluation device for integrated circuit
US4249173A (en) * 1979-09-14 1981-02-03 Burroughs Corporation Logic signals control system
FR2474226B1 (fr) * 1980-01-22 1985-10-11 Thomson Csf Dispositif de test pour enregistreur numerique multipiste

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19823931C2 (de) * 1997-05-29 2003-01-23 Advantest Corp Testmustergeneratorschaltung für ein IC-Testgerät
DE19937820C2 (de) * 1998-08-11 2002-07-04 Advantest Corp Vorrichtung zum Testen integrierter Halbleiterschaltungen und Verfahren zum Steuern derselben

Also Published As

Publication number Publication date
FR2514528A1 (fr) 1983-04-15
FR2514528B1 (fr) 1988-07-15
GB2108277A (en) 1983-05-11
JPS5873100A (ja) 1983-05-02
JPH0157822B2 (de) 1989-12-07
US4450560A (en) 1984-05-22
DE3237225A1 (de) 1983-05-11
GB2108277B (en) 1986-05-08

Similar Documents

Publication Publication Date Title
DE3237225C2 (de) Vorrichtung zum Prüfen elektrischer Schaltungsanordnungen
DE3687942T2 (de) Pruefmustergenerator.
DE3300260C2 (de)
DE69124170T2 (de) Automatisches Prüfausrüstungssystem, das eine Stiftscheibenarchitektur verwendet
DE3237224C2 (de)
DE3700251C2 (de)
DE3900248C2 (de) Verfahren zur schnellen Ablaufsteuerung digitaler Testmuster und Vorrichtung zur Durchführung des Verfahrens
DE2812344A1 (de) Verfahren und vorrichtung zum pruefen von schaltungsplatten
EP0038947A2 (de) Programmierbare logische Anordnung
DE1524175B2 (de) Pruefeinrichtung in elektronischen datenverarbeitungsanlagen
DE2258917A1 (de) Kontrollvorrichtung
DE19881319C2 (de) Zeitsteuerungsgenerator
DE2854782A1 (de) Datenverarbeitungssystem
DE2952631C2 (de) Schaltungsanordnung zur Diagnose einer Datenverarbeitungsanlage
DE3727941A1 (de) Integrierte halbleiter-logikschaltungsanordnung
DE3587620T2 (de) Logikanalysator.
DE69109703T2 (de) Sequentielle Endlichautomatenschaltung sowie integrierte Schaltung mit einer derartigen Schaltung.
DE2508716A1 (de) Pruefmodul fuer komplexes pruefsystem
DE2230727C3 (de) Schaltungsanordnung zur dynamischen Zuteilung von Speicherzyklen mit Vorrangs steuerung
DE3219900A1 (de) Rechnerschnittstelle
DE10124878A1 (de) Testvorrichtung für Halbleiterbauelemente
DE19752443A1 (de) Sequenzsteuerschaltung
DE2139053A1 (de) Numerische Werkzeugmaschinensteue rung
DE10223167B4 (de) Verfahren und Vorrichtung zum Testen von Speichereinheiten in einer digitalen Schaltung
DE10112311A1 (de) Verfahren und Einrichtung zum Kalibrieren zur Korrektur von Impulsbreitenzeitfehlern beim Testen integrierter Schaltungen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee