[go: up one dir, main page]

DE2703871C2 - Halbleiterspeicher mit wenigstens einem V-MOS-Transistor - Google Patents

Halbleiterspeicher mit wenigstens einem V-MOS-Transistor

Info

Publication number
DE2703871C2
DE2703871C2 DE2703871A DE2703871A DE2703871C2 DE 2703871 C2 DE2703871 C2 DE 2703871C2 DE 2703871 A DE2703871 A DE 2703871A DE 2703871 A DE2703871 A DE 2703871A DE 2703871 C2 DE2703871 C2 DE 2703871C2
Authority
DE
Germany
Prior art keywords
layer
semiconductor
semiconductor memory
buried
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2703871A
Other languages
English (en)
Other versions
DE2703871A1 (de
Inventor
Kurt Dr. 8021 Taufkirchen Hoffmann
Rudolf Dipl.-Ing. 8035 Gauting Mitterer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2703871A priority Critical patent/DE2703871C2/de
Priority to FR7801871A priority patent/FR2379134A1/fr
Priority to US05/872,443 priority patent/US4156289A/en
Priority to JP53009200A priority patent/JPS6040707B2/ja
Priority to GB3621/78A priority patent/GB1568652A/en
Publication of DE2703871A1 publication Critical patent/DE2703871A1/de
Application granted granted Critical
Publication of DE2703871C2 publication Critical patent/DE2703871C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft einen Halbleiterspeicher nach dem Oberbegriff des Anspruches 1.
Halbleiterspeicherzellen mit einem Transistor (EinTransistor-Speicherzellen) können aus einem MOS-Transistor bestehen, der auch als Auswahltransistor bezeichnet wird. An diesen Auswahltransistor ist ein Speicherkondensator angeschlossen, in dtm die zu speichernde Information als Ladung enthalten ist. Die aus dem Auswahltransistor und dem Speicherkondensator bestehende Speicherzelle liegt zwischen einer Wort- und einer Bitleitung. Dabei wird die Wortleitung an den Steuereingang (Gate) des Auswahltransistors angeschlossen, während die eine gesteuerte Elektrode des Auswahltransistors an der Bitleitung vorgesehen ist. Die andere gesteuerte Elektrode ist mit dem Speicherkondensator verbunden. Derartige Ein-Transistor-Speicherzellen haben den Vorteil, daß zu ihrer Realisierung auf einem Halbleitersubstrat sehr wenig Raum benötigt wird.
MOS-Transistoren können bekanntlich mittels der sogenannten V-MOS-Technik hergestellt werden. Dabei wird für die Steuerelektrode des MOS-Transistors ein V-förmiger Graben in eine auf einem Halbleitersubstrat aufgebrachte epitaktische Schicht geätzt. In dem Graben wird eine Isolierschicht aufgebracht, auf der dann der Anschluß für die Steuerelektrode des MOS-Transistors angeordnet ist. Der Kanal des MOS-Transistors verläuft in den Flanken des V-förmigen Grabens. Die beiden gesteuerten Elektroden des MOS-Transistors können zum Beispiel neben dem V-förmigen Graben angeordnet sein.
Eine Halbleiterspeicherzelle, die aus einem von einer Ansteuerleitung gesteuerten MOS-Auswahltransistor und einem an den Auswahltransistor angeschlossenen Speicherkondensator besteht und bei der der Auswahl-
40
45
50
55
60
65 transistor in V-MOS-Technik hergestellt ist, kann nun so aufgebaut sein, daß in einem mit Störstellen des einen Leitfähigkeitstyps hochdotierten Halbleitersubstrat eine mit Störstellen des anderen Leitfähigkeitstyps hochdotierte vergrabene Schicht angeordnet ist, daß über der vergrabenen Schicht und dem Halbleitersubstrat eine mit Störstellen des einen Leitfähigkeitstyp= schwachdotierte epitaktische Schicht angeordnet ist, und daß in der epitaktischen Schicht oberhalb der vergrabenen Schicht ein V-MOS-Transistor als Auswahltransistor angeordnet ist, wobei der zur Bildung des Auswahltransistors erforderliche Graben durch die epitaktische Schicht hindurch bis in die vergrabene Schicht reicht
Solche Halbleiterspeicherzellen sind beispielsweise aus der US-PS 40 03 036 bekannt
Diese Ein-Transistor-Speicherzelle hat eine sehr hohe Bitdichte und kann mit den üblichen Belichtungsverfahren bei Strukturauflösungen von 5 μΐη hergestellt werden. Es ist aber eine epitaktische Schicht erforderlich, wodurch die Herstellung für die Massenfertigung erschwert wird.
Es ist daher Aufgabe der Erfindung, einen Halbleiterspeicher der eingangs genannten Art ohne epitaktische Schicht anzugeben.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.
Eine Weiterbildung der Erfindung besteht darin, daß der Graben auch die vergrabene Schicht in zwei Teile trennt.
Es ist vorteilhaft, daß die dritte Halbleiterschicht oder die vergrabene Schicht eine Bitleitung ist.
Der erfindungsgemäße Halbleiterspeicher zeichnet sich durch einen einfachen Aufbau ohne epitaktische Schicht aus. Dadurch ist er besonders einfach herstellbar und somit für eine Massenfertigung geeignet
Nachfolgend wird die Erfindung an Hand der Zeichnung näher erläutert Es zeigen
Fig. 1 und 2 die Herstellung eines Halbleiterspeichers nach einem ersten Ausführungsbeispiel der Erfindung,
F i g. 3 ein weiteres Ausführungsbeispiel der Erfindung,
Fig.4 und 5 die Herstellung eines Halbleiterspeichers nach einem dritten Ausführungsbeispiel der Erfindung,
F i g. 6 ein viertes Ausführungsbeispiel der Erfindung.
In Fig. 1 wird in ein p-dotiertes Halbleitermaterial eine η + -dotierte Zone 2 mit einer Dotierungskonzentration von etwa 1016 Störstellen/cm3 durch Diffusion oder Implantation eingebracht Diese η +-Diffusion stellt einen Teil des vergrabenen pn-Speicherkondensators dar. Anschließend wird ganzflächig eine ρ+ -leitende Zone 3 durch Diffusion oder Implantation gebildet, die als »Channel-stop« dient und zum Aufbau des vergrabenen Speicherkondensators vorgesehen ist Schließlich wird noch eine η+ -leitende Zone 4 durch Diffusion oder Implantation gebildet, die für die Quellen- und Senkengebiete dient. Die Zone 3 hat eine Dotierungskonzentration von 1018 Störstellen/cm3. Die Zone 4 hat eine Dotierungskonzentration 5 ■ 10'9 Störstellen/cm'
Auf diese Weise entsteht die in der F i g. 1 dargestellte Anordnung.
Anschließend wird in die Oberfläche der Anordnung nach der F i g. 1 ein Graben 5 (F i g. 2) eingebracht, was mittels einer Fotolack- und Ätztechnik geschehen kann. Auf der verbliebenen Oberfläche wird ein Dickoxid 7 erzeugt, während in der Oberfläche des Grabens 5 ein
Dünnoxid 6 gebildet wird.
Das Dickoxid 7 und das Dünnoxid 6 bestehen jeweils aus Siliciumdioxid.
Die in der Fig.2 dargestellte Anordnung hat also n-Ieitende Gebiete 2 und 4 und p-leitende Gebiete 1 und 3. Das Gebiet 2 bildet den Speicherkondensator.
Das Gebiet 4 dient als Bitleitung. L\as Gebiet 3 zwischen dem Gebiet 4 und dem Gebiet 2 des Speicherkondensators stellt den Auswahltransistor dar.
In F i g. 3 ist eine zur F i g. 2 ähnliche Anordnung ^jargestellt Di>»er Halbleiterspeicher unterscheidet sich vom Halbleiterspeicher der Fig. 2 lediglich dadurch, daß der Graben 5 bis zum Halbleitermaterial 1 reicht.
Bei den Ausführungsbeispielen der F i g. 1 bis 3 ist der pn-Speicherkondensator jeweils unter der Bitleitung 4 und dem Transfergate vorgesehen. Geht man aber zum Beispiel von einer Dotierung aus, wie diese oben angegeben wurde, so ergibt sich, daß die flächenbezogene pn-Speicherkapazität kleiner als die flächenbezogene Bitleitungskapazität ist.
Um dieses ungünstige Verhältnis der pn-Speicherkapazität zur Bitleitungskapazität zu verbessern, kann die Bitleitung mit dem pn-Speicherkondensator vertauscht werden.
Hierzu sind Ausführungsbeispiele in den F i g. 4 bis 6 dargestellt
In der F i g. 4 v/ird zunächst in ein p-leitendes Halbleitermaterial 11 eine η-leitende Zone 12 mit einer Dotierungskonzentration von 1016 Störstellen/cm3 eingebracht. Diese Zone 12 hat also kleinere seitliche Abmessungen wie die Zone 2 der Fig. 1. Anschließend feigt wie beim Ausführungsbeispiel der Fig. 1 die Herstellung einer p + -leitenden Zone 13 mit einer Störstellenkonzentration von 5 · 1017/cm3. Schließlich wird eine n+-leitende Zone 14 mit einer Dotierungskonzentration von 5 · 1019 Störstellen/cm3 gebildet. Die Zonen 12, 13 und 14 können jeweils durch Diffusion oder Implantation gebildet werden.
In die Oberfläche der Anordnung der F i g. 4 wird ein Graben 15 eingebracht, der bis zur Zone 12 (Fig.3) oder durch die Zone 12 hindurch bis zum Halbleitermaterial (Fig.6) reichen kann. Im Graben wird eine Dünnoxidschicht 16 aus Siliciumdioxid gebildet. Auf der Oberfläche außerhalb des Grabens wird eine Dickoxidschicht 17 aus Siliciumdioxid erzeugt.
Beim Ausführungsbeispiel der F i g. 5 sind die Gebiete 12 und 14 η-leitend, während das Gebiet 11 p-leitend ist.
Die Gebiete 14 bilden den Speicherkondensator. Das Transfergate liegt zwischen den Gebieten 14 und 12. Das Gebiet 12 stellt die Bitleitung dar. so
Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Halbleiterspeicher mit wenigstens einem V-MOS-Transistor und einem an ihn angeschlossenen Speishsrkondensator, bei dem in einem mit Störstellen eines ersten Leitfähigkeitstyps dotierten Halbleitersubstrat eine mit Störstellen des zweiten, zum ersten entgegengesetzten Leitfähigkeitstyps dotierte Zone vorgesehen ist, die durch eine darüber angeordnete zweite Halbleiterschicht vom ersten Leitfähigkeitstyp als vergrabene Schicht ausgebildet ist, bei dem weiterhin auf der zweiten Halbleiterschicht über dem Bereich der vergrabenen Schicht eine dritte Halbleiterschicht vom zweiten Leitfähigkeitstyp vorgesehen ist und bei dem die dritte und die zweite Halbleiterschicht durch einen bis zur vergrabenen Schicht reichenden Graben in jeweils zwei Teile getrennt sind, dadurch gekennzeichnet, daß die zweite und die dritte Halbleiterschicht (3,4) jeweils durch Diffusion und/oder Implantation dotierte Schichten des Halbleitersubstrats sind.
2. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß der Graben (5) auch die vergrabene Schicht (2) in zwei Teile trennt
3. Halbleiterspeicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die dritte Halbleiterschicht (4) oder die vergrabene Schicht (3) eine Bitleitung ist.
30
DE2703871A 1977-01-31 1977-01-31 Halbleiterspeicher mit wenigstens einem V-MOS-Transistor Expired DE2703871C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2703871A DE2703871C2 (de) 1977-01-31 1977-01-31 Halbleiterspeicher mit wenigstens einem V-MOS-Transistor
FR7801871A FR2379134A1 (fr) 1977-01-31 1978-01-24 Memoire a semi-conducteurs
US05/872,443 US4156289A (en) 1977-01-31 1978-01-26 Semiconductor memory
JP53009200A JPS6040707B2 (ja) 1977-01-31 1978-01-30 半導体メモリ
GB3621/78A GB1568652A (en) 1977-01-31 1978-01-30 Semiconductor stores

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2703871A DE2703871C2 (de) 1977-01-31 1977-01-31 Halbleiterspeicher mit wenigstens einem V-MOS-Transistor

Publications (2)

Publication Number Publication Date
DE2703871A1 DE2703871A1 (de) 1978-08-03
DE2703871C2 true DE2703871C2 (de) 1985-06-13

Family

ID=5999961

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2703871A Expired DE2703871C2 (de) 1977-01-31 1977-01-31 Halbleiterspeicher mit wenigstens einem V-MOS-Transistor

Country Status (5)

Country Link
US (1) US4156289A (de)
JP (1) JPS6040707B2 (de)
DE (1) DE2703871C2 (de)
FR (1) FR2379134A1 (de)
GB (1) GB1568652A (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54154977A (en) * 1978-05-29 1979-12-06 Fujitsu Ltd Semiconductor device and its manufacture
US4296429A (en) * 1978-08-09 1981-10-20 Harris Corporation VMOS Transistor and method of fabrication
US4322822A (en) * 1979-01-02 1982-03-30 Mcpherson Roger K High density VMOS electrically programmable ROM
JPS5827667B2 (ja) * 1979-02-19 1983-06-10 富士通株式会社 半導体装置
DE2909820A1 (de) * 1979-03-13 1980-09-18 Siemens Ag Halbleiterspeicher mit eintransistorzellen in v-mos-technologie
US4255212A (en) * 1979-07-02 1981-03-10 The Regents Of The University Of California Method of fabricating photovoltaic cells
US4272302A (en) * 1979-09-05 1981-06-09 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method of making V-MOS field effect transistors utilizing a two-step anisotropic etching and ion implantation
US4268537A (en) * 1979-12-03 1981-05-19 Rca Corporation Method for manufacturing a self-aligned contact in a grooved semiconductor surface
NL8005673A (nl) * 1980-10-15 1982-05-03 Philips Nv Veldeffecttransistor en werkwijze ter vervaardiging van een dergelijke veldeffecttransistor.
JPH0695566B2 (ja) * 1986-09-12 1994-11-24 日本電気株式会社 半導体メモリセル
US4763180A (en) * 1986-12-22 1988-08-09 International Business Machines Corporation Method and structure for a high density VMOS dynamic ram array
US6900091B2 (en) * 2002-08-14 2005-05-31 Advanced Analogic Technologies, Inc. Isolated complementary MOS devices in epi-less substrate

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4003036A (en) * 1975-10-23 1977-01-11 American Micro-Systems, Inc. Single IGFET memory cell with buried storage element

Also Published As

Publication number Publication date
US4156289A (en) 1979-05-22
JPS5396782A (en) 1978-08-24
GB1568652A (en) 1980-06-04
FR2379134A1 (fr) 1978-08-25
FR2379134B1 (de) 1983-11-10
JPS6040707B2 (ja) 1985-09-12
DE2703871A1 (de) 1978-08-03

Similar Documents

Publication Publication Date Title
DE3885408T2 (de) Nichtflüchtige Speicherzelle.
DE3123876C2 (de) Nicht-flüchtige Halbleiter-Speichervorrichtung
DE2630571B2 (de) Ein-Transistor-Speicherzelle mit in V-MOS-Technik
DE2814973A1 (de) Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung
DE4214923C2 (de) Masken-ROM-Einrichtung und ein Verfahren zu deren Herstellung
DE3527502C2 (de)
DE69013094T2 (de) Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.
DE2619713C2 (de) Halbleiterspeicher
DE2705503C3 (de) Halbleiterspeicheranordnung
DE2756855A1 (de) Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet
DD152875A5 (de) Verfahren zum herstellen eines hochintegrierten festwertspeichers
DE4444686B4 (de) Halbleiterbauelement mit MOS-Transistor und Verfahren zu seiner Herstellung
DE69839034T2 (de) Halbleiter-Speicher-Vorrichtung und Verfahren zu deren Herstellung
DE3029539A1 (de) Nichtfluechtige, programmierbare integrierte halbleiterspeicherzelle
DE2703871C2 (de) Halbleiterspeicher mit wenigstens einem V-MOS-Transistor
DE19648285A1 (de) Flashspeicher und Verfahren zum Herstellen desselben
DE2751592A1 (de) Dynamische speichereinrichtung
DE2556668C3 (de) Halbleiter-Speichervorrichtung
DE2453279C3 (de) Halbleiteranordnung
DE3140268A1 (de) Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung
DE3543937A1 (de) Halbleitervorrichtung
DE2722538A1 (de) Ladungsgekoppelte halbleitervorrichtung
DE4123158C2 (de) Verfahren zur Herstellung von zueinander parallel ausgerichteten Leiterschichtabschnitten
EP0021218B1 (de) Dynamische Halbleiter-Speicherzelle und Verfahren zu ihrer Herstellung
DE3145101C2 (de) Verfahren zur Herstellung eines Halbleiterspeichers

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee