-
-
Halbleitervorrichtung
-
Die Erfindung betrifft eine Halbleitervorrichtung und insbesondere
einen dynamischen Speicher mit wahlfreiem Zugriff, der auch als Schreib- und Lesespeicher
bezeichnet wird (im folgenden dynamischer RAM bezeichnet, der eine Speicherzellenkapazität
aufweist.
-
Da die Integrationsniveaus in den dynamischen RAMs im Zuge der Entwicklung
in Richtung auf höhere Niveaus ausgerichtet sind und gehen, wurde die Speicherfläche
der dynamischen RAM-Zelle kleiner und kleiner. Wenn ein Alpha-Partikel die Oberfläche
des Speichersubstrats durchdringt, kann es genug Elektronenlochpaare in der Nähe
eines Speicherknotenpunktes schaffen, um einen zufälligen einzigen Bitfehler (d.h.
Softfehler) hervorzurufen. Diese Fehler werden durch einen wesentlichen Verlust
der gespeicherten Ladung in der Speicherkapazität des Speichers der Halbleitervorrichtung
hervorgerufen. Daher ist als Wert für die Speicherkapazität des Speichers an der
untersten Seite ein Wert von 50 bis 60 fF (Femto-Farad = 10-15F)Wert notwendig,
um den Softfehler durch die Alpha-Partikel zu verhindern.
-
Um dieses Problem zu verhindern, kann in vermehrtem Maße
die
Speicherkapazität des Speichers erhöht werden, und zwar durch Bildung eines Grabens
in einem Halbleitersubstrat, wie in Fig. 1 zu sehen ist.
-
Wie in Fig. 1 gezeigt, trennt eine Feldisolierschicht 2 Speicherzellen
und ist zusammengesetzt aus SiO2, die auf einem Halbleitersubstrat 1, zum Beispiel
einem p-Typ Si-Substrat, vorgesehen ist. Eine Gateelektrode 4 ist auf einer Speicherzellenregion
des Halbleitersubstrates 1 vorgesehen, das durch eine Feldisolierschicht 2 umgeben
ist, wobei eine Gateisolierschicht 3 aus SiO2 zwischen ihnen vorgesehen ist. Eine
N +-Typ Störstellenregion 7 und 8 für eine Quelle und eine Senke sind auf einer
Oberfläche des Halbleitersubstrates 1 und benachbart zur Gateelektrode 4 ausgebildet.
Ein Graben 9 ist in einem Teil der Speicherzellenregion vorgesehen. Eine Kondensator-Gateisolierschicht
5 ist auf einem Teil der Halbleitersubstratoberfläche ausgebildet, einschließlich
einer inneren Oberfläche des Grabens 9. Eine Kondensator-Gateelektrode 6 ist auf
der Kondensator-Gateisolierschicht 5 vorgesehen. Diese Kondensator-Gateelektrode
6 ist auf der Feldisolierschicht 2 über viele Speicherzellen hin ausgedehnt. Im
dynamischen RAM gemäß Fig. 1 kann die Speicherzellenkapazität beachtlich vergrößert
sein, weil die innere Oberfläche des Grabens als ein Teil des Speicherzellenkondensators
verwendet wird.
-
Es ist vorzuziehen, die Tiefe des Grabens zu vergrößern, um die Integration
des dynamischen RAM zu verstärken, um die Speicherkapazität des Speichers auf einem
Standardniveau zu halten und um Softfehler zu verhindern. Wenn z.B.
-
die Quadratfläche des Grabenöffnungsbereiches A (Mikron) x A (Mikron)
ist und die Tiefe des Grabens H (Mikron) ist,
wird das Oberflächengebiet
des Grabens 4AH + A2 (Mikron2) Wenn in diesem Falle die Speicherkapazität pro Graben
sich nicht ändert und die Grabenöffnungsfläche abnimmt, nimmt die Tiefe des Grabens
für eine hohe Integration zu.
-
Wenn aber die Tiefe des Grabens vergrößert wird, ist es sehr schwierig,
einen dynamischen RAM im Wege der Massenproduktionstechnik zu erzeugen, weil es
Probleme beim Reinigen des inneren Teils des Grabens und ähnlichem gibt.
-
Auf der anderen Seite wird behauptet, daß die Speicherkapazität in
bezug auf die Standardspeicherkapazität verbessert werden kann, und zwar durch Dünnermachen
der Kondensator-Gateisolierschicht.
-
Jedoch darf die Dicke der Kondensator-Gateisolierschicht nicht dünner
gemacht werden und weist eine untere Grenze auf, um somit nicht die Leckcharakteristik
des Tunnelstromes und ähnlichen zu verschlechtern, der von der elektrischen Feldkonzentration
an der Kante des Grabens abhängt.
-
Eine Aufgabe dieser Erfindung ist es, eine Halbleitervorrichtung zur
Verhinderung von Softfehlern aufgrund der Alpha-Partikel und ähnlichem zu schaffen.
-
Eine weitere Aufgabe der Erfindung ist es, eine Halbleitervorrichtung
zu schaffen, die eine hohe Komponentendichte erlaubt.
-
Eine weitere Aufgabe dieser Erfindung ist es, eine Halbleitervorrichtung
zu schaffen, die höher in der Zuverlässigkeit und in der Gestaltungsflexibilität
ist.
-
Gemäß der Erfindung ist eine Halbleitervorrichtung vorge-
sehen,
die auf einem Halbleitersubstrat eines ersten Leitfähigkeitstyps ausgebildet ist,
umfassend: a) eine Feldisolierschicht ist auf der Oberfläche des Halbleitersubstrats
ausgebildet; b) eine Schalteinrichtung ist durch die Feldisolierschicht umgeben
und enthält: eine Gateisolierschicht, die auf dem Halbleitersubstrat ausgebildet
ist, eine Gateelektrode, die auf der Gateisolierschicht vorhanden ist, und Störstellenregionen
eines zweiten Leitfähigkeitstyps, die auf der Oberfläche des Halbleitersubstrats
ausgebildet sind und der Gateelektrode gegenüberliegen; gekennzeichnet durch c)
einen Kondensator, enthaltend: einen Graben, der in der Feldisolierschicht und dem
Halbleitersubstrat unterhalb der Feldisolierschicht ausgebildet ist, eine Isolierschicht,
die auf der Oberfläche des Halbleitersubstrats im Graben ausgebildet ist, eine erste
Elektrode, die auf der Isolierschicht ausgebildet ist, eine Kondensator-Gateisolierschicht,
die auf der ersten Elektrode ausgebildet ist, und eine zweite Elektrode, die auf
der Kondensator-Gateisolierschicht vorhanden ist, wobei die erste oder zweite Elektrode
mit einer vorgegebenen Spannung verbunden ist, während die andere mit einer der
Störstellenregionen verbunden ist.
-
Gemäß einer anderen erfindungsgemäßen Lösung ist ein Verfahren zur
Herstellung einer Halbleitervorrichtung mit einem Halbleitersubstrat vorgesehen,
umfassend die Schritte: a) Bildung einer Feldisolierschicht auf der Oberfläche des
Halbleitersubstrats durch selektive Oxidation, b) Bildung einer Gateisolierschicht
auf der Oberfläche des Halbleitersubstrats und umgeben durch die Feldisolierschicht,
c) Schaffung einer ersten polykristallinen Siliziumschicht auf der Gateisolierschicht,
um eine Transfer-oder Übertragungsgateelektrode zu bilden, d) lonenimplantierung
von einer Störstelle in das Substrat benachbart zur Gateisolierschicht, um beabstandete
N -Diffusionsregionen in dem Substrat zu bilden, e) Bildung einer thermischen Oxidationsschicht
auf der Oberfläche des Halbleitersubstrats und der Übertragungsgateelektrode, gekennzeichnet
durch f) Ätzung eines Grabens in der Feldisolierschicht und dem Halbleitersubstrat
unterhalb der Feldisolierschicht, g) Bildung einer Oxidationsschicht auf einer freigelegten
Oberfläche des Halbleitersubstrats innerhalb des Grabens, h) Aufbringung einer zweiten
polykristallinen Siliziumschicht auf der gesamten Oberfläche der Feldisolierschicht,
i) Photoätzen eines Teils der zweiten polykristallinen Siliziumschicht innerhalb
des Grabens, so daß die zweite polykristalline Siliziumschicht innerhalb des Grabens
liegt, jedoch nicht den Graben füllt,
j) Bildung einer Kondensator-Gateisolierschicht
auf der Oberfläche der zweiten polykristallinen Siliziumschicht, einschließlich
der Oberfläche innerhalb des Grabens, k) Öffnen bzw. Bildung eines ersten Loches
in der Oxidationsschicht und Freilegung einer der N + -Diffusionsregionen, 1) Ablagerung
einer dritten polykristallinen Siliziumschicht und Bemusterung der dritten polykristallinen
Siliziumschicht, um die N -Diffusionsregion zu kontaktieren, welche durch die Öffnung
oder das Loch freigelegt ist, und um die Kondensator-Gateisolierschicht und den
Graben zu bedecken, m) Bildung einer zweiten Oxidationsschicht, n) Öffnen oder Bildung
einer zweiten Öffnung oder Loch durch die zweite Oxidationsschicht und Freilegung
der anderen N -Diffusionsregion, und o) Schaffung oder Bildung einer Aluminiumelektrode
in Kontaktberührung mit der anderen N + -Diffusionsregion durch das zweite Loch
oder Öffnung.
-
Ausführungsbeispiele der Erfindung werden nun im Wege eines Beispieles
unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Es zeigen Fig. 1 eine
Querschnittsansicht einer konventionellen Halbleitervorrichtung, Fig. 2 bis 7 Querschnittsansichten
der Herstellung, um ein erstes Ausführungsbeispiel einer Halbleitervorrichtung für
ein dynamisches RAM in Obereinstimmung mit der Erfindung zu schaffen,
Fig.
8 eine Draufsicht des ersten Ausführungsbeispieles von Fig. 7, Fig. 9 eine äquivalente
Schaltung des ersten Ausführungsbeispieles gemäß den Fig. 7 und 8, Fig. 10 eine
vergrößerte Querschnittsansicht zur Veranschaulichung des ersten Ausführungsbeispieles,
Fig. 11 eine vergrößerte Draufsicht zur Veranschaulichung und Erklärung des ersten
Ausführungsbeispieles, Fig. 12 eine Querschnittsansicht für ein zweites Ausführungsbeispiel
der Halbleitervorrichtung nach der Erfindung.
-
Die Erfindung wird nun im Detail anhand der beiden Ausführungsbeispiele
beschrieben.
-
Das erste Ausführungsbeispiel der Halbleitervorrichtung nach der Erfindung
ist in den Fig. 2 bis 7 sowie 8 dargestellt. Die Fig. 2 bis 7 sind Querschnittsansichten,
die die einzelnen Herstellungsschritte zeigen. Fig. 7 ist eine Querschnittsansicht
längs der Linie F-Ff von Fig. 8.
-
Zunächst wird wie in Fig. 2 gezeigt, eine Feldisolierschicht 12 auf
eine Oberfläche eines Halbleitersubstrats 11 z.B. eines P-Typ Siliziumsubstrats
durch ein selektives Oxidationsverfahren gebildet. Als nächstes wird eine Gateisolierschicht
13 eines Transfer- oder Übertragungstransistors auf der Oberfläche einer Speicherzellenregion
des Halbleitersubstrats 11 gebildet, das durch die Feldisolierschicht 12 umgeben
ist. Eine erste polykristalline Silizium-
schicht 14, welche als
Übertragungsgateelektrode verwendet werden wird, wird auf der gesamten Oberfläche
des Halbleitersubstrats abgelagert bzw. aufgebracht. Wie in Fig. 3 gezeigt, wird
eine Ubertragungsgateelektrode 15 (Wortleitung) durch Bemusterung der ersten polykristallinen
Siliziumschicht 14 im Wege eines Photoätzverfahrens + geschaffen. Als nächstes werden
N -Diffusionsregionen 16, 17 durch Ionenimplantation einer Verunreinigung oder Störstelle,
z.B. Phosphor, gebildet, nachdem die Gateisolierschicht 13 durch Verwendung der
Ubertragungsgateelektrode 15 als Maske geätzt ist. Eine thermische Oxidationsschicht
18 wird auf der Oberfläche des freigelegten Halbleitersubstrats 11 und der Übertragungsgateelektrode
15 gebildet.
-
Wie in Fig. 4 gezeigt, wird ein Teil der Feldisolierschicht 12 selektiv
durch das Photoätzverfahren geätzt. Ein Teil des Halbleitersubstrates 11 unter der
Feldisolierschicht 12 wird durch das gleiche Verfahren geätzt. Ein Graben 19 wird
durch diesen Ätzprozess gebildet. Als nächstes wird wie in Fig. 5 gezeigt eine thermische
Oxidationsschicht 20, deren Dicke ungefähr 500 Angström (5 x 10 8 m) beträgt, auf
der freigelegten Oberfläche des Halbleitersubstrats 11 in einem inneren Bereich
oder Teil des Grabens 19 durch thermische Oxidation gebildet. Als nächstes wird
eine zweite polykristalline Siliziumschicht 21 auf der gesamten Oberfläche abgelagert
und ein Teil der zweiten polykristallinen Siliziumschicht 21 wird durch das Photoätzverfahren
selektiv geätzt. Aufgrund dieses Ätzprozesses wird ein Teil der zweiten polykristallinen
Siliziumschicht 21 im inneren Teil des Grabens 19 eingelagert bzw. vergraben, um
die Feldisolierschicht 12 und die thermische Oxidationsschicht 20 zu erzielen. Der
andere Teil der Schicht 21 wird auf der Feldisolierschicht 12 gebildet und bildet
eine Gateelektrode 21 einer Zellenplatte, welche auf vielen Speicherzellen
weit
bzw. in breitem Maße aufgebracht ist. Als nächstes wird eine Kondensator-Gateisolierschicht
22 auf der Oberfläche der Gateelektrode 21 der Zellenplatte durch thermische Oxidation
aufgebracht.
-
Wie in Fig. 6 gezeigt, wird ein Öffnungsbereich 23 durch Öffnen der
thermischen Oxidationsschicht 18 auf der N -Typ Diffusionsregion 17 gebildet, und
zwar unter Verwendung des Photoätzverfahrens. Eine dritte polykristalline Siliziumschicht
wird auf der gesamten Oberfläche aufgebracht. Eine Kondensator-Gateelektrode 24
wird durch Bemusterung der dritten polykristallinen Siliziumschicht gebildet. Diese
Kondensator-Gateelektrode 24 ist auf der Gateelektrode 21 der Zellenplatte vorgesehen,
um so die Kondensator-Gateisolierschicht 22 zu überdecken. Sie ist mit der N -Typ
Diffusionsregion 17 verbunden.
-
Wie in den Fig. 7 und 8 gezeigt, wird eine chemische Aufdampfung (im
folgenden CVD-Oxidschicht 25) auf der gesamten Oberfläche abgelagert bzw. aufgebracht.
Eine Kontaktöffnung 26 wird auf der N -Typ Diffusionsregion 16 zur Verbindung einer
Bitleitung gebildet. Als nächstes wird eine Aluminiumschicht durch Aufdampfung aufgebracht
und eine Aluminiumelektrode 27 für die Bitleitung bemustert. Das dynamische RAM
wird durch den vorerwähnten Prozeß hergestellt. Die A1-Elektrode 27 (Bitleitung)
ist in Fig. 8 weggelassen.
-
Wie in den Fig. 7 und 8 gezeigt, wird der Kondensatorbereich der Speicherzelle
des dynamischen RAM gebildet durch die Gateelektrode 21 der Zellenplatte, wobei
die Gateelektrode 21 in einem inneren Teil des Grabens 19 längs der Feldisolierschicht
12 und der thermischen Isolierschicht
20 eingebettet ist, die in
dem Halbleitersubstrat 11 unter der Isolierschicht ausgebildet ist, durch die Kondensator-Gateisolierschicht
22, die auf der Oberfläche der Gateelektrode 21 der Zellenplatte ausgebildet ist
und durch die Kondensator-Gateelektrode 24, die auf der Kondensator-Gateisolierschicht
22 ausgebildet ist und mit einem Teil des Substrates 11 verbunden ist (N+-Typ Diffusionsregion
17 des Ausführungsbeispiels).
-
Fig. 9 zeigt eine äquivalente Schaltung der ersten Ausführungsform,
wie sie in den Fig. 7 und 8 dargestellt ist.
-
Wie in Fig. 9 gezeigt, ist der Kondensator CA ein Kondensator, der
zwischen dem P-Typ Siliziumsubstrat 11 und der N -Typ Diffusionsregion 17 gebildet
ist. Der Kondensator CB ist ein Kondensator, der zwischen der Gateelektrode 21 der
Zellenplatte und der N -Typ Diffusionsregion 17 gebildet ist. Der Kondensator CC
ist ein Kondensator, der zwischen der Kondensator-Gateelektrode 24 und der Gateelektrode
21 der Zellenplattejeweis gebildet ist. Die Gateelektrode 21 der Zellenplatte ist
mit einer Standardspannung, z.B. 0,5 V, verbunden.
-
Im vorerwähnten dynamischen RAM wird das Oberflächengebiet des effektiven
Kondensators erhöht durch Verwendung der Form des Grabens 19, welcher in der Feldisolierschicht
12 und dem Halbleitersubstrat 11 unter der Feldisolierschicht gebildet ist. Ein
Hauptteil des Kondensatorbereiches ist durch die Isolierschicht (die Feldisolierschicht
12, die thermische Isolierschicht 20 und die CVD-Oxidschicht 25) umgeben. Daher
wird die Wirkung der Minoritätsträger, die durch Alpha-Partikel und ähnliches im
Substrat 11 erzeugt werden, verringert. Die Stand- oder Stationärcharakteristik
für den Softfehler ist hoch. Als Ergebnis braucht der Wert
der
Kapazität des Kondensators nur durch Berücksichtigung der Grenze des Abtastverstärkers
und ähnlichem bestimmt zu werden. Die Kapazität des Kondensators kann klein sein.
-
Folglich kann die Informationsdichte durch Verringerung des Oberflächengebietes
des Kondensators erhöht werden.
-
Die Leckcharakteristik kann durch Dickermachen der Dicke der Kondensator-Gateelektrode
22 verbessert werden.
-
Wenn zum Beispiel die Größe einer Speicherzelle 2 (Mikron) x 5 (Mikron)
ist, beträgt das Oberflächengebiet des Kondensators einer Speicherzelle nach dem
Stand der Technik ungefähr 5,5 (Mikron2). Wenn die Dicke der Kondensator-Gateisolisierschicht
100 (Angström) ist, beträgt die Speicherkapazität 19 (fF). Die Grenze bzw. der Spielraum
des Abtastverstärkers braucht sich hierbei nicht ausreichend zu halten. Wenn jedoch
im ersten Ausführungsbeispiel nach den Fig. 10 und 11 die Öffnungsweite W 0,75 (Mikron)
ist, die Öffnungsfläche der Kondensator-Gateelektrode 0,75 (Mikron) x 0,75 (Mikron)
ist, die Tiefe D 3 (Mikron) ist, die Dicke der Feldisolierschicht 400 Angström (4
x 10 8 m) ist, die Dicke der thermischen Oxidationsschicht 20 500 Angström (5 x
10 m) ist und die Dicke der Gateelektrode 21 der Zellenplatte 0,2 (Mikron) ist,
beträgt die Flächenzuwachsrate der Graben-Kondensatorseitenwand 0,75 (Mikron) x
3 (Mikron) x 4 = 9 (Mikron2). Das gesamte Oberflächengebiet des Graben-Kondensators
beträgt 14,5 (Mikron2) (sh. Fig. 10 und 11). Die Kapazität des Speichers nimmt auf
50 (fF) zu und die Grenze bzw. der Spielraum des Abtastverstärkers kann ausreichend
vergrößert werden.
-
Die vorliegende Erfindung ist nicht auf das beschriebene erste Ausführungsbeispiel
beschränkt. Es ist ohne weiteres
möglich, die Erfindung durch andere
Modifikationen auszugestalten. Zum Beispiel können eine Isolierschicht aus Siliziumnitrat
oder die Doppelschicht der SiO2-Schicht und eine SiN-Schicht in der Kondensator-Gateisolierschicht
22 anstelle der thermischen Oxidationsschicht verwendet werden. Durch Ersetzen des
Isoliermaterials kann die Dicke dieser Schicht gering sein, während die Kapazität
groß sein kann.
-
Im vorerwähnten dynamischen RAM nimmt der gegenseitige Effekt zwischen
angrenzenden Kondensatoren ab, weil die gegenseitigen Kondensatoren das Substrat
gegen das frühere dynamische RAM stört. Das Muster des dynamischen RAM kann nur
durch Beachtung der Grenze des Fabrikationsprozesses gestaltet werden. Es ist möglich,
eine hohe Informationsdichte für eine gewünschte hohe Niveau integration zu bewerkstelligen.
-
Außerdem kann die Kapazität des Kondensators erhöht werden in Abhängigkeit
von der Tiefe des Grabens 19, und zwar durch Vergrößerung der Tiefe des Grabens
19 ausgebildet im Substrat 11 unter der Feldisolierschicht 12. Als Ergebnis kann
die Wirkung der Verbesserung der Leckcharakteristik derart sein, daß eine höhere
Zunahme der Informationsdichte aufgrund der Abnahme des Oberflächengebietes des
Kondenstors gestattet wird aufgrund des oben erwähnten bzw. beschriebenen Verfahrens
oder durch Dickermachen der Dicke der Kondensator-Gateelektrode 22.
-
Im vorbeschriebenen Ausführungsbeispiel wird die Übertragungsgateelektrode
(Wortleitung) 15 durch die erste Schicht des polykristallinen Siliziums gebildet,
die Gateelektrode 21 der Zellenplatte durch die zweite Schicht des polykristallinen
Silizium
gebildet und die Kondensator-Gateelektrode 24 durch die dritte polykristalline Siliziumschicht
gebildet. Jedoch kann die Gateelektrode der Zellenplatte durch die erste polykristalline
Siliziumschicht gebildet werden. Die Kondensator-Gateelektrode kann durch die zweite
polykristalline Siliziumschicht gebildet werden. Die Übertragungsgateelektrode kann
durch die dritte polykristalline Siliziumschicht gebildet werden.
-
Darüber hinaus wird im oben beschriebenen Ausführungsbeispiel die
polykristalline Siliziumschicht 21 unter der Kondensator-Gateisolationsschicht als
Gateelektrode der Zellenplatte verwendet. Die polykristalline Siliziumschicht 24
auf der Kondensator-Gateisolierschicht wird als Kondensator-Gateelektrode verwendet.
Wie in Fig. 12 gezeigt, kann jedoch die polykristalline Siliziumschicht 21 unter
der Kondensator-Gateisolierschicht als Kondensator-Gateelektrode verwendet werden.
Die obere polykristalline Siliziumschicht 24 kann als Gateelektrode der Zellenplatte
verwendet werden.
-
Entsprechend der oben beschriebenen Halbleitervorrichtung wird die
Stand- oder Stationärcharakteristik für den Softfehler hoch, weil der Hauptteil
des Kondensatorbereiches durch die Isolierschicht umgeben ist Der Alterungseffekt
ist gering, weil das Halbleitersubstrat sich nicht zwischen den benachbarten Kondensatoren
befindet. Die Informationsdichte kann erhöht oder vergrößert werden, weil die Prozeßgrenze
bzw. der Prozeßbereich zumindest in Betracht gezogen ist.
-
Außerdem kann die Kapazität des Kondensators in Abhängigkeit mit der
Grabentiefe vergrößert werden, weil die Grabentiefe, die in das Substrat unter der
Feldisolierschicht reicht, vergrößert werden kann.