[go: up one dir, main page]

DE2909820A1 - Halbleiterspeicher mit eintransistorzellen in v-mos-technologie - Google Patents

Halbleiterspeicher mit eintransistorzellen in v-mos-technologie

Info

Publication number
DE2909820A1
DE2909820A1 DE19792909820 DE2909820A DE2909820A1 DE 2909820 A1 DE2909820 A1 DE 2909820A1 DE 19792909820 DE19792909820 DE 19792909820 DE 2909820 A DE2909820 A DE 2909820A DE 2909820 A1 DE2909820 A1 DE 2909820A1
Authority
DE
Germany
Prior art keywords
zones
layer
semiconductor memory
epitaxial layer
opposite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19792909820
Other languages
English (en)
Inventor
Kurt Dr Hoffmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DE19792909820 priority Critical patent/DE2909820A1/de
Priority to FR8005046A priority patent/FR2451615A1/fr
Priority to GB8008260A priority patent/GB2044997A/en
Priority to JP3083880A priority patent/JPS55125668A/ja
Publication of DE2909820A1 publication Critical patent/DE2909820A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

SIEMENS AKTIENGESELLSCHAFT Unser Zeichen Berlin und München yg ρ j g ^ 2 RRTl
Halbleiterspeicher mit Eintransistorzellen in V-MOS-Technologie
Die vorliegende Erfindung betrifft einen Halbleiterspeicher mit Eintransistorzellen in V-MOS-Technologie mit in einer Schichtfolge aus Halbleitersubstrat und auf diesem befindlicher epitaktischer Schicht .vorgesehenen buried-layer-Zonen, welche gegenüber dem Leitungstyp aus Halbleitersubstrat und epitaktischer Schicht entgegengesetzten Leitungstyp besitzen, mit in der epitaktischen Schicht befindlichen Zonen des entgegengesetzten Leitungstyps, mit sich durch die Zonen des entgegengesetzten Leitungstyps in die epitaktische Schicht und bis in die buried-layer-Zonen erstreckenden V-förmigen Gräben, mit mindestens einer die Oberfläche der epitaktischen Schicht einschließlich der Oberflächenbereiche der V-förmigen Gräben bedeckenden Isolierschicht, welche in den V-förmigen Gräben Gate-Isolatoren von MOS-Transistoren bildet, und mit indie V-förmigen Gräben eingreifenden Leiterbahnen, welche
Lz 1 Nem/26.02.79
030038/0392
«*·- VPA 79 P 104 2 BRD
Wortleitungen bilden und vorzugsweise in Speicherzeilenrichtung verlaufen.
Halbleiterspeicher der vorstehend genannten Art sind aus "Digest of technical Papers" der IEEE International Solid-state Circuits Conference 1978, Seiten 156 und 157 bekannt. Bei diesen bekannten Halbleiterspeichern bilden die buried layer-Zonen die Speicherkapazitäten der Eintransistorzellen, während die in der epitaktisehen Schicht befindlichen Zonen des entgegengesetzten Leitungstyps, durch welche an den Stellen der V-MOS-Transistoren die V-förmigen Gräben durchgreifen, die Bit-Leitungen des Halbleiterspeichers bilden.
Ein Nachteil einer derartigen Speicherkonfiguration ist darin zu sehen, daß bei gegebener Speicherzellengröße im Sinne einer hohen Packungsdichte die die Zellenkapazitäten bildenden buried layer-Zonen nicht beliebig groß gemacht werden können, so daß der Wert der Speicherzellen-Kapazität beschränkt ist. Ein weiterer gravierender Nachteil ist darin zu sehen, daß bei einem Ausfall einer Speicherzellen-Kapazität aufgrund von in aller Regel nicht auszuschließenden Herstellungsfehlern der gesamte Speicher wertlos wird.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen Halbleiterspeicher mit redundanter Speicherzellen-Kapazität anzugeben, wodurch die Wahrscheinlichkeit für den Ausfall einer gesamten Speicherzeilen- Kapazität wesentlich reduziert werden kann.
Diese Aufgabe wird bei einem Halbleiterspeicher der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß die buried-layer-Zonen vorzugsweise in Spaltenrichtung verlaufende, allen Speicherzellen jeweils
030038/0392
VPA 79 P 1 0 4 2 BRD
einer Speicherspalte gemeinsame Bitleitung bilden und daß die in der epitaktischen Schicht vorgesehenen Zonen des entgegengesetzten Leitungstyps jeweils pro Speicherzelle durch den V-förmigen Graben getrennte Teilzonen umfaßt, welche parallelgeschaltete Teilkapazitäten von Speicherkapazitäten der Speicherzellen bilden.
Der vorstehend definierte, erfindungsgemäße Halbleiterspeicher besitzt also den Vorteil, daß bei einem Ausfall einer Teilkapazität mindestens noch eine weitere Teilkapazität wirksam bleibt, so daß die zugehörige .. Speicherstelle und damit der gesamte Speicher nicht vollständig ausfällt.
Ausgestaltungen des Erfindungsgedankens sind in Unteransprüchen gekennzeichnet.
Die Erfindung wird im folgenden anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Es zeigt:
Fig. 1 bis 6 eine Ausführungsform eines erfindungsgemäßen Halbleiterspeichers in verschiedenen Stadien der Herstellung, wobei Fig. 1 einen Schnitt in einer Ebene I-I in Fig. 2, Fig. 3 einen Schnitt in einer Ebene III-III in Fig. 4 und Fig. 5 einen
Schnitt in einer Ebene V-V in Fig. 6 darstellt; Fig. 7 ein schematisches Ersatzbild für eine Speicherzelle gemäß der Ausführungsform nach den Fig. 5 und 6;
Fig. 8 eine schematische Darstellung einer weiteren
Ausführungsform eines erfindungsgemäßen Halbleiterspeichers; ' Fig. 9 ein schematisches Ersatzbild der Speicherzelle nach Fig. 8;
Fig. 10 einen Teil eines Halbleiterspeichers mit Speicherzellen gemäß Fig. 8;
030038/0392
—4— VPA 79 P I 0 4 2 BRD
Fig. 11 und 12 eine Teildarstellung einer weiteren Ausführungsform einer Speicherzelle eines erfindungsgemäßen Halbleiterspeichers, wobei Fig. 11 einen Schnitt in einer Ebene XI-XI in Fig. 12 darstellt; und
Fig. 13 eine Ausführungsform eines Halbleiterspeichers mit MOS-Kondensatoren als Speicherkapazitäten in Eintransistorzellen.
Bei der Ausführungsform nach den Fig. 1 bis 6 geht man bei der Herstellung eines Halbleiterspeichers von einem üblicherweise aus Silicium bestehenden Halbleitersubstrat 1 aus, das im vorliegenden Fall p-Leitungstyp haben möge.
In konventioneller Weise werden dabei eine hochdotierte buried-layer-Zone 2 vom entgegengesetzten Leitungstyp, d. h., n+-Leitungstyp und eine epitaktische Schicht 3» die ebenfalls n-Leitungstyp besitzt, hergestellt. In die epitaktische Schicht 3 wird beispielsweise durch Diffusion eine hochdotierte Zone 4 des entgegengesetzten Leitungstyps, d. h., eine n+-Zone eingebracht. In Fig. 2 ist diese Konfiguration nach Fig. 1 in Aufsicht dargestellt.
In einem weiteren Verfahrensschritt wird gemäß Fig. 3 durch anisotrope Ätzung ein V-förmiger Graben 5 hergestellt, welcher die Zone 4 gemäß Flg. 2 in zwei Teilzonen 4.1 und 4.2 teilt und durch die epitaktische Schicht 3 bis in die buried layer-Zone 2 reicht. Fig. 4 zeigt wiederum die Konfiguration nach Fig. 3 in Aufsicht.
Gemäß Fig. 5 wird sodann auf die Konfiguration nach Fig. 3 zunächst eine in üblicher Weise aus Silicium-
030038/0 3 92
-Hr-- VPA 79 P 104 2 BRO
dioxid bestehende Isolatorschicht 6 aufgebracht, welche im V-förmigen Graben 5 einen Gate-Isolator 6.1 für einen V-MOS-Transistor einer Eintransistorzelle darstellt. Auf diese Isolatorschicht 6 bzw. 6.1 wird eine metallische Belegung aufgebracht, welche im V-förmigen Graben 5 die Gate-Elektrode des V-MOS-Transistors der Eintransistorzelle bildet. Fig. 6 zeigt wiederum die Struktur nach Fig. 5 in Aufsicht.
Erfindungsgemäß bildet nun die durchlaufende buried layer-Zone 2 (s. Aufsichten nach den Fig. 2, 4 und 6) eine Bit-Leitung, während die durch den V-förmigen Graben 5 geteilten Teilzonen 4.1 und 4.2 mit gegenüber der epitaktischen Schicht 3 entgegengesetzten Leitungstyps Speicherteilkapazitäten der Eintransistorzelle bilden. Die metallische Schicht 7, welche gewöhnlich aus Aluminium besteht, bildet wie bereits erwähnt im V-förmigen Graben 5 die Gate-Elektrode des V-MOS-Transistors der Eintransistorzelle, während sie in ihrem weiteren Verlauf eine Wortleitung für eine Zeile von Eintransistorzellen bildet. Die weiteren Eintransistorzellen, welche in Fig. 5 nicht dargestellt sind, besitzen identischen Aufbau.
Fig. 7 zeigt ein schematisches Ersatzschaltbild einer Eintransistorzelle gemäß Fig. 5,-in dem ein Transistor T den V-MOS-Transistor (Fig. 5) bildet, während zwei Kapazitäten C1 und C2 die durch die Zonen 4.1 und 4.2 nach Fig. 5 gebildeten Teilkapazitäten bilden. Die Bitleitung 2 liegt dabei an der Source-Drain-Strecke des Transistors T, während die Wortleitung 7 am Gate dieses Transistors liegt. ,
Es sei darauf hingewiesen, daß die Darstellungen nach den Fig. 1 bis 6 lediglich schematische Darstellungen sind, welche zur Verdeutlichung der Anordnung der Bit-
030038/0392
VPA 79 P 1 04 2 BRD
leitung und der Speicherkapazitäten der Eintransistorzellen dienen. Im übrigen ist der Aufbau einer solchen Speicherzelle konventioneller Art und beispielsweise der Eingangs genannten Druckschrift entnehmbar.
■ ■
Fig. 8 zeigt eine weitere Ausführungsform einer Eintransistorzelle eines Halbleiterspeichers, bei der anstelle von zwei Speicher-Teilkapazitäten vier Speicher-Teilkapazitäten 4.1, 4.2, 4.3 und 4.4 vorgesehen sind. Es kann sich dabei wiederum um diffundierte Gebiete handeln, welche durch den V-förmigen Graben 5 in vier Teilgebiete entsprechend Fig. 5 aufgeteilt werden. Diese vier Teilgebiete sind dabei wie aus der Fig. ersichtlich kreuzförmig angeordnet.
.
Aus dem Fig. 7 entsprechenden schematischen Ersatzbild ist ersichtlich, daß sich bei einer Konfiguration nach Fig. 8 vier Teilkapazitäten C1, C2, C, und C^ ergeben.
Fig. 10 zeigt einen Teil eines Halbleiterspeichers mit gemäß Fig. 8 ausgebildeten Eintransistorzellen, woraus die relative Anordnung von Eintransistorzellen zueinander im Speicher ersichtlich ist. Es ist dabei ein Teil eines Speichers mit fünf Bitleitungen 2-N, 2-N+1, ···· 2-N+5 sowie drei Wortleitungen 7-N, 7-N+1 und 7-N+2 dargestellt.
Die Fig. 11 und 12 zeigen eine den Fig. 1 bis 6 entsprechende Ausführungsform, bei der die in der fertigen Speicherzelle die Teilkapazitäten bildende Zone nicht als zusammenhängende Zone (Fig. 1) sondern in Form zweier getrennter, beispielsweise diffundierter Zonen 4.10 und 4.11 hergestellt wird. Im übrigen entspricht dabei die weitere Herstellung der Zellenkonfiguration der Herstellung nach den Fig. 1 bis 6.
030038/0392
VPA 79 P t 04 2 BRD
Fig. 13 zeigt eine Ausführungsform einer Eintransistorzelle eines Halbleiterspeichers mit MOS-Zonen als Speicherkapazitäten der Eintransistorzellen.
Der Aufbau der Ausführungsform nach Fig. 13 entspricht hinsichtlich des Substrats 1, der die Bitleitung bildenden buried layer-Zone 2, der epitaktischen Schicht 3 und des V-förmigen Grabens 5 den Ausführungsformen nach den Fig. 1 bis 12.
Zur Realisierung von MOS-Kondensatoren wird auf die ■? bereits in den V-förmigen Graben 5 enthaltende Struktur eine erste in üblicher Weise aus Silicium-Dioxid bestehende Isolatorschicht 30 mit Dickoxid-Bereichen 30' aufgebracht, wobei diese Dickoxid-Bereiche 30' die einzelnen Speicherzellen voneinander isolieren. Im V-förmigen Graben 5 bildet diese erste Isolatorschicht 30 einen Gate-Oxid 30.1 für den V-MOS-Transistor der Eintransistorzelle.
Auf die erste Isolatorschicht 30, 30' wird auf beiden Seiten des V-förmigen Grabens 5 jeweils eine erste Schicht 31 aus leitendem Material, das vorzugsweise durch polykristallines Silicium gebildet wird, aufgebracht. Sodann wird eine zweite in üblicher Weise aus Siliciumdioxid gebildete Isolatorschicht 32 aufgebracht, welche im V-förmigen Graben 5 mit der ersten Isolatorschicht 30 zusammenhängt, wodurch die leitenden Schichten 31 von einer auf die zweite Isolatorschicht 32 und den Gate-Isolator 30.1 aufgebrachte zweite Schicht aus leitendem Material, vorzugsweise Aluminium isoliert wird. Diese zweite Schicht 33 '■ aus leitendem Material bildet im V-förmigen Graben 5 die Gate-Elektrode für den V-MOS-Transistor der Eintransistorzelle sowie jeweils eine Wortleitung pro Speicherzeile.
030 0 38/03 92
- VPA 79 P 104 2 BRD
Durch die vorstehend erläuterte Konfiguration werden benachbart zum V-MOS-Transistor im V-förmigen Graben 5 MOS-Transistoren mit Verarmungszonen 34.1 und 34.2 in der epitaktischen Schicht gebildet, welche die Ladungs-Speicherkapazitäten in der Eintransistorzelle bilden. Auch bei diesem Ausführungsbeispiel bilden die Zonen 34.1 und 34.2 Teilkapazitäten im Sinne der entsprechenden Zonen der Ausführungsbeispiele nach den Fig. 1 bis 12, wobei diese Zonen jedoch nicht durch Dotierung sondern durch Feldinduzierung entstehen.
13·Figuren
10 Patentansprüche
030038/0 3 92

Claims (10)

  1. D+ "-^" yPA 79 P 1042 BRO
    Patentansprüche
    M J Halbleiterspeicher mit Eintransistorzellen in V-MOS-Technologie mit in einer Schichtfolge aus Halbleitersubstrat und auf diesem befindlicher epitaktischer Schicht vorgesehenen buried layer-Zonen, welche gegenüber dem Leitungstyp aus Halbleitersubstrat und epitaktischer Schicht entgegengesetzten Leitungstyp besitzen, mit in der epitaktischen Schicht befindlichen Zonen des entgegengesetzten Leitungstyps, mit sich durch die Zonen des entgegengesetzten Leitungstyps in die epitaktische Schicht und bis in die buried layer-Zonen erstreckenden V-förmigen Gräben, mit mindestens einer die Oberfläche der epitaktischen Schicht einschließlich der Oberflächenbereiche der V-förmigen Gräben bedeckenden Isolatorschicht, welche in den V-förmigen Gräben Gate-Isolatoren von MOS-Transistoren bildet und mit in die V-förmigen Gräben eingreifenden Leiterbahnen, welche Wortleitungen bilden und vorzugsweise in Speicherzeilenrichtung verlaufen, dadurch gekennzeichnet, daß die buried layer-Zonen (2) vorzugsweise in Spaltenrichtung verlaufende, allen Speicherzellen jeweils einer Speicherspalte gemeinsame Bitleitung bilden und daß die in der epitaktischen Schicht (3) vorgesehenen Zonen des entgegengesetzten Leitungstyps jeweils pro Speicherzelle durch den V-förmigen Graben (5) getrennte Teilzonen (4.1, 4.2; 4.1 bis 4.4; 4.10, 4.11; 34.1, 34.2) umfaßt, welche parallelgeschaltete Teilkapazitäten von Speicherkapazitäten der Speicherzellen bilden.
  2. 2. Halbleiterspeicher nach Anspruch 1, d a d u r,c h gekennzeichnet , daß die in der epitaktischen Schicht (3) vorgesehenen Zonen (4.1, 4.2; 4.1 bis 4.4; 4.10, 4.11) des entgegengesetzten Leitungstyps dotierte Zonen sind.
    030038/0392
    ORiGJNAL
  3. 3. Halbleiterspeicher nach Anspruch 1 und 2, dadurch gekennzeichnet, daß pro Speicherzelle zwei durch den V-förmigen Graben getrennte Teilzonen (4.1, 4.2; 4.10, 4.11) des entgegengesetzten Leitungstyps in der epitaktischen Schicht (3) vorgesehen sind.
  4. 4. Halbleiterspeicher nach einem der Ansprüche 1 bis 3t dadurch gekennzeichnet, daß die Teilzonen (4.1, 4.2; 4.10, 4.11) des entgegengesetzten Leitungstyps in Speicherzeilenrichtung liegen.
  5. "5. Halbleiterspeicher nach Anspruch 1 und 2, dadurch gekennzeichnet, daß pro Speicherzelle vier durch den V-förmigen Graben (5) getrennte Teilzonen (4.1 bis 4.4) des entgegengesetzten Leitungstyps vorgesehen sind.
  6. 6. Halbleiterspeicher nach Anspruch 6, dadurch gekennzeichnet, daß die Teilzonen (4.1 bis 4.4) des entgegengesetzten Leitungstyps in Speicherzeilen und -Spaltenrichtung liegen.
  7. 7. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß auf der Oberfläche der epitaktischen Schicht (3) einschließlich der V-förmigen Gräben (5) eine erste Isolatorschicht (30) vorgesehen ist, welche in den V-förmigen Gräben (5) den Gate-Isolator (30.1) der MOS-Transistoren der Speicherzellen bilden, daß auf der ersten Isolatorschicht (30) mit Ausnahme der Bereiche der V-förmigen Gräben (5) erste Schichten (31) aus leitendem Material vorgesehen sind, daß auf den ersten Schichten (31) aus leitendem Material eine zweite, im Bereich der V-förmigen Gräben
    (5) mit der ersten Isolatorschicht (30) zusammen-
    030038/0392
    _ 3_ vpA 79 P 104 2 BRD
    hängende zweite Isolatorschicht (32) vorgesehen ist und daß auf der Schichtstruktur aus erster Isolatorschicht (30), ersten Schichten (31) aus leitendem Material und zweiter Isolatorschicht (32) eine zweite zusammenhängende Schicht (33) aus leitendem Material als Wortleitung und Gate-Elektrode der MOS-Transistoren aufgebracht ist, wobei die Schichtfolge aus epitaktischer Schicht (3) erster Isolatorschicht (30) und ersten Schichten (31) aus leitendem Material durch, die V-förmigen Gräben (5) getrennte MOS-Speicher-Teilkapazitäten mit in der epitaktischen Schicht (3) als Verarmungszonen ausgebildeten Zonen (34.1, 34.2) des entgegengesetzten Leitungstyps bildet.
  8. 8. Halbleiterspeicher nach Anspruch 7, dadurch gekennzeichnet , daß die ersten Schichten (31) aus leitendem Material aus polykristallinem Silicium hergestellt sind.
  9. 9. Halbleiterspeicher nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Wortleitungen (7; 33) aus Aluminium hergestellt sind.
  10. 10. Halbleiterspeicher nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Isolatorschichten (6; 30, 32) Siliciumdioxid-Schichten sind.
    030038/0392
DE19792909820 1979-03-13 1979-03-13 Halbleiterspeicher mit eintransistorzellen in v-mos-technologie Withdrawn DE2909820A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19792909820 DE2909820A1 (de) 1979-03-13 1979-03-13 Halbleiterspeicher mit eintransistorzellen in v-mos-technologie
FR8005046A FR2451615A1 (fr) 1979-03-13 1980-03-06 Memoire a semi-conducteurs comportant des cellules a un transistor realisees suivant la technologie v-mos
GB8008260A GB2044997A (en) 1979-03-13 1980-03-11 A semiconductor store comprising one-transistor storage cells formed by V-MOS Technology
JP3083880A JPS55125668A (en) 1979-03-13 1980-03-11 Semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19792909820 DE2909820A1 (de) 1979-03-13 1979-03-13 Halbleiterspeicher mit eintransistorzellen in v-mos-technologie

Publications (1)

Publication Number Publication Date
DE2909820A1 true DE2909820A1 (de) 1980-09-18

Family

ID=6065259

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792909820 Withdrawn DE2909820A1 (de) 1979-03-13 1979-03-13 Halbleiterspeicher mit eintransistorzellen in v-mos-technologie

Country Status (4)

Country Link
JP (1) JPS55125668A (de)
DE (1) DE2909820A1 (de)
FR (1) FR2451615A1 (de)
GB (1) GB2044997A (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59161860A (ja) * 1983-03-07 1984-09-12 Hitachi Ltd 半導体メモリ装置
JPS60257560A (ja) * 1984-06-04 1985-12-19 Mitsubishi Electric Corp 半導体メモリ装置
US4651183A (en) * 1984-06-28 1987-03-17 International Business Machines Corporation High density one device memory cell arrays
JPH0793365B2 (ja) * 1984-09-11 1995-10-09 株式会社東芝 半導体記憶装置およびその製造方法
US5204281A (en) * 1990-09-04 1993-04-20 Motorola, Inc. Method of making dynamic random access memory cell having a trench capacitor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4003036A (en) * 1975-10-23 1977-01-11 American Micro-Systems, Inc. Single IGFET memory cell with buried storage element

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2703871C2 (de) * 1977-01-31 1985-06-13 Siemens AG, 1000 Berlin und 8000 München Halbleiterspeicher mit wenigstens einem V-MOS-Transistor
CA1118892A (en) * 1977-12-27 1982-02-23 John R. Edwards Semiconductor device utilizing memory cells with sidewall charge storage regions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4003036A (en) * 1975-10-23 1977-01-11 American Micro-Systems, Inc. Single IGFET memory cell with buried storage element

Also Published As

Publication number Publication date
FR2451615A1 (fr) 1980-10-10
GB2044997A (en) 1980-10-22
JPS55125668A (en) 1980-09-27

Similar Documents

Publication Publication Date Title
DE3029125C2 (de) Halbleiterspeicher
DE3037431C2 (de)
DE3788499T2 (de) Halbleiter-Grabenkondensator-Struktur.
DE3844120C2 (de) Halbleitereinrichtung mit grabenförmiger Struktur
DE2730202A1 (de) Halbleiterspeicher
DE2630571B2 (de) Ein-Transistor-Speicherzelle mit in V-MOS-Technik
DE69013094T2 (de) Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.
DE2705503C3 (de) Halbleiterspeicheranordnung
DE2148948C3 (de) Speicheranordnung mit Ein-Transistor-Speicherelementen
DE2705757C2 (de) Dynamischer Schreib-Lese-Speicher
DE3543937C2 (de)
DE2837877A1 (de) Mos-integrierter halbleiterspeicher sowie verfahren zu seiner herstellung
DE4034995C2 (de) Hochintegriertes Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung
DE2703871C2 (de) Halbleiterspeicher mit wenigstens einem V-MOS-Transistor
DE2342923C2 (de) Verfahren zur Herstellung einer Zweiphasen-Ladungsverschlebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungs Verschiebeanordnung
DE68911418T2 (de) Hochintegrierte EPROM-Speicheranordnung mit einem grossen Kopplungsfaktor.
EP0596975B1 (de) Kompakte halbleiterspeicheranordnung und verfahren zu deren herstellung
DE2909820A1 (de) Halbleiterspeicher mit eintransistorzellen in v-mos-technologie
DE2451364C2 (de) Digital steuerbarer MOS-Feldeffektkondensator
DE3781175T2 (de) Halbleiterspeichervorrichtung.
DE2212196A1 (de) Kondensator für monolithische Halbleiterschaltungen
DE2949689A1 (de) Eintransistor-speicherzelle fuer einen dynamischen halbleiterspeicher mit wahlfreiem zugriff
DE3643635A1 (de) Halbleiterspeichereinrichtung
DE3807162C2 (de)
DE2344513C3 (de) Matrix mit Ein-Transistor-Speicherelementen

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8136 Disposal/non-payment of the fee for publication/grant