DE2364408A1

DE2364408A1 - System zur erstellung von schaltungsanordnungen aus hochintegrierten chips

Info

Publication number: DE2364408A1
Application number: DE2364408A
Authority: DE
Inventors: Juergen Sorgenfrei; Gerald Weber
Original assignee: Olympia Werke AG
Current assignee: AEG Olympia Office GmbH
Priority date: 1973-12-22
Filing date: 1973-12-22
Publication date: 1975-07-03
Also published as: FR2255659A1; DE2364408B2; US3972028A; NL7416722A; NL171097B; NL171097C; IT1027902B; JPS5096132A; GB1469298A; DE2364408C3; JPS5636457B2; FR2255659B1

Description

Die Erfindung betrifft ein System zur Erstellung von Schaltungsanordnungen aus hochintegrierten Chips, insbesondere in HOS-Technik, für Geräte der Datenverarbeitung, mit einer Rechen- und Steuereinheit (HSE) und mindestens zwei Speicherchips sowie einem die Chips verbindenden Bus (Sammelleittmg).

In einer Schalttmgsanordnung Tür mikroprogramniiertö Geräte werden die Punktionen dea Gerätes_r wie z. B-. arithmetische Grundfunktionen» Tastatureingabe, Druckwerksausgabβ, tabulation, Intarpretation von Anwender-Pregranaen usw. , als Folge der Elenentaranweisungen des Mikroprogrammes ausgeführt„ In dar Grun&aucrüstung einer solchen Schaltungsanordnung ist ei- τ** ß$E vorhanden, ein ROM und ein RAU. Die RS'Eführt die j . . arithmetischen, logischen und iPransferoperationon zur Ver-Imüpfung ihrer Speicher und Register aus und übernimmt und steuert den Informationsaustausch innerhalb der gesamten Schaltung. Hit diesen Operationen lassen sich beispielsweise." beliebige arithoetisehe-Vorgänge darstellen, Daten und Steuersignale an andere Baugruppen■oder Peripherieeinheiten ausgeben bzw. von diesen aufnehmen, logische Entscheidungen treffen und Daten aus Zusatzspeichern aus und in diese einlesen.

Das RAM ist erforderlich, um zu verarbeitende Daten, Zvischenwerte etc. abzulegen und für eine Weiterverarbeitung heranru- . ziehen. Alle arithmetischen Operationen werden zwischen de» 'V RAM und einem .Rechenregister der ftSE ausgeführt· .?

■''

·■■ ^Wt'^rf'■■■:■■'U' .

■.- ·- a -.'■'-■■ ■■'

Ia UCn schließlich ist das Mikroprogramm enthalten, das sich. durch eine, kontinuierliche Adressierimg der Speicherplätze in ständiger Bereitschart "befindet, conit quasi in einer Ruhe- ■ schleife kreist und "bei Vorhandensein einer Eingabe - z. B· . von einar Tastatur aus- - an der entsprechenden Stelle verzweigt wird, woraufhin gemäß des nun zur Ausgabe aus dem ROM gelangenden "Mikroprogranaes die Verarbeitung der Eingabe err · folgt. ..«...'

Einfache Gerate der Datenverarbeitung, wie z« B. anspruchslosere Tischrechner, kommen mit einem EOM für einen Mikrobefehls vorrat aus, wie er sich mit wirtschaftlich vertretbarem \ Aufwand auf einem Chip realisieren läßt·.Anspruchsvollere Geräte 'hingegen benotigen einen großeren ROM-Umfang, so daß swei oder .mehr.Chips erforderlich sind. Bei bekannt geworde- ■ :ien Schaltungsanordnungen dieser Art ist in der RSE ein (z· B₀ durch £ählimpulse stetig fort schal tb are s) Adressenregister .·' vorgesehen, das über den Bus die einzelnen Speicherplätze der RCl-I^: s stefiq aufzurufen vermag. Soll eins Bearbeitung (etwa die einer arithmetischen Aufgabe) vorgenommen werden,, so wird äui'ch Setzen des Adressenregisters durch die RSE mit der ent-'- :··.ρχeehenden. Mikroprogramm-Adresse ein Sprung an die zugehörige ßtello des Mikroprogramms ausgeführt, und das Auslesen der einzelnen Prograauaechritte beginnt« Dazu srfolgt im Anschluß an ■ ' , die Sprungadresse die sfetige " Port schaltung des Adress^e- ;^: :. gisterß, dar Transport einer jeden Adresse über den Bus und die Chip-interne Ansteuerung des jeweils zugehörigen Speicherplatzes ia den ROM-Chips· .·.,.-... \ . ._:-

Der Zeitbedarf bei dieser Loeung ist jedoch sehr hoeh - und *V .fällt besonders bei der MOS-Technik stark ins Gewicsht, bei' ^;λ '. der der Signalfluß, gegenüber der bipolaren Technik sehr lang- ¹V sam let -der eich für jede einzelne Adressierung der Mikro« Τ.Γ; prograauBscIiritte aus den. Teilzeiten "Adressentransport

'ä-m ■•V. ·νν·

/039 9 ·-■ :Si

'· ι¹·

den Bus" und.,"Chip^interne·_ΓAasteuertunig dee SpeicherplatBee" zu-

Der Erfindung liegt die Aufgabe zugrunde, "bei Schaltungsanordnungen der eingangs beschriebenen Art de nach Anwendungsfall zwei oder mehrere mit einem ROM versehene Chips, die einen zusammengehörenden Mikroprogramm-Inhalt aufweisen, mit einer zusammenarbeiten zu lassen, wobei der Zeitbedarf niedrig und die Adressierung einfach sein sollen.

Die Lösung der Aufgabe besteht darin, · Jdaß in Jedem einen Speicher enthaltenden Chip (5,4,5) ein" durch Zählimpulse fortschaltbares Adressenregister (6,7,8) für eine Adressierung aller Speicherplätze angeordnet ist, das zusätzliche Stellen zur Auswahl weiterer,Speicher enthaltender Chips (3,4,5) aufweist.

Der Vorteil der Erfindung besteht insbesondere darin, daß der- Speicherinhalt von zwei oder mehreren Chips so behandelt wird, als sei er insgesamt"in einem Chip enthalten. Die durch Zählimpulse fortschaltbaren Adressenregister adressieren in jedem Chip getrennt und parallel die Speicherplätze des jeweiligen ROM's. In den zusätzlichen Stellen aber wird angegeben, welches der Chips gerade für ein Auslesen des Speicherinhaltes in Betracht kommt. Da auch diese zusätzlichen Stellen durch die Zählimpulse fortgeschaltet werden, wird nach Erreichen der Endadresse des ersten Chips automatisch der erste Speicherplatz des nächsten Chips adressiert. Erfolgt eine Aufforderung von der BSE zum Auslesen des Inhaltes eines bestimmten Speicherplatzes, so sind über den Bus alle ROM-Chips angesprochen; aktiviert aber wird nur das ROM-Chip, das durch den Inhalt der zusätzlichen Registerstellen adressiert ist. Nur der in diesem Chip adressierte Speicherplatz wird ausgelesen. Dabei werden die Adressenregister aller Chips stetig weitergezählt. Ist das ROH des Chips bis zum Ende ausgelesen, und schließen sich Programmschritte aus dem nächsten Chip an, so erfolgt die dort weitergehende Adressierung einfach ■ durch die ste^-ge Adressenerhöhung ohne Zeitver7.ust.

509827/0393 - U -

INSPECTED

Der Zeitbedarf wird sehr gering gehalten, weil für jede Adressierung eines Speicherplatzes nur die Chip-interne Zeit benötigt wird^. und kein Transport über den Bus erfolgt. Der erforderliche Schaltungsaufwand beschränkt sich auf ein Adressenregister je ROM-Chip, das durch einen Zählimpuls (z.B. den in einer solchen Schaltung üblicherweise vorhandenen Takt) stetig fortschaltbar ist und wenige zusätzliche Stellen (im Normalfall eine oder zwei Stellen) für die Auswahl der ROM-Chips aufweist. Als weiterer Vor -

teil ergibt sich aus dieser Lösung, daß jedes ROM-Chip im Aufbau vollkommen gleich ist, unabhängig von der (selbstverständlich durch den Registerumfang begrenzten) in einer Schaltungsanordnung verwendeten Anzahl. Ein solcherart aufgebautes System ist also äußerst flexibel und zur Realisierung von Schaltungsanordnungen für verschiedenartigste Anwendungsfälle geeignet.

Ein weiterer Vorteil ergibt sich, wenn das System eine Ünterprogrammtechnik hat und in jedem ROM-Chip zusätzlich zu dem einen Adressenregister weitere Adressenregister zur Aufnahme von Rückkehradressen vorhanden sind. In diesem Pail ist es besonders wichtig, daß ein großer zusammenhängender Adressenbeiach zur Verfugung steht, der über mehrere Chips hinweg reicht. Bei der Unterprogrammtechnik ist es sehr wichtig, daß ein an einer bestimmten Stelle des Speicherbereiches stehendes Unterprogramm von allen Speicheradressen aus angesprungen werden kann.

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend näher erläutert. Es zeigen

Fig. 1 ein erstes Ausführungsbeispiel und Fig. 2 ein zweites Ausführungsbeispiel.

In Figur 1 sind symbolhaft fünf Chips 1 bis 5 dargestellt, von denen ein Chip 1 eine Rechen- und Steuereinheit (RSE), ein zweites Chip 2 einen Schreib/Lese-Epeicher (RAM) und drei Chips 5, 4, 5 Nur-Lese-Speicher (ROM's) enthalten. Jedes ROM-Chip 3, 4, 5 hat eine Speicherkapazität von 1 024 Mikrobefehlsworten, so daß der darin gespeicherte Mikrobefehlsvorrat insgesamt 3 072 Werte aufweist. Jedes ROM-Chip 3, 4, 5 beinhaltet außerdem ein Adressenregister 6, 7» 8_;das jeweils zehn durch Kreuze angedeutete Stellen für eine Adressierung der jeweils 1 024 Worte des zugehörigen Speicherbereiches des Chips 3i 4·, 5 auf-

509827/0399

-r-

.S.

weist sowie zwei zusätzliche Stellen, die zur Auswahl der ■j 3^ /^ 5 vorgesehen sind. Jedes dieser drei Adressenregister 6, 7* 8 ; ist durch einen Zählimpuls kontinuierlich fortschaltbar - angedeutet durch die Pfeile 9, 10, 11 am rechten Ende der Register 6, 7, 8. Vom RSE-Chip 1 gehen ein Datenbus 12, ein Adreßbus 13 und ein Steuerbus 14 aus, die jeweils mehrere Leitungen aufweisen und mit den Chips 2, 3, 4, 5 der Schaltungsanordnung verbunden sind. Die Adressenregister 6, 7, 8 können außerdem durch vom RSE-Chip 1 über Datenbus 12 und Adreßbus 13 transportierte Adressen gesetzt werden.

Für die Eingabe zu verarbeitender Daten ist eine Tastatur 15 vorgesehen, die über einen Peripheriekanal 16 mit der Schaltungsanordnung verbunden ist und mit dieser in. nicht näher dargestellter Weise zusammenwirkt. Desgleichen ist für die Datenausgabe ein Druckwerk 17 über einen Peripheriekanal 18 an die Schaltungsanordnung angeschlossen und gestattet die Ausgabe von Endergebnissen, Zwischenwerten, eingegebenen Daten und, je nach Aufgabe des Gerätes und dementsprechender Auslegung der Peripherie und des Mikroprogrammes, die Ausgabe von alpha-Texten.

Beim Starten des Gerätes werden unter anderem alle Adressenregister der ROM-Chips 3» 4, 5 auf Hull gesetzt. Den Adressenregistern 9> 10, 11 zugeführte Zählimpulse bewirken, daß die Adressen kontinuierlich fortgeschaltet werden, so.daß parallel in jedem ROM-Chip 3, 4, 5 ein Speicherplatz nacjh dem anderen adressiert wird. Soll aufgrund einer Eingabe über die Tastatur 15 eine Verarbeitung vorgenommen werden, so wir die entsprechende 12-stellige Adresse vom RSE Chip 1 über Datenbus 12 und Adreßbus 13 in die Adreßregister 6, 7, 8 aller drei ROM-Chips 3, 4, 5 transportiert, Eine nicht näher dargestellte Decodiereinrichtung ordnet nun die ersten zehn Bit's der Adresse einem Speicherplatz zu und benutzt die restlichen zwei Bit's zur Auswahl eines der drei Chips. Auf Veranlassung eines über den Steuerbus 14 vom RSE-Chip 1 kommenden Steuerbefehles wird der Inhalt dieses Speicherplatzes ausgelesen und in dem ausgewählten Chip auf den Datenbus 12 geschaltet. Von dieser eingeschriebenen Adresse ausgehend werden nun die Adressenregister 6, 7» 8 in allen-drei ROM-Chips 3, 4, 5 durch Zählimpulse stetig fort-

■ 6 509827/0399

ORlGiNAL INSPECTED

geschaltet, lind in dem durch, die Startadresse betroffenen Chip, beispielsweise dem ROM-Chip 3i werden die folgenden, zur Verarbeitung benötigten Mkroprogrammschritte kontinuierlich ausgelesen. Sobald der Inhalt des letzten, durch die zehnstellige Adresse adressierbaren Speicherplatzes im ROM-Chip 3 ausgelesen ist, wird durch den nächsten Zählimpuls in allen drei Adressenregistern 6, 7» 8 der zweistellige Adressenteil fortgeschaltet. Der zehnstellige Adressenteil erhält dabei den Anfangswert, so daß automatisch der erste Speicherplatz aus dem durch den zweistelligen Adressenteil nunmehr adressierten ROM-Chip ausgelesen wird. Der gleiche Vorgang kann sich gegebenenfalls auch beim Übergang auf das dritte ROM-Chip 5 abspielen.

Ist die durch die Tastatureingabe geforderte Verarbeitung durchgeführt, beispielsweise durch eine Ausgabe des Druckwerkes 17 beendet, so wird nun ein "Kreisen" des Mikroprogrammes in einer "Ruheschleife" bewirkt.

Die im RSE-Chip 1 und RAM-Chip 2 enthaltenen Schaltkreise und von diesen auszuführenden Funktionen gehören nicht zur Erfindung und sind deshalb der besseren Übersicht wegen auch nicht näher erläutert. Ihre grundsätzlichen Aufgaben sind bereits in der Besehreibungseinleitung dargelegt worden.Es soll jedoch darauf hingewiesen werden," daß sowohl der Peripheriekanal 16 als auch der Peripheriekanal 18 nur mit dem RSE-Chip zusammenarbeiten, unabhängig davon, mit welchem Chip sie physikalisch in Verbindung stehen. Der Signalaustausch beispielsweise des Peripheriekanals 18 mit dem RSE-Chpp 1 erfolgt also über eine im RAM-Chip 2 enthaltene "interne Verdrahtung" «it Bus.

η

509827/0399

In Figur 2 ist das in Figur 1 gezeigte ROM-Chip 3, 4-, 5 dahingehend abgeändert, daß statt eines einzigen Adressenregisters 6, 7» 8 drei Adressenregister 31, 32, 33 vorgesehen sind. Es können auch noch weitere Adressenregister des Typs 32, 33 angefügt werden. Das Adressenregister 31 ist stetig zählbar und auf gleiche Weise wie die Register 6, 7» 8 (Fig. 1) setzbar. Bei einem besonderen Sprungbefehl, einem sogenannten Unterprogrammsprung, wird der Inhalt von Register 32 nach Register 33 und der von Register

31 nach Register 32 übernommen und Register 3I neu gesetzt. Dadurch wird die Adresse zur Rückkehr (Rückkehradresse) in den vor dem Unterprogrammsprung' durchlaufen¹ Programmteil gerettet.

Die Rückkehr in das vor dem Unterprogrammsprung durchlaufene Programm erfolgt durch Übernahme des Inhaltes von Register

32 nach Register 3I und von Register 33 nach Register 32. Das Register 33 und evtl. folgende dienen dazu, in einem ersten Unterprogrammsprung weitere Unterprogrammsprünge zu schachteln.

Obwohl in der Beschreibung nur von Nur-Lese-Speichern (ROM's) die Rede ist, so ist es selbstverständlich auch möglich, stattdessen Schreib/Lesespeicher (RAM's) einzusetzen.

509827/0399 __

Claims

Pat ent ansprüche

'Λ J) System zur Erstellung von Schaltungsanordnungen aus hochintegrierten Chips, insbes. in MOS-Technik, für Geräte der Datenverarbeitung, mit einer Rechen- und Steuereinheit (RSE) und
mindestens zwei Speicherchips, sowie einem die Chips verbindenden Bus(Sammelleitung), ■

dadurch gekennzeichnet , daß in jedem einen Speicher enthaltenden Chip (3,4,5) ein durch Zählimpulse fortschal tbares Adressenregister (6,7,8) für eine Adressierung aller Speicherplätze angeordnet ist, das zusätzliche Stellen zur
Auswahl weiterer, Speicher enthaltender Chips 0,4-,5) aufweist.
2.) System nach Anspruch 1, dadurch gekennzeichnet, daß alle Stellen der Adressenregister (6,7»8) in den Speicher enthaltenden Chips (.3,4,5) durch von außen kommende Adressen setzbar sind. ,
3. System nach einem der Ansprüche 1 oder 2, dadurch
gekennzeichnet, daß die Speicherchips Hiir-Lese-Speicher (ROM's) sind und daß in ihnen sequentiell aufrufbare Mikroprogrammbefehle gespeichert sind.
4. System nach einem der Ansprüche 1, 2 oder 3» dadurch
gekenn ζ ei chnet, daß weitere Adressenregister
(32, 33) zur Aufnahme von Rückkehradressen in Mikroprogramme enthaltenden Chips vorgesehen sind.

509827/0399

Lee rseι te