DE3015875A1

DE3015875A1 - Speicherzugriffssystem und verfahren fuer einen zugriff zu einem digitalen speichersystem

Info

Publication number: DE3015875A1
Application number: DE19803015875
Authority: DE
Inventors: Richard Allen Springer; John Gould Theus
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1979-04-24
Filing date: 1980-04-24
Publication date: 1980-10-30
Also published as: FR2455332A1; GB2047926A; CA1126408A; JPS5727543B2; GB2047926B; JPS55146679A; US4247920A; NL8000400A

Description

Beschreibung

Die vorliegende Erfindung betrifft ein Speicherzugriffssystem sowie ein Verfahren für einen Zugriff zu einem digitalen Speichersystem.

In einem konventionellen digitalen Speichersystem ist die Information in Elementen von Worten, Bytes und Bits gruppiert, wobei ein Wort eines oder mehrere Bytes und ein Byte eines oder mehrere, gewöhnliche viele Bits umfaßt. Die Elemente werden in einer Vielzahl von Speicherplätzen gespeichert, wobei jeder Speicherplatz durch eine eindeutige Speicheradresse identifiziert ist. Oft werden die Speicherplätze logisch in zwei Abschnitte geteilt, welche auf eine gleiche Anzahl von Speichereinrichtungen aufgeteilt sind, wobei jeder Abschnitt oder jede Einrichtung weiterhin in Abhängigkeit vom Sinn einer bestimmten Einheit jeder Speicheradresse als Ungerade oder Gerade identifiziert wird. Um einen Zugriff zu einem speziellen Speicherplatz in einem derartigen konventionellen System zu ermöglichen, ist es lediglich notwendig, das System mit die entsprechende Speicheradresse repräsentierenden Signalen zu speisen und die Funktion, d.h., Lesen oder Schreiben auszuführen. Ist ein Zugriff zu einem bestimmten Speicherplatz erfolgt, so kann die darin enthaltene Information wie gewünscht ausgelesen oder auf den neusten Stand gebracht werden. Unter der Annahme eines Speicherwortes mit mehreren Bytes ist es bei bekannten Systemen möglich, einen Speicherzugriff sowohl auf dem Byte-Pegel als auch auf dem Wort-Pegel durchzuführen, d.h., ein Speicherzugriff kann erfolgen, um die jedes Byte eines speziellen Wortes als auch das gesamte Wort selbst definierende Information auszulesen oder auf den neusten Stand zubringen.

030044/0891

"*· fi —

Ein Problem entsteht, wenn es erwünscht ist, ein Datenelement auszulesen oder auf den neusten Stand zu bringen, das Bytes aus mehr als einer Speichereinrichtung enthält. Dies ist beispielsweise für ein Byte höherer Ordnung aus einer ersten Einrichtung und ein Byte niederer Ordnung aus einer zweiten Einrichtung der Fall. Bekannte Systeme ermöglichen entweder einen solchen Zugriff nicht oder erfordern im möglichen Fall, daß die auszulesende oder auf den neuesten Stand zu bringende Information außerhalb des Systems vor- oder nachverarbeitet wird, um die richtige Reihenfolge der Bytes im Element aufrecht zu erhalten.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Möglichkeit zur Transferierung eines Informationssignals mit zwei Byte in ein oder aus einem Byte-orientierten Speichersystem zu schaffen, wobei das erste und das zweite Byte eines derartigen Signals für eine Speicheradresse eines ersten Sinns einem ersten und zweiten sequentiellen Speicher^ platz und für eine Speicheradresse eines zweiten Sinns einem zweiten und dritten sequentiellen Speicherplatz zugeordnet sind.

Für ein Verfahren zur Transferierung eines Informationssignals mit zwei Bytes in ein oder aus einem Byte-orientierten Speichersystem soll der Datentransfer ohne Rücksicht darauf möglich sein, ob das erste Byte in einem ungeraden oder geraden Speicherplatz adressiert wird.

Schließlich soll auch sowohl für eine ungerade als auch eine gerade Adressierung der Speicherstelle ein ZuordnungsZusammenhang zwischen den Bytes im Informationssignal aufrechterhalten werden.

030044/0891

Die vorstehende Aufgabe wird bei einem Speicherzugriffssystem der eingangs genannten Art erfindungsgemäß durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst.

In Weiterbildung der Erfindung sind bei einem Verfahren der eingangs genannten Art erfindungsgemäß die Merkmale des Patentanspruchs 6 vorgesehen.

Die Erfindung bezieht sich also auf ein System und ein Verfahren zur Transformation von Information in ein oder aus einem digitalen Speichersystem ohne Rücksicht auf Byte-Grenzen. Speziell enthält das erfindungsgemäße Speicherzugriff ssystem eine Byte-orientierte Speichereinrichtung sowie Maßnahmen für einen Zugriff zu dieser Einrichtung in der Weise, daß ein Informationssignal mit zwei Bytes in einen oder aus einem Speicherraum transferiert werden kann, und zwar beginnend mit jedem Einzel-Byte-Platz und einschließlich eines adressierten Bytes und eines nächsten sequentiellen Bytes. Speziell ermöglicht die Erfindung die Speicherung oder Auslesung von Bytes A und B eines Informationssignals mit zwei Bytes in einem oder aus einem einzigen Speicherraum, der durch getrennte Speicherplätze N und N + 1 definiert ist, und zwar unabhängig davon, ob N eine ungerade oder gerade Speicheradresse ist. Es kann weiterhin auch ein vorgegebener örtlicher Zusammenhang zwischen den beiden das Informationssignal bildenden Bytes aufrechterhalten werden, wenn das Informationssignal in das System eintritt oder dieses verläßt.

Es sind insbesondere zwei Ausführungsformen vorgesehen, von denen die erste einen gesonderten umschaltbaren Multiplexer für einen Eingangssignalweg und für einen Ausgangssignalweg und die zweite einen einzigen aufgeteilten, beide Funktionen ausübenden Multiplexer enthält. In beiden Ausführungsformen wird ein eindeutigen. Adressenschema verwendet, um automatisch

0300A4/0891

den gewünschten Informationstransfer und den örtlichen Zusammenhang zu realisieren. Die Speichereinrichtung ist dabei in zwei parallel zugängliche Moduln aufgeteilt, von denen der eine als Ungerade und der andere als Gerade definiert wird, um eine logische Gruppierung der entsprechenden Adressen anzuzeigen. Für eine gerade Speicheradresse N erfolgt ein Zugriff zu einem Speicherplatz in jedem Speichermodul mit einer Adresse N/2. Für eine ungerade Speicheradresse N erfolgt der Zugriff in einem zweiten ungeraden Modul zu einem Speicherplatz mit einer Adresse, die durch einen ganzzahligen Teil von N/2 definiert ist, wobei der Zugriff zum ungeraden Modul jedoch zu einem Speicherplatz erfolgt, welcher eine durch einen ganzzahligen Teil von N/2 + 1 definierte Adresse hat. Im ersten Fall liefert oder empfängt der gerade Modul das obere Byte des Informationssignals, während im zweiten Fall der ungerade Modul das obere Byte liefert oder empfängt. Damit ermöglicht das System nicht nur einen Zugriff zu einem Byte-orientierten Speichersystem sowohl mit einem ungeraden als auch einem geraden Byte-Pegel, sondern es stellt auch sicher, daß ein vorgegebener örtlicher Zusammenhang zwischen den Bytes im Informationssignal aufrechterhalten wird, ohne daß das Signal vor dem Eintritt in das System oder nach dem Verlassen des Systems speziell verarbeitet werden muß..

Weitere Ausgestaltungen des Erfindungsgedankens sind in Unteransprüchen gekennzeichnet.

Die Erfindung wird im folgenden anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Es zeigt:

Fig. 1 ein schematisches Schaltbild einer ersten Ausführungsform eines erfindungsgemäßen Speicherzugriffssystems;

0300A4/0891

Fig. 2 eine Konzeptionsdarstellung des Speicherzuteilungsschemas und des zugehörigen Adressenschemas für das Speichersystem nach Fig. 1 ;

Fig. 3 eine Darstellung von bestimmten Byte-Lagezusammenhängen in ausgewählten Informationssignalen mit zwei Bytes; und

Fig. 4 ein schematisches Blockschaltbild einer zweiten Ausführungsform eines erfindungsgemäßen Speicherzugriffssystems.

Die in Fig. 1 dargestellte Ausführungsform des Speicherzugriff ssystems enthält einen ersten Speichermodul 22 (als "Ungerade" bezeichnet), einen zweiten Speichermodul 24 (als "Gerade" bezeichnet), eine Daten-Eingangssignalleitung 26 und einen zugehörigen Multiprozessor 28, eine Daten-Ausgangssignalleitung 30 und einen zugehörigen Multiplexer 32, eine Adress-Signalleitung 34 und eine zugehörige Inkrementierungsstufe 36 sowie eine Steuerschaltung 38. Weiterhin ist ein zugehöriger externer Speichermodul 40 mit zugehörigen Puffern 42 und 44 vorgesehen. Die die verschiedenen Komponenten des Systems verbindenden Daten- und Adressensignalleitungen sind mit 1, 8, 15 bzw. 16 bezeichnet, wobei eine diagonale Markierung durch die Leitung die Anzahl der getrennten Signalwege in der entsprechenden Leitung anzeigt.

Zum Zwecke der Erläuterung sei angenommen, daß die Speichermoduln 22 und 24 jeweils eine Speicherkapazität von 32.768 8-Bitwörtern (32 K) besitzen, wobei zu jedem Wort-Speicherplatz über ein Ac-- essenwort mit 15 Bit ein eindeutiger Zugriff möglich ist. Der externe Speichermodul 40 kann eine Kapazität von 65.536 Worten mit jeweils 8 Bit (65K) besitzen, zu denen jeweils ein eindeutiger Zugriff über ein Adressenwort mit 16 Bit möglich ist. Es ist darauf hinzu-

030044/0891

weisen, daß die Erfindung nicht auf derartige Speicherkapazitäten der entsprechenden Speichermoduln oder auf die Anzahl der Signalwege in den verbindenden Signalleitungen beschränkt ist.

Mit Ausnahme der Steuerschaltung 38 sind die individuellen Komponenten des Systems nach Fig. 1 an sich konventionell. Die Zwischenverbindung dieser Komponenten und ihre funktioneile Wechselwirkung unter der Steuerung der Steuerschaltung 38 bilden die Basis vorliegender Erfindung.

Vor einer detaillierten Beschreibung der Wirkungsweise des Systems nach Fig. 1 ist es notwendig, kurz die Art zu beschreiben, in der die Speicheranordnung im System vorgenommen ist. Sieht man zunächst vom externen Speichermodul 40 ab, so kann der Systemspeicher im Konzept als eine serielle Kette von Wörtern oder Bytes mit 8 Bit angesehen werden, die in Fig. 2 als eine Folge von Rechtecken dargestellt sind, wobei die obere Zeile von Zahlen (im Hexadezimalsystem) die Systemadresse mit 16 Bit jedes Wortes anzeigt, die untere Zeile von Zahlen die ungerade oder gerade Speichermodul-Adresse mit 15 Bit für jedes Wort und die durch zwei geschweifte Klammern zusammengefaßten Zahlen die Systemadressen von zwei entsprechenden Wörtern mit 16 Bit anzeigen, welche durch ein Byte mit 8 Bit von jedem Speichermodul gebildet werden. Die Buchstaben "O" und "E" in jedem Rechteck zeigen an, ob das entsprechende Wort mit 8 Bit im ungeraden Speichermodul 22 oder im geraden Speichermodul 24 liegt. Die Bezeichnung /8 oder /16 hinter den oberen und unteren Systemadressen zeigen an, ob ein Zugriff zum System in einem 8 Bit-Modus oder in einem 16-Bit-Modus erfolgt. Im 8 Bit-Modus bilden lediglich die 8 Bits unterer Ordnung des Dateneingangssignals oder des Datenausgangssignals mit 16 Bit das Datenwort.

030044/0891

Im 16 Bit-Modus bilden die gesamten 16 Bits das Datenwort, wobei die 8 Bits (0 bis 7 unterer Ordnung) das Byte unterer Ordnung und die 8 Bits (8 bis 15) höherer Ordnung das Byte höherer Ordnung bilden. Ein Beispiel für jedes Schema ist in Fig. 3 dargestellt, wobei die durch Systemadressen 230 und 231 definierten Wörter in einem 8 Bit-Modus (alle Adressen sind, wenn nicht anders angegeben, im Hexadezimalsystem dargestellt), die Daten umfassen, welche Speicherplätzen 118 im geraden (E) Speichermodul 24 bzw. im ungeraden (O) Speichermodul 22 entsprechen, und wobei die durch die gleichen Systemadressen im 16 Bit-Modus definierten Wörter Daten aus jedem Speichermodul umfassen (es ist darauf hinzuweisen, daß die Modul-Adresse die durch zwei geteilte Systemadresse ist, wobei der Rest anzeigt, welcher der beiden Moduln ausgewählt ist). Die Reihenfolge der Daten im Signal mit 16 Bit nach Fig. 2 ist wichtig, wobei es ein wesentliches Merkmal der Erfindung ist, daß die Reihenfolge unabhängig vom Modus des Speicherzugriffs automatisch beibehalten wird.

Im folgenden wird nun anhand der Fig. 1, 2 und 3 die Wirkungsweise des erfindungsgemäßen Speichersystems zunächst hinsichtlich eines Zugriffs mit 8 Bit und sodann hinsichtlich eines Zugriffs mit 16 Bit beschrieben. Aufgrund der konventionellen Natur der meisten Komponenten des Systems nach Fig. 1 reicht eine lediglich zusammenfassende Beschreibung zur Erläuterung der praktischen Ausführung der Erfindung aus. Die Steuerschaltung 38 ist durch die Summe ihrer Funktionscharakteristiken definiert, wobei ihre praktische Ausgestaltung in jeweils geeigneter Weise erfolgen kann. Für einen Zugriff zum System nach Fig. 1 im 8 Bit-Modus werden die 8 Bit-Modusauswahl repräsentierende Signale, eine Lese- oder Schreiboperation, sowie die Adresse für den Speicherplatz, zu dem ein Zugriff erfolgen soll, auf Signal-

030044/0891

leitungen 50, 52 und 34 eingegeben. Als Funktion des 8 Bit-Modussignals bewirkt die Steuerschaltung 38, daß die oberen 15 Bits des Adressensignals auf beide Speichermoduln 22 und 24 gegeben werden und daß das geringstwertige Bit über eine Leitung 70 auf die Steuerschaltung gegeben wird, um festzulegen, ob der Platz, zu dem ein Zugriff erfolgen soll, im ungeraden Speichermodul 22 oder im geraden Speichermodul· 24 iiegt (es ist darauf hinzuweisen, daß die Entnahme des geringstwertigen Bit aus einer Binärzahl· der Teiiung der Zahl· durch 2 äquival·ent ist, wobei das entnommene Bit der Rest ist). Ist das geringstwertige Bit des Adressensignais eine 0 oder von geradem Sinn, so erfoigt der Zugriff zum geraden Speichermodul· 24, wobei iedigiich dieser Modul· aktiviert wird, um ein Datensignal· vom Eingangsrnuitipiexer 28 für eine Schreiboperation zu empfangen oder ein Datensignal· für eine Leseoperation zum Ausgangsmuitipiexer 32 zu übertragen. In beiden Fä^en l·äuft das Datensignal· ohne Veränderung para^el· durch den entsprechenden Mu^ipl·exer, d.h., die unteren 8 Bits eines Eingangssignais l·aufen durch die mit 0 bis 7 bezeichneten Muitipiexer-Eingangssignaiwege zur Leitung 54 für einen Schreibvorgang und die 8 Bits des Signais vom Speichermodul· 24 l·aufen durch die mit 0 bis 7 bezeichneten Muitipiexer-Ausgangssignaiwege zu einer Signa^eitung 60 für eine Leseoperation (die oberen 8 Bits eines Eingangs- oder Ausgangsdatensignais werden im 8 Bit-Modus nicht verwendet). Ist das geringstwertige Bit des Adressensignais eine 1 oder von ungeradem Sinn, so wird iedigMch der ungerade Speichermodul· 22 aktiviert, wobei die Datensignaie umgescha^et werden, wenn sie durch die entsprechenden Muitipiexer l·aufen.

Al·sBeispiel· hat gemäß Fig. 1 eine gerade Systemadresse von 230/8 mit einer Transformation zu 0000 0010 0011 0000

030044/0891

in Binärform 15 obere Bits, welche eine Moduladresse von 118 definieren, während ein geringstwertiges Bit den Zugriff zum geraden Speichermodul 24 definiert. Entsprechend definiert eine ungerade Systemadresse von 231/8 mit einer Transformation zu 0000 0010 0011 0001 in Binärform wiederum eine Moduladresse von 118, wobei in diesem Fall lediglich ein Zugriff zum ungeraden Speichermodul 22 erfolgt. Bei Erfassung der logischen 1, welche als geringstwertiges Bit in der ungeraden Systemadresse vorhanden ist, aktiviert die Steuerschaltung 38 den ungeraden Speichermodul 22, wie dies oben angegeben wurde, und sodann den entsprechenden Multiplexer 28 oder 32 um das durchlaufende Datensignal zu kreuzen bzw. umzuschalten, d.h., die unteren 8 Bits eines Eingangssignals werden durch die Signalwege 0 bis 7 des Multiplexers 28 zur Signalleitung 58 und die 8 Bits eines Ausgangsdatensignals werden durch die Signalwege 0 bis 7 des Multiplexers 32 zur Signalleitung 60 geschaltet. Auf diese Weise wird der lokale Zusammenhang der Datensignale automatisch aufrechterhalten, wie dies durch die oberen beiden Diagramme in Fig. 3 angezeigt ist.

Für einen 8 Bit-Zugriff zum externen 65K 8-Bit-Speicher 40 werden die vollen 16 Bits des Adressensignals ausgenutzt, da der Speicher nicht in eine ungerade und in eine gerade Hälfte geteilt ist. In diesem Falle wird das Adressensignal über eine Signalleitung 64 zum Speicher gesendet, wobei die beiden Multiplexer 28 und 32 in einem solchen Zustand gehalten werden, daß sie das Eingangsdatensignal zur Leitung 54 und das Ausgangsdatensignal über den im folgenden noch genauer zu diskutierenden Puffer 4 4 zur Leitung 60 führen, wobei keine Unterscheidung zwischen ungeraden und geraden Speicheradressen durchgeführt wird.

Ein Zugriff zu den Speichermoduln 22 und 24 im 16 Bit-Modus entspricht dem Zugriff im 8 Bit-Modus mit der Aus-

030044/0891

nähme, daß das Adressensignal selektiv einer inkrementierenden Operation unterworfen wird und daß für jeden Zugriff ein volles 16 Bit-Datensignal durchgeleitet wird. Während jedes Zugriffs wird das dem geraden Speichermodul 24 zugeordnete Adressensignal um 1 inkrementiert, bevor seine oberen 15 Bits in den Speicher gegeben werden. Der Zweck der inkrementierenden Operation ist darin zu sehen, daß ein 16 Bit-Zugriff zum Systemspeicher über die 8 Bit-Grenzen der einzelnen Speichermoduln möglich wird, wobei dennoch der örtliche Zusammenhang zwischen den beiden Bytes jedes 16 Bit-Wortes erhalten bleibt. Aus den Fig. 2 und 3 ist ersichtlich, daß ein Adressensignal von 230/16 einer Adresse von 118 sowohl im ungeraden Speichermodul· 22 al·s auch im geraden Speichermodul· 24 entspricht, wobei der ungerade Modul· 22 die unteren 8 Bits des resultierenden Datensignais und der gerade Speichermodul· 24 die oberen 8 Bits Meiert. Für ein Adressensignal· von 231/16 sind die entsprechenden Modul·- adressen 118 im ungeraden Speichermodul· 22 und 119 im geraden Speichermodul· 24, wobei die ungerade/gerade Reihenfol·ge im resuitierenden Datensignal· erhaben bl·eibt. Im genere^en FaM führt ein 16 Bit-Speicherzugriff zur Systemadresse zu einem Zugriff zu beiden Moduin 22 und 24 mit einer Moduiadresse von N/2, faMs diese gerade ist,.isowie zu einem Zugriff zum Modul· 22 mit einer durch den ganzzaiigen Teil· von N/2 definierten Adresse, wenn N gerade ist, zu einem Zugriff zum Modul· 22 mit einer durch den ganzzahiigen Teil· von N/2 definierten Adresse sowie zu einem Zugriff zum Modul· 24 mit einer durch den ganzzahiigen Teil· von N/2 + definierten Adresse, wenn N gerade ist.

Die Wirkungsweise eines 16 Bit-Speicherzugriffs iäßt sich am besten an einem Beispiel· e^äutern. Es sei zunächst eine gerade Adresse von 230/16 betrachtet, weiche wie bereits angegeben, zu einer Transformation von 0000 0010 0011 0000 in Binärform führt. Die oberen 15 Bits des empfangenen

030044/0891

Adressensignals werden unverändert zum ungeraden Speichermodul 22 gesendet. Empfängt auch die Steuerschaltung das geringstwertige Adressenbit über eine Leitung 70, so wird das Adressensignal auch durch die inkrementierende Stufe 36 geführt, in der es um 1 inkrementiert wird. Die oberen 15 Bits des inkrementierten Adressensignals werden zum geraden Speichermodul 24 gesendet. Als Funktion des geringstwertigen Bit in Form einer 0 auf der Adressenleitung 70 bewirkt die Steuerschaltung, daß die beiden Datenwege der beiden Multiplexer 28 und 32 ungekreuzt bleiben, und weiterhin eine Aktivierung der Speichermoduln 22 und 24. Die entsprechende Lese- oder Schreiboperation wird dann mit den 16 Bit-Datensignalen durchgeführt, welche die beiden Multiplexer 28 und 32 durchgehend durchlaufen. Da sich die oberen 15 Bits eines geraden Adressensignals nicht ändert, wenn ein 16 Bit-Signal um 1'inkrementiert wird, erfolgt der Zugriff zu beiden Speichermoduln im Speicherplatz 118.

Es sei nun ein Zugriff zu einer ungeraden Systemadresse /16 betrachtet. Ebenso wie im vorstehenden Fall werden die oberen 15 Bits des Adressensignals unverändert zum ungeraden Speichermodul 22 gesendet. Gleichzeitig wird das Adressensignal ebenso wie im vorstehenden Fall inkrementiert, wobei die oberen 15 Bits des inkrementierten Signals zum geraden Speichermodul 24 gesendet werden, während das geringstwertige Bit über die Leitung 70 zur Steuerschaltung 38 gesendet wird. Als Funktion des geringstwertigen Bit in Form einer 1 bewirkt die Steuerschaltung 38 eine Kreuzung der Datensignale in den Multiplexern 28 und 32 sowie eine Aktivierung der Speichermoduln 22 und 24 zur Durchführung der entsprechenden Lese- oder Schreiboperation. Ebenso wie im obigen Fall entsprechen die oberen 15 Bit des empfangenen Adressensignals einer Moduladresse von 118, wobei nun jedoch die oberen 15 Bits des inkrementierten Adressensignals von 0000 0010 0011 000 in 0000 0010 0011 001 geänder t sind

30044/0891

und der Zugriff zum geraden Speichermodul 26 im Speicherplatz 119 erfolgt. Die Kreuzung der Datensignale in den Multiplexern stellt wiederum sicher, daß der gewünschte örtliche Zusammenhang jedes Bytes im 16 Bit-Datenwort erhalten bleibt.

Für den Zugriff zum externen 65K-Speicher 14 wird im 16 Bit-Modus die Operation sequentiell durchgeführt. Für eine Schreiboperation erfolgt ein interner Nebenschluß der Adresseninkrementierungsstufe 36 und eine Umschaltung des Multiplexers 28, wobei die oberen 8 Bits des Eingangsdatensignals in einem Zeitpunkt t₁ zu einem Speicherplatz gesendet werden, der durch das 16 Bit-Adressensignal auf der Leitung 64 definiert ist. Der Nebenschluß der Adressen-Inkrementierungsstufe wird sodann aufgehoben und der Multiplexer 28 zurückgeschaltet, wobei die unteren 8 Bits des Datensignals in einem Zeitpunkt t~ zu einem Speicherplatz gesendet werden, der ebenfalls durch das inkrementierte Adressensignal auf der Leitung 64 definiert ist. Für eine Leseoperation werden die Daten im angesprochenen Adressenplatz im Zeitpunkt t.. zu einem 8 Bit-Puffer 42 gesendet,Modern sie gehalten werden, während die Daten im inkrementierten Adressenplatz im Zeitpunkt t„ zu einem zweiten Puffer 44 gesendet werden. Die Puffer werden sodann durch die Steuerschaltung 38 aktiviert, um das kombinierte 16 Bit-Signal für den Multiplexer 32 freizugeben. Da die Ausgangsdatenleitungen immer in der richtigen Reihenfolge liegen, ist keine Umschaltung des Multiplexers 32 erforderlich. Andererseits können die Ausgangsdaten auch auf einer einzigen Datenleitung zum Multiplexer gesendet und nötigenfalls umgeschaltet werden.

Es ist darauf hinzuweisen, daß jedes Bit des Adressensignals als Prüfindikator gewählt werden kann. Das geringstwertige Bit wurde lediglich zur Erleichterung des Verständnisses gewählt.

03C04A/0891

Fig. 4 zeigt eine zweite Ausführungsform des erfindungsgemäßen Speichersystems, die sich von der ersten Ausführungsform primär durch die Verwendung von bidirektionalen Signalleitungen zur Verringerung des Gesamtaufwandes unterscheidet. Das System nach Fig. 2 enthält einen ersten Speichermodul 122 (als "Ungerade" bezeichnet), einen zweiten Speichermodul 124 (als "Gerade" bezeichnet), eine Daten/Adressen-Eingangs/Ausgangs-Signalleitung 126 und einen zugehörigen bidirektionalen Multiplexer 128, einen Adressenpuffer 135, eine Adresseninkrementierungsstufe 136 sowie eine Steuerschaltung 138. Es ist weiterhin ein externer Speichermodul 140 mit einer zugehörigen Zwischenspeicherschaltung 142 und einer zugehörigen Pufferschaltung 144 vorgesehen. Wie bei der ersten Ausführungsform sind die die einzelnen Komponenten des Systems miteinander verbindenden Daten- und Adressensignallextungen mit 1, 8, 15 bzw. 16 bezeichnet, wobei eine Diagonalmarkierung die Anzahl der in der entsprechenden Leitung enthaltenen gesonderten Datenwege bezeichnet. Die Speichermoduln 122, 124 und 140 besitzen ebenso wie die Speichermoduln der ersten Ausführungsform beispielsweise eine Speicherkapazität von 32K oder 65K 8 Bit-Wörtern. Abgesehen von der bidirektionalen Natur der Datensignalleitungen und des Multiplexers 128 entspricht die Betriebsweise der Ausführungsform nach Fig. 4 der Wirkungsweise der Ausführungsform nach Fig. 1, wobei auch die Ausführungen zu den Fig. 2 und 3 sowie diese Figuren selbst hier gültig sind.

Für einen Zugriff zum System nach Fig. 4 im 8 Bit-Modus werden die 8-Bit-Modusauswahl repräsentierende Signale, eine Lese- oder eine Schreiboperation sowie die Adresse des Speicherplatzes, zu dem ein Zugriff erfolgen soll, auf Signalleitungen 150, 152 und 134 aufgeprägt. Als Funktion

0300Λ4/0891

des 8 Bit-Modussignals schaltet die Steuerschaltung 138 die Adresseninkrementierungsstufe 136 unwirksam und bewirkt, daß die oberen 15 Bits des Adressensignals auf die Speichermoduln 142 und 144 gegeben werden, wobei das geringstwertige Bit zur Steuerschaltung gesendet wird (im 8 Bit-Zugriffsmodus wirkt die Inkrementierungsstufe 136 lediglich als Durchgangsstufe). Ist das geringstwertige Bit des Adressensignals eine 0, so wird der gerade Speichermodul 124 aktiviert, um ein Datensignal vom Multiplexer 128 für einen Schreibvorgang zu empfangen oder für einen Lesevorgang ein Datensignal zum gleichen Multiplexer zu senden. In beiden Fällen durchläuft das Datensignal den Multiplexer parallel und ohne Veränderung. Ist das geringstwertige Bit des Adressensignals eine 1, so wird der ungerade Speichermodul· 122 aktiviert und der Multiplexer 128 in der Weise erregt, daß die Daten beim Durchlauf umgeschaltet werden.

Für einen 8 Bit-Zugriff zum externen 65K 8 Bit-Speicher 140 wird der Adressensignal über die noch abgeschaltete Inkrementierungsstufe 136 und die Adressenleitung 164 zum Speicher gesendet, wobei die Daten über den Multiplexer 128 und die Pufferschaltung 144 in den Speicher eingelesen oder aus diesem ausgelesen werden. Es erfolgt keine Kreuzung der Daten beim Durchlauf durch den Multiplexer, da keine Unterscheidung zwischen ungeraden und geraden Speicheradressen vorhanden ist.

Die Betriebsweise des Speicherssystems nach Fig. 4 im 16 Bit-Modus ist der des Systems nach Fig. 1 mit Ausnahme der bidirektionalen Aspekte der Datenleitungen und des Multiplexers 128 analog. Während jedes Zugriffs wird das den geraden Speichermodul 124 zugeordnete Adressensignal um 1 inkrementiert, wenn das geringstwertige Bit der Adresse eine 1 ist, bevor die oberen 15 Bits in den Speicher

030044/0891

eingegeben werden. Das geringstwertige Bit der ursprünglichen Adresse wird wiederum dazu benutzt, um festzulegen, ob der Multiplexer 128 zur Kreuzung der Daten beim Eintreten und Austreten aus dem System aktiviert wird. Die Wirkungsweise des externen 65K-Speichers ist jedoch in sofern unterschiedlich, daß für eine Schreiboperation jedes 8 Bit-Byte des 16 Bit-Datensignals zur sequentiellen Speicherung in den durch das empfangene und inkrementierte Adressensignal identifizierten Speicherplätzen zum 8 Bit-Puffer 144 nacheinander übertragen wird, und daß für eine Leseoperation die Daten des Speicherplatzes, zu dem ein Zugriff erfolgt, zum Zwischenspeicher 142 transferiert werden und daß die Daten vom nächsthöheren Speicherplatz für einen parallelen Transfer zum Multiplexer 128 zum Puffer gesendet werden.

Bestimmte Zeittaktbetrachtungen sind erforderlich, um die richtigen Operationen in den beiden Ausführungsformen nach der Erfindung zu gewährleisten. Derartige Zeittaktbetrachtungen sowie die Mittel zu ihrer Realisierung in den dargestellten und beschriebenen Systemen ergeben sich für den Fachmann von selbst.

Wie bereits ausgeführt, ist die Erfindung nicht auf ein System mit 8 Bit- und 16 Bit-Datensignalen beschränkt. Es handelt sich vielmehr um ein generelles System mit N Bit- und 2N-Bit-Signalen, wobei N eine positive ganze Zahl ist.

03 C044/089

Claims

Patentanwälte Dipl.-Ing. H. Weickmaiin, Dipl.· Phys. Dr. K. Fincke

Dipl.-Ing. R A, ΤεκκμλΝν, Dipl.-Chem. B. Huber Dr. Ing. H. Liska

DXIIIH 8000 MÜNCHEN 86, DEN / '., '.;. '. "r,';'''■

POSTFACH 860820
MÖHLSTRASSE 22, RUFNUMMER 98 39 21/22

Tektronix, Inc., 14150 S.W. Karl Braun Drive, Beaverton,

Oregon 97077, V.St.A.

Speicherzugriffssystem und Verfahren
für einen Zugriff zu einem digialen
Speichersystem

Patentansprüche

.J Speicherz.ugriff ssystem, gekennzeichnet durch eine Speicheranordnung mit einer Vielzahl von eindeutigen Speicherplätzen zur Speicherung von Information, wobei die Speicherplätze in erste und zweite Gruppen teilbar sind und jede-Speicherstelle in jeder Gruppe durch eine ihrer entsprechenden Gruppe eindeutig zugeordnete Adresse identifizierbar ist, durch eine Schaltung zur Aufnahme eines einen
anzusteuernden Speicherplatz repräsentierenden Adressensignals ,

durch eine Multiplexeinrichtung mit einem ersten und zweiten Informationsweg zur Durchführung eines Informationstransfers in und aus speziellen Speicherplätzen,
durch eine auf ein Adressensignal eines ganzzahligen Wertes N ansprechende Einrichtung mit N in einem ersten Sinne

030044/0891

_ O —

für einen Zugriff zu einem Speicherplatz in der ersten Gruppe und einem Speicherplatz in der zweiten Gruppe jeweils bei einer durch den ganzzahligen Teil von N/2 definierten Adresse sowie zur Ermöglichung eines Informationsflusses in den und aus dem ersten Speicherplatz über den ersten Informationsweg der Multiplexereinrichtung sowie in den und aus dem zweiten Speicherplatz über den zweiten Informationsweg,

und durch eine auf ein Adressensignal eines ganzzahligen Wertes N ansprechende Einrichtung mit N in einem zweiten Sinn für einen Zugriff zu einem Speicherplatz in der ersten Gruppe bei einer durch den ganzzahligen Teil von N/2 definierten Adresse und einem Speicherplatz in der zweiten Gruppe bei einer durch den ganzzahligen Teil von N/2+1 definierten Adresse sowie zur Ermöglichung eines Informationsflusses in den und aus dem ersten Speicherplatz über den zweiten Informationsweg der Multiplexereinrichtung sowie in den und aus dem zweiten Speicherplatz über den ersten Informationsweg.
2. Speicherzugriffssystem nach Anspruch 1, dadurch gekennzeichnet, daß der erste Sinn von N gerade und der zweite Sinn von N ungerade ist.
3. Speicherzugriffssystem nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß jede Gruppe von Speicherplätzen in der Speicheranordnung einen gesonderten Speicher..-aufweist, zu denen jeweils unabhängig voneinander ein Zugriff möglich ist.
4. Speicherzugriffssystem nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß gleichzeitig ein Zugriff zu den Speichern möglich ist.

030044/0891
5. Speicherzugriffssystem nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Multiplexereinrichtung einen ersten Multiplexer für einen Informationstransfer in die Speicherplätze und einen zweiten Multiplexer für einen Informationstransfer aus den Speicherplätzen aufweist.
6. Verfahren für einen Zugriff zu. einem digitalen Speichersystem, dadurch gekennzeichnet, daß eine Vielzahl von eindeutigen Plätzen zur Informationsspeicherung bereitgestellt wird,

daß die Speicherplätze in eine erste und eine zweite Gruppe von Speicherplätzen geteilt werden, wobei jeder Speicherplatz in jeder Gruppe durch eine seiner entsprechenden Gruppe eindeutig zugeordneten Adresse identifizierbar ist,

daß ein Adressensignal empfangen wird, das für eine Speicherstelle repräsentativ ist, zu der ein Zugriff erfolgen soll,

daß ein erster und ein zweiter Informationsweg vorgesehen wird/ über die ein Informationstransfer in vorgegebene Speicherplätze und aus vorgegebenen Speicherplätzen möglich ist,

daß als Funktion eines Adressensignals eines ganzzahligen Wertes N mit N in einem ersten Sinne ein Zugriff zu einem Speicherplatz in der ersten Gruppe und einem Speicherplatz in der zweiten Gruppe jeweils bei einer Adresse erfolgt, die durch den ganzzahligen Teil von N/2 definiert ist, und daß ein Informationsfluß in den und aus dem ersten Speicherplatz über den ersten Informationsweg und in den und aus dem zweiten Speicherplatz über den zweiten Informationsweg ermöglicht wird,

und daß als Funktion eines Adressensignals eines ganzzahligen Wertes N mit N in einem zweiten Sinne ein Zugriff zu einem Speicherplatz in der ersten Gruppe bei einer

030044/0891

durch den ganzzahligen Teil von N/2 definierten Adresse und einem Speicherplatz in der zweiten Gruppe bei einer durch den ganzzahligen Teil von N/2 + 1 definierten Adresse erfolgt und daß ein Informationsfluß in den und aus dem ersten Speicherplatz über den zweiten Informationsweg sowie in den und aus dem zweiten Speicherplatz über den ersten Informationsweg ermöglicht wird.

030044/0891