[go: up one dir, main page]

DE19704149B4 - Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil sowie nach diesem Verfahren hergestellte Metallverdrahtung - Google Patents

Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil sowie nach diesem Verfahren hergestellte Metallverdrahtung Download PDF

Info

Publication number
DE19704149B4
DE19704149B4 DE19704149A DE19704149A DE19704149B4 DE 19704149 B4 DE19704149 B4 DE 19704149B4 DE 19704149 A DE19704149 A DE 19704149A DE 19704149 A DE19704149 A DE 19704149A DE 19704149 B4 DE19704149 B4 DE 19704149B4
Authority
DE
Germany
Prior art keywords
layer
trench
insulating layer
metal wiring
contact plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19704149A
Other languages
English (en)
Other versions
DE19704149A1 (de
Inventor
Young Kwon Jun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19704149A1 publication Critical patent/DE19704149A1/de
Application granted granted Critical
Publication of DE19704149B4 publication Critical patent/DE19704149B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil, mit folgenden Schritten:
– Herstellen einer Isolierschicht (20) und einer ersten Ätzstoppschicht (26) auf einem Substrat;
– selektives Entfernen der ersten Ätzstoppschicht (26) und der Isolierschicht (20) zur Herstellung eines ersten Grabens (27), derart, daß sich in ihm mindestens eine inselförmige Isolierbahnmusterschicht (25) außerhalb eines für die Bildung eines Kontaktpfropfens (24) vorgesehenen Kontaktpfropfenbereichs befindet;
– Herstellen einer zweiten Ätzstoppschicht (28) auf der gesamten Oberfläche des Substrats;
– Rückätzen der zweiten Ätzstoppschicht (28) in solcher Weise, daß sie nur noch den Kontaktpfropfenbereich umgibt und ansonsten den verbleibenden Teil des ersten Grabens (27) ausfüllt;
– Ätzen der auf dem Boden des ersten Grabens (27) vorhandenen Isolierschicht (20) unter Verwendung der ersten und zweiten verbliebenen Ätzstoppschicht als Maske, um dadurch einen zweiten Graben (29) herzustellen, der schmaler ist als der erste Graben (27);
– Entfernen der ersten und zweiten...

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil gemäß dem Anspruch 1, sowie gemäß dem Anspruch 13 eine Metallverdrahtung an einem Halbleiterbauteil, hergestellt nach dem obigen Verfahren.
  • Aus der JP 8-46037 A ist bereits ein Verfahren zur Herstellung einer Metallverdrahtung an einem Halbleiterbauteil mit folgenden Schritten bekannt: Herstellen einer Isolierschicht und einer ersten Ätzstoppschicht auf einem Substrat; selektives Entfernen der ersten Ätzstoppschicht und der Isolierschicht zum Herstellen eines ersten Grabens; anschließendes Herstellen einer zweiten Ätzstoppschicht auf der gesamten Oberfläche des Substrats; Rückätzen der Ätzstoppschicht in solcher Weise, daß sie nur an der Seitenwand des ersten Grabens verbleibt; und Ätzen der auf dem Boden des ersten Grabens liegenden Isolierschicht unter Verwendung der ersten und zweiten Ätzstoppschicht als Maske, um dadurch einen zweiten Graben herzustellen, der schmaler als der erste Graben ist.
  • Ferner ist aus IEDM 1992, Seiten 305 bis 308, eine Technik zur Herstellung selbstausgerichteter Kontakte bekannt. Die Anwendung dieser Technik zur Herstellung einer herkömmlichen Metallverdrahtung eines Halbleiterbauteils wird nachfolgend unter Bezugnahme auf die 1A bis 1D näher beschrieben.
  • Bei der Technik mit Kontaktselbstausrichtung handelt es sich um ein Verfahren zur Herstellung einer eingeebneten, vergrabenen Metallverdrahtung, bei der die Ecken eines Kontaktlochs in einem Graben parallel zu einer Leiterbahn selbstausgerichtet werden, so daß die Kontaktlöcher nur in der Breitenrichtung der Leiterbahn auszurichten sind.
  • Wie die 1A veranschaulicht, wird auf einer eingeebneten Isolierschicht 1 auf einem Halbleitersubstrat (nicht dargestellt), auf dem ein Bauteil vollständig ausgebildet ist, eine Ätzstoppschicht 2 gebildet.
  • Entsprechend der 1B werden die Ätzstoppschicht 2 und die unter dieser liegende Isolierschicht 1 selektiv zum Ausbilden eines Grabens 3 geätzt.
  • Dann wird entsprechend 1C eine Photoresistschicht 4 abgeschieden und strukturiert. Danach wird die Isolierschicht 1 unter Verwendung der strukturierten Photoresistschicht 4 als Maske zur Herstellung eines selbstausgerichteten Kontaktlochs 5 selektiv entfernt. Dabei überlappen sich der Graben 3 und das Kontaktloch 5.
  • Gemäß 1D wird im Graben 3 und im Kontaktloch 5 eine Metallschicht aus Wolfram durch Vergraben hergestellt, wobei die Metallschicht anschließend durch einen CMP-Prozeß zurückgeätzt wird, um dadurch den Kontaktpfropfen und eine vergrabene Metallverdrahtung auszubilden.
  • Problematisch hierbei ist, daß das Kontaktloch 5 in Querrichtung des Grabens 3 gesehen, nicht durch Selbstausrichtung erhalten wird. Es besteht somit die Gefahr der Fehlausrichtung des Kontaktlochs 5 in dieser Querrichtung. Darüber hinaus sind zwei Photolithographie- und Ätzprozesse auszuführen, um den Graben 3 und das Kontaktloch 5 herzustellen.
  • Aus der EP 538 619 A1 ist bereits eine Metallverdrahtung an einem Halbleiterbauteil bekannt, mit einer Isolierschicht, die auf einer unteren Metallverdrahtung oder einem Fremdstoff-Diffusionsgebiet ausgebildet ist; einem Kontaktpfropfen, der in die Isolierschicht eingebettet ist und dadurch mit der unteren Metallverdrahtung oder dem Fremdstoff-Diffusionsgebiet verbunden ist; und einer Leiterbahnmusterschicht, die in der Isolierschicht begraben ist, in Kontakt mit dem Kontaktpfropfen steht und diesen entlang seines gesamten Umfangs überragt.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, ein weiteres Verfahren anzugeben, mit dem ein Kontaktpfropfen relativ zu einer in einem Graben verlau fenden Leiterbahn durch Selbstausrichtung sowohl in Längs- als auch in Querrichtung der Leiterbahn und unter Verwendung nur weniger Photolithographieschritte hergestellt werden kann. Ebenso soll eine entsprechende Metallverdrahtung angegeben werden.
  • Die verfahrensseitige Lösung der gestellten Aufgabe ist im Anspruch 1 angegeben. Dagegen findet sich die vorrichtungsseitige Lösung der gestellten Aufgabe im Anspruch 13. Vorteilhafte Ausgestaltungen der Erfindung sind den jeweils nachgeordneten Unteransprüchen zu entnehmen.
  • Bei der Erfindung ist dafür gesorgt, daß ein Kontaktloch in Richtung der Länge einer Leiterbahn und in Richtung quer zu dieser durch Selbstausrichtung erhalten wird. Da die Breite des ersten Grabens durch die inselförmige Isolierbahnmusterschicht verringert wird, wird der erste Graben im Bereich der Isolierbahnmusterschicht vollständig durch die zweite Ätzstoppschicht ausgefüllt bzw. begraben, so daß sich der zweite Graben ohne Verwendung einer zusätzlichen Maske herstellen läßt.
  • Nachfolgend werden unter Bezugnahme auf die beigefügten Zeichnungen eine Metallverdrahtung an einem Halbleiterbauteil und ein Herstellungsverfahren für dieselbe gemäß der Erfindung beschrieben.
  • 1A bis 1D sind Schnittansichten, die ein herkömmliches Verfahren zum Herstellen einer Metallverdrahtung veranschaulichen;
  • 2 ist ein Layout einer erfindungsgemäßen Metallverdrahtung;
  • 3A und 3B sind Schnittansichten zu 2 entlang den Linien A-A' bzw. B-B'; und
  • 4A bis 4F sind Schnittansichten zum Veranschaulichen eines Verfahrens zum Herstellen einer erfindungsgemäßen Metallverdrahtung.
    •
  • Die erfindungsgemäße Metallverdrahtung umfaßt ein Fenstergebiet 21 und ein mit diesem verbundenes leitendes Gebiet 22.
  • In das Fenstergebiet 21 erstreckt sich ein erster Graben 27, der auf der gesamten Oberfläche einer Isolierschicht 20 mit vorbestimmter Größe hergestellt wird, nachdem ein Source-/Drain-Gebiet ausgebildet oder eine untere Metallverdrahtung fertiggestellt wurde, wobei im Fenstergebiet ein zweiter Graben 29 vorhanden ist, der in einem Teil liegt, in dem der erste Graben 27 ausgebildet ist. Ein Kontaktpfropfen 24, der in Kontakt mit der unteren Metallverdrahtung oder einem Fremdstoff-Diffusionsgebiet steht, wird in dem zweiten Graben 29 ausgebildet, und in dem oberen, ersten Graben 27 wird eine Leiterbahnmusterschicht 23 mit größerer Fläche als die des Kontaktpfropfens 24 hergestellt.
  • Der Kontaktpfropfen 24 ist mit der Leiterbahnmusterschicht 23 verbunden, und in der Leiterbahnmusterschicht 23 wird wenigstens eine Isolierbahnmusterschicht 25 aus mindestens einem inselförmig abgetrennten Gebiet hergestellt.
  • Die Isolierbahnmusterschicht 25 besteht aus einem isolierenden Material.
  • Benachbarte Isolierbahnmusterschichten 25 werden so hergestellt, daß sie eine Breite S aufweisen, die der Differenzbreite W zwischen der Leiterbahnmusterschicht 23 und dem Kontaktpfropfen 24 entspricht oder kleiner ist. Der Kontaktpfropfen 24 und die Leiterbahnmusterschicht 23 werden aus demselben leitenden Material hergestellt.
  • Die Metallverdrahtung gemäß der Erfindung wird durch den nachfolgenden Prozeß hergestellt, der in zwei Schritte unterteilt werden kann. Der erste Schritt besteht darin, den ersten und zweiten Graben 27 und 29 herzustellen. Der zweite Schritt besteht im Herstellen der Leiterbahnmusterschicht 23 in dem Fenstergebiet 21 und dem leitenden Gebiet 22.
  • Beim ersten Schritt wird die Isolierbahnmusterschicht 25 in dem leitenden Gebiet 22 hergestellt.
  • Die zwei vorstehend genannten Schritte werden nun im einzelnen beschrieben.
  • Wie in 4A veranschaulicht, wird die Isolierschicht 20 auf einem Substrat hergestellt, auf dem die untere Metallschicht oder das Fremdstoff-Diffusionsgebiet ausgebildet ist, und darauf wird eine erste Ätzstoppschicht 26 hergestellt. Die Isolierschicht 20 ist ein Oxidfilm ohne oder mit Fremdstoffdotierung, und sie besteht aus BPSG oder einem organischen Material wie Polyamid.
  • Die erste Ätzstoppschicht 26 wird unter Verwendung entweder einer Oxidschicht oder eines Nitridfilms mit selektivem Ätzverhalten gegenüber der Isolierschicht 20 hergestellt.
  • Dann werden die erste Ätzstoppschicht 26 und die Isolierschicht 20 selektiv unter Verwendung eines Photoresistmusters als Maske geätzt, um den ersten Graben 27 in dem Fenstergebiet 21 und dem leitenden Gebiet 22 herzustellen.
  • Wie in 4B veranschaulicht, wird ein Isoliermaterial mit Ätzselektivität in bezug auf die Isolierschicht 20 auf der gesamten Oberfläche einschließlich dem ersten Graben 27 abgeschieden.
  • Die dabei erhaltene Isolierschicht 28 wird so dick hergestellt, wie es der Toleranzbreite W des Fenstergebiets 21 entspricht. Hierbei wird die Isolierschicht 28 ausreichend dick gemacht, so daß sie den ersten Graben 27 des leitenden Gebiets 22 im wesentlichen begräbt.
  • Wie in 4C veranschaulicht, wird das Isoliermaterial zurückgeätzt, um eine zweite Ätzstoppschicht 28' auszubilden.
  • Hierbei verbleibt das Isoliermaterial in Form einer Seitenwand 28'' um den ersten Graben 27 des Fenstergebiets 21. Außerdem ist dieser erste Graben 27 im Gebiet 22 völlig vergraben, so daß das Isoliermaterial auf dem leiten den Gebiet 22 verbleibt.
  • Wie in 4D veranschaulicht, wird die Isolierschicht 20 unter Verwendung der ersten und zweiten Ätzstoppschichten 26, 28' und 28'' als Masken zum Herstellen des zweiten Grabens 29, der geringere Breite als der erste Graben 27 aufweist, in der Mitte des ersten Grabens 27 im Fenstergebiet 21 selektiv geätzt.
  • Wie in den 4E bis 4F veranschaulicht, werden die erste und die zweite Ätzstoppschicht 26, 28' und 28'', die als Masken verwendet wurden, entfernt. Dann wird auf der gesamten Oberfläche des ersten und zweiten Grabens 27 und 29 ein Metall wie Al, Ag oder Cu oder eine Metallegierung abgeschieden, und die Schicht wird, um eine Metallverdrahtung herzustellen, durch einen Trockenätz- oder CMP-Prozeß so zurückgeätzt, daß sie mit der Oberkante der Isolierschicht 20 flüchtet. Die Metallverdrahtung beinhaltet den in dem zweiten Graben 29 hergestellten Kontaktpfropfen 24.
  • Wenn die Leiterbahn durch einen CMP-Prozeß strukturiert wird, wird als Poliermittel eine Aufschlämmung verwendet, die Polierteilchen wie solche aus Silicium- oder Aluminiumoxid, eine Säure wie H3PO4, H2SO4 oder AgNO3 und ein Oxidationsmittel wie H2O2 oder HOCL enthält.
  • Die Schicht aus leitendem Material zum Herstellen der Metallverdrahtung wird durch ein physikalisches Abscheidungsverfahren wie Sputtern oder chemische Dampfniederschlagung bei niedrigem Druck (LPCVD) gebildet.

Claims (15)

  1. Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil, mit folgenden Schritten: – Herstellen einer Isolierschicht (20) und einer ersten Ätzstoppschicht (26) auf einem Substrat; – selektives Entfernen der ersten Ätzstoppschicht (26) und der Isolierschicht (20) zur Herstellung eines ersten Grabens (27), derart, daß sich in ihm mindestens eine inselförmige Isolierbahnmusterschicht (25) außerhalb eines für die Bildung eines Kontaktpfropfens (24) vorgesehenen Kontaktpfropfenbereichs befindet; – Herstellen einer zweiten Ätzstoppschicht (28) auf der gesamten Oberfläche des Substrats; – Rückätzen der zweiten Ätzstoppschicht (28) in solcher Weise, daß sie nur noch den Kontaktpfropfenbereich umgibt und ansonsten den verbleibenden Teil des ersten Grabens (27) ausfüllt; – Ätzen der auf dem Boden des ersten Grabens (27) vorhandenen Isolierschicht (20) unter Verwendung der ersten und zweiten verbliebenen Ätzstoppschicht als Maske, um dadurch einen zweiten Graben (29) herzustellen, der schmaler ist als der erste Graben (27); – Entfernen der ersten und zweiten Ätzstoppschicht; und – Herstellen eines Kontaktpfropfens (24) im zweiten Graben (29) sowie einer Leiterbahnmusterschicht (23) im ersten Graben (27).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor dem Herstellen der Isolierschicht (20) ein Source-/Drain-Gebiet hergestellt wird.
  3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß vor dem Herstellen der Isolierschicht (20) eine untere Metallverdrahtung auf dem Substrat hergestellt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die erste Ätzstoppschicht (26) unter Verwendung eines Oxids, eines Nitrids oder eines Polymers mit Ätzselektivität in bezug auf die Isolierschicht (20) hergestellt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die zweite Ätzstoppschicht (28', 28'') unter Verwendung eines Oxids, eines Nitrids oder eines Polymers mit Ätzselektivität in bezug auf die Isolierschicht (20) hergestellt wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß mehrere Isolierbahnmusterschichten (25) hergestellt werden und der Abstand zwischen ihnen einer Toleranzbreite (W) zwischen dem ersten und dem zweiten Graben (27, 29) entspricht oder kleiner ist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die vergrabene Leiterbahnmusterschicht (23) unter Verwendung einer abgeschiedenen Schicht aus einem Metall wie Al, Ag, Cu und deren Legierungen hergestellt wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die vergrabene Leiterbahnmusterschicht (23) so hoch wie die Isolierschicht (20) hergestellt wird.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Einebnung der vergrabenen Leiterbahnmusterschicht (23) sowie der Isolierschicht (20) durch einen Trockenätzprozeß oder einen CMP (chemischesmechanisches Polieren)-Prozeß ausgeführt werden.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das Poliermittel beim CMP-Prozeß eine Aufschlämmung mit Polierteilchen wie Silicium- oder Aluminiumoxid, einer Säure und einem Oxidationsmittel ist.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß als Säure beim CMP-Prozeß verwendeten Poliermittel H3PO4, H2SO4 oder AgNO3 verwendet wird.
  12. Verfahren nach einem der Ansprüche 10 oder 11, dadurch gekennzeichnet, daß das Oxidationsmittel für den CMP-Prozeß H2O2 oder OCL enthält.
  13. Metallverdrahtung an einem Halbleiterbauteil, hergestellt nach einem der Ansprüche 1 bis 12, mit – einer Isolierschicht (20), die auf einer unteren Metallverdrahtung oder einem Fremdstoff-Diffusionsgebiet ausgebildet ist; – einem Kontaktpfropfen (24), der in die Isolierschicht (20) eingebettet ist und dadurch mit der unteren Metallverdrahtung oder dem Fremdstoff-Diffusionsgebiet verbunden ist; und – einer Leiterbahnmusterschicht (23), die in der Isolierschicht (20) begraben ist, in Kontakt mit dem Kontaktpfropfen (24) steht und diesen entlang seines gesamten Umfangs überragt; wobei – innerhalb der Leiterbahnmusterschicht (23) sowie außerhalb des Bereichs des Kontaktpfropfens (24) wenigstens eine inselförmige Isolierbahnmusterschicht (25) vorhanden ist.
  14. Metallverdrahtung nach Anspruch 13, dadurch gekennzeichnet, daß der Kontaktpfropfen (24) und die Leiterbahnmusterschicht (23) aus demselben leitenden Material bestehen.
  15. Metallverdrahtung nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß mehrere inselförmige Isolierbahnmusterschichten (25) vorhanden sind und ein Intervall zwischen ihnen gleich oder kleiner einer Toleranzbreite (W) zwischen dem Kontaktpfropfen (24) und der Leiterbahnmusterschicht (23) ist.
DE19704149A 1996-05-16 1997-02-04 Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil sowie nach diesem Verfahren hergestellte Metallverdrahtung Expired - Lifetime DE19704149B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960016460A KR100215847B1 (ko) 1996-05-16 1996-05-16 반도체 장치의 금속 배선 및 그의 형성 방법
KR16460/96 1996-05-16

Publications (2)

Publication Number Publication Date
DE19704149A1 DE19704149A1 (de) 1997-11-20
DE19704149B4 true DE19704149B4 (de) 2006-03-30

Family

ID=19458915

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19704149A Expired - Lifetime DE19704149B4 (de) 1996-05-16 1997-02-04 Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil sowie nach diesem Verfahren hergestellte Metallverdrahtung

Country Status (4)

Country Link
US (2) US5960313A (de)
JP (1) JP2791768B2 (de)
KR (1) KR100215847B1 (de)
DE (1) DE19704149B4 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3500308B2 (ja) * 1997-08-13 2004-02-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積回路
US6121126A (en) * 1998-02-25 2000-09-19 Micron Technologies, Inc. Methods and structures for metal interconnections in integrated circuits
US6143655A (en) 1998-02-25 2000-11-07 Micron Technology, Inc. Methods and structures for silver interconnections in integrated circuits
US6492694B2 (en) 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
US6815303B2 (en) * 1998-04-29 2004-11-09 Micron Technology, Inc. Bipolar transistors with low-resistance emitter contacts
JP3111977B2 (ja) * 1998-05-15 2000-11-27 日本電気株式会社 半導体装置の製造方法
US6200901B1 (en) * 1998-06-10 2001-03-13 Micron Technology, Inc. Polishing polymer surfaces on non-porous CMP pads
US6303272B1 (en) * 1998-11-13 2001-10-16 International Business Machines Corporation Process for self-alignment of sub-critical contacts to wiring
JP2000294639A (ja) * 1999-04-09 2000-10-20 Oki Electric Ind Co Ltd 半導体装置
US6228691B1 (en) * 1999-06-30 2001-05-08 Intel Corp. Silicon-on-insulator devices and method for producing the same
US6124197A (en) * 1999-10-01 2000-09-26 Advanced Micro Devices, Inc. Adjusting the size of conductive lines based upon contact size
JP3819670B2 (ja) * 2000-04-14 2006-09-13 富士通株式会社 ダマシン配線を有する半導体装置
JP3895987B2 (ja) * 2001-12-27 2007-03-22 株式会社東芝 半導体装置およびその製造方法
US6818996B2 (en) * 2002-12-20 2004-11-16 Lsi Logic Corporation Multi-level redistribution layer traces for reducing current crowding in flipchip solder bumps
US7388279B2 (en) * 2003-11-12 2008-06-17 Interconnect Portfolio, Llc Tapered dielectric and conductor structures and applications thereof
US7466021B2 (en) * 2003-11-17 2008-12-16 Interconnect Portfolio, Llp Memory packages having stair step interconnection layers
US8943456B2 (en) * 2004-09-30 2015-01-27 International Business Machines Corporation Layout determining for wide wire on-chip interconnect lines
US20060072257A1 (en) * 2004-09-30 2006-04-06 International Business Machines Corporation Device and method for reducing dishing of critical on-chip interconnect lines
US7344994B2 (en) * 2005-02-22 2008-03-18 Lexmark International, Inc. Multiple layer etch stop and etching method
US20110115047A1 (en) * 2009-11-13 2011-05-19 Francois Hebert Semiconductor process using mask openings of varying widths to form two or more device structures
KR101709172B1 (ko) 2010-11-25 2017-02-22 삼성전자 주식회사 반도체 소자의 제조방법
DE102011081768A1 (de) 2011-08-30 2013-02-28 Voith Patent Gmbh Stützelement und Walze

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0538619A1 (de) * 1991-10-22 1993-04-28 Mitsubishi Denki Kabushiki Kaisha Mehrschichtige Leitung für Halbleitervorrichtung und Herstellungsverfahren
JPH0846037A (ja) * 1994-07-28 1996-02-16 Sony Corp コンタクトホールの形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4466180A (en) * 1981-06-25 1984-08-21 Rockwell International Corporation Method of manufacturing punch through voltage regulator diodes utilizing shaping and selective doping
EP0393635B1 (de) * 1989-04-21 1997-09-03 Nec Corporation Halbleiteranordnung mit Mehrschichtleiter
JPH0388351A (ja) * 1989-08-31 1991-04-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH03154341A (ja) * 1989-11-10 1991-07-02 Toshiba Corp 半導体装置
JP3271203B2 (ja) * 1992-12-25 2002-04-02 ソニー株式会社 半導体装置の製造方法
JP2655469B2 (ja) * 1993-06-30 1997-09-17 日本電気株式会社 半導体集積回路装置の製造方法
US5635426A (en) 1993-08-26 1997-06-03 Fujitsu Limited Method of making a semiconductor device having a silicide local interconnect
US5635423A (en) * 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
KR0144913B1 (ko) * 1995-03-03 1998-08-17 김광호 반도체장치의 금속배선층 형성방법
KR0186085B1 (ko) * 1995-09-02 1999-04-15 문정환 배선 형성방법
JPH10107140A (ja) * 1996-09-26 1998-04-24 Nec Corp 多層配線半導体装置とその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0538619A1 (de) * 1991-10-22 1993-04-28 Mitsubishi Denki Kabushiki Kaisha Mehrschichtige Leitung für Halbleitervorrichtung und Herstellungsverfahren
JPH0846037A (ja) * 1994-07-28 1996-02-16 Sony Corp コンタクトホールの形成方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
UENO, K., OHTO, F., TSUNENARI, K., KAJIYANA, K., KIKUTA, K., KIKKAWA, T.: A Quarter-Micron Plana- rized Interconnection Technology with Self- Aligned Plug in: IEDM 1992, S. 305-308 *
UENO, K., OHTO, F., TSUNENARI, K., KAJIYANA, K., KIKUTA, K., KIKKAWA, T.: A Quarter-Micron Plana- rized Interconnection Technology with Self- Aligned Plug; in: IEDM 1992, S. 305-308

Also Published As

Publication number Publication date
JPH09306908A (ja) 1997-11-28
US5960313A (en) 1999-09-28
JP2791768B2 (ja) 1998-08-27
KR970077204A (ko) 1997-12-12
US6169326B1 (en) 2001-01-02
KR100215847B1 (ko) 1999-08-16
DE19704149A1 (de) 1997-11-20

Similar Documents

Publication Publication Date Title
DE19704149B4 (de) Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil sowie nach diesem Verfahren hergestellte Metallverdrahtung
DE69211093T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit selbstjustierten Kontakten zwischen eng beabstandeten Strukturen
DE4125221C2 (de)
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE69418302T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit ebener Oberfläche
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE102008048651B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren
DE69621412T2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit einem aus einer Grube herausragenden Isolationsoxid
DE69228099T2 (de) Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur
DE10054109C2 (de) Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist
DE19860505A1 (de) ESD-Schutzschaltung und Verfahren zu deren Herstellung
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE19626039C2 (de) Verfahren zum Herstellen einer Metalleitung
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
EP1182699A2 (de) Verfahren zur Bildung eines dicken dielektrischen Gebietes in einem Halbleitersubstrat
DE102005029313B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE69326269T2 (de) Herstellungsverfahren von Kontaktöffnungen in integrierten Schaltungen
DE19653614A1 (de) Verfahren zur Herstellung von Zwischenanschlüssen in Halbleitereinrichtungen
DE4232621C1 (de) Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE19819456B4 (de) Verfahren zur Herstellung eines mikromechanischen Bauelements
DE19716791B4 (de) Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur
DE19608883C2 (de) Herstellungsverfahren für eine Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
DE102019100014A1 (de) Verfahren zum Strukturieren von dielektrischen Schichten für eine Metallisierung und entsprechende Strukturen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right