JP3271203B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3271203B2 JP3271203B2 JP34689992A JP34689992A JP3271203B2 JP 3271203 B2 JP3271203 B2 JP 3271203B2 JP 34689992 A JP34689992 A JP 34689992A JP 34689992 A JP34689992 A JP 34689992A JP 3271203 B2 JP3271203 B2 JP 3271203B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- groove
- interlayer insulating
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 title claims description 16
- 239000000463 material Substances 0.000 claims description 36
- 238000005498 polishing Methods 0.000 claims description 31
- 239000011229 interlayer Substances 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 3
- 229910018125 Al-Si Inorganic materials 0.000 description 33
- 229910018520 Al—Si Inorganic materials 0.000 description 33
- 229910004298 SiO 2 Inorganic materials 0.000 description 28
- 239000010410 layer Substances 0.000 description 17
- 238000001020 plasma etching Methods 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000004745 nonwoven fabric Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 240000004050 Pentaglottis sempervirens Species 0.000 description 2
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920002635 polyurethane Polymers 0.000 description 2
- 239000004814 polyurethane Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り、特にアルミニウム等の金属配線の研磨に用いられ
て好適な半導体装置の製造方法に関する。
係り、特にアルミニウム等の金属配線の研磨に用いられ
て好適な半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置の集積度を増大させるために
多層配線が用いられる。配線に段差があると配線切れ等
による配線不良が発生するが、これを防止するため平坦
化が多層配線を実現する上で最も重要な技術である。こ
の平坦化はコンタクトホールおよび配線と配線との間で
行う必要がある。コンタクトホールに対する平坦化はア
ルミニウム（Ａｌ）もしくはタングステン（Ｗ）を埋め
込むことで実現している。他方配線と配線との間での平
坦化は層間絶縁膜を平坦化することによって実現してい
る。
多層配線が用いられる。配線に段差があると配線切れ等
による配線不良が発生するが、これを防止するため平坦
化が多層配線を実現する上で最も重要な技術である。こ
の平坦化はコンタクトホールおよび配線と配線との間で
行う必要がある。コンタクトホールに対する平坦化はア
ルミニウム（Ａｌ）もしくはタングステン（Ｗ）を埋め
込むことで実現している。他方配線と配線との間での平
坦化は層間絶縁膜を平坦化することによって実現してい
る。
【０００３】上記層間絶縁膜を平坦化する方法として
は、成膜とエッチバックを組み合せる方法、エッチバッ
クの犠牲層として塗布焼成ガラス膜（ＳＯＧ：Spin On
Glass）あるいはフォトレジストを用いてエッチングす
る方法等がある。これらの方法の１つである成膜とエッ
チバックを組み合わせる方法を以下図６を用いて説明す
る。
は、成膜とエッチバックを組み合せる方法、エッチバッ
クの犠牲層として塗布焼成ガラス膜（ＳＯＧ：Spin On
Glass）あるいはフォトレジストを用いてエッチングす
る方法等がある。これらの方法の１つである成膜とエッ
チバックを組み合わせる方法を以下図６を用いて説明す
る。
【０００４】図６（ａ）に示すように、シリコン基板１
上に層間絶縁膜としてのＳｉＯ2膜１０２を５００ｎｍ
の厚さに成膜した後、フォトリソグラフィーを用いてレ
ジストパターン１０３を形成する。次にレジストパター
ン１０３をマスクとして、反応性イオンエッチングによ
りコンタクトホール１０４を開口し、レジストパターン
１０３を除去する。
上に層間絶縁膜としてのＳｉＯ2膜１０２を５００ｎｍ
の厚さに成膜した後、フォトリソグラフィーを用いてレ
ジストパターン１０３を形成する。次にレジストパター
ン１０３をマスクとして、反応性イオンエッチングによ
りコンタクトホール１０４を開口し、レジストパターン
１０３を除去する。
【０００５】次に図６（ｂ）に示すように、スパッタ法
により以下の条件でＴｉ膜１０５を成膜する。
により以下の条件でＴｉ膜１０５を成膜する。
【０００６】 Ａｒ流量 １００ＳＣＣＭ ガス圧力 ０．５Ｐａ ウェハー加熱温度 １５０℃ ターゲット電力 ４ｋＷ Ｔｉ膜厚 ０．１μｍ 次に、スパッタ法により以下の条件でＡｌ−Ｓｉ膜１０
６を全面に成膜する。
６を全面に成膜する。
【０００７】 Ａｒ流量 １００ＳＣＣＭ ガス圧力 ０．５Ｐａ ウェハー加熱温度 ５００℃ ターゲット電力 ２２．５ｋＷ Ａｌ−Ｓｉ膜厚 ０．６μｍ 次に図６（ｃ）に示すように、フォトリソグラフィーを
用いてレジストパターン１０７を配線形成領域に形成す
る。次にレジストパターン１０７をマスクとして、反応
性イオンエッチングによりＡｌ−Ｓｉ膜１０６およびＴ
ｉ膜１０５をエッチングし、Ａｌ−Ｓｉ膜１０６ａおよ
びＴｉ膜１０５ａを形成する。
用いてレジストパターン１０７を配線形成領域に形成す
る。次にレジストパターン１０７をマスクとして、反応
性イオンエッチングによりＡｌ−Ｓｉ膜１０６およびＴ
ｉ膜１０５をエッチングし、Ａｌ−Ｓｉ膜１０６ａおよ
びＴｉ膜１０５ａを形成する。
【０００８】次に図６（ｄ）に示すように、層間絶縁膜
としてのＳｉＯ2膜１０８を成膜する。まず、プラズマ
ＣＶＤ（化学気相成長）法により、以下の条件でＳｉＯ
2を成膜する。
としてのＳｉＯ2膜１０８を成膜する。まず、プラズマ
ＣＶＤ（化学気相成長）法により、以下の条件でＳｉＯ
2を成膜する。
【０００９】 生成ガス テトラエトキシシラン（ＴＥＯＳ）／Ｏ2＝
３５０／３５０ＳＣＣＭ 圧力
１．３３ＫＰａ ウェハー加熱温度 ３９０℃ ＲＦバイアス ３５０Ｗ ＳｉＯ2膜厚 １００ｎｍ 次に、熱ＣＶＤ法により以下の条件でＳｉＯ2を成膜す
る。
３５０／３５０ＳＣＣＭ 圧力
１．３３ＫＰａ ウェハー加熱温度 ３９０℃ ＲＦバイアス ３５０Ｗ ＳｉＯ2膜厚 １００ｎｍ 次に、熱ＣＶＤ法により以下の条件でＳｉＯ2を成膜す
る。
【００１０】 生成ガス ＴＥＯＳ／Ｏ2＝１０００／２０００ＳＣＣＭ 圧力 １２ＫＰａ ウェハー加熱温度 ３９０℃ ＳｉＯ2膜厚 ４５０ｎｍ 次に以下の条件でエッチバックし、凹部と凸部とのエッ
チング比の違いを利用して平坦化する。
チング比の違いを利用して平坦化する。
【００１１】 生成ガス ＣＦ4／Ｏ2＝１００／８ＳＣＣＭ 圧力 ４０Ｐａ マグネトロンＲＩＥ エッチ量 ４５０ｎｍ 次にプラズマＣＶＤ法により以下の条件でＳｉＯ2を成
膜する。
膜する。
【００１２】 生成ガス ＴＥＯＳ／Ｏ2＝３５０／３５０ＳＣＣＭ 圧力 １．３３ＫＰａ ウェハー加熱温度 ３９０℃ ＲＦバイアス ３５０Ｗ ＳｉＯ2膜厚 １００ｎｍ 次に図６（ｅ）に示すように、ビアホール１０９を開口
し、その後２層目のメタル膜（Ｔｉ膜およびＡｌ−Ｓｉ
膜）を成膜する。まずスパッタ法により、以下の条件で
Ｔｉ膜１１０を全面に成膜する。
し、その後２層目のメタル膜（Ｔｉ膜およびＡｌ−Ｓｉ
膜）を成膜する。まずスパッタ法により、以下の条件で
Ｔｉ膜１１０を全面に成膜する。
【００１３】 Ａｒ流量 １００ＳＣＣＭ ガス圧力 ０．５Ｐａ ウェハー加熱温度 １５０℃ ターゲット電力 ４ｋＷ Ｔｉ膜厚 ０．１μｍ 次にスパッタ法により、以下の条件でＡｌ−Ｓｉ膜１１
１を全面に成膜する。
１を全面に成膜する。
【００１４】 Ａｒ流量 １００ＳＣＣＭ ガス圧力 ０．５Ｐａ ウェハー加熱温度 １５０℃ ターゲット電力 ２２．５ｋＷ Ａｌ−Ｓｉ膜厚 ０．８μｍ 上記ＳｉＯ2膜１０８はＳｉＯ2の成膜（熱ＣＶＤ）とエ
ッチバックによる凹部と凸部のエッチングレート差（凹
部が凸部に比べて著しく小さくなる）を利用して平坦化
したものであるが図６（ｅ）に示すように完全には平坦
にならずにＳｉＯ2１０８に段差が発生してしまう。ま
た上述した層間絶縁膜を平坦化する他の方法について
も、完全には平坦とはならず段差が発生してしまう。こ
の段差は配線を多層化すればするほど大きくなる。とこ
ろがフォトレジストのパターン形成に用いるステッパー
の焦点深度は±０．５μｍ程度しかなく段差の上下で同
時にパターンを形成することが不可能になるという問題
も出てくる。
ッチバックによる凹部と凸部のエッチングレート差（凹
部が凸部に比べて著しく小さくなる）を利用して平坦化
したものであるが図６（ｅ）に示すように完全には平坦
にならずにＳｉＯ2１０８に段差が発生してしまう。ま
た上述した層間絶縁膜を平坦化する他の方法について
も、完全には平坦とはならず段差が発生してしまう。こ
の段差は配線を多層化すればするほど大きくなる。とこ
ろがフォトレジストのパターン形成に用いるステッパー
の焦点深度は±０．５μｍ程度しかなく段差の上下で同
時にパターンを形成することが不可能になるという問題
も出てくる。
【００１５】そこで発明者は先に、Ａｌ配線用のＡｌ膜
を反応性イオンエッチング等によるエッチバックによら
ずに研磨による平坦化方法を提案した。以下、この平坦
化方法を図７および図８を用いて説明する。
を反応性イオンエッチング等によるエッチバックによら
ずに研磨による平坦化方法を提案した。以下、この平坦
化方法を図７および図８を用いて説明する。
【００１６】まず、図７（ａ）に示すようにシリコン基
板１上に層間絶縁膜としてのＳｉＯ 2膜２０２を成膜す
る。次に図７（ｂ）に示すようにフォトリソグラフィー
によりレジストパターン２０３を形成し、このレジスト
パターン２０３をマスクとして反応性イオンエッチング
により以下の条件で配線に対応する部分に溝２０４を掘
る。
板１上に層間絶縁膜としてのＳｉＯ 2膜２０２を成膜す
る。次に図７（ｂ）に示すようにフォトリソグラフィー
によりレジストパターン２０３を形成し、このレジスト
パターン２０３をマスクとして反応性イオンエッチング
により以下の条件で配線に対応する部分に溝２０４を掘
る。
【００１７】 ガス ＣＨＦ3／Ｏ2＝７５／８ＳＣＣＭ ガス圧力 ６．５Ｐａ ＲＦパワー １３５０Ｗ 溝深さ ０．７μｍ 次にレジストパターン２０３を除去し、その後図７
（ｃ）に示すように下層レジスト膜、ＳＯＧ（塗布ガラ
ス）膜、上層レジスト膜を順次形成する。次に上層レジ
スト膜をコンタクトホールパターンに開口し上層レジス
トパターン２０７を形成する。次に上層レジストパター
ン２０７をマスクとして、反応性イオンエッチングによ
り以下の条件でＳＯＧ膜をエッチングしＳＯＧ膜パター
ン２０６を形成する。
（ｃ）に示すように下層レジスト膜、ＳＯＧ（塗布ガラ
ス）膜、上層レジスト膜を順次形成する。次に上層レジ
スト膜をコンタクトホールパターンに開口し上層レジス
トパターン２０７を形成する。次に上層レジストパター
ン２０７をマスクとして、反応性イオンエッチングによ
り以下の条件でＳＯＧ膜をエッチングしＳＯＧ膜パター
ン２０６を形成する。
【００１８】 ガス ＣＨＦ3／Ｏ2＝７５／８ＳＣＣＭ ガス圧力 ６．５Ｐａ ＲＦパワー １３５０Ｗ 次にＳＯＧ膜パターン２０６をマスクとして、反応性イ
オンエッチングにより以下の条件で下層レジスト膜をエ
ッチングし下層レジストパターン２０５を形成する。
オンエッチングにより以下の条件で下層レジスト膜をエ
ッチングし下層レジストパターン２０５を形成する。
【００１９】次に、下層レジストパターン２０５をマス
クとして、反応性イオンエッチングにより以下の条件で
ＳｉＯ2膜２０２をエッチングし、図７（ｄ）に示すよ
うにコンタクトホール２０８を開口する。
クとして、反応性イオンエッチングにより以下の条件で
ＳｉＯ2膜２０２をエッチングし、図７（ｄ）に示すよ
うにコンタクトホール２０８を開口する。
【００２０】 ガス Ｃ4Ｆ8 ５０ＳＣＣＭ 圧力 ２Ｐａ ＲＦパワー １２００Ｗ 次に、下層レジストパターン２０５を除去し、図８
（ａ）に示すようにＴｉとＡｌ−Ｓｉの２層からなるメ
タル膜を成膜する。まずスパッタ法により、以下の条件
でＴｉ膜２０９を成膜する。
（ａ）に示すようにＴｉとＡｌ−Ｓｉの２層からなるメ
タル膜を成膜する。まずスパッタ法により、以下の条件
でＴｉ膜２０９を成膜する。
【００２１】 Ａｒ流量 １００ＳＣＣＭ ガス圧力 ０．５Ｐａ ウェハー加熱温度 １５０℃ ターゲット電力 ４ｋＷ Ｔｉ膜厚 ０．１μｍ 次にスパッタ法により、以下の条件でメタル膜の上層の
Ａｌ−Ｓｉ膜２１０を成膜する。
Ａｌ−Ｓｉ膜２１０を成膜する。
【００２２】 Ａｒ流量 １００ＳＣＣＭ ガス圧力 ０．５Ｐａ ウェハー加熱温度 ５００℃ ターゲット電力 ２２．５ｋＷ Ａｌ−Ｓｉ膜厚 ０．６μｍ 次に、図８（ｂ）に示すように対抗面の素材として耐薬
品性のあるポリウレタン製の不織布を使用し、研磨面に
はＫＯＨ １ｗｔ％水溶液を用い、２軸回転研磨機によ
りウェハーと対抗面とを回転させながらＡｌ−Ｓｉ膜２
１０およびＴｉ膜２０９を研磨しＡｌ−Ｓｉ膜２１０ａ
およびＴｉ膜２０９ａを平坦化する。次に層間絶縁膜と
してＳｉＯ2膜２１１を形成し、その後ビアホール２１
２を形成する。次に図８（ｃ）に示すようにＴｉ膜２１
３およびＡｌ−Ｓｉ膜２１４を成膜しＡｌ−Ｓｉ膜２１
０ａとからなる２層Ａｌ−Ｓｉ配線を形成する。
品性のあるポリウレタン製の不織布を使用し、研磨面に
はＫＯＨ １ｗｔ％水溶液を用い、２軸回転研磨機によ
りウェハーと対抗面とを回転させながらＡｌ−Ｓｉ膜２
１０およびＴｉ膜２０９を研磨しＡｌ−Ｓｉ膜２１０ａ
およびＴｉ膜２０９ａを平坦化する。次に層間絶縁膜と
してＳｉＯ2膜２１１を形成し、その後ビアホール２１
２を形成する。次に図８（ｃ）に示すようにＴｉ膜２１
３およびＡｌ−Ｓｉ膜２１４を成膜しＡｌ−Ｓｉ膜２１
０ａとからなる２層Ａｌ−Ｓｉ配線を形成する。
【００２３】
【発明が解決しようとする課題】上述した方法はウェハ
ーに不織布の対抗面を押しあて、ウェハーおよび対抗面
の回転による摩擦力により、柔らかいＡｌ−Ｓｉ膜２１
０およびＴｉ膜２０９を研磨して平坦化する方法であ
り、より硬いＳｉＯ2膜２０２は研磨のストッパーとな
る（図８（ｂ））。研磨の際に、図９に示すように広い
Ａｌ配線では研磨のストッパーとなるＳｉＯ2膜２０２
の間の間隔が広いので、不織布による圧力を広いＡｌ配
線の中央部の方でより受けるので研磨レートが他の部分
よりも速くなり、中央部の厚みが薄くなってしまう。極
端な場合は中央部でＡｌ−Ｓｉ膜２１０ａの膜厚が無く
なってしまい、断線による不良が発生し問題となる。
ーに不織布の対抗面を押しあて、ウェハーおよび対抗面
の回転による摩擦力により、柔らかいＡｌ−Ｓｉ膜２１
０およびＴｉ膜２０９を研磨して平坦化する方法であ
り、より硬いＳｉＯ2膜２０２は研磨のストッパーとな
る（図８（ｂ））。研磨の際に、図９に示すように広い
Ａｌ配線では研磨のストッパーとなるＳｉＯ2膜２０２
の間の間隔が広いので、不織布による圧力を広いＡｌ配
線の中央部の方でより受けるので研磨レートが他の部分
よりも速くなり、中央部の厚みが薄くなってしまう。極
端な場合は中央部でＡｌ−Ｓｉ膜２１０ａの膜厚が無く
なってしまい、断線による不良が発生し問題となる。
【００２４】そこで、本発明はＡｌ等の配線が均一な膜
厚を有するように平坦化をすることができる構造を有す
る半導体装置の製造方法を提供することを目的とする。
厚を有するように平坦化をすることができる構造を有す
る半導体装置の製造方法を提供することを目的とする。
【００２５】
【課題を解決するための手段】上述した課題は、半導体
基板上または上方に形成され、溝を有する第１材料膜
と、該第１材料膜の溝部に平坦に埋め込まれた第２材料
膜とを有する半導体装置の製造方法において、この半導
体基板上または上方に第１材料膜を形成する工程と、こ
の第１材料膜をパターニングし、溝を形成する工程と、
所定の溝部内においてこの第１材料膜とは異なる材質か
らなる研磨ストッパーを島状に形成する工程と、半導体
基板上方全面に第２材料膜を形成する工程と、この第２
材料膜を研磨し平坦化する工程とを含むことを特徴とす
る半導体装置の第１の製造方法によって解決される。
基板上または上方に形成され、溝を有する第１材料膜
と、該第１材料膜の溝部に平坦に埋め込まれた第２材料
膜とを有する半導体装置の製造方法において、この半導
体基板上または上方に第１材料膜を形成する工程と、こ
の第１材料膜をパターニングし、溝を形成する工程と、
所定の溝部内においてこの第１材料膜とは異なる材質か
らなる研磨ストッパーを島状に形成する工程と、半導体
基板上方全面に第２材料膜を形成する工程と、この第２
材料膜を研磨し平坦化する工程とを含むことを特徴とす
る半導体装置の第１の製造方法によって解決される。
【００２６】また、本発明に係る半導体装置の第２の製
造方法は、半導体基板上または上方に形成され、配線形
成領域に溝部とコンタクトホール部とを有する層間絶縁
膜と、該層間絶縁膜の溝部およびコンタクトホール部に
平坦に埋め込まれた金属配線とを有する半導体装置の製
造方法において、この半導体基板上または上方に層間絶
縁膜を形成する工程と、この層間絶縁膜にパターニング
し配線形成領域に溝部を形成する工程と、所定のこの溝
部内においてこの層間絶縁膜とは異なる材質からなる研
磨ストッパーを島状に形成する工程と、この層間絶縁膜
にコンタクトホールを形成する工程と、半導体基板上方
全面に金属配線材料膜を形成する工程と、この金属配線
材料膜を研磨し、溝部およびコンタクトホール部に平坦
な金属配線を形成する工程とを含むことを特徴とするも
のである。
造方法は、半導体基板上または上方に形成され、配線形
成領域に溝部とコンタクトホール部とを有する層間絶縁
膜と、該層間絶縁膜の溝部およびコンタクトホール部に
平坦に埋め込まれた金属配線とを有する半導体装置の製
造方法において、この半導体基板上または上方に層間絶
縁膜を形成する工程と、この層間絶縁膜にパターニング
し配線形成領域に溝部を形成する工程と、所定のこの溝
部内においてこの層間絶縁膜とは異なる材質からなる研
磨ストッパーを島状に形成する工程と、この層間絶縁膜
にコンタクトホールを形成する工程と、半導体基板上方
全面に金属配線材料膜を形成する工程と、この金属配線
材料膜を研磨し、溝部およびコンタクトホール部に平坦
な金属配線を形成する工程とを含むことを特徴とするも
のである。
【００２７】なお、本発明に係る第２の製造方法におい
て、研磨ストッパーが層間絶縁膜よりも高硬度の材質で
あって、この金属配線に対して濡れ性の良い材質である
ことを特徴とするものである。
て、研磨ストッパーが層間絶縁膜よりも高硬度の材質で
あって、この金属配線に対して濡れ性の良い材質である
ことを特徴とするものである。
【００２８】
【作用】本発明の第１、第２の製造方法によれば、図３
に示すように半導体基板１上に形成された層間絶縁膜
（ＳｉＯ２）２ａ上の配線形成領域に溝が形成され、こ
の溝のうち所定の溝（広い溝）内に島状に研磨ストッパ
ーとしてのストッパー用小パターンが形成されている。
従って、図５（ｃ）に示すように半導体基板１上方全面
に金属配線材料膜９，１０を形成した後、これらの金属
配線材料膜９，１０を研磨により平坦化する際に、この
ストッパー用小パターン１３ａが研磨ストッパーとして
働くので金属配線材料膜９，１０に対して圧力（摩擦
力）を均一化することができる。 これにより、エッチン
グレートを均一にすることができ、金属配線９ａ，１０
ａを平坦化することができる。
に示すように半導体基板１上に形成された層間絶縁膜
（ＳｉＯ２）２ａ上の配線形成領域に溝が形成され、こ
の溝のうち所定の溝（広い溝）内に島状に研磨ストッパ
ーとしてのストッパー用小パターンが形成されている。
従って、図５（ｃ）に示すように半導体基板１上方全面
に金属配線材料膜９，１０を形成した後、これらの金属
配線材料膜９，１０を研磨により平坦化する際に、この
ストッパー用小パターン１３ａが研磨ストッパーとして
働くので金属配線材料膜９，１０に対して圧力（摩擦
力）を均一化することができる。 これにより、エッチン
グレートを均一にすることができ、金属配線９ａ，１０
ａを平坦化することができる。
【００２９】しかも、研磨ストッパーとして図４（ｃ）
に示すように層間絶縁膜２ｃとは異なる材質であって、
層間絶縁膜２ｃよりも高硬度の材質からなるストッパー
用小パターン１３ａを用いることによって、図５（ｄ）
に示す金属配線９ａ，１０ａを好適に平坦化することが
できる。このとき、研磨ストッパーが金属配線９ａまた
は１０ａと濡れ性の良い材質であると金属配線にとって
好都合である。
に示すように層間絶縁膜２ｃとは異なる材質であって、
層間絶縁膜２ｃよりも高硬度の材質からなるストッパー
用小パターン１３ａを用いることによって、図５（ｄ）
に示す金属配線９ａ，１０ａを好適に平坦化することが
できる。このとき、研磨ストッパーが金属配線９ａまた
は１０ａと濡れ性の良い材質であると金属配線にとって
好都合である。
【００３０】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【００３１】図１および図２は本発明に係るＡｌ配線の
平坦研磨を行うための構造を有する第１実施例による半
導体装置の製造工程断面図であり、図３はＡｌの平坦研
磨を行うための構造を有する半導体装置の鳥瞰図であ
る。図１（ｂ）および図３に示すようにシリコン基板１
上に、層間絶縁膜としてのＳｉＯ2膜２ａが形成され、
Ａｌ配線形成領域として溝４が形成されている。この溝
４のうち広い配線形成領域内に島状にＳｉＯ2の一部か
らなるストッパー用小パターン１２が形成されている。
平坦研磨を行うための構造を有する第１実施例による半
導体装置の製造工程断面図であり、図３はＡｌの平坦研
磨を行うための構造を有する半導体装置の鳥瞰図であ
る。図１（ｂ）および図３に示すようにシリコン基板１
上に、層間絶縁膜としてのＳｉＯ2膜２ａが形成され、
Ａｌ配線形成領域として溝４が形成されている。この溝
４のうち広い配線形成領域内に島状にＳｉＯ2の一部か
らなるストッパー用小パターン１２が形成されている。
【００３２】図２（ａ）に示すように金属配線としての
Ａｌ−Ｓｉ膜１０，Ｔｉ膜９を研磨により平坦化する際
にストッパー用小パターン１２が研磨ストッパーとして
働きＡｌ−Ｓｉ膜１０，Ｔｉ膜９にかかる圧力を一定に
することができるので、Ａｌ−Ｓｉ膜１０ａ，Ｔｉ膜９
ａの平坦化を向上させることができる。ストッパー用小
パターン１２が島状に形成されるので電気的には全く問
題でない。
Ａｌ−Ｓｉ膜１０，Ｔｉ膜９を研磨により平坦化する際
にストッパー用小パターン１２が研磨ストッパーとして
働きＡｌ−Ｓｉ膜１０，Ｔｉ膜９にかかる圧力を一定に
することができるので、Ａｌ−Ｓｉ膜１０ａ，Ｔｉ膜９
ａの平坦化を向上させることができる。ストッパー用小
パターン１２が島状に形成されるので電気的には全く問
題でない。
【００３３】次に上述のＡｌ配線の平坦研磨を行うため
の構造を有する半導体装置の製造方法を図１および図２
を用いて説明する。
の構造を有する半導体装置の製造方法を図１および図２
を用いて説明する。
【００３４】まず図１（ａ）に示すように、シリコン基
板１上に層間絶縁膜としてのＳｉＯ 2を成膜する。次に
図１（ｂ）に示すようにＡｌ配線形成領域以外の領域お
よび広いＡｌ配線形成領域に対しては島状（図示せず）
にフォトリソグラフィーによりレジストパターン３を形
成する。次にレジストパターン３をマスクとして、反応
性イオンエッチングによりＡｌ配線形成領域に溝４を掘
る。
板１上に層間絶縁膜としてのＳｉＯ 2を成膜する。次に
図１（ｂ）に示すようにＡｌ配線形成領域以外の領域お
よび広いＡｌ配線形成領域に対しては島状（図示せず）
にフォトリソグラフィーによりレジストパターン３を形
成する。次にレジストパターン３をマスクとして、反応
性イオンエッチングによりＡｌ配線形成領域に溝４を掘
る。
【００３５】 ガス Ｃ4Ｆ8 ５０ＳＣＣＭ 圧力 ２Ｐａ ＲＦパワー １２００Ｗ 溝深さ ０．７μｍ すると、広いＡｌ配線形成領域の溝４内に島状にＳｉＯ
2膜２ａの一部からなるストッパー用小パターン１２が
形成される。
2膜２ａの一部からなるストッパー用小パターン１２が
形成される。
【００３６】次に、レジストパターン３を除去し、その
後下層レジスト膜を平坦な膜厚に形成する。次に下層レ
ジスト膜上にＳＯＧ（塗布ガラス）膜を塗布形成し、Ｓ
ＯＧ膜上に上層レジスト膜を形成する。次に図１（ｃ）
に示すようにフォトリソグラフィーにより上層レジスト
膜をコンタクトホールパターンに開口し、上層レジスト
パターン７を形成する。次に上層レジストパターン７を
マスクとして反応性イオンエッチングにより以下の条件
でＳＯＧ膜の一部をエッチングし、ＳＯＧ膜パターン６
を形成する。
後下層レジスト膜を平坦な膜厚に形成する。次に下層レ
ジスト膜上にＳＯＧ（塗布ガラス）膜を塗布形成し、Ｓ
ＯＧ膜上に上層レジスト膜を形成する。次に図１（ｃ）
に示すようにフォトリソグラフィーにより上層レジスト
膜をコンタクトホールパターンに開口し、上層レジスト
パターン７を形成する。次に上層レジストパターン７を
マスクとして反応性イオンエッチングにより以下の条件
でＳＯＧ膜の一部をエッチングし、ＳＯＧ膜パターン６
を形成する。
【００３７】 ガス ＣＨＦ3／Ｏ2＝７５／８ＳＣＣＭ ガス圧力 ６．５Ｐａ ＲＦパワー １３５０Ｗ 次に、ＳＯＧ膜６をマスクとして反応性イオンエッチン
グにより以下の条件で下層レジストパターン７の一部を
エッチングし下層レジストパターン５を形成する。この
時、上層レジストパターン７も同時にエッチング除去さ
れる。
グにより以下の条件で下層レジストパターン７の一部を
エッチングし下層レジストパターン５を形成する。この
時、上層レジストパターン７も同時にエッチング除去さ
れる。
【００３８】 ガス Ｏ2／Ｓ2Ｃｌ2／Ｎ2 ＝３０／１０／１０ＳＣＣ
Ｍ 圧力 ０．６７Ｐａ マイクロ波パワー ８５０Ｗ ＲＦパワー ３０Ｗ ウェハー温度 −３０℃ 次に下層レジストパターン５をマスクとして反応性イオ
ンエッチングにより以下の条件でＳｉＯ2膜２ａの一部
をエッチングし、図１（ｄ）に示すようにコンタクトホ
ール８を開口する。この時、ＳＯＧ膜パターン６も同時
にエッチング除去される。
Ｍ 圧力 ０．６７Ｐａ マイクロ波パワー ８５０Ｗ ＲＦパワー ３０Ｗ ウェハー温度 −３０℃ 次に下層レジストパターン５をマスクとして反応性イオ
ンエッチングにより以下の条件でＳｉＯ2膜２ａの一部
をエッチングし、図１（ｄ）に示すようにコンタクトホ
ール８を開口する。この時、ＳＯＧ膜パターン６も同時
にエッチング除去される。
【００３９】 ガス Ｃ4Ｆ8 ５０ＳＣＣＭ 圧力 ２Ｐａ ＲＦパワー １２００Ｗ 次に、下層レジストパターン５を除去し、その後メタル
膜を成膜する。まず、図２（ａ）に示すようにスパッタ
法により以下の条件でＴｉ膜９を成膜する。
膜を成膜する。まず、図２（ａ）に示すようにスパッタ
法により以下の条件でＴｉ膜９を成膜する。
【００４０】 Ａｒ流量 １００ＳＣＣＭ ガス圧力 ０．５Ｐａ ウェハー加熱温度 １５０℃ ターゲット電力 ２２．５ｋＷ Ｔｉ膜厚 ０．１μｍ 次に、スパッタ法により以下の条件でＡｌ−Ｓｉ膜１０
を成膜する。
を成膜する。
【００４１】 Ａｒ流量 １００ＳＣＣＭ ガス圧力 ０．５Ｐａ ウェハー加熱温度 ５００℃ ターゲット電力 ２２．５ｋＷ Ａｌ−Ｓｉ膜厚 ０．６μｍ 次に、対抗面の素材として耐薬品性のあるポリウレタン
製の不織布を使用し、研磨面にはＫＯＨ １ｗｔ％水溶
液を用いて、２軸回転研磨機によりウェハーと対抗面と
を回転させて図２（ｂ）に示すようにＡｌ−Ｓｉ膜１０
およびＴｉ膜９を研磨しＡｌ−Ｓｉ膜１０ａおよびＴｉ
膜９ａを形成する。この時、ストッパー用小パターン１
２が研磨ストッパーとして働くので広いＡｌ配線部にお
いてもＡｌ−Ｓｉ膜１０ａの膜厚が目減りすることなく
狭いＡｌ配線部と同じ膜厚にすることができる。
製の不織布を使用し、研磨面にはＫＯＨ １ｗｔ％水溶
液を用いて、２軸回転研磨機によりウェハーと対抗面と
を回転させて図２（ｂ）に示すようにＡｌ−Ｓｉ膜１０
およびＴｉ膜９を研磨しＡｌ−Ｓｉ膜１０ａおよびＴｉ
膜９ａを形成する。この時、ストッパー用小パターン１
２が研磨ストッパーとして働くので広いＡｌ配線部にお
いてもＡｌ−Ｓｉ膜１０ａの膜厚が目減りすることなく
狭いＡｌ配線部と同じ膜厚にすることができる。
【００４２】次にシリコン基板１上方全面に１層配線と
２層配線との間の層間絶縁膜としてＳｉＯ2（以後図示
せず）を形成し、その後ビアホールを開口する。次にＴ
ｉ，Ａｌ−Ｓｉ膜を順次成膜し多層配線を形成する。
２層配線との間の層間絶縁膜としてＳｉＯ2（以後図示
せず）を形成し、その後ビアホールを開口する。次にＴ
ｉ，Ａｌ−Ｓｉ膜を順次成膜し多層配線を形成する。
【００４３】図４および図５は本発明に係るＡｌの平坦
研磨を行うための構造を有する半導体装置の第２実施例
による工程断面図である。図４（ｄ）に示すように本第
２実施例おいても、第１実施例と同様に広いＡｌ配線形
成領域に研磨ストッパーとしてストッパー用小パターン
１３ａが形成されている。ストッパー用小パターン１３
ａは層間絶縁膜であるＳｉＯ2とは異なり、ＳｉＯ2より
も硬いＰ−ＳｉＮからなる。このストッパー用小パター
ン１３ａがＡｌの平坦研磨において、研磨ストッパーと
して働くので広いＡｌ配線と狭いＡｌ配線の膜厚を同じ
にすることができる。
研磨を行うための構造を有する半導体装置の第２実施例
による工程断面図である。図４（ｄ）に示すように本第
２実施例おいても、第１実施例と同様に広いＡｌ配線形
成領域に研磨ストッパーとしてストッパー用小パターン
１３ａが形成されている。ストッパー用小パターン１３
ａは層間絶縁膜であるＳｉＯ2とは異なり、ＳｉＯ2より
も硬いＰ−ＳｉＮからなる。このストッパー用小パター
ン１３ａがＡｌの平坦研磨において、研磨ストッパーと
して働くので広いＡｌ配線と狭いＡｌ配線の膜厚を同じ
にすることができる。
【００４４】次に第２実施例による上述のＡｌの平坦研
磨を行うための構造を有する半導体装置の製造方法を図
４および図５を用いて説明する。
磨を行うための構造を有する半導体装置の製造方法を図
４および図５を用いて説明する。
【００４５】まず図４（ａ）に示すように、シリコン基
板１上に層間絶縁膜としてのＳｉＯ 2膜２を形成する。
次に図４（ｂ）に示すように、Ａｌ配線形成領域を除く
領域にフォトリソグラフィーを用いてレジストパターン
３を形成する。次にレジストパターン３をマスクとし
て、反応性イオンエッチングにより第１実施例と同じ条
件にてＳｉＯ2膜２の一部をエッチングし、Ａｌ配線形
成領域に溝４を掘り、ＳｉＯ2２Ｃを形成する。
板１上に層間絶縁膜としてのＳｉＯ 2膜２を形成する。
次に図４（ｂ）に示すように、Ａｌ配線形成領域を除く
領域にフォトリソグラフィーを用いてレジストパターン
３を形成する。次にレジストパターン３をマスクとし
て、反応性イオンエッチングにより第１実施例と同じ条
件にてＳｉＯ2膜２の一部をエッチングし、Ａｌ配線形
成領域に溝４を掘り、ＳｉＯ2２Ｃを形成する。
【００４６】次に図４（ｃ）に示すように、全面にプラ
ズマＣＶＤ法により以下の条件でＰ−ＳｉＮ膜１３を５
００ｎｍの厚さに成膜する。
ズマＣＶＤ法により以下の条件でＰ−ＳｉＮ膜１３を５
００ｎｍの厚さに成膜する。
【００４７】 生成ガス ＳｉＨ4／ＮＨ3／Ｎ2 ＝２９０／１７３０
／１０００ＳＣＣＭ 圧力 ３３２Ｐａ 成長温度 ４００℃ 次に図４（ｄ）に示すように、フォトリソグラフィーに
より広いＡｌ配線形成領域に島状（図示せず）にレジス
トパターン１５を形成する。次にレジストパターン１５
をマスクとして反応性イオンエッチングによりストッパ
ー用小パターン１３ａを形成する。この時、ＳｉＯ2膜
２ｃの側壁部にＰ−ＳｉＮのサイドウォール１３ｂが形
成される。このサイドウォール１３ｂは後で形成するＴ
ｉ膜と濡れ性が良いので好都合である。
／１０００ＳＣＣＭ 圧力 ３３２Ｐａ 成長温度 ４００℃ 次に図４（ｄ）に示すように、フォトリソグラフィーに
より広いＡｌ配線形成領域に島状（図示せず）にレジス
トパターン１５を形成する。次にレジストパターン１５
をマスクとして反応性イオンエッチングによりストッパ
ー用小パターン１３ａを形成する。この時、ＳｉＯ2膜
２ｃの側壁部にＰ−ＳｉＮのサイドウォール１３ｂが形
成される。このサイドウォール１３ｂは後で形成するＴ
ｉ膜と濡れ性が良いので好都合である。
【００４８】次にレジストパターン１５を除去し、その
後第１実施例に示したと同様に図５（ａ）に示すように
下層レジストパターン５，ＳＯＧ膜パターン６，上層レ
ジストパターン７を形成する。次に図５（ｂ）に示すよ
うに下層レジストパターン５をマスクとして反応性イオ
ンエッチングによりコンタクトホール８を開口し、Ｓｉ
Ｏ2膜２ｄを形成する。
後第１実施例に示したと同様に図５（ａ）に示すように
下層レジストパターン５，ＳＯＧ膜パターン６，上層レ
ジストパターン７を形成する。次に図５（ｂ）に示すよ
うに下層レジストパターン５をマスクとして反応性イオ
ンエッチングによりコンタクトホール８を開口し、Ｓｉ
Ｏ2膜２ｄを形成する。
【００４９】次に図５（ｃ）に示すようにスパッタ法に
よりＴｉ膜９，Ａｌ−Ｓｉ膜１０を順次形成する。次に
図５（ｄ）に示すようにＡｌ−Ｓｉ膜１０およびＴｉ膜
９を第１実施例と同様にして研磨し、平坦なＡｌ−Ｓｉ
膜１０ａおよびＴｉ膜９ａを形成する。この時、ストッ
パー用小パターン１３ａが研磨ストッパーとして働くの
で、広いＡｌ配線と狭いＡｌ配線の膜厚を同じにするこ
とができる。次に第１実施例と同様に第２層メタル配線
を形成する。
よりＴｉ膜９，Ａｌ−Ｓｉ膜１０を順次形成する。次に
図５（ｄ）に示すようにＡｌ−Ｓｉ膜１０およびＴｉ膜
９を第１実施例と同様にして研磨し、平坦なＡｌ−Ｓｉ
膜１０ａおよびＴｉ膜９ａを形成する。この時、ストッ
パー用小パターン１３ａが研磨ストッパーとして働くの
で、広いＡｌ配線と狭いＡｌ配線の膜厚を同じにするこ
とができる。次に第１実施例と同様に第２層メタル配線
を形成する。
【００５０】本実施例においては、研磨ストッパーを配
線形成において適用したが勿論配線以外にも適用可能で
ある。
線形成において適用したが勿論配線以外にも適用可能で
ある。
【００５１】
【発明の効果】以上説明したように、本発明に係る半導
体装置の第１、第２の製造方法によれば、ウェハー全面
で完全平坦化が可能となり、Ａｌ配線の広い部分と狭い
部分とで膜厚を同じにすることができ、アルミニウムの
段切れ等の不具合をなくすことができ、信頼性の高いＡ
ｌ配線を形成することができる。またストッパーの材質
や膜厚を変えることにより、広いＡｌ配線のみならず狭
いＡｌ配線の膜厚を制御することができる。
体装置の第１、第２の製造方法によれば、ウェハー全面
で完全平坦化が可能となり、Ａｌ配線の広い部分と狭い
部分とで膜厚を同じにすることができ、アルミニウムの
段切れ等の不具合をなくすことができ、信頼性の高いＡ
ｌ配線を形成することができる。またストッパーの材質
や膜厚を変えることにより、広いＡｌ配線のみならず狭
いＡｌ配線の膜厚を制御することができる。
【図１】本発明の第１実施例によるＡｌ配線工程断面図
（Ｉ）である。
（Ｉ）である。
【図２】本発明の第１実施例によるＡｌ配線工程断面図
（II）である。
（II）である。
【図３】Ａｌ平坦研磨を行うことのできる半導体装置の
鳥瞰図である。
鳥瞰図である。
【図４】本発明の第２実施例によるＡｌ配線工程断面図
（Ｉ）である。
（Ｉ）である。
【図５】本発明の第２実施例によるＡｌ配線工程断面図
（II）である。
（II）である。
【図６】従来例による層間絶縁膜工程断面図である。
【図７】従来例によるＡｌ配線工程断面図（Ｉ）であ
る。
る。
【図８】従来例によるＡｌ配線工程断面図（II）であ
る。
る。
【図９】従来例の問題点を説明するための図である。
１ シリコン基板 ２，２ａ，２ｂ，２ｃ，２ｄ ＳｉＯ2膜 ３ レジストパターン ４ 溝 ５ 下層レジストパターン ６ ＳＯＧ膜 ７ 上層レジストパターン ８ コンタクトホール ９，９ａ Ｔｉ膜 １０，１０ａ Ａｌ−Ｓｉ膜 １２，１３ａ ストッパー用小パターン １３ Ｐ−ＳｉＮ膜 １３ｂ サイドウォール １０２ ＳｉＯ2膜 １０３ レジストパターン １０４ コンタクトホール １０５，１０５ａ Ｔｉ膜 １０６，１０６ａ Ａｌ−Ｓｉ膜 １０７ レジストパターン １０８ ＳｉＯ2 １０９ ビアホール １１０ Ｔｉ膜 １１１ Ａｌ−Ｓｉ膜 ２０２ ＳｉＯ2 ２０３ レジストパターン ２０４ 溝 ２０５ 下層レジストパターン ２０６ ＳＯＧ膜パターン ２０７ 上層レジストパターン ２０８ コンタクトホール ２０９，２０９ａ Ｔｉ膜 ２１０，２１０ａ Ａｌ−Ｓｉ膜 ２１１ ＳｉＯ2膜 ２１２ ビアホール ２１３ Ｔｉ膜 ２１４ Ａｌ−Ｓｉ膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/304 H01L 21/3205 - 21/3213 H01L 21/768
Claims (3)
- 【請求項１】 半導体基板上または上方に形成され、溝
を有する第１材料膜と、該第１材料膜の溝部に平坦に埋
め込まれた第２材料膜とを有する半導体装置の製造方法
において、 前記半導体基板上または上方に第１材料膜を形成する工
程と、 前記第１材料膜をパターニングし、前記溝を形成する工
程と、 所定の前記溝部内において前記第１材料膜とは異なる材
質からなる研磨ストッパーを島状に形成する工程と、 前記半導体基板上方全面に第２材料膜を形成する工程
と、 前記第２材料膜を研磨し平坦化する工程とを、 含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板上または上方に形成され、配
線形成領域に溝部とコンタクトホール部とを有する層間
絶縁膜と、該層間絶縁膜の溝部およびコンタクトホール
部に平坦に埋め込まれた金属配線とを有する半導体装置
の製造方法において、 前記半導体基板上または上方に層間絶縁膜を形成する工
程と、 前記層間絶縁膜にパターニングし前記配線形成領域に溝
部を形成する工程と、 所定の前記溝部内において前記層間絶縁膜とは異なる材
質からなる研磨ストッパーを島状に形成する工程と、 前記層間絶縁膜にコンタクトホールを形成する工程と、 前記半導体基板上方全面に金属配線材料膜を形成する工
程と、 前記金属配線材料膜を研磨し、前記溝部およびコンタク
トホール部に平坦な金属配線を形成する工程とを、 含むことを特徴とする半導体装置の製造方法。 - 【請求項３】 前記研磨ストッパーが前記層間絶縁膜よ
りも高硬度の材質であって、前記金属配線に対して濡れ
性の良い材質であることを特徴とする請求項２記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34689992A JP3271203B2 (ja) | 1992-12-25 | 1992-12-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34689992A JP3271203B2 (ja) | 1992-12-25 | 1992-12-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06196570A JPH06196570A (ja) | 1994-07-15 |
| JP3271203B2 true JP3271203B2 (ja) | 2002-04-02 |
Family
ID=18386579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34689992A Expired - Fee Related JP3271203B2 (ja) | 1992-12-25 | 1992-12-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3271203B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100215847B1 (ko) * | 1996-05-16 | 1999-08-16 | 구본준 | 반도체 장치의 금속 배선 및 그의 형성 방법 |
| CN100437929C (zh) * | 2004-08-04 | 2008-11-26 | 探微科技股份有限公司 | 蚀刻具不同深宽比的孔洞的方法 |
-
1992
- 1992-12-25 JP JP34689992A patent/JP3271203B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06196570A (ja) | 1994-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5596230A (en) | Interconnection with self-aligned via plug | |
| US5688720A (en) | Method of flattening the surface of a semiconductor device by polishing | |
| US5728621A (en) | Method for shallow trench isolation | |
| JPH0834772B2 (ja) | 半導体素子の製造方法 | |
| JPH10173043A (ja) | 半導体素子のコンタクトプラグ形成方法 | |
| JPH11204645A (ja) | 半導体素子の層間絶縁膜及びその製造方法 | |
| JPH04277623A (ja) | 半導体装置の製造方法 | |
| US5681425A (en) | Teos plasma protection technology | |
| JPH10189603A (ja) | 半導体素子のコンタクトプラグ形成方法 | |
| JPH06295908A (ja) | 半導体装置の製造方法 | |
| US5597764A (en) | Method of contact formation and planarization for semiconductor processes | |
| JPH06318590A (ja) | 半導体装置の製造方法 | |
| JP3271203B2 (ja) | 半導体装置の製造方法 | |
| JPH06124948A (ja) | 配線形成方法 | |
| US6117787A (en) | Planarization method for a semiconductor device | |
| JP3274324B2 (ja) | 半導体装置の製造方法 | |
| JPH10326779A (ja) | 半導体基板の平坦化方法 | |
| JP3127983B2 (ja) | 半導体装置の製造方法 | |
| JPS59136934A (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JP2643793B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1140669A (ja) | 多層配線構造とその製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JP3257511B2 (ja) | ポリッシュ工程を備えた半導体装置の製造方法 | |
| JP2002026117A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080125 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |