[go: up one dir, main page]

DE19860505A1 - ESD-Schutzschaltung und Verfahren zu deren Herstellung - Google Patents

ESD-Schutzschaltung und Verfahren zu deren Herstellung

Info

Publication number
DE19860505A1
DE19860505A1 DE19860505A DE19860505A DE19860505A1 DE 19860505 A1 DE19860505 A1 DE 19860505A1 DE 19860505 A DE19860505 A DE 19860505A DE 19860505 A DE19860505 A DE 19860505A DE 19860505 A1 DE19860505 A1 DE 19860505A1
Authority
DE
Germany
Prior art keywords
gate electrode
heavily doped
gate electrodes
blind
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19860505A
Other languages
English (en)
Other versions
DE19860505B4 (de
Inventor
Young Gwan Kim
Jae Gyung Ahn
Myoung Goo Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19860505A1 publication Critical patent/DE19860505A1/de
Application granted granted Critical
Publication of DE19860505B4 publication Critical patent/DE19860505B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/926—Dummy metallization

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft allgemein Halbleiterbauteile und Ver­ fahren zu deren Herstellung, spezieller eine ESD(Electro- Static Discharge = elektrostatische Entladung)-Schutzschal­ tung sowie ein Verfahren zu deren Herstellung, das zum Ver­ einfachen des Herstellprozesses geeignet ist.
Im Allgemeinen verwenden alle aktuellen Halbleitererzeugnis­ se Silicide zum Herabsetzen der Betriebsgeschwindigkeit von Schaltungsteilen. Um jedoch einen geeigneten, sicheren Wi­ derstand zu erzielen, wie er für die Funktion einer ESD-Schutzschaltung mit hoher Ausfallspannung erforderlich ist, wird eine Silicid-Schutzmaske angewandt, um nur in einem solchen Bereich kein Silicid auszubilden, der als ESD-Schutzschaltung zu verwenden ist.
Nun wird unter Bezugnahme auf die Fig. 1 und 2 eine bekannte ESD-Schutzschaltung beschrieben, und unter Bezugnahme auf die Fig. 3A bis 3F wird ein bekanntes Herstellverfahren hierfür beschrieben. Dabei zeigt Fig. 1 das Layout der be­ kannten ESD-Schutzschaltung, Fig. 2 zeigt einen Schnitt ent­ lang einer Linie II-II in Fig. 1, und die Fig. 3A-3F ver­ anschaulichen anhand derselben Schnitte Schritte des bekann­ ten Herstellverfahrens.
Gemäß den Fig. 1 und 2 verfügt die bekannte ESD-Schutzschal­ tung über Isolierfilme 12 mit STI-Struktur, die in Feldbe­ reichen eines Halbleitersubstrats 11 ausgebildet sind, das mit einem aktiven Bereich und den Feldbereichen versehen ist. Im aktiven Bereich des Halbleitersubstrats 11 sind ein Gateisolierfilm 13 und eine Gateelektrode 14a ausgebildet. Zu beiden Seiten der Gateelektrode 14a sind isolierende Sei­ tenwände 16 hergestellt, und ebenfalls zu beiden Seiten der Gateelektrode 14a sind in der Oberfläche des Halbleitersub­ strats 11 stark dotierte n-Fremdstoffbereiche 17a und 17b ausgebildet. Weiterhin ist eine Einebnungsschicht 18 vorhan­ den, die mit Kontaktlöchern 19 versehen ist, die sich zum ersten und zweiten stark dotierten n-Fremdstoffbereich 17a und 17b erstrecken. Eine Metallverdrahtung 20 sorgt für elektrischen Anschluß dieser Fremdstoffbereiche 17a und 17b durch die Kontaktlöcher 19 hindurch. Eine Silicid-Schutzmas­ ke maskiert den Bereich der ESD-Schutzschaltung beim Her­ stellen eines Silicidfilms in einem anderen Bereich als dem der ESD-Schutzschaltung.
Gemäß Fig. 3A werden beim Herstellen einer solchen Schaltung zunächst Gräben in Feldbereichen des Halbleitersubstrats 11 mit aktiven Bereichen mit vorbestimmter Tiefe hergestellt, und auf der gesamten Oberfläche des Halbleitersubstrats 11 einschließlich der Gräben wird ein Isolierfilm hergestellt, der so rückgeätzt oder durch CMP (chemisch-mechanisches Po­ lieren) so bearbeitet wird, daß er nur in den Gräben ver­ bleibt, um Isolierfilme 12 mit STI(Shallow Trench Isolation = Iso­ lierung durch einen flachen Graben)-Strukturen auszu­ bilden. Wie es in Fig. 3B dargestellt ist, werden ein Gate­ isolierfilm 13 und eine Gateelektrodenschicht 14 aus Poly­ silizium auf der gesamten Oberfläche des Halbleitersubstrats 11 einschließlich der Isolierfilme 12 hergestellt. Auf die Polysiliziumschicht 14 wird ein Photoresist 15 aufgetragen, der durch Belichten und Entwickeln strukturiert wird, um ei­ nen Gatebereich zu bilden. Wie es in Fig. 3C dargestellt ist, werden die Polysiliziumschicht 14 und der Gateisolier­ film 13 selektiv unter Verwendung des strukturierten Photo­ resists 15 als Maske entfernt, um eine Gateelektrode 14a auszubilden. Wie es in Fig. 3D dargestellt ist, wird auf der gesamten Oberfläche des Halbleitersubstrats 11 einschließ­ lich der Gateelektrode 14a ein Isolierfilm hergestellt, der rückgeätzt wird, um isolierende Seitenwände 16 zu beiden Seiten der Gateelektrode 14a auszubilden. Dann werden n-Fremdstoffionen mit hoher Konzentration in die gesamte Ober­ fläche des Halbleitersubstrats 11 injiziert, wobei die Gate­ elektrode 14a und die Isolierfilm-Seitenwände 16 als Masken verwendet werden, um den ersten und zweiten stark dotierten n-Fremdstoffbereich 17a und 17b in der Oberfläche des Halb­ leitersubstrats 11 zu beiden Seiten der Gateelektrode 14a auszubilden. Auf diese Weise wird, wie es in Fig. 1 darge­ stellt ist, nachdem eine Silicid-Schutzmaske 10 so herge­ stellt wurde, daß ein Silicidfilm nicht im Bereich der ESD-Schutzschaltung ausgebildet wird, ein Silicidmaterial in Be­ reichen mit Ausnahme desjenigen der ESD-Schutzschaltung ab­ geschieden, und es erfolgt ein Tempern des Silicidfilms, woraufhin die Silicid-Schutzmaske 10 entfernt wird und ein Reinigungsvorgang ausgeführt wird. Wie es in Fig. 3E darge­ stellt ist, wird auf der gesamten Oberfläche des Halbleiter­ substrats 11 eine Einebnungsschicht 18 aus BPSG (Bor-Phos­ phor-Silikatglas) oder SOG (Spin On Glas = aufgeschleudertes Glas) hergestellt und durch Photolithographie und Ätzen se­ lektiv entfernt, um Kontaktlöcher 19 auszubilden, die die Oberflächen des ersten und zweiten stark dotierten n-Fremd­ stoffbereichs 17a und 17b freilegen. Wie es in Fig. 3F dar­ gestellt ist, wird auf der gesamten Oberfläche des Halblei­ tersubstrats 11 einschließlich der Kontaktlöcher 19 eine Me­ tallschicht abgeschieden, die selektiv strukturiert wird, um die Metallverdrahtung 20 auszubilden, die durch die Kontakt­ löcher 19 hindurch die Oberflächen des ersten und zweiten stark dotierten n-Fremdstoffbereichs 17a und 17b kontak­ tiert.
Jedoch bestehen bei dieser bekannten ESD-Schutzschaltung und ihrem Herstellverfahren die folgenden Probleme:
  • - Erstens vermehrt die Herstellung einer Silicid-Schutzmaske nur in einem als ESD-Schutzschaltung wirkenden Bereich für erhöhte Ausfallspannung der ESD-Schutzschaltung die Her­ stellschritte und erhöht die Kosten.
  • - Zweitens bewirkt ein Überätzen des SDI-Materials beim Ent­ fernen und Reinigen der Silicid-Schutzmaske einen starken Anstieg eines Übergangs-Leckstroms, was das elektrische Funktionsvermögen beeinträchtigt.
Der Erfindung liegt die Aufgabe zugrunde, eine ESD-Schutz­ schaltung und ein Verfahren zu deren Herstellung zu schaf­ fen, die einen einfachen Herstellprozeß, hohe Ausfallspan­ nung und hohe Zuverlässigkeit ermöglichen.
Diese Aufgabe ist hinsichtlich der Schaltung durch die Lehre des beigefügten Anspruchs 1 und hinsichtlich des Verfahrens durch die Lehre des beigefügten Anspruchs 10 gelöst.
Zusätzliche Vorteile, Aufgaben und andere Merkmale der Er­ findung werden teilweise in der folgenden Beschreibung dar­ gelegt, und teilweise werden sie dem Fachmann bei der Unter­ suchung des Folgenden oder beim Ausüben der Erfindung er­ kennbar. Die Aufgaben und Vorteile der Erfindung werden spe­ ziell durch die Maßnahmen erzielt, wie sie in den beigefüg­ ten Ansprüchen dargelegt sind.
Die Erfindung wird aus der nachfolgenden detaillierten Be­ schreibung und den beigefügten Zeichnungen, die nur zur Ver­ anschaulichung dienen und demgemäß für die Erfindung nicht beschränkend sind, vollständiger zu verstehen sein.
Fig. 1 veranschaulicht das Layout einer bekannten ESD-Schutzschaltung;
Fig. 2 ist eine Schnittansicht entlang der Linie II-II in Fig. 1;
Fig. 3A-3B sind Schnitte gemäß Fig. 2 zum Veranschaulichen von Schritten zum Herstellen der ESD-Schutzschaltung gemäß Fig. 1;
Fig. 4 veranschaulicht das Layout einer ESD-Schutzschaltung gemäß einem ersten Ausführungsbeispiel der Erfindung;
Fig. 5 zeigt eine Schnittansicht entlang einer Linie IV-IV in Fig. 4;
Fig. 6 veranschaulicht das Layout einer ESD-Schutzschaltung gemäß einem zweiten Ausführungsbeispiel der Erfindung;
Fig. 7 zeigt eine Schnittansicht entlang einer Linie V-V in Fig. 6;
Fig. 8 veranschaulicht das Layout einer ESD-Schutzschaltung gemäß einem dritten Ausführungsbeispiel der Erfindung;
Fig. 9 zeigt eine Schnittansicht entlang einer Linie VI-VI in Fig. 8; und
Fig. 10A-10G zeigen Schnittansichten entlang der Linie V-V in Fig. 6 zum Veranschaulichen von Schritten zum Herstellen einer ESD-Schutzschaltung gemäß einem bevorzugten Ausfüh­ rungsbeispiel der Erfindung.
Gemäß den Fig. 4 und 5 verfügt die ESD-Schutzschaltung gemäß dem ersten Ausführungsbeispiel der Erfindung über Isolier­ filme 22 mit STI-Struktur in Feldbereichen eines Halbleiter­ substrats 21, auf dem ein aktiver Bereich und die Feldberei­ che ausgebildet sind. Im aktiven Bereich des Halbleitersub­ strats 21 sind eine Gateelektrode 24a und ein Gateisolier­ film 23 auf dieser in einer Richtung vorhanden. Außerdem existieren ein erster und ein zweiter stark dotierter Fremd­ stoffbereich 27a und 27b in der Oberfläche des Halbleiter­ substrats 21 zu beiden Seiten der Gateelektrode 24a, und auf dem zweiten stark dotierten n-Fremdstoffbereich 27b existie­ ren mehrere Blind-Gateelektroden 24b rechtwinklig zur Gate­ elektrode 24a. Zu beiden Seiten der Gateelektrode 24a und jeder Blind-Gateelektrode 24b befinden sich Isolierfilm-Sei­ tenwände 26. Silicidfilme 28 sind auf den Oberflächen des ersten stark dotierten n-Fremdstoffbereichs 27a, der Gate­ elektrode 24a und der Blind-Gateelektrode 24b vorhanden. Eine Einebnungsschicht 29 verfügt über Kontaktlöcher, durch die hindurch die Oberflächen des ersten und zweiten stark dotierten Fremdstoffbereichs 27a und 27b freigelegt sind. Durch die Kontaktlöcher 30 hindurch sind die Fremdstoffbe­ reiche 27a und 27b durch Metallverdrahtungen 31 elektrisch kontaktiert. Auf demjenigen Teil des zweiten stark dotierten n-Fremdstoffbereichs 27b, auf dem keine Blind-Gateelektroden ausgebildet sind, wird ein Silicidfilm 28 hergestellt. Der erste stark dotierte n-Fremdstoffbereich 27a bildet einen Sourcebereich, während der zweite stark dotierte n-Fremd­ stoffbereich 27b einen Drainbereich bildet. Indessen ist der zweite stark dotierte n-Fremdstoffbereich 27b gemäß einer gröberen Designregel als andere Bereiche für die ESD-Funk­ tion hergestellt.
Das zweite Ausführungsbeispiel gemäß den Fig. 6 und 7 unter­ scheidet sich vom ersten Ausführungsbeispiel dadurch, daß die Blind-Gateelektroden 24b mit festem Intervall in Rich­ tung der Gateelektrode 24a ausgebildet sind.
Beim durch die Fig. 8 und 9 veranschaulichten dritten Aus­ führungsbeispiel sind die Blind-Gateelektroden 24b wiederum auf dem zweiten stark dotierten n-Fremdstoffbereich 27b be­ abstandet von der Gateelektrode 24a ausgebildet, nun jedoch schachbrettförmig.
Anhand der Fig. 10A-10G wird nun ein Verfahren zum Her­ stellen des zweiten Ausführungsbeispiels beschrieben.
Gemäß Fig. 10A werden zunächst in den Feldbereichen des Halbleitersubstrats 21 Gräben ausgebildet. Dann wird auf der gesamten Oberfläche des Halbleitersubstrats 21 einschließ­ lich der Gräben ein Isolierfilm hergestellt, der rückgeätzt wird, um in den Gräben Isolierfilme 22 mit STI-Struktur aus­ zubilden. Wie es in Fig. 10B dargestellt ist, werden ein Gateisolierfilm 23 und eine leitende Gateelektrodenschicht 24 auf der gesamten Oberfläche des Halbleitersubstrats 21 einschließlich des Isolierfilms 22 aus Polysilizium herge­ stellt. Auf der leitenden Schicht 24 wird ein Photoresist­ film 25 hergestellt, der durch Belichten und Entwickeln so strukturiert wird, daß mehrere Photoresistfilme mit ver­ schiedenen Breiten erzeugt sind. Wie es in Fig. 10C darge­ stellt ist, werden die leitende Schicht 24 und der Gateiso­ lierfilm 23 unter Verwendung des strukturierten Photoresist­ films 25 als Maske selektiv entfernt, um eine Gateelektrode 24a zusammen mit mehreren Blind-Gateelektroden 24b auszubil­ den, die mit minimalen Breiten von der Gateelektrode 24a be­ abstandet sind. Wie erläutert, verlaufen diese Blind-Gate­ elektroden 24b beim zweiten Ausführungsbeispiel parallel zur Gateelektrode 24a, wobei sie jedoch bei anderer Strukturie­ rung des Photoresistfilms auch so hergestellt werden können, daß sie rechtwinklig zur Gateelektrode 24a verlaufen oder in einem Schachbrettmuster angeordnet sind. Wie es in Fig. 10D dargestellt ist, wird der Photoresistfilm 25 an­ schließend entfernt, und auf dem Halbleitersubstrat 21 wird ein­ schließlich der Gateelektrode 24a ein Isolierfilm herge­ stellt, der rückgeätzt wird, um Isolierfilm-Seitenwände 26 zu beiden Seiten der Gateelektrode 24a und der Blind-Gate­ elektroden 24b herzustellen. Dann werden n-Fremdstoffionen (ESD-Ionen) für Source/Drain-Bereiche unter Verwendung des Isolierfilms 26, der Gateelektrode 24a und der Blind-Gate­ elektrode 24b als Maske stark in die gesamte Oberfläche des Halbleitersubstrats 21 injiziert, um erste und zweite stark dotierte n-Fremdstoffbereiche 27a und 27b in der Oberfläche des Halbleitersubstrats 21 zu beiden Seiten der Gateelektro­ de 24a und der Blind-Gateelektroden 24b auszubilden. In die­ sem Fall sind die stark dotierten n-Fremdstoffbereiche 27b miteinander verbunden, da sie als DCFS(Drain Contact to Gate Space = Drainkontakt zum Gateraum)-Bereiche ausgebildet sind, die viel breiter sind als es der Kerndesignregel ent­ spricht und da die Blind-Gateelektroden 24b so ausgebildet sind, daß sie minimale Breite aufweisen, um für gleichmäßi­ gen Stromfluß im zweiten stark dotierten n-Fremdstoffbe­ reich 27b zu sorgen. Wie es in Fig. 10E dargestellt ist, wird ein Material zum Herstellen eines Silicidfilms auf der gesamten Oberfläche des Halbleitersubstrats 21 einschließ­ lich der Gateelektrode 24a abgeschieden und getempert, um auf der Oberfläche des ersten stark dotierten n-Fremdstoff­ bereichs 27a, der Gateelektrode 24a und den Blind-Gateelek­ troden 24b einen Silicidfilm 28 auszubilden. Das Material zum Ausbilden des auf den Isolierfilm-Seitenwänden abge­ schiedenen Silicids, das nicht mit dem Silizium im Halblei­ tersubstrat reagiert hat, wird bei einem späteren Reini­ gungsprozeß entfernt. In diesem Fall wird der Silicidfilm 28 auch auf dem freiliegenden Teil der Oberfläche der zwei­ ten stark dotierten n-Fremdstoffbereiche 27 ausgebildet, auf dem keine Blind-Gateelektrode 24b hergestellt ist. Wie es in Fig. 10F dargestellt ist, wird auf der gesamten Oberfläche des Halbleitersubstrats 21 BPSG oder SOG abgeschieden, um die Einebnungsschicht 29 auszubilden, die durch Photolitho­ graphie und Ätzen selektiv entfernt wird, um die Kontaktlö­ cher 30 auszubilden, die Teile der Oberfläche des ersten und zweiten Fremdstoffbereichs 27a und 27b freilegen. Wie es in Fig. 10G dargestellt ist, wird auf der gesamten Oberfläche des Halbleitersubstrats 21 einschließlich der Kontaktlöcher 30 eine Metallschicht abgeschieden, die selektiv entfernt wird, um Metallverdrahtungen 31 auszubilden, die durch die Kontaktlöcher 30 hindurch das Halbleitersubstrat 21 kontak­ tieren.
Die ESD-Schutzschaltung und das Verfahren zu ihrer Herstel­ lung gemäß der Erfindung zeigen die folgenden Vorteile:
  • - Erstens wird keine gesonderte Maske zum Herstellen von Si­ licid benötigt, da die Blind-Gateelektroden auf der Oberflä­ che des Drainbereichs ausgebildet sind, was die Kosten ver­ ringert.
  • - Zweitens verbessert der Widerstand, der dadurch gewähr­ leistet ist, daß auf der Oberfläche des Drainbereichs kein Silicid hergestellt wird, die ESD-Funktion.
  • - Drittens sind Herstellschritte dadurch vereinfacht, daß keine Maske aufzubringen und zu entfernen ist, um den Sili­ cidfilm nur auf dem Bereich der ESD-Schutzschaltung herzu­ stellen.
  • - Viertens ist die Zuverlässigkeit eines Bauteils dadurch verbessert, daß das Überätzen des Isolierfilms dadurch ver­ hindert ist, daß ein Maskenentfernungs- und Reinigungspro­ zeß weggelassen ist.

Claims (21)

1. ESD(Electro-Static Discharge = elektrostatische Entla­ dung)-Schutzschaltung mit:
  • - einem Halbleitersubstrat (21) mit einem aktiven Bereich und Feldbereichen;
  • - Isolierfilmen (22), die in den Feldbereichen des Halblei­ tersubstrats hergestellt sind;
  • - einem Gateisolierfilm (23) und einer Gateelektrode (24a), die auf dem aktiven Bereich hergestellt sind; und
  • - einem ersten und einem zweiten stark dotierten Fremdstoff­ bereich (27a, 27b), die in der Oberfläche des Halbleitersub­ strats zu beiden Seiten der Gateelektrode ausgebildet sind;
    gekennzeichnet durch
  • - mehrere Blind-Gateelektroden (24b), die auf dem zweiten stark dotierten Fremdstoffbereich beabstandet von der Gate­ elektrode hergestellt sind;
  • - Isolierfilm-Seitenwände (26), die zu beiden Seiten der Gateelektrode und der Blind-Gateelektroden hergestellt sind; und
  • - Silicidfilme auf den Oberflächen der Gateelektrode, der Blind-Gateelektroden und des ersten stark dotierten Fremd­ stoffbereichs.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Blind-Gateelektroden (24b) rechtwinklig zur Richtung der Gateelektrode (24a) hergestellt sind.
3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Blind-Gateelektroden (24b) in der Richtung parallel zur Richtung der Gateelektrode (24a) hergestellt sind.
4. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Blind-Gateelektroden (24b) schachbrettartig hergestellt sind.
5. Schaltung nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß die Gateelektrode (24a) und die Blind-Gateelektroden (24b) aus Polysilizium bestehen.
6. Schaltung nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß der Isolierfilm (22) STI(Shallow Trench Isolation = Isolierung mittels eines flachen Gra­ bens)-Struktur aufweist.
7. Schaltung nach-einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß der Silicidfilm (28) auch auf denjenigen Teilen der Oberflächen der zweiten stark dotier­ ten Fremdstoffbereichen (27b) hergestellt ist, die keine Blind-Gateelektroden tragen.
8. Schaltung nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß die zweiten stark dotierten Fremdstoffbereiche (27b) gemäß einer Designregel hergestellt sind, die gröber als die für die ersten stark dotierten Fremdstoffbereiche (27a) ist.
9. Schaltung nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß der erste stark dotierte Fremd­ stoffbereich (27a) ein Sourcebereich ist, während die zwei­ ten stark dotierten Fremdstoffbereiche (27b) Drainbereiche sind.
10. Verfahren zum Herstellen einer ESD-Schutzschaltung, mit den folgenden Schritten:
  • (1) Bereitstellen eines Halbleitersubstrats (21) mit darauf ausgebildeten Feldbereichen und einem aktiven Bereich;
  • (2) Herstellen von Isolierfilmen (22) in den Feldbereichen des Halbleitersubstrats;
  • (3) Herstellen eines Gateisolierfilms (23) und einer leiten­ den Schicht auf der gesamten Oberfläche des Halbleitersub­ strats; und
  • (4) selektives Entfernen der leitenden Schicht und des Gate­ isolierfilms, um eine Gateelektrode (24a) herzustellen;
    dadurch gekennzeichnet durch folgende Schritte:
  • (5) Herstellen mehrerer Blind-Gateelektroden (24b) auf einer Seite der Gateelektrode beabstandet von dieser;
  • (6) Herstellen isolierender Seitenwand-Abstandshalter zu beiden Seiten der Gateelektrode und der Blind-Gateelektro­ den;
  • (7) Herstellen erster und zweiter stark dotierter Fremd­ stoffbereiche (27a, 27b) in der Oberfläche des Halbleiter­ substrats zu beiden Seiten der Gateelektrode und der Blind- Gateelektroden;
  • (8) Herstellen von Silicidfilmen (28) auf den Oberflächen des ersten stark dotierten Fremdstoffbereichs, der Gateelek­ trode und der Blind-Gateelektroden; und
  • (9) Herstellen von Metallverdrahtungen, die die ersten und zweiten stark dotierten Fremdstoffbereiche anschließen.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der Schritt (2) des Herstellens von Isolierfilmen (22) die folgenden Schritte umfaßt:
  • - Herstellen von Gräben in den Feldbereichen des Halbleiter­ substrats (21);
  • - Herstellen eines Isolierfilms auf der gesamten Oberfläche des Halbleitersubstrats einschließlich der Gräben; und
  • - Rückätzen des Isolierfilms.
12. Verfahren nach einem der Ansprüche 10 oder 11, dadurch gekennzeichnet, daß die Blind-Gateelektroden (24b) mit mi­ nimaler Breite hergestellt werden, um den Stromfluß in den zweiten stark dotierten Fremdstoffbereichen (27b) zu er­ leichtern.
13. Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß auf den zweiten stark dotierten Fremd­ stoffbereichen (27b) mehrere Blind-Gateelektroden (24b) her­ gestellt werden.
14. Verfahren nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, daß die Blind-Gateelektroden (24b) in der Richtung rechtwinklig zur Richtung der Gateelektrode (24a) beabstandet von dieser hergestellt werden.
15. Verfahren nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, daß die Blind-Gateelektroden (24b) in der Richtung parallel zur Richtung der Gateelektrode (24a) beab­ standet von dieser hergestellt werden.
16. Verfahren nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, daß die Blind-Gateelektroden (24b) mit Schachbrettmuster entfernt von der Gateelektrode (24a) her­ gestellt werden.
17. Verfahren nach einem der Ansprüche 10 bis 16, dadurch gekennzeichnet, daß der Schritt (8) die folgenden Unter­ schritte umfaßt:
  • - Abscheiden eines Materials zum Herstellen eines Silicids auf der gesamten Oberfläche des Halbleitersubstrats (21) und
  • - Tempern des Halbleitersubstrats einschließlich des darauf abgeschiedenen Materials.
18. Verfahren nach einem der Ansprüche 10 bis 17, dadurch gekennzeichnet, daß die zweiten stark dotierten Fremdstoff­ bereiche (27b) gemäß einer Designregel hergestellt werden, die gröber als die für den ersten stark dotierten Fremd­ stoffbereich (27a) ist.
19. Verfahren nach einem der Ansprüche 10 bis 18, dadurch gekennzeichnet, daß die ersten und zweiten stark dotierten Fremdstoffbereiche (27a, 27b) durch starkes Injizieren von n-Fremdstoffionen hergestellt werden.
20. Verfahren nach einem der Ansprüche 10 bis 19, dadurch gekennzeichnet, daß die Gateelektrode (24a) und die Blind- Gateelektroden (24b) aus Polysilizium hergestellt werden.
21. Verfahren nach einem der Ansprüche 10 bis 20, dadurch gekennzeichnet, daß die Gateelektrode (24a) und die Blind- Gateelektroden (24b) gleichzeitig hergestellt werden.
DE19860505A 1998-01-13 1998-12-28 ESD-Schutzschaltung und Verfahren zu deren Herstellung Expired - Fee Related DE19860505B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR737/98 1998-01-13
KR1019980000737A KR100263480B1 (ko) 1998-01-13 1998-01-13 이에스디 보호회로 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE19860505A1 true DE19860505A1 (de) 1999-07-15
DE19860505B4 DE19860505B4 (de) 2004-12-16

Family

ID=19531382

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19860505A Expired - Fee Related DE19860505B4 (de) 1998-01-13 1998-12-28 ESD-Schutzschaltung und Verfahren zu deren Herstellung

Country Status (4)

Country Link
US (1) US6096609A (de)
JP (1) JP2992885B2 (de)
KR (1) KR100263480B1 (de)
DE (1) DE19860505B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001041194A2 (de) * 1999-11-30 2001-06-07 Infineon Technologies Ag Halbleiterschaltungsanordnung und verfahren zur herstellung

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100263480B1 (ko) * 1998-01-13 2000-09-01 김영환 이에스디 보호회로 및 그 제조방법
US6110771A (en) * 1998-09-11 2000-08-29 Lg Semicon Co., Ltd. Fabrication method of a semiconductor device using self-aligned silicide CMOS having a dummy gate electrode
JP3506645B2 (ja) 1999-12-13 2004-03-15 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
KR100369863B1 (ko) * 2000-06-29 2003-02-05 주식회사 하이닉스반도체 이에스디 보호 회로의 트랜지스터 및 그의 제조 방법
KR100369864B1 (ko) * 2000-06-29 2003-02-05 주식회사 하이닉스반도체 이에스디 보호 회로의 트랜지스터 및 그의 제조 방법
US6660603B2 (en) * 2000-09-21 2003-12-09 Texas Instruments Incorporated Higher voltage drain extended MOS transistors with self-aligned channel and drain extensions
TW462083B (en) * 2000-12-04 2001-11-01 Macronix Int Co Ltd Method for manufacturing salicide metal of embedded virtual-ground memory
KR100672737B1 (ko) * 2000-12-30 2007-01-23 매그나칩 반도체 유한회사 Ｅｓｄ용 반도체 소자 및 그 제조방법
DE10103297A1 (de) * 2001-01-25 2002-08-22 Infineon Technologies Ag MOS-Transistor
US6609235B2 (en) 2001-06-22 2003-08-19 Bae Systems Information And Electronic Systems Integration, Inc. Method for providing a fill pattern for an integrated circuit design
US6569584B1 (en) * 2001-06-29 2003-05-27 Xilinx, Inc. Methods and structures for protecting reticles from electrostatic damage
KR100900543B1 (ko) * 2002-11-14 2009-06-02 삼성전자주식회사 박막 트랜지스터 기판의 다결정 규소 박막 트랜지스터 및그의 형성 방법
DE10255359B4 (de) * 2002-11-27 2008-09-04 Infineon Technologies Ag Transistor mit Füllbereichen im Source- und/oder Draingebiet
US7338888B2 (en) * 2004-03-26 2008-03-04 Texas Instruments Incorporated Method for manufacturing a semiconductor device having a silicided gate electrode and a method for manufacturing an integrated circuit including the same
US7061737B2 (en) * 2004-04-05 2006-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for ESD protection on high voltage I/O circuits triggered by a diode string
US7242558B2 (en) * 2004-06-01 2007-07-10 Taiwan Semiconductor Co., Ltd. ESD protection module triggered by BJT punch-through
JP2006032410A (ja) * 2004-07-12 2006-02-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7199032B2 (en) * 2004-07-30 2007-04-03 Texas Instruments Incorporated Metal silicide induced lateral excessive encroachment reduction by silicon <110> channel stuffing
JP4836427B2 (ja) * 2004-09-28 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2006294800A (ja) * 2005-04-08 2006-10-26 Toshiba Corp 半導体装置の製造方法
US7646063B1 (en) 2005-06-15 2010-01-12 Pmc-Sierra, Inc. Compact CMOS ESD layout techniques with either fully segmented salicide ballasting (FSSB) in the source and/or drain regions
US7465995B2 (en) * 2006-01-10 2008-12-16 Taiwan Semiconductor Manufacturing Co. Resistor structure for ESD protection circuits
JP2007317903A (ja) * 2006-05-26 2007-12-06 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
TWI312192B (en) * 2006-09-18 2009-07-11 Promos Technologies Inc Semiconductor device and manufacture method thereof
JP4586843B2 (ja) * 2007-11-15 2010-11-24 ソニー株式会社 半導体装置
JP2009170807A (ja) * 2008-01-18 2009-07-30 Elpida Memory Inc ダミーゲートパターンを備える半導体装置
US20090261419A1 (en) * 2008-04-22 2009-10-22 Shu-Ping Fang Semiconductor device having assist features and manufacturing method thereof
JP5361419B2 (ja) * 2009-01-29 2013-12-04 セイコーインスツル株式会社 半導体装置
CN102194794B (zh) * 2010-03-05 2013-09-11 中芯国际集成电路制造(上海)有限公司 等离子体损伤检测结构、其检测方法及其形成方法
US8598656B2 (en) * 2010-03-08 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of forming ESD protection device
US8552495B2 (en) * 2010-10-22 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy gate for a high voltage transistor device
US9318476B2 (en) * 2014-03-03 2016-04-19 Qualcomm Incorporated High performance standard cell with continuous oxide definition and characterized leakage current
US9607988B2 (en) 2015-01-30 2017-03-28 Qualcomm Incorporated Off-center gate cut
CN109196648B (zh) * 2016-06-30 2022-04-15 德州仪器公司 Esd装置的触点阵列优化

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4753897A (en) * 1986-03-14 1988-06-28 Motorola Inc. Method for providing contact separation in silicided devices using false gate
US4753896A (en) * 1986-11-21 1988-06-28 Texas Instruments Incorporated Sidewall channel stop process
US5429975A (en) * 1993-10-25 1995-07-04 United Microelectronics Corporation Method of implanting during manufacture of ROM device
US5529941A (en) * 1994-03-28 1996-06-25 Vlsi Technology, Inc. Method for making an integrated circuit structure
KR100203900B1 (ko) * 1996-06-24 1999-06-15 김영환 정전기 보호회로를 구비한 반도체장치
US5990520A (en) * 1997-02-07 1999-11-23 Digital Equipment Corporation Method for fabricating a high performance vertical bipolar NPN or PNP transistor having low base resistance in a standard CMOS process
US5998252A (en) * 1997-12-29 1999-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of salicide and sac (self-aligned contact) integration
KR100263480B1 (ko) * 1998-01-13 2000-09-01 김영환 이에스디 보호회로 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001041194A2 (de) * 1999-11-30 2001-06-07 Infineon Technologies Ag Halbleiterschaltungsanordnung und verfahren zur herstellung
WO2001041194A3 (de) * 1999-11-30 2001-12-06 Infineon Technologies Ag Halbleiterschaltungsanordnung und verfahren zur herstellung

Also Published As

Publication number Publication date
JPH11214634A (ja) 1999-08-06
US6096609A (en) 2000-08-01
KR100263480B1 (ko) 2000-09-01
JP2992885B2 (ja) 1999-12-20
KR19990065454A (ko) 1999-08-05
DE19860505B4 (de) 2004-12-16

Similar Documents

Publication Publication Date Title
DE19860505A1 (de) ESD-Schutzschaltung und Verfahren zu deren Herstellung
DE69211093T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit selbstjustierten Kontakten zwischen eng beabstandeten Strukturen
DE3834241C2 (de) Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
DE3854455T2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung.
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE69429978T2 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit Isolationszonen
DE10296608B4 (de) Verfahren zum Herstellen einer Speicherzelle
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102011085203B4 (de) Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE3327301A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE19704149B4 (de) Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil sowie nach diesem Verfahren hergestellte Metallverdrahtung
DE69228099T2 (de) Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur
DE19638684A1 (de) Halbleitervorrichtung mit einem Kontaktloch
DE19727232A1 (de) Analoges Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10043183A1 (de) Halbleitervorrichtung und Herstellungsvorrichtung von einer Halbleitervorrichtung
EP0453644B1 (de) Verfahren zur Herstellung einer Öffnung in einem Halbleiterschichtaufbau und dessen Verwendung zur Herstellung von Kontaktlöchern
DE19837395A1 (de) Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69326269T2 (de) Herstellungsverfahren von Kontaktöffnungen in integrierten Schaltungen
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE19853432A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
DE102007037925B3 (de) Metall-Oxid-Halbleiter-Struktur und Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701