-
Die
Erfindung betrifft einen Adapter zum Testen einer oder mehrerer
Leiteranordnungen und Verfahren. Insbesondere betrifft die Erfindung
einen Adapter zum Testen von Leiterplatten und anderen im wesentlichen
etwa plattenförmige,
unbestückte
Leiteranordnungen. Derartige Leiteranordnungen sind z.B. Chip-Carrier,
die eine Chipseite aufweisen, an welcher Kontaktstellen zum Verbinden
mit einem integrierten Schaltkreis vorgesehen sind, und eine Anbindungsseite
aufweisen, an welcher größere Kontaktstellen
zum Anbinden an eine weitere Leiteranordnung vorgesehen sind. Diese
Kontaktstellen auf der Anbindungsseite können in einem regelmäßigen Raster
angeordnet sein.
-
Bekannte
Vorrichtungen zum Prüfen
von unbestückten
Leiterplatten können
grundsätzlich
in zwei Gruppen eingeteilt werden. Zur ersten Gruppe gehören die
Vorrichtungen mit Adapter, sogenannte Paralleltester, bei welchen
alle Kontaktpunkte einer Leiterplatte gleichzeitig mittels des Adapters
kontaktiert werden. Die zweite Gruppe umfasst die sogenannten Fingertester.
Das sind Vorrichtungen, die mit zwei oder mehreren Prüffingern
die einzelnen Kontaktpunkte sequentiell abtasten.
-
-
Derartige
Adapter dienen grundsätzlich
dazu, die ungleichmäßige Konfiguration
der Kontaktpunkte der zu testenden Leiterplatte an das vorgegebene
Grundraster der elektrischen Prüfvorrichtung anzupassen.
Bei modernen, zu testenden Leiterplatten sind die Kontaktpunkte
nicht mehr in einem gleichmäßigen Raster
angeordnet, weshalb die die Verbindung zwischen dem Kontaktraster
und den Kontaktpunkten herstellenden Kontaktnadeln im Adapter mit
einer Schrägstellung
bzw. Auslenkung angeordnet sind oder ein sogenannter Translator
vorgesehen ist, der das gleichmäßige Kontaktraster
in die ungleichmäßige Konfiguration
der Kontaktpunkte "übersetzt". Diese Adapter werden
deshalb auch als Rasteranpassungsadapter bezeichnet.
-
Unabhängig von
der Art der Vorrichtung werden die einzelnen Leiterbahnen unbestückter Leiterplatten
auf Unterbrechungen in den Leiterbahnen ("Unterbrechungstest") und auf elektrische Verbindungen zu
anderen Leiterbahnen("Kurzschlusstest") getestet. Der Kurzschlusstest
kann sowohl die Detektion von niederohmigen als auch von hochohmigen
Verbindungen umfassen.
-
Sowohl
für den
Unterbrechungstest als auch für
den Kurzschlusstest sind unterschiedliche Messverfahren bekannt.
Hierbei wird jede Leiterbahn auf einen Kurzschluss bzw. jeder Zweig
einer Leiterbahn auf eine Unterbrechung untersucht, so dass bei
modernen Leiterplatten mit einer Vielzahl von Leiterbahnen eine
entsprechend hohe Anzahl einzelner Messvorgänge durchgeführt werden
muss.
-
Aus
der
EP 0 508 062 B1 geht
ein Verfahren zum Prüfen
von Leiterplatten hervor, bei dem die zu untersuchende Leiterplatte
mit einem inhomogenen elektrischen Feld beaufschlagt wird, wobei
ein auf Grund des inhomogenen elektrischen Feldes sich bildendes
elektrisches Potenzial von einer Messsonde an einen Kontaktpunkt
abgenommen wird und das Potenzial mit dem Potenzial anderer Prüfpunkte und/oder
mit einer Referenz verglichen wird. Dieses Verfahren wird als Feldmessung
bezeichnet.
-
Eine
Weiterentwicklung dieser Feldmessung ist in der
EP 0 772 054 A2 beschrieben.
Bei dieser Weiterbildung der Feldmessung werden beim Testen einer
ersten Leiterplatte mittels Feldmessungen die einzelnen Leiterbahnen
auf Kurzschluss und mittels Widerstandsmessungen der einzelnen Leiterbahnen auf
Unterbrechung getestet. Aus den sich hieraus ergebenden Messwerten
werden komplexe Leitwerte berechnet, die als Referenzleitwerte zum
Testen weiterer Leiterplatten verwendet werden. Durch Verwendung
dieser Referenzleitwerte beim Testen weiterer Leiterplatten können mittels
einer Feldmessung die einzelnen Leiterbahnen sowohl auf Kurzschlüsse als auch
auf Unterbrechungen getestet werden.
-
-
Aus
der
DE 197 00 505
A1 geht ein Verfahren zur Prüfung von Leiterplatten hervor,
bei dem mehrere Power-Netze und/oder Ground-Netze einer Leiterplatte
kurzgeschlossen und Signalnetze mit einer hohen Prüfspannung
gegenüber
diesem Zusammenschluss von Netzen auf Kurzschluss getestet werden.
Hierbei wird zunächst
der Zusammenschluss von Netzen auf ein hohes Potential gelegt und
dann die einzelnen Signalnetze gegenüber diesen Zusammenschluss
getestet. Hierdurch kann die Anzahl der aufgrund der hohen Spannungen
sehr zeitintensiven Tests drastisch verringert werden, denn die
Signalnetze müssen
nicht gegen jedes Power- bzw. Ground-Netz einzeln getestet werden.
-
Beim
Testen von sogenannten Chip-Carriern werden spezielle Anforderungen
an die Testvorrichtung gestellt. Chip-Carrier sind kleine Leiterplatten oder
Leiteranordnung, die auf einer Seite, der Chip-Seite, Kontaktpunkte
besitzen, an welchen ein oder mehrere integrierte Schaltkreise ohne
Gehäuse unmittelbar
angebunden und mittels Bonden mit den Kontaktpunkten des Chip-Carriers
elektrisch verbunden werden können.
Die Kontaktpunkte auf der Chipseite sind mittels Leiterbahnen mit
jeweils einem korrespondierenden Kontaktpunkt auf der gegenüberliegenden
Seite des Chip-Carriers,
der Anbindungsseite, elektrisch verbunden. Die Chip-Carrier können eine
räumlichen
Struktur (siehe z.B.
US 5,006,963 ) aufweisen.
-
Die
Kontaktstellen auf der Chipseite sind in der Regel sehr dicht nebeneinander
angeordnet und klein ausgebildet. In der Fachsprache wird dies als „high-pitch" be zeichnet. Die
Kontaktstellen an der Anbindungsseite sind üblicherweise größer und
in der Regel in einem Raster angeordnet. Typischerweise ist ein
BGA-Raster (Ball Grid Array-Raster) vorgesehen. Derartige Chip-Carrier
sind zum Beispiel in MC
2M
® BGA
Type Multi-Chip-Module beschrieben. Diese Veröffentlichung ist im Internet
unter www.valtronic.ch erhältlich.
Weitere Chip-Carrier sind zum Beispiel in der
US 5,066,963 offenbart.
-
Die
Kontaktpunkte auf der Chipseite der Chip-Carrier sind derart fein
ausgebildet und eng nebeneinander angeordnet, dass sie mit üblichen
Adaptern nicht kontaktierbar sind. Deshalb ist es nicht möglich, derartige
Chip-Carrier mit einem Paralleltester zu testen. Chip-Carrier sind
Massenprodukte, die in sehr hohen Stückzahlen hergestellt werden.
Mit herkömmlichen
Fingertestern könnten
die Kontaktpunkte der Chipseite kontaktiert werden. Ein Test mit herkömmlichen
Fingertestern ist wirtschaftlich nicht rentabel, da das sequentielle
Abtasten aller Kontaktpunkte beim Test des Chip-Carriers zu viel Zeit in Anspruch nimmt.
Zum Testen von Chip-Carriern sind deshalb spezielle Testvorrichtungen
entwickelt worden, die zum Kontaktieren der Anbindungsseite einen
Adapter aufweisen, dessen Kontaktelemente entsprechend den Kontaktstellen
des Chip-Carriers auf der Anbindungsseite angeordnet sind. Üblicherweise
sind die Kontaktelemente des Adapters in einem vorbestimmten Raster,
insbesondere einem BGA-Raster angeordnet. Die Chipseite der Chip-Carrier
wird hingegen mittels frei verfahrbarer Kontaktfinger kontaktiert.
Die Vorrichtungen zum Testen von Chip-Carriern sind somit kombinierte
Parallel-/Fingertester. Mit dieser Vorrichtung kann ein hoher Durchsatz
beim Testen von Chip-Carriern erzielt werden. Diese Spezialvorrichtungen
sind jedoch sehr teuer, da sowohl eine einem Paralleltester entsprechende
Auswerteelektronik als auch eine einem Fingertester entsprechende
Auswerteelektronik vorzusehen ist und die Testvorrichtung nur für sehr spezielle
Leiteranordnungen, nämlich
Chip-Carrier, verwendbar ist.
-
Aus
der Entgegenhaltung US 2001/013783 A1 geht eine Vorrichtung zum
Prüfen
unbestückter Leiterplatten
hervor. Diese Vorrichtung weist eine sogenannte probe section auf,
die mit einem Adapter vergleichbar ist, und an der eine Vielzahl
von Sonden vorgesehen sind. Auf diese probe section wird eine zu
testende Leiterplatte aufgelegt. Auf der zu testenden Leiterplatte
befindet sich eine Isolationsfolie. Es sind Prüfköpfe vorgesehen, die mit ihren
Prüfspitzen sich
auf der Isolationsfolie befinden und auf dieser zum Kontaktieren
einzelner Leiterplattentestpunkte verfahrbar sind. Die Sonden der
probe section sind über
Schalteinrichtungen mit einer Auswerteelektronik verbunden. Die
Einheit aus probe section, Schaltelektronik und Auswerteeinrichtung
bildet einen Paralleltester.
-
Aus
der
DE 44 17 580 C2 geht
eine Vorrichtung zum Testen elektronischer Schaltungsplatinen hervor.
Diese Testvorrichtung ist zum Testen der mit elektrischen Komponenten
versehenen Schaltungsplatinen ausgebildet. Die darin beschriebene
Testvorrichtung weist einen Adapter in Form eines Nagelbrettes auf,
auf welchen eine zu testende Platine auflegbar ist. Die Oberseite
der Platine mit den darin vorgesehenen elektrischen Komponenten
wird mittels einer Fühleranordnung
kontaktiert, die einen über
der Platine verfahrbaren Kontaktstift aufweist. Mit dieser Vorrichtung
werden Funktionstests der einzelnen elektrischen Komponenten durchgeführt. Diese
Vorrichtung ist ähnlich
wie die oben erläuterten
kombinierten Parallel-/Fingertester ausgebildet.
-
Aus
der
DE 38 38 413 A1 geht
ein Adapter für
eine elektronische Prüfvorrichtung
für Leiterplatten
hervor, der an seinen Kontaktflächen
kissenartige Pfropfen aus einem elektrisch leitfähigen federnden Elastomer aufweist.
-
EP 0 772 054 A2 betrifft
ein Verfahren, das bei einem Fingertester zur Anwendung kommt. Hierin ist
jedoch die Verwendung eines Adapters nicht offenbart.
-
Der
Erfindung liegt deshalb die Aufgabe zugrunde, einfache, kostengünstige Mittel
vorzusehen, mit welchen unbestückte
Leiteranordnungen, die Chip-Carrier sind oder ähnlich zu diesen ausgebildet sind,
sehr schnell mit einer herkömmlichen
Testvorrichtung getestet werden können.
-
Die
Aufgabe wird durch einen Adapter mit den Merkmalen des Anspruchs
bzw. einem Verfahren gemäß Anspruch
23 gelöst.
Vorteilhafte Ausgestaltungen sind in den Unteransprüchen angegeben.
-
Ein
erfindungsgemäßer Adapter
zum Testen einer oder mehrerer Leiteranordnungen mit mehreren Leiterbahnen
in einem Fingertester, wobei die Leiteranordnungen eine Seite aufweisen,
an welcher Kontaktstellen vorgesehen sind, die um mindestens einen
vorbestimmten Abstand von der nächsten
benachbarten Kontaktstelle beabstandet sind, so dass diese Seite
der Leiteranordnung mittels eines Adapters kontaktierbar ist, umfasst:
- – zumindest
ein Kontaktfeld mit einem Satz Kontaktelemente, wobei die Kontaktelemente
des Kontaktfeldes in einer den Kontaktstellen der Leiteranordnung
entsprechenden Anordnung angeordnet sind, wobei
- – Kontaktelemente
des Kontaktfeldes mit jeweils einem weiteren Kontaktelement derart
elektrisch verbunden sind, dass die Leiterbahnen der Leiteranordnung(en)
zu je einem Testnetz zusammengeschlossen sind, die auf der bzw.
den nicht mit dem Adapter kontaktierten Seite(n) der Leiteranordnung(en)
zumindest eine Kontaktstelle aufweisen.
-
Mit
der Erfindung wird somit ein Adapter geschaffen, mit welchem Leiteranordnungen
auf einer Seite kontaktiert werden, wobei die Leiterbahnen der Leiteranordnungen
mit einer oder mehreren weiteren Leiterbahnen dieser oder einer
weiteren Leiteranordnung elektrisch verbunden werden. Die hierbei
entstehenden Testnetze weisen zumindest eine Kontaktstelle auf der
nicht mit dem Adapter kontaktierten Seite der Leiteranordnung auf,
so dass diese Testnetze mittels eines Testfingers eines Fingertesters
kontaktierbar sind. Alle zu testenden Leiterbahnen sind Teil eines
auf der nicht mit dem Adapter kontaktierbaren Seite der Leiteranordnung
kontaktierbaren Testnetzes.
-
Dieses
System aus Adapter und einer oder mehrerer Leiteranordnungen kann
in einem Fingertester angeordnet werden und die Testnetze können abgetastet
werden. Dadurch, dass über
dem Adapter mehrere Leiterbahnen zu Testnetzen zusammengeschlossen
sind, werden bei den einzelnen Messvorgängen jeweils mehrere Leiter bahnen
gleichzeitig getestet, wodurch die Testgeschwindigkeit gegenüber einem
herkömmlichen
Test im Fingertester erheblich gesteigert wird.
-
Da
aber der Adapter selbst nicht unmittelbar mit einer Auswerteelektronik
verbunden ist, so wie es bei herkömmlichen Paralleltestern der
Fall ist, kann er einfach und kostengünstig hergestellt werden. Dies
gilt insbesondere, wenn an die Kontaktstellen der Leiteranordnung
in einem vorgegebenen, vorzugsweise standardisierten Raster angeordnet
sind. Für
derartige Leiteranordnungen können
unter bestimmten Voraussetzungen sogar standardisierte Adapter verwendet
werden, die nicht speziell für
die Leiteranordnung konstruiert werden müssen.
-
Nach
einer bevorzugten Ausführungsform der
Erfindung sind die Leiterbahnen der Leiteranordnung(en) derart über den
Adapter elektrisch miteinander verbunden, dass die Testnetze zumindest
zwei Kontaktstellen auf der bzw. den nicht mit dem Adapter kontaktierten
Seiten der Leiteranordnung(en) aufweisen. Das Vorsehen mindestens
zweier Kontaktstellen in einem Testnetz erlaubt einen Unterbrechungstest
des Testnetzes mittels einer Widerstandsmessung. Manche Hersteller
von Leiteranordnungen fordern, dass die Leiterbahnen der Leiteranordnungen
auf Unterbrechungen mittels einer Widerstandsmessung getestet werden,
da sie der Auffassung sind, dass eine derartige Widerstandsmessung bei
hochohmigen Unterbrechungen am zuverlässigsten sei.
-
Mit
einem derart ausgestalteten Adapter können somit die Leiterbahnen
der Leiteranordnung schnell und einfach in einem Fingertester auf
Unterbrechungen mittels einer Widerstandsmessung getestet werden.
-
Der
erfindungsgemäße Adapter
erlaubt zudem das Testen von Leiteranordnungen, die auf zwei Seiten
Kontaktstellen aufweisen, in einem einseitigen Fingertester. Mit
dem erfindungsgemäßen Adapter kann
somit der Anwendungsbereich herkömmlicher einseitiger
Fingertester auf Leiteranordnungen, die auf zwei Seiten Kontaktstellen
aufweisen, erweitert werden. Mit dem erfindungsgemäßen Adapter
können
Leiterbahnen unterschiedlicher Leiteranordnungen elektrisch zu einem
Testnetz miteinander verbunden werden. Es ist auch möglich, auf
einem Adapter mehrere Leiteran ordnungen vorzusehen, wobei Leiterbahnen
innerhalb einer einzelnen Leiteranordnung über den Adapter elektrisch
miteinander verbunden sind und Leiterbahnen unterschiedlicher Leiteranordnungen
mittels des Adapters zu einem Testnetz miteinander verbunden sind.
-
Vorzugsweise
werden viele Leiterbahnen zu wenigen Testnetzen, Idealerweise lediglich
zwei Testnetzen, mittels des Adapters elektrisch miteinander verbunden.
Hierbei wird zweckmäßigerweise
das sogenannte Shielded Adjacency-Kriterium berücksichtigt, d.h. dass lediglich
Leiterbahnen zu einem Testnetz miteinander mittels des Adapters
verbunden werden, die aufgrund ihrer Lage in der Leiteranordnung
mit den weiteren Leiterbahnen des jeweiligen Testnetzes keinen Kurzschluss
bilden können,
da dazwischen eine weitere Leiterbahn angeordnet ist, die nicht
Bestandteil dieses Testnetzes ist, oder eine Grenzschicht zu einer
anderen Lage in der Leiteranordnung ausgebildet ist. Das Verknüpfen der
Leiterbahnen zu wenigen Testnetzen erlaubt die Messungen zur Untersuchung
auf Kurzschluss auf einige wenige Messvorgänge zu reduzieren, wobei hier
lediglich die einzelnen Testnetze gegeneinander gemessen werden
müssen.
-
Zudem
erlaubt das Vorsehen weniger Testnetze die Verwendung von hohen
Testspannungen ohne erhebliche Zeiteinbuße, da aufgrund der wenigen
Testnetze die erhöhte
Spannung lediglich wenige Male aufgebaut werden muss. Dieses Prinzip
ist in der
DE 197
00 505 A1 beschrieben.
-
Wird
insbesondere das Feldmessverfahren verwendet, können die Testnetze mit einem
einzigen Testabgriff auf Kurzschluss und falls entsprechende Referenzleitwerte
vorhanden sind, sogar auf Unterbrechung getestet werden.
-
Diese
Testmessungen können
mit einem bekannten Fingertester ausgeführt werden, wobei der Durchsatz
nicht geringer als bei den speziell zum Testen von Chip-Carriern
ausgebildeten Testvorrichtungen ist. Bei Einsatz der Feldmessung
kann der Durchsatz sogar gesteigert werden.
-
Die
Erfindung wird nachfolgend anhand der Zeichnungen beispielhaft näher erläutert. In
den Zeichnungen zeigen schematisch:
-
1 zwei
Chip-Carrier in perspektivischer Ansicht mit Blick auf die Chipseite
bzw. die Anbindungsseite,
-
2 die
Chip-Carrier aus 1, wobei lediglich die Kontaktstellen,
Leiterbahnen und Durchkontaktierungen sowie die Randbegrenzungen
dargestellt sind,
-
3 einen
erfindungsgemäßen Adapter
mit den Chip-Carriern aus 1 und 2,
-
4 eine
Anordnung der Kontaktstifte des Adapters aus 3 zusammen
mit den Chip-Carriern,
-
5 einen
weiteren erfindungsgemäßen Adapter
in perspektivischer Ansicht,
-
6 den
Adapter aus 5, wobei einzelne Leiterbahnen
des Adapters dargestellt sind, in einer Draufsicht,
-
7 einen
Fingertester, in dem ein erfindungsgemäßer Adapter eingesetzt ist,
-
8 einen
weiteren erfindungsgemäßen Adapter
in der Draufsicht,
-
9 grob
vereinfacht die Anordnung von miteinander verknüpften Leiterbahnen eines Chip-Carriers,
und
-
10 einen
Adapter mit darauf fixierten Chip-Carriern in perspektivischer Ansicht.
-
Ein
erfindungsgemäßer Adapter 1 zum
Testen von vier Chip-Carrier 2 ist in 3 schematisch perspektivisch
dargestellt. Der Adapter weist einen Adapterkörper 3 auf, der bei
dem vorliegenden Ausführungsbeispiel
eine Kunststoffplatte aus einem nichtelektrisch leitenden Material
ist. In den Adapterkörper 3 sind
mehrere Durchgangsbohrungen 4 zum Aufnehmen jeweils eines
Kontaktstiftes 5 eingebracht. Die Durchgangsbohrungen sind
in Form von zwei Matrizen mit jeweils 10 × 10 Durchgangsbohrungen 4 angeordnet.
Der Mittenabstand zwischen zwei benachbarten Durchgangsbohrungen 4 beträgt jeweils
0,5–1
mm. Die Durchgangsbohrungen 4 sind somit in einem regelmäßigen, quadratischen
Raster ausgebildet, das einem Ball Grid Array (BGA) entspricht.
-
Die
Kontaktstifte 5 weisen an ihren beiden Enden jeweils eine
Prüfspitze 6, 7 auf.
Zur einfachen zeichnerischen Darstellung sind in 3 die
Kontaktstifte 5 ein großes Stück aus der Durchgangsbohrung 4 vorstehend
gezeichnet. In einem konkreten Ausführungsbeispiel stehen die Kontaktstifte 5 mit
ihren Prüfspitzen 6, 7 lediglich
wenige Zehntel mm an der oberen bzw. unteren Oberfläche 8, 9 des
Adapterkörpers 3 hervor.
Die Kontaktstifte 5 sind vorzugsweise sogenannte Federkontaktstifte,
die mit einem Federelement ausgebildet sind, so dass die Kontaktstifte 5 elastisch
federnd zusammendrückbar
sind. Vorzugsweise sind die Kontaktstifte mit einem Reibschlussmittel
etwa im Bereich ihrer Längsmitte
versehen, das sicherstellt, dass die Kontaktstifte 5 nicht aus
den Durchgangsbohrungen 4 herausfallen.
-
Die
Prüfspitzen 6 bzw. 7 einer
Matrix von Kontaktstiften 5 im Bereich einer der beiden
Oberflächen 8, 9 des
Adapterkörpers 3 bilden
jeweils ein Kontaktfeld 17, 18 zum Kontaktieren
eines Chip-Carriers 2.
-
Ein
solcher Chip-Carrier 2 ist im vorliegenden Ausführungsbeispiel
eine kleine Leiterplatte, die eine Chipseite 10 und eine
Anbindungsseite 11 aufweist (1, 2).
Auf der Chipseite 10 sind kleine Kontaktpads 12 ausgebildet,
die in der Draufsicht einen Kranz aus vier bogenförmigen Segmenten 13 bilden.
Diese Kontaktpads 12 dienen zum Bonden von integrierten
Schaltungen (nicht dargestellt). Von einigen dieser Kontaktpads 12 führen Leiterbahnen 14 zur
Durchkontaktierung 15. Üblicherweise
sind alle oder zumindest fast alle Kontaktpads 12 mit einer Leiterbahn 14 zu
einer Durchkontaktierung 15 verbunden. Zur einfacheren
zeichnerischen Darstellung sind in den 1–4 lediglich
wenige Leiterbahnen 14 dargestellt. Diese Durchkontaktierungen 15 sind
in dem Raster des Ball Grid Arrays auf dem Chip-Carrier 2 ausgebildet
und erstrecken sich von der Chipseite 10 jeweils bis zur
Anbindungsseite 11. Auf der Anbindungsseite 11 bilden
die Durchkontaktierungen 15 jeweils eine Kontaktstelle 16.
Die Durchkontaktierungen 15 sind Bohrungen mit einem Durchmesser
von z.B. < 0,1
mm, die vollständig
mit einem elektrisch leitenden Material beschichtet oder ausgefüllt sind.
Im Bereich der Kontaktstellen 16 bildet das elektrisch
leitende Material ein Kontaktpad 16. Der Durchmesser des
Kontaktpads 16 ist wesentlich größer als die Länge oder
Breite der Kontaktpads 12 auf der Chipseite 10 und
beträgt
z.B. 0,5 mm. Die Kontaktstellen 16 sind in dem oben erläuterten
regelmäßigen Raster
(BGA-Raster) angeordnet,
so dass sie im Vergleich zu den Kontaktpads 12 der Chipseite 10 sehr
weit voneinander beabstandet sind und deshalb wesentlich einfacher
mit einem Adapter kontaktierbar sind.
-
Chip-Carrier
sind wegen der hohen Kontaktpunktdichte auf der Chipseite in der
Regel aus einer mehrlagigen Leiterplatte ausgebildet. Deshalb erstrecken
sich bei einem solchen Chip-Carrier die Durchkontaktierungen nicht
immer durch den gesamten Chip-Carrier. Die 1–4 sind
diesbezüglich schematisch
vereinfacht.
-
Typisch
für Chip-Carrier
ist, dass alle oder zumindest die meisten Leiterbahnen von der Chipseite
zur Anbindungsseite geführt
sind. Im vorliegenden Ausführungsbeispiel
wird die Verbindung von der Chipseite zur Anbindungsseite mittels
der Durchkontaktierung bewerkstelligt. Lediglich bei komplexen Chip-Carriern
sind Leiterbahnen vorgesehen, die nur zwei Kontaktpunkte auf der
Chipseite miteinander verbinden und nicht zur Anbindungsseite geführt sind.
Die Anzahl solcher Leiterbahnen sind jedoch gering im Vergleich
zu denen, die von der Chipseite zur Anbindungsseite geführt sind.
-
Zum
Testen eine solchen Chip-Carriers 2 wird dieser mit seinen
Kontaktstellen 16 auf einen Satz Prüfspitzen 6 gesetzt,
die jeweils ein Kontaktfeld 17 bilden. Ein weiterer Chip-Carrier 2 wird
mit seinen Kontaktstellen 16 auf die Prüfspitzen 7 gesetzt,
die ein weiteres Kontaktfeld 18 bilden. Die Prüfspitzen 6, 7 der
Kontaktfelder 17, 18 sind ü ber die Kontaktstifte 5 paarweise
elektrisch miteinander verbunden, so dass die Kontaktstellen 16 der
beiden Chip-Carrier 2 paarweise elektrisch miteinander
verbunden sind (4).
-
Auf
dem Adapter 1 des vorliegenden Ausführungsbeispiels können zwei
Paar Chip-Carrier 2 angeordnet
werden, wobei die Kontaktstellen 16 der jeweils gegenüberliegenden
Chip-Carrier 2 paarweise elektrisch miteinander verbunden
sein.
-
Der
Adapter 1 und die Chip-Carrier 2 werden zum Testen
in einem Fingertester 20 angeordnet (7).
Ein solcher Fingertester 20 weist mehrere Testfinger 21 auf,
in welche jeweils eine Prüfelektrode 22 integriert
ist. Die Testfinger 21 können parallel zu der oberen
bzw. unteren Oberfläche
des Adapters mit Hilfe der parallel zu den Oberflächen der Chip-Carrier 2 verfahren
werden, so dass die Elektroden mit den Kontaktpads 12 der
Chip-Carrier 2 kontaktiert werden können. Ein solcher Fingertester weist
beispielsweise 16 Testfinger 21 auf, wobei acht oberhalb
und acht unterhalb des Adapters 1 angeordnet sind, um die
auf beiden Seiten des Adapters 1 angeordneten Chip-Carrier 2 kontaktieren
zu können. Die
Testfinger 21 sind jeweils an einem Schlitten 23 befestigt,
der in einer Ebene parallel zu den Oberflächen des Adapters 1 verfahren
werden kann. Die Schlitten 23 sind jeweils mit einem vertikal
ausgerichteten Stellzylinder 24 versehen, mit dem die Testfinger 21 um
die vertikale Achse gedreht werden können. Ferner ist in den Testfinger 21 eine
Bewegungseinrichtung integriert, mit der die Testfinger 21 senkrecht
zur Oberfläche
der Chip-Carrier 2 bewegbar sind,
um mit den Prüfelektroden 22 die
Kontaktpads 12 zu kontaktieren.
-
Durch
das paarweise Verbinden der Kontaktstellen 16 mittels des
Adapters 1 werden z.B. jeweils zwei Leiterbahnen 25 von
zwei Chip-Carriern 2 elektrisch miteinander verbunden und
bilden zusammen mit der elektrischen Verbindung des Adapters, der
im vorliegenden Ausführungsbeispiel
(3, 4) aus einem der Kontaktstifte 5 besteht,
ein Testnetz. Die Enden eines solchen Testnetzes werden jeweils von
einem Kontaktpad 12 gebildet. Da die Leiterbahnen 25 der
Chip-Carrier in der Regel nicht verzweigt sind, weist ein solches
Testnetz üblicherweise
lediglich zwei Enden auf. Diese beiden Enden bzw. die entsprechenden
Kontaktpads 12 können
gleichzeitig mit jeweils einer Prüfelektrode 22 kontaktiert
werden. Wird mittels der Prüfelektroden 22 ein
Messstrom an das Testnetz angelegt und der Widerstand des Testnetzes
ermittelt, so kann hieraus geschlossen werden, ob die beiden Leiterbahnen 25 der
beiden Chip-Carrier 2 eine Unterbrechung aufweisen. Dies stellt
eine herkömmliche
Widerstandsmessung zum Testen auf eine Unterbrechung dar. Durch
das Koppeln zweier Chip-Carrier mittels des Adapters können somit
mit einer einzigen Messung auf beiden Chip-Carriern jeweils eine
Leiterbahn 25 und somit zwei Leiterbahnen 25 gleichzeitig
auf Unterbrechung getestet werden.
-
Beim
Testen auf Kurzschlüsse
mittels einer Widerstandsmessung werden jeweils benachbarte Testnetze
mit einer Prüfelektrode 22 kontaktiert
und der Widerstand zwischen diesen beiden benachbarten Testnetzen
gemessen. Auch hierbei werden jeweils zwei Paar Leiterbahnen 25 gleichzeitig
getestet.
-
Mit
dem erfindungsgemäßen Adapter 1 können somit
in einem herkömmlichen
Fingertester Chip-Carrier getestet werden, wobei in einem Testdurchgang
gleichzeitig mindestens zwei Chip-Carrier getestet werden. Der Durchsatz
an zu testenden Chip-Carriern
entspricht dem der eingangs erläuterten
speziellen Testvorrichtung, die sowohl einen Adapter als auch Testfinger
aufweisen.
-
Ein
weiteres Ausführungsbeispiel
eines erfindungsgemäßen Adapters
ist in den 5 und 6 gezeigt.
Dieser Adapter 1 weist als Adapterkörper 3 eine mehrlagige
Leiterplatte auf. An der Oberfläche
des Adapterkörpers 3 sind
als Kontaktelemente anstelle der oben beschriebenen Prüfspitzen 6, 7 Kontaktnoppen 26, 27 angeordnet,
die aus einem elektrisch leitenden Gummimaterial ausgebildet sind.
Diese Kontaktnoppen 26, 27 bilden wiederum zwei
Kontaktfelder 17, 18, wobei die Kontaktnoppen 26, 27 innerhalb
eines Kontaktfeldes jeweils in der zu den Kontaktstellen 16 eines
zu testenden Chip-Carriers 2 korrespondierenden Anordnung
positioniert sind, so dass mit jeder Kontaktnoppe 26 jeweils
eine Kontaktstelle 16 kontaktierbar ist. Im vorliegenden
Ausführungsbeispiel
sind die Kontaktnoppen 26, 27 der beiden Kontaktfeldern 17, 18 in
einer einem BGA entsprechenden Matrixanordnung angeordnet.
-
Die
Kontaktnoppen 26 des Kontaktfeldes 17 sind paarweise
mit den Kontaktnoppen 27 des Kontaktfeldes 18,
d.h. in der gleichen Reihe und gleichen Spalte der Matrix über elektrische
Leiterbahnen 28 verbunden. Vorzugsweise sind jeweils die
Kontaktnoppen, die in dem jeweiligen Kontaktfeld 17, 18 an der
gleichen Position vorgesehen sind – z. B. jeweils unten links
in 6 – miteinander
elektrisch verbunden. Eine derartige paarweise Verknüpfung der
Kontaktelemente der Kontaktfelder 17, 18 bewirkt,
dass wenn zwei gleiche Chip-Carrier mit gleicher Ausrichtung auf
die Kontaktfelder 17, 18 aufgesetzt werden, jeweils
die gleichen Typen von Leiterbahnen 14 der Chip-Carrier
elektrisch miteinander verbunden sind, wodurch sich der Testalgorythmus
wesentlich vereinfacht, da jeweils die gleichen Typen von Leiterbahnen 14 zusammen
getestet werden, d.h., dass jeweils die korrespondierenden Kontaktpads 12 der
Chip-Carrier 2 zu kontaktieren sind, um z.B. einen Unterbrechungstest
durchzuführen.
-
Neben
den Leiterbahnen
28 zum paarweisen Verknüpfen der
Kontaktelemente der Kontaktfelder
17,
18 weist
dieser Adapter eine oder mehrere Leiterbahnen
29 auf (
6),
die als Antenne(n) für
das Feldmessverfahren dient. Das Feldmessverfahren ist in der
EP 508 062 B1 und
EP 772 054 A2 im
Detail beschrieben. Hierzu wird mittels der Antenne
28 ein inhomogenes
elektrisches Feld erzeugt und dann mittels der Testfinger
21 von
jedem Testnetz das sich an dem Testnetz einstellende elektrische
Potenzial abgegriffen. Durch den Vergleich mit dem Potenzial eines
anderen Testnetzes und/oder mit einer Referenz kann ermittelt werden,
ob am Testnetz ein Kurzschluss vorliegt. Diese Feldmessung erlaubt
somit mit lediglich einem Messabgriff an einem Testnetz die Überprüfung auf
Kurzschluss dieses Testnetzes.
-
Liegen
für die
einzelnen Testnetze als Referenzen komplexe Leitwerte vor, so können gemäß den Verfahren
nach der
EP 0 772 054
A2 auch Unterbrechungen mittels dieses Feldmessverfahrens
ermittelt werden, wobei lediglich ein einziger Testabgriff am Testnetz
notwendig ist.
-
Da
die Testnetze jeweils mindestens zwei Leiterbahnen zweier Chip-Carrier 2 umfassen,
werden bei einer einzigen Messung gleichzeitig mindestens zwei Leiterbahnen
getestet. Da mit dem Feldmessverfahren lediglich ein einziger Abgriff
zum Testen auf Unterbrechung und/oder Kurzschlüssen notwendig ist, werden
mit jedem Testabgriff gleichzeitig mehrere Leiterbahnen getestet.
Hierdurch wird der Durchsatz an zu testenden Chip-Carriern 2 selbst
im Vergleich zu den bekannten Spezialvorrichtungen zum Testen von
Chip-Carriern wesentlich gesteigert.
-
Der
erfindungsgemäße Adapter
ist oben anhand von Ausführungsbeispielen
beschrieben, bei welchen jeweils die Kontaktelemente der Kontaktfelder 17, 18 paarweise
miteinander verbunden sind. Bei aus Leiterplatten ausgebildeten
Chip-Carriern ist es üblich,
in der Herstellung mehrere Chip-Carrier auf einer Leiterplatte vorzusehen,
die jeweils einen sogenannten Nutzen darstellen. Es können auf
einer Leiterplatte z.B. fünf
oder zehn derartiger Nutzen vorgesehen sein. In einem solchen Fall
ist es zweckmäßig, einen
Adapter vorzusehen, bei welchem jeweils jedem Nutzen ein Kontaktfeld
zugeordnet ist und die korrespondierenden Kontaktelemente der einzelnen Kontaktfelder
alle miteinander in der oben beschriebenen Weise elektrisch verbunden
sind. Da Leiterplattenhersteller oftmals eine Widerstandsmessung zum
Testen auf Unterbrechung fordern, wird in der Praxis das bevorzugteste
Verfahren eine Widerstandsmessung zum Messen der Unterbrechungen und
eine Feldmessung zum Messen auf Kurzschlüsse sein. Zur Messung auf Unterbrechung
müssen
alle Endpunkte der Testnetze zumindest einmal kontaktiert werden
und zum Messen auf Kurzschlüsse
muss jedes Testnetz lediglich ein einziges mal kontaktiert werden,
womit eine Vielzahl von Leiterbahnen auf den einzelnen Nutzen bzw.
Chip-Carriern gleichzeitig getestet werden können.
-
8 zeigt
einen weiteren Adapter, der ähnlich
wie der in 5 und 6 gezeigte
Adapter ausgebildet ist. Dieser Adapter 1 weist als Adapterkörper 3 eine
Leiterplatte auf. An der Oberfläche
des Adapterkörpers 3 sind
als Kontaktelemente Kontaktnoppen 30 angeordnet, die beispielsweise
wiederum aus einem elektrisch leitenden Gummimaterial ausgebildet
sind. Diese Kontaktnoppen bilden ein einziges Kontaktfeld 31.
Die Kontaktnoppen sind jeweils in der zu den Kontaktstellen 16 eines
zu testenden Chip-Carriers 2 korrespondierenden Anordnung
positioniert, so dass mit jeder Kontaktnoppe 30 jeweils eine
Kontaktstelle 16 kontaktierbar ist. Im vorliegenden Ausführungsbeispiel
sind die Kontaktnoppen 30 in einer einem BGA entsprechenden
Matrixanordnung von 10 × 10
angeordnet.
-
Bei
diesem Ausführungsbeispiel
sind in den einzelnen Reihen der Matrix die Kontaktnoppen 30 mit
Leiterbahnen 32 miteinander verbunden. Hierbei verbindet
eine Leiterbahn 32 jeweils jede zweite Kontaktnoppe 30 eine
der Reihen. Für
eine Reihe Kontaktnoppen sind jeweils zwei Leiterbahnen 32 vorgesehen.
Eine solche Leiteranordnung kann unmittelbar an der Oberfläche einer
einfachen Leiterplatte ausgebildet sein. Hierzu ist keine mehrlagige
Leiterplatte notwendig.
-
Bei
dem vorliegenden Ausführungsbeispiel werden
jeweils fünf
Kontaktnoppen 30 elektrisch miteinander verknüpft. Dies
bedeutet, dass fünf
Leiterbahnen des Chip-Carriers 2,
sofern alle Kontaktstellen 16 mit einer Leiterbahn 14 verbunden
sein sollten, elektrisch miteinander verknüpft sind.
-
Ein
solcher Adapter kann zum Testen von Chip-Carriern 2 verwendet
werden, deren Kontaktstellen 16 an der Anbindungsseite 11 in
einer standardisierten Rastanordnung angeordnet sind. Das heißt, dass
dieser Adapter für
unterschiedliche Chip-Carrier 2 verwendet
werden kann, sofern die Rasterung der Kontaktstelle 16 mit
der Anordnung der Kontaktnoppen 30 übereinstimmt. Dies bedeutet, dass
für einen
Chip-Carrier nicht
grundsätzlich
ein neuer Adapter konstruiert werden muss, um diesen in einem Fingertester
zu testen, sofern die Anordnung der Kontaktstellen 16 des
Chip-Carriers 2 standardisiert
ist und mit der Anordnung der Kontaktnoppen 30 des Adapters 1 übereinstimmt.
-
Es
ist selbstverständlich
auch möglich,
die Kontaktnoppen 30 auf andere Art und Weise miteinander
zu verknüpfen,
wobei zum Beispiel Kontaktnoppen unterschiedlicher Reihen miteinander
elektrisch verbunden sind oder die Anzahl der miteinander elektrisch
verbundenen Kontaktnoppen größer oder
kleiner ist.
-
Es
kann auch zweckmäßig sein,
mehrere Kontaktfelder 31 auf einem Adapter vorzusehen,
bei welchem innerhalb eines Kontaktfeldes die Kontaktelemente (hier:
Kontaktnoppen 30) elektrisch miteinander verbunden sind
und die einzelnen Kontaktelemente der unterschiedlichen Kontaktfelder
auch elektrisch miteinander verbunden sind. Beispielsweise können bei
dem in 8 dargestellten Adapter einzelne Lei terbahnen 32 mit
korrespondierenden Leiterbahnen in einem entsprechenden weiteren Kontaktfeld
elektrisch verbunden werden.
-
9 zeigt
schematisch grob vereinfacht die Leiterbahnen eines Chip-Carriers 2,
die jeweils von der Chipseite auf die Anbindungsseite geführt sind. Mittels
des Adapters aus 8 ist jede zweite Leiterbahn
einer Reihe von Leiterbahnen elektrisch miteinander verbunden. In
jeder Reihe sind somit zwei Testnetze 33, 34 ausgebildet.
Zwischen zwei benachbarten Leiterbahnen eines Testnetzes befindet sich
somit jeweils eine weitere Leiterbahn des anderen Testnetzes. Hierdurch
ist sichergestellt, dass zwei benachbarte Leiterbahnen eines Testnetzes
keinen Kurzschluss miteinander bilden können, ohne dass sie einen Kurzschluss
mit der weiteren Leiterbahn des anderen Testnetzes, die zwischen
diesen beiden Leiterbahnen angeordnet ist, ausbildet. Dies wird
als Shielded Adjacency-Kriterium bezeichnet, denn jede einzelne
Leiterbahn ist von einer angrenzenden Leiterbahn von der nächsten benachbarten Leiterbahn
des gleichen Testnetzes abgeschirmt. Mit einer solchen Ausbildung
des Testnetzes ist gewährleistet,
dass jeder Kurzschluss zwischen Leiterbahnen im Chip-Carrier durch
einen Kurzschlusstest zwischen den entsprechenden Testnetzen, die
jeweils eine Vielzahl von Leiterbahnen umfassen können, festgestellt
werden kann. Zudem erlaubt eine solche Verknüpfung von vielen Leiterbahnen
eine deutliche Reduzierung der Anzahl der Testnetze und damit eine
deutliche Reduzierung der Messvorgänge. Bei dem Adapter gemäß 8 werden
jeweils fünf
Leiterbahnen miteinander verknüpft.
Es ist selbstverständlich
auch möglich,
dass wesentlich mehr Leiterbahnen miteinander verknüpft werden
können,
so kann die Verknüpfung
von bis zu 50 Leiterbahnen sinnvoll sein. Idealerweise werden alle
Leiterbahnen zu lediglich zwei Testnetzen miteinander verknüpft, was
zur Folge hätte,
dass lediglich eine einzige Messung ausgeführt werden müsste, um
den Chip-Carrier auf Kurzschluss zu testen.
-
Bei
einer einfachen Ausführungsform
kann es zweckmäßig sein,
falls am Chip-Carrier
längere, verzweigte
Leiterbahnen vorgesehen sein sollten, wie zum Beispiel Power- oder
Ground-Leiterbahnen, lediglich diese längeren Leiterbahnen miteinander
zu verknüpfen,
so dass sich hier ein großes
Testnetz ergibt, gegenüber
dem die anderen Leiterbahnen im einzelnen getestet werden. An diesem
Testnetz kann dann zum Beispiel eine hohe Testspannung einmal angelegt
werden, wobei dann alle weiteren Leiterbahnen gegenüber dieser
hohen Testspannung innerhalb kurzer Zeit getestet werden können. Diesbezüglich wird
auf die
DE 197 00
505 A1 verwiesen.
-
10 zeigt
einen weiteren erfindungsgemäßen Adapter,
der ähnlich
aufgebaut ist, wie der in 3 gezeigte
Adapter. Deshalb sind gleiche Teile mit gleichen Bezugszeichen versehen.
-
Der
Adapter 1 weist jeweils vier Matrizen mit jeweils 10 × 10 Durchgangsbohrungen 4 zur
Aufnahme jeweils eines Kontaktstiftes 5 auf. Es sind somit acht
Kontaktfelder ausgebildet zur Aufnahme von acht Chip-Carriern 2.
Angrenzend an einen Adapterkörper 3 sind
jeweils Antennenplatten 35 angeordnet, an welchen jeweils
ein Kabel 36 zum Anlegen eines Potenzials an die in der Antennenplatte
ausgebildeten Antenne vorgesehen ist. In den Antennenplatten 35 sind
die entsprechenden Bohrungen zum Durchgang der Kontaktstifte 5 ausgebildet.
Die Antenne kann in der Antennenplatte 35 als eine sich über fast die
gesamte Antennenplatte 35 erstreckende Kontaktschicht ausgebildet
sein, die im Bereich lediglich der Bohrung zur Aufnahme der Kontaktstifte 5 isoliert ist.
Die Antenne kann jedoch auch eine komplexe Struktur besitzen.
-
Ferner
sind zwei Fixierplatten 37 vorgesehen, die die gleichen
Außenabmessungen
wie der Adapterkörper 3 und
die Antennenplatte 35 besitzen. Diese Fixierplatten 37 weisen
jeweils vier Öffnungen 38 auf,
die etwas kleiner als der Umriss der zu testenden Chip-Carrier 2 ausgebildet
sind. Die Öffnungen 38 sind
etwas hinterschnitten, so dass sich an jeder Öffnung 38 ein umlaufender,
nach innen vorspringender Begrenzungssteg 39 ausbildet.
In jede Öffnung 38 kann
ein Chip-Carrier eingesetzt werden, wobei der Chip-Carrier mit seinem
Randbereich jeweils am Begrenzungssteg 39 anliegt.
-
Die
Fixierplatten 37, die Antennenplatten 35 und der
Adapterkörper 3 weisen
korrespondierende Durchgangsbohrungen 40 auf, in welchen
Schraubverbindungsmittel 41, d.h. entsprechende Schrauben und
Muttern, lagern, mit welchen die Fixierplatten 37 und der
dazwischen angeordnete Adapterkörper
und die dazwischen angeordneten Antennenplatten 35 zu einer
Einheit verspannt werden, wobei die einzelnen Chip-Carrier von den Fixierplatten 37 auf
die entsprechenden Kontaktfelder gedrückt werden.
-
Die
Schraubverbindungsmittel 41 stellen eine Spanneinrichtung
dar. Zweckmäßigerweise
sind diese Spanneinrichtungen gleichmäßig über die Fläche des Adapters 1 verteilt,
so dass eine gleichmäßig verteilte
Spannung auf den Adapter 1 ausgeübt wird.
-
Dieser
Adapter, auf den die Chip-Carrier mittels der Fixierplatten 37 gespannt
sind, kann als Einheit im einen Fingertester angeordnet und getestet werden.
Im Fingertester selbst sind keine zusätzlichen Vorrichtungen notwendig,
um den Adapter und die Chip-Carrier aufzunehmen.
-
Anstelle
der oben beschriebenen Schraubverbindungsmittel 41 können auch
Schnellspannelemente verwendet werden.
-
Es
ist selbstverständlich
auch möglich,
anstelle der aus den Fixierplatten 37 und Schraubverbindungsmittel 41 bestehenden
Fixiereinrichtung, die unmittelbar am Adapter ausgebildet ist, eine
Fixiereinrichtung in Form einer Presse mit entsprechenden Andruckplatten
im Fingertester vorzusehen.
-
Da
beim Verspannen der Leiteranordnungen auf dem Adapter erhebliche
Kräfte
ausgeübt
werden müssen,
kann es auch zweckmäßig sein,
dass lediglich eine Teilmenge der mit einem Adapter zu testenden
Leiteranordnungen verspannt und fixiert wird und nach deren Test
eine andere Teilmenge der Leiteranordnungen verspannt und fixiert
wird. Dies gilt insbesondere für
Tests von mehreren auf einer Leiterplatte ausgebildeten Leiteranordnungen,
sogenannten Nutzen, da das gleichzeitige Verspannen aller Nutzen
aufgrund der hohen Kräfte
zu erheblichen mechanischen Problemen führen kann. Beim Testen von
Leiterplatten mit mehreren Nutzen kann es daher zweckmäßig sein,
jeweils lediglich eine Reihe von Nutzen auf einen Adapter zu spannen,
wobei hier anstelle der Fixierplatte zwei Spannbalken vorgesehen werden, die
jeweils angrenzend zu beiden Seiten der Reihe Nutzen auf der Leiterplatte
angeordnet und mit dem Adapterkörper
verspannt werden.
-
Ein
alternatives Verfahren zum Testen einer Leiterplatte mit vielen
Nutzen sieht einen Adapter zum Testen lediglich eines oder sehr
weniger Nutzen vor, d.h., dass dieser Adapter lediglich ein oder
wenige Kontaktfelder aufweist. Dieser Adapter wird mittels eines
entsprechenden Mechanismus an die durch den Adapter kontaktierbare
Seite der Leiterplatte gedrückt
und ein entsprechender Messvorgang ausgeführt. Nach Abschluss dieses
Messvorganges wird der Adapter durch den Mechanismus von der Leiterplatte
ein Stück
entfernt und zu weiteren Nutzen verschoben und gegen diese gedrückt. Es
kann ein weiterer Testmessvorgang ausgeführt werden. Der Adapter wird
somit jeweils zwischen den einzelnen Nutzen bzw. zwischen Gruppen
von wenigen Nutzen gesteppt.
-
Im
Rahmen der Erfindung ist es selbstverständlich auch möglich, anstelle
speziell im Adapter vorgesehener Antennen Leiterbahnen, die auf
einem Chip-Carrier ausgebildet sind, als Antennen zu verwenden.
Dies gilt insbesondere, wenn der Chip-Carrier größere, verzweigte Leiterbahnen,
wie z.B. eine Leiterbahn für
eine Spannungsversorgung oder für Masse
aufweist.
-
Der
erfindungsgemäße Adapter
ist oben anhand von Ausführungsbeispielen
zum Testen von Chip-Carriern erläutert.
Mit einem erfindungsgemäßen Adapter
können
jedoch nicht nur Chip-Carrier sondern jegliche Leiteranordnungen
getestet werden, die auf einer Seite Kontaktstellen aufweisen, die nicht
sehr dicht nebeneinander angeordnet sind und z. B. einen Abstand
von mindestens 0,5 mm aufweisen. Die Kontaktstellen auf der anderen
Seite können beliebig
ausgebildet sein. Sie können
insbesondere sehr klein und dicht nebeneinander angeordnet sein, da
derartige Kontaktstellen problemlos mit dem Testfinger kontaktiert
werden können.
Mit dem erfindungsgemäßen Adapter
und einem Fingertester können
auch Chip-Carrier getestet werden, die im Bereich der Chipseite
eine räumliche
Kontur besitzen.
-
Die
Erfindung kann folgendermaßen
kurz zusammengefasst werden:
Die Erfindung betrifft einen Adapter
zum Testen einer Leiteranordnung, insbesondere zum Testen eines Chip-Carriers.
Eine solche Leiteranordnung weist an einer Seite Kontaktelemente
auf, die nicht mit hoher Dichte angeordnet sind und einen Mindestabstand von
z.B. 0,5 mm besitzen. Der Adapter besitzt zumindest zwei Kontaktfelder
mit jeweils einem Satz Kontaktelemente, wobei mit den Kontaktelementen
der Kontaktfelder jeweils eine Leiteranordnung an den nicht sehr
dicht ausgebildeten Kontaktstellen kontaktierbar ist. Die Kontaktelemente
eines der Kontaktfelder sind mit jeweils einem Kontaktelement eines
anderen Kontaktfeldes elektrisch verbunden, so dass die Leiterbahnen
zweier Leiteranordnungen elektrisch miteinander verbunden sind und
gleichzeitig getestet werden können.
-
- 1
- Adapter
- 2
- Chip-Carrier
- 3
- Adapterkörper
- 4
- Durchgangsbohrung
- 5
- Kontaktstift
- 6
- Prüfspitze
- 7
- Prüfspitze
- 8
- Oberfläche
- 9
- Oberfläche
- 10
- Chipseite
- 11
- Anbindungsseite
- 12
- Kontaktpad
- 13
- bogenförmiges Segment
- 14
- Leiterbahn
- 15
- Durchkontaktierung
- 16
- Kontaktstelle
- 17
- Kontaktfeld
- 18
- Kontaktfeld
- 19
-
- 20
- Fingertester
- 21
- Testfinger
- 22
- Prüfelektrode
- 23
- Schlitten
- 24
- Stellzylinder
- 25
- Leiterbahn
- 26
- Kontaktnoppe
- 27
- Kontaktnoppe
- 28
- Leiterbahn
- 29
- Antenne
- 30
- Kontaktnoppe
- 31
- Kontaktfeld
- 32
- Leiterbahn
- 33
- Testnetz
- 34
- Testnetz
- 35
- Antennenplatte
- 36
- Kabel
- 37
- Fixierplatte
- 38
- Öffnung
- 39
- Begrenzungssteg
- 40
- Bohrung
- 41
- Schraubverbindungsmittel