[go: up one dir, main page]

WO2004059329A1 - Adapter zum testen von leiteranordnungen - Google Patents

Adapter zum testen von leiteranordnungen Download PDF

Info

Publication number
WO2004059329A1
WO2004059329A1 PCT/EP2003/013253 EP0313253W WO2004059329A1 WO 2004059329 A1 WO2004059329 A1 WO 2004059329A1 EP 0313253 W EP0313253 W EP 0313253W WO 2004059329 A1 WO2004059329 A1 WO 2004059329A1
Authority
WO
WIPO (PCT)
Prior art keywords
contact
adapter
conductor
test
conductor arrangement
Prior art date
Application number
PCT/EP2003/013253
Other languages
English (en)
French (fr)
Inventor
Manfred Prokopp
Victor Romanov
Original Assignee
Atg Test Systems Gmbh & Co. Kg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atg Test Systems Gmbh & Co. Kg filed Critical Atg Test Systems Gmbh & Co. Kg
Priority to AU2003292115A priority Critical patent/AU2003292115A1/en
Priority to JP2004562651A priority patent/JP2006510026A/ja
Publication of WO2004059329A1 publication Critical patent/WO2004059329A1/de

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805—Bare printed circuit boards

Definitions

  • the invention relates to an adapter for testing one or more conductor arrangements.
  • the invention relates to an adapter for testing printed circuit boards and other essentially approximately plate-shaped, bare conductor arrangements.
  • Such conductor arrangements are e.g. Chip carriers that have a chip side on which contact points are provided for connection to an integrated circuit and have a connection side on which larger contact points are provided for connection to a further conductor arrangement. These contact points on the connection side can be arranged in a regular grid.
  • Known devices for testing bare printed circuit boards can basically be divided into two groups.
  • the first group includes the devices with adapters, so-called parallel testers, in which all contact points of a circuit board are contacted simultaneously by means of the adapter.
  • the second group includes the so-called finger testers. These are devices that scan the individual contact points sequentially with two or more test fingers.
  • Test devices with adapters can be found, for example, in DE 42 37 591 A1, DE 44 06 538 A1, DE 43 23276 A, EP 215 146 B1 and DE 38 38413 A1.
  • Such adapters basically serve to adapt the uneven configuration of the contact points of the circuit board to be tested to the predetermined basic grid of the electrical test device.
  • the contact points are no longer arranged in a uniform grid, which is why the contact pins producing the connection between the contact grid and the contact points are arranged in the adapter with an inclined position or deflection, or a so-called translator is provided, which ensures the uniform contact grid "translated" into the uneven configuration of the contact points.
  • These adapters are therefore also known as raster adjustment adapters.
  • the individual conductor tracks of bare printed circuit boards are marked for interruptions in the conductor tracks ("interruption test") and for electrical connections to other conductor tracks (“short circuit test”) testing.
  • the short-circuit test can include the detection of low-resistance as well as high-resistance connections.
  • each conductor track is examined for a short circuit or each branch of a conductor track for an interruption, so that a correspondingly high number of individual measurement processes must be carried out in modern circuit boards with a large number of conductor tracks.
  • EP 0 508 062 B1 discloses a method for testing printed circuit boards, in which an inhomogeneous electrical field is applied to the printed circuit board to be examined, an electrical potential which is formed on the basis of the inhomogeneous electrical field being taken from a measuring probe at a contact point and the potential is compared with the potential of other test points and / or with a reference. This method is called field measurement.
  • EP 0 508 062 B1 corresponds to US 5,268,645 and EP 0 772 054 A2 corresponds to US 5,903,160. Reference is made in full to the disclosure of these documents and this is incorporated into the present application.
  • DE 197 00 505 A1 discloses a method for testing printed circuit boards in which a plurality of power networks and / or ground networks of a printed circuit board are short-circuited and signal networks with a high test voltage are tested for short-circuit with respect to this connection of networks.
  • the interconnection of networks is first placed at a high potential and then the individual signal networks are tested against this interconnection. This can drastically reduce the number of tests, which are very time-consuming due to the high voltages, because the signal networks do not have to be tested individually against each power or ground network.
  • chip carriers special requirements are placed on the test device.
  • Chip carriers are small printed circuit boards or conductor arrangements which have contact points on one side, the chip side, to which one or more integrated circuits without housing can be directly connected and electrically connected to the contact points of the chip carrier by means of bonding.
  • the contact points on the chip side are electrically connected by means of conductor tracks to a corresponding contact point on the opposite side of the chip carrier, the connection side.
  • the chip carriers can have a spatial structure (see, for example, US Pat. No. 5,006,963).
  • the contact points on the chip side are usually arranged very close together and are small. This is referred to in technical jargon as "high-pitch".
  • the contact points on the connection side are usually larger and generally arranged in a grid.
  • a BGA grid ball grid array grid
  • Such chip carriers are described, for example, in MC 2 M® BGA Type Multi-Chip Modules This publication is available on the Internet at www.valtronic.ch Further chip carriers are disclosed, for example, in US 5,066,963.
  • the contact points on the chip side of the chip carrier are so finely designed and closely arranged that they cannot be contacted with conventional adapters. It is therefore not possible to test such chip carriers with a parallel tester. Chip carriers are mass products that are manufactured in very large numbers. The contact points on the chip side could be contacted with conventional finger testers. A test with conventional finger testers is not economically viable because the sequential scanning of all contact points takes too much time when testing the chip carrier. For testing chip carriers, special test devices have therefore been developed which have an adapter for contacting the connection side, the contact elements of which are arranged on the connection side in accordance with the contact points of the chip carrier.
  • the contact elements of the adapter are usually arranged in a predetermined grid, in particular a BGA grid.
  • the chip side of the chip carrier is contacted, however, by means of freely movable contact fingers.
  • the devices for testing chip carriers are thus combined parallel / finger testers. With this device, a high throughput can be achieved when testing chip carriers.
  • these special devices are very expensive, since both evaluation electronics corresponding to a parallel tester and a finger tester correspond to appropriate evaluation electronics is to be provided and the test device can only be used for very special conductor arrangements, namely chip carriers.
  • US 2001/013783 A1 discloses a device for testing bare printed circuit boards.
  • This device has a so-called probe section, which is comparable to an adapter and on which a multiplicity of probes are provided.
  • a circuit board to be tested is placed on this probe section.
  • Test heads are provided which are located on the insulation film with their test probes and can be moved on this for contacting individual circuit board test points.
  • the probes of the probe section are connected to evaluation electronics via switching devices.
  • the unit consisting of probe section, switching electronics and evaluation device forms a parallel tester.
  • DE 44 17 580 C2 discloses a device for testing electronic circuit boards.
  • This test device is designed for testing the circuit boards provided with electrical components.
  • the test device described therein has an adapter in the form of a nail board on which a circuit board to be tested can be placed.
  • the upper side of the board with the electrical components provided therein is contacted by means of a sensor arrangement which has a contact pin which can be moved over the board. Function tests of the individual electrical components are carried out with this device.
  • This device is designed similarly to the combined parallel / finger tester explained above.
  • DE 38 38 413 A1 discloses an adapter for an electronic test device for printed circuit boards, which has pad-like plugs made of an electrically conductive elastic elastomer on its contact surfaces.
  • EP 0 772 054 A2 relates to a method which is used in a finger tester. However, this does not disclose the use of an adapter.
  • the invention is therefore based on the object of providing simple, inexpensive means with which bare conductor arrangements, which are chip carriers or are designed similarly to these, can be tested very quickly with a conventional test device.
  • An adapter according to the invention for testing one or more conductor arrangements with a plurality of conductor tracks in a finger tester, the conductor arrangements having a side on which contact points are provided which are spaced apart by at least a predetermined distance from the next adjacent contact point, so that this side of the Conductor arrangement can be contacted by means of an adapter, comprises:
  • At least one contact field with a set of contact elements the contact elements of the contact field being arranged in an arrangement corresponding to the contact points of the conductor arrangement, wherein
  • Contact elements of the contact field are each electrically connected to a further contact element in such a way that the conductor tracks of the conductor arrangement (s) are connected to form a test network, at least on the side (s) of the conductor arrangement (s) not contacted with the adapter a
  • the invention thus creates an adapter with which conductor arrangements are contacted on one side, the conductor tracks of the conductor arrangements being electrically connected to one or more further conductor tracks of this or another conductor arrangement.
  • the test networks that arise here have at least one contact point on the side of the conductor arrangement that is not contacted with the adapter, so that these test networks can be contacted by means of a test finger of a finger tester. All conductor tracks to be tested are part of a test network that can be contacted on the side of the conductor arrangement that cannot be contacted with the adapter.
  • This system consisting of an adapter and one or more conductor arrangements can be arranged in a finger tester and the test networks can be scanned. Due to the fact that several conductor tracks are connected to test networks via the adapter, several conductor tracks are tested at the same time during the individual measuring processes, which considerably increases the test speed compared to a conventional test in a finger tester.
  • the adapter itself is not directly connected to evaluation electronics, as is the case with conventional parallel testers, it can be produced simply and inexpensively. This applies in particular if the contact points of the conductor arrangement are arranged in a predetermined, preferably standardized, grid. For such conductor arrangements, under certain conditions even standardized adapters are used, which do not have to be specially designed for the conductor arrangement.
  • the conductor tracks of the conductor arrangement (s) are electrically connected to one another via the adapter such that the test networks have at least two contact points on the side of the conductor arrangement (s) not contacted with the adapter.
  • the provision of at least two contact points in a test network allows an interruption test of the test network by means of a resistance measurement.
  • the conductor tracks of the conductor arrangement can thus be quickly and easily tested for interruptions in a finger tester by means of a resistance measurement.
  • the adapters themselves are not connected to the evaluation electronics but only the test fingers to the evaluation electronics.
  • the adapters according to the invention are therefore inexpensive to manufacture and expand the field of use of finger testers, since with such an adapter it makes economic sense due to the shortened test time to test certain conductor arrangements with a finger tester, which have so far only been tested with a parallel tester or a specially designed test device.
  • the adapter according to the invention also allows the testing of conductor arrangements that have contact points on two sides in a one-sided finger tester.
  • the field of application of conventional one-sided finger testers can thus be expanded to conductor arrangements which have contact points on two sides.
  • conductor tracks of different conductor arrangements can be electrically connected to one another to form a test network. It is also possible to provide a plurality of conductor arrangements on an adapter, conductor tracks within a single conductor arrangement being electrically connected to one another via the adapter, and conductor tracks of different conductor arrangements being connected to one another by means of the adapter to form a test network.
  • test networks can be tested for a short circuit with a single test tap and, if there are corresponding reference guide values, even for an interruption.
  • test measurements can be carried out using a known finger tester, the throughput being no less than in the test devices specially designed for testing chip carriers. When using field measurement, the throughput can even be increased.
  • FIG. 1 shows two chip carriers in a perspective view with a view of the chip side or the connection side
  • FIG. 2 shows the chip carrier from FIG. 1, only the contact points, conductor tracks and plated-through holes and the edge boundaries being shown,
  • FIG. 3 shows an adapter according to the invention with the hip carriers from figures 1 and 2,
  • FIG. 4 shows an arrangement of the contact pins of the adapter from FIG. 3 together with the chip carrier
  • FIG. 5 shows a further adapter according to the invention in a perspective view
  • FIG. 6 shows the adapter from FIG. 5, with individual conductor tracks of the adapter being shown, in a top view
  • FIG. 7 shows a finger tester in which an adapter according to the invention is inserted
  • FIG. 8 a top view of another adapter according to the invention.
  • FIG. 9 roughly simplifies the arrangement of interconnected conductor tracks of a chip carrier
  • FIG. 10 shows an adapter with chip carriers fixed thereon in a perspective view.
  • the adapter has an adapter body 3, which in the present exemplary embodiment is a plastic plate made of a non-electrically conductive material.
  • an adapter body 3 which in the present exemplary embodiment is a plastic plate made of a non-electrically conductive material.
  • the through bores are arranged in the form of two matrices, each with 10 ⁇ 10 through bores 4.
  • the center distance between two adjacent through holes 4 is 0.5-1 mm in each case.
  • the through bores 4 are thus formed in a regular, square grid, which corresponds to a ball grid array (BGA).
  • BGA ball grid array
  • the contact pins 5 each have a test probe 6, 7 at their two ends.
  • the contact pins 5 are drawn a large piece from the through hole 4 above in Figure 3.
  • the contact pins 5 with their test probes 6, 7 protrude only a few tenths of a mm from the upper and lower surfaces 8, 9 of the adapter body 3.
  • the contact pins 5 are preferably so-called spring contact pins, which are formed with a spring element, so that the contact pins 5 can be elastically compressed.
  • the contact pins are preferably provided with a frictional engagement means approximately in the area of their longitudinal center, which ensures that the contact pins 5 do not fall out of the through bores 4.
  • the test probes 6 and 7 of a matrix of contact pins 5 in the area of one of the two surfaces 8, 9 of the adapter body 3 each form a contact field 17, 18 for contacting a chip carrier 2.
  • such a chip carrier 2 is a small printed circuit board which has a chip side 10 and a connection side 11 (FIGS. 1, 2).
  • Small contact pads 12 are formed on the chip side 10, which in plan view form a ring of four arcuate segments 13. These contact pads 12 are used for bonding integrated circuits (not shown). From some of these contact pads 12, conductor tracks 14 lead to plated-through hole 15. Usually, or at least almost all contact pads 12 are connected to a conductor track 14 to form a plated-through hole 15. Only a few conductor tracks 14 are shown in FIGS. These vias 15 are formed in the grid of the ball grid array on the chip carrier 2 and each extend from the chip side 10 to the connection side 11.
  • the vias 15 each form a contact point 16.
  • the vias 15 are Bores with a diameter of e.g. ⁇ 0.1 mm, which are completely coated or filled with an electrically conductive material.
  • the electrically conductive material forms a contact pad 16.
  • the diameter of the contact pad 16 is significantly larger than the length or width of the contact pads 12 on the chip side 10 and is, for example 0.5 mm.
  • the contact points 16 are arranged in the regular grid (BGA grid) explained above, so that they are very far apart from one another in comparison to the contact pads 12 on the chip side 10 and are therefore much easier to contact with an adapter.
  • chip carriers are generally formed from a multilayer printed circuit board. For this reason, the plated-through holes in such a chip carrier do not always extend through the entire chip carrier. 1-4 are schematically simplified in this regard.
  • connection from the chip side to the connection side is accomplished by means of the plated-through hole. Only in the case of complex chip carriers are conductor tracks provided which connect only two contact points on the chip side to one another and are not guided to the connection side. The number of such traces are, however, small in comparison to those which are led from the chip side to the connection side.
  • test such a chip carrier 2 To test such a chip carrier 2, it is placed with its contact points 16 on a set of test probes 6, each of which forms a contact field 17. Another chip carrier 2 is placed with its contact points 16 on the test probes 7, which form a further contact field 18.
  • the test probes 6, 7 of the contact fields 17, 18 are electrically connected to one another in pairs via the contact pins 5, so that the contact points 16 of the two chip carriers 2 are electrically connected to one another in pairs (FIG. 4).
  • Two pairs of chip carriers 2 can be arranged on the adapter 1 of the present exemplary embodiment, the contact points 16 of the respectively opposite chip carriers 2 being electrically connected to one another in pairs.
  • the adapter 1 and the chip carrier 2 are arranged in a finger tester 20 for testing (FIG. 7).
  • a finger tester 20 has a plurality of test fingers 21, in each of which a test electrode 22 is integrated.
  • the test electrodes 22 are connected to evaluation electronics.
  • the test fingers 21 can be moved parallel to the upper or lower surface of the adapter with the aid of the slides 23, parallel to the surfaces of the chip carriers 2, so that the electrodes can be contacted with the contact pads 12 of the chip carriers 2.
  • Such a finger tester has, for example, 16 test fingers 21, eight being arranged above and eight below the adapter 1 in order to be able to contact the chip carriers 2 arranged on both sides of the adapter 1.
  • the test fingers 21 are each fastened to a slide 23 which can be moved in a plane parallel to the surfaces of the adapter 1.
  • the slides 23 are each provided with a vertically aligned actuating cylinder 24 with which the test fingers 21 can be rotated about the vertical axis.
  • a movement device is integrated in the test finger 21, with which the test fingers 21 can be moved perpendicular to the surface of the chip carrier 2 in order to contact the contact pads 12 with the test electrodes 22.
  • two conductor tracks 25 of two chip carriers 2 are electrically connected to one another and together with the electrical connection of the adapter, which in the present exemplary embodiment (FIGS. 3, 4) are external by the contact pins 5, a test network.
  • the ends of such a test network are each formed by a contact pad 12. Since the conductor tracks 25 of the chip carrier are generally not such a test network usually has only two ends. These two ends or the corresponding contact pads 12 can be contacted simultaneously with one test electrode 22 each. If a measuring current is applied to the test network by means of the test electrodes 22 and the resistance of the test network is determined, it can be concluded from this whether the two conductor tracks 25 of the two chip carriers 2 have an interruption.
  • chip carriers can thus be tested in a conventional finger tester, at least two chip carriers being tested simultaneously in one test run.
  • the throughput of chip carriers to be tested corresponds to that of the special test device explained at the beginning, which has both an adapter and a test finger.
  • FIGS. 5 and 6 Another embodiment of an adapter according to the invention is shown in FIGS. 5 and 6.
  • This adapter 1 has a multi-layer printed circuit board as the adapter body 3.
  • contact knobs 26, 27 are arranged as contact elements instead of the test probes 6, 7 described above, which are formed from an electrically conductive rubber material.
  • These contact studs 26, 27 in turn form two contact fields 17, 18, the contact studs 26, 27 being positioned within a contact field in the arrangement corresponding to the contact points 16 of a chip carrier 2 to be tested, so that each contact stud 26 is positioned in each case a contact point 16 can be contacted.
  • the contact knobs 26, 27 of the two contact fields 17, 18 are arranged in a matrix arrangement corresponding to a BGA.
  • the contact knobs 26 of the contact field 17 are connected in pairs to the contact knobs 27 of the contact field 18, ie in the same row and the same column of the matrix via electrical conductor tracks 28.
  • the contact knobs which are provided in the respective contact field 17, 18 at the same position - z. B. each bottom left in Figure 6 - electrically connected.
  • Such a pairing of the contact elements of the contact fields 17, 18 has the effect that if two identical chip carriers with the same orientation are placed on the contact fields 17, 18, the same types of conductor tracks 14 of the chip carriers are electrically connected to one another, whereby the test algorithm is considerably simplified, since the same types of conductor tracks 14 are tested together, that is to say that the corresponding contact pads 12 of the chip carriers 2 are to be contacted in order, for example, to carry out an interruption test.
  • this adapter has one or more conductor tracks 29 (FIG. 6) which serves as antenna (s) for the field measurement method.
  • the field measurement method is described in detail in EP 508 062 B1 and EP 772 054 A2.
  • an inhomogeneous electric field is generated by means of the antenna 29 and then the test potential 21 taps from each test network the electrical potential which arises at the test network.
  • By comparing with the potential of another test network and / or with a reference it can be determined whether there is a short circuit on the test network. This field measurement thus allows checking for a short circuit of this test network with only one measuring tap on a test network.
  • interruptions can also be determined using this field measurement method according to the methods according to EP 0 772 054 A2, only one test tap on the test network being necessary.
  • test networks each comprise at least two conductor tracks of two chip carriers 2, at least two conductor tracks are tested simultaneously in a single measurement. Since the field measurement method only requires a single tap to test for interruptions and / or short circuits, several conductor tracks are tested simultaneously with each test tap. As a result, the throughput of chip carriers 2 to be tested is significantly increased even in comparison with the known special devices for testing chip carriers.
  • the adapter according to the invention is described above with reference to exemplary embodiments in which the contact elements of the contact fields 17, 18 are connected to one another in pairs.
  • chip carriers formed from printed circuit boards it is customary to prepare several chip carriers on one printed circuit board during manufacture. hen, each represent a so-called benefit. For example, five or ten such uses can be provided on a printed circuit board.
  • FIG. 8 shows a further adapter which is designed similarly to the adapter shown in FIGS. 5 and 6.
  • This adapter 1 has a printed circuit board as the adapter body 3.
  • Contact knobs 30 are arranged on the surface of the adapter body 3 as contact elements, which in turn are formed, for example, from an electrically conductive rubber material. These contact knobs form a single contact field 31.
  • the contact knobs are each positioned in the arrangement corresponding to the contact points 16 of a chip carrier 2 to be tested, so that one contact point 16 can be contacted with each contact knob 30.
  • the contact knobs 30 are arranged in a matrix arrangement of 10 ⁇ 10 corresponding to a BGA.
  • the contact knobs 30 are connected to one another in the individual rows of the matrix with conductor tracks 32.
  • a conductor track 32 connects every second contact knob 30 to one of the rows.
  • Two conductor tracks 32 are provided for each row of contact studs.
  • Such a conductor arrangement can be formed directly on the surface of a simple circuit board. A multilayer printed circuit board is not necessary for this.
  • five contact knobs 30 are electrically connected to one another. This means that five conductor tracks of the chip carrier 2, if all contact points 16 should be connected to a conductor track 14, are electrically connected to one another.
  • Such an adapter can be used for testing chip carriers 2, whose contact points 16 on the connection side 11 in a standardized latching arrangement. are arranged. This means that this adapter can be used for different chip carriers 2, provided the grid of the contact point 16 matches the arrangement of the contact knobs 30. This means that a new adapter does not have to be constructed for a chip carrier in order to test it in a finger tester, provided the arrangement of the contact points 16 of the chip carrier 2 is standardized and with the arrangement of the contact knobs 30 of the adapter 1 matches.
  • contact knobs 30 it is of course also possible to link the contact knobs 30 to one another in another way, for example contact knobs of different rows being electrically connected to one another or the number of contact knobs electrically connected to one another being larger or smaller.
  • contact elements here: contact knobs 30
  • individual conductor tracks 32 can be electrically connected to corresponding conductor tracks in a corresponding further contact field.
  • FIG. 9 schematically shows, in a roughly simplified manner, the conductor tracks of a chip carrier 2, which are led from the chip side to the connection side.
  • every second conductor track of a row of conductor tracks is electrically connected to one another.
  • Two test networks 33, 34 are thus formed in each row.
  • the shielded adjacency criterion because each individual conductor track is shielded from an adjacent conductor track from the next neighboring conductor track of the same test network.
  • Such a design of the test network ensures that any short circuit between conductor tracks in the chip carrier can be determined by a short circuit test between the corresponding test networks, which can each comprise a large number of conductor tracks.
  • such a connection of many interconnects allows a significant reduction in the number of test networks and thus a significant reduction in the number of measurement processes.
  • five conductor tracks linked together In the adapter according to FIG. 8, five conductor tracks linked together.
  • all interconnects are linked to form only two test networks, which would mean that only a single measurement would have to be carried out in order to test the chip carrier for a short circuit.
  • FIG. 10 shows a further adapter according to the invention, which is constructed similarly to the adapter shown in FIG. 3. The same parts are therefore provided with the same reference symbols.
  • the adapter 1 has four matrices each with 10 ⁇ 10 through bores 4 for receiving one contact pin 5 each. Eight contact fields are thus formed for receiving eight chip carriers 2.
  • Adjacent to an adapter body 3 are antenna plates 35, each of which has a cable 36 for applying a potential to the antenna formed in the antenna plate.
  • the corresponding bores for the passage of the contact pins 5 are formed in the antenna plates 35.
  • the antenna can be formed in the antenna plate 35 as a contact layer which extends over almost the entire antenna plate 35 and is insulated in the area of only the bore for receiving the contact pins 5. However, the antenna can also have a complex structure.
  • two fixing plates 37 are provided, which have the same external dimensions as the adapter body 3 and the antenna plate 35.
  • These fixing plates 37 each have four openings 38, which are somewhat smaller than the outline of the chip carrier 2 to be tested.
  • the openings 38 are undercut somewhat, so that a circumferential, inwardly projecting limiting web 39 is formed at each opening 38.
  • a chip carrier can be inserted into each opening 38, the edge of the chip carrier rests against the boundary web 39.
  • the fixing plates 37, the antenna plates 35 and the adapter body 3 have corresponding through bores 40, in which screw connection means 41, i.e. corresponding screws and nuts, with which the fixing plates 37 and the adapter body arranged between them and the antenna plates 35 arranged between them are clamped into a unit, the individual chip carriers being pressed by the fixing plates 37 onto the corresponding contact fields.
  • screw connection means 41 i.e. corresponding screws and nuts
  • the screw connection means 41 constitute a tensioning device. These tensioning devices are expediently evenly distributed over the surface of the adapter 1, so that a uniformly distributed tension is exerted on the adapter 1.
  • This adapter on which the chip carriers are clamped by means of the fixing plates 37, can be arranged and tested as a unit in a finger tester. No additional devices are required in the finger tester itself to accommodate the adapter and the chip carrier.
  • An alternative method for testing a circuit board with many uses provides an adapter for testing only one or very few uses, that is to say that this adapter has only one or a few contact fields.
  • This adapter is pressed onto the side of the circuit board that can be contacted by the adapter by means of a corresponding mechanism and a corresponding measuring process is carried out. After completing this measurement process, the mechanism is used to remove the adapter from the circuit board, move it for further use and press it against it. Another test measurement process can be carried out.
  • the adapter is thus quilted between the individual benefits or between groups of few benefits.
  • conductor tracks which are formed on a chip carrier, as antennas instead of antennas specially provided in the adapter.
  • the chip carrier has larger, branched conductor tracks, e.g. has a conductor track for a voltage supply or for ground.
  • the adapter according to the invention has been explained above on the basis of exemplary embodiments for testing chip carriers.
  • an adapter according to the invention not only chip carriers but also any conductor arrangements can be tested which have contact points on one side which are not arranged very closely next to one another and which, for. B. have a distance of at least 0.5 mm.
  • the contact points on the other side can be of any design. In particular, they can be arranged very small and close to one another, since such contact points can be easily contacted with the test finger.
  • Chip carriers that have a spatial contour in the area of the chip side can also be tested with the adapter according to the invention and a finger tester.
  • the invention relates to an adapter for testing a conductor arrangement, in particular for testing a chip carrier.
  • a conductor arrangement has contact elements on one side that are not arranged with a high density and have a minimum distance of, for example, 0.5 mm.
  • the adapter has at least two contact fields, each with a set of contact elements, with the contact elements of the contact fields each providing a conductor arrangement on the not very densely formed contacts. tact points is contactable.
  • the contact elements of one of the contact fields are electrically connected to a contact element of another contact field, so that the conductor tracks of two conductor arrangements are electrically connected to one another and can be tested simultaneously.
  • Chip carrier 23 sledges
  • Connection side 35 32 conductor track

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Die Erfindung betrifft einen Adapter (3, 5) zum Testen einer Leiteranordnung (2), insbesondere zum Testen eines Chip-Carriers. Eine solche Leiteranordnung weist an einer Seite Kontaktelemente auf, die nicht mit hoher Dichte angeordnet sind und einen Mindestabstand von z.B. 0,5 mm besitzen. Der Adapter besitzt zumindest ein Kontaktfeld (17) mit jeweils einem Satz Kontaktelemente, wobei mit den Kontaktelementen des Kontaktfeldes eine Leiteranordnung an den nicht sehr dicht ausgebildeten Kontaktstellen kontaktierbar ist. Die Kontaktelemente dieses Kontaktfelder sind mit jeweils einem Kontaktelement dieses oder eines anderen Kontaktfeldes elektrisch verbunden, so dass die Leiterbahnen zwei Leiteranordnungen elektrisch miteinander verbunden sind und gleichzeitig getestet werden können.

Description

Adapter zum Testen einer oder mehrerer Leiteranordnungen
Die Erfindung betrifft einen Adapter zum Testen einer oder mehrerer Leiteranordnungen. Insbesondere betrifft die Er indung einen Adapter zum Testen von Leiterplatten und anderen im wesentlichen etwa plattenförmige, unbestückte Leiteranord- nungen. Derartige Leiteranordnungen sind z.B. Chip-Carrier, die eine Chipseite aufweisen, an welcher Kontaktstellen zum Verbinden mit einem integrierten Schaltkreis vorgesehen sind, und eine Anbindungsseite aufweisen, an welcher größere Kontaktstellen zum Anbinden an eine weitere Leiteranordnung vorgesehen sind. Diese Kontaktstellen auf der Anbindungsseite können in einem regelmäßigen Raster an- geordnet sein.
Bekannte Vorrichtungen zum Prüfen von unbestückten Leiterplatten können grundsätzlich in zwei Gruppen eingeteilt werden. Zur ersten Gruppe gehören die Vorrichtungen mit Adapter, sogenannte Paralleltester, bei welchen alle Kontaktpunkte einer Lei- terplatte gleichzeitig mittels des Adapters kontaktiert werden. Die zweite Gruppe um- fasst die sogenannten Fingertester. Das sind Vorrichtungen, die mit zwei oder mehreren Prüffingern die einzelnen Kontaktpunkte sequentiell abtasten.
Prüfvorrichtungen mit Adapter gehen bspw. aus der DE 42 37 591 A1 , der DE 44 06 538 A1, der DE 43 23276 A, der EP 215 146 B1 und der DE 38 38413 A1 hervor.
Derartige Adapter dienen grundsätzlich dazu, die ungleichmäßige Konfiguration der Kontaktpunkte der zu testenden Leiterplatte an das vorgegebene Grundraster der e- lektrischen Prüfvorrichtung anzupassen. Bei modernen, zu testenden Leiterplatten sind die Kontaktpunkte nicht mehr in einem gleichmäßigen Raster angeordnet, weshalb die die Verbindung zwischen dem Kontaktraster und den Kontaktpunkten herstellenden Kontaktnadeln im Adapter mit einer Schrägstellung bzw. Auslenkung angeordnet sind oder ein sogenannter Translator vorgesehen ist, der das gleichmäßige Kontaktraster in die ungleichmäßige Konfiguration der Kontaktpunkte "übersetzt". Diese Adapter wer- den deshalb auch als Rasteranpassungsadapter bezeichnet.
Unabhängig von der Art der Vorrichtung werden die einzelnen Leiterbahnen unbe- stückter Leiterplatten auf Unterbrechungen in den Leiterbahnen ("Unterbrechungstest") und auf elektrische Verbindungen zu anderen Leiterbahnen ("Kurzschlusstest") ge- testet. Der Kurzschlusstest kann sowohl die Detektion von niederoh igen als auch von hochohmigen Verbindungen umfassen.
Sowohl für den Unterbrechungstest als auch für den Kurzschlusstest sind unterschied- liehe Messverfahren bekannt. Hierbei wird jede Leiterbahn auf einen Kurzschluss bzw. jeder Zweig einer Leiterbahn auf eine Unterbrechung untersucht, so dass bei modernen Leiterplatten mit einer Vielzahl von Leiterbahnen eine entsprechend hohe Anzahl einzelner Messvorgänge durchgeführt werden muss.
Aus der EP 0 508 062 B1 geht ein Verfahren zum Prüfen von Leiterplatten hervor, bei dem die zu untersuchende Leiterplatte mit einem inhomogenen elektrischen Feld beaufschlagt wird, wobei ein auf Grund des inhomogenen elektrischen Feldes sich bildendes elektrisches Potenzial von einer Messsonde an einen Kontaktpunkt abgenommen wird und das Potenzial mit dem Potenzial anderer Prüfpunkte und/oder mit einer Referenz verglichen wird. Dieses Verfahren wird als Feldmessung bezeichnet.
Eine Weiterentwicklung dieser Feldmessung ist in der EP 0 772 054 A2 beschrieben. Bei dieser Weiterbildung der Feldmessung werden beim Testen einer ersten Leiterplatte mittels Feldmessungen die einzelnen Leiterbahnen auf Kurzschluss und mit- tels Widerstandsmessungen der einzelnen Leiterbahnen auf Unterbrechung getestet. Aus den sich hieraus ergebenden Messwerten werden komplexe Leitwerte berechnet, die als Referenzleitwerte zum Testen weiterer Leiterplatten verwendet werden. Durch Verwendung dieser Referenzleitwerte beim Testen weiterer Leiterplatten können mittels einer Feldmessung die einzelnen Leiterbahnen sowohl auf Kurz- Schlüsse als auch auf Unterbrechungen getestet werden.
Der EP 0 508 062 B1 entspricht die US 5,268,645 und der EP 0 772 054 A2 entspricht die US 5,903,160. Auf die Offenbarung dieser Dokumente wird vollinhaltlich Bezug genommen und diese wird in die vorliegende Anmeldung aufgenommen.
Aus der DE 197 00 505 A1 geht ein Verfahren zur Prüfung von Leiterplatten hervor, bei dem mehrere Power-Netze und/oder Ground-Netze einer Leiterplatte kurzgeschlossen und Signalnetze mit einer hohen Prüfspannung gegenüber diesem Zu- sammenschluss von Netzen auf Kurzschluss getestet werden. Hierbei wird zunächst der Zusammenschluss von Netzen auf ein hohes Potential gelegt und dann die einzelnen Signalnetze gegenüber diesen Zusammenschluss getestet. Hierdurch kann die Anzahl der aufgrund der hohen Spannungen sehr zeitintensiven Tests drastisch verringert werden, denn die Signalnetze müssen nicht gegen jedes Power- bzw. Ground-Netz einzeln getestet werden. Beim Testen von sogenannten Chip-Carriem werden spezielle Anforderungen an die Testvorrichtung gestellt. Chip-Carrier sind kleine Leiterplatten oder Leiteranordnung, die auf einer Seite, der Chip-Seite, Kontaktpunkte besitzen, an welchen ein oder mehrere integrierte Schaltkreise ohne Gehäuse unmittelbar angebunden und mittels Bonden mit den Kontaktpunkten des Chip-Carriers elektrisch verbunden werden können. Die Kontaktpunkte auf der Chipseite sind mittels Leiterbahnen mit jeweils einem korrespondierenden Kontaktpunkt auf der gegenüberliegenden Seite des Chip-Carriers, der Anbindungsseite, elektrisch verbunden. Die Chip-Carrier können eine räumlichen Struktur (siehe z.B. US 5,006,963) aufweisen.
Die Kontaktstellen auf der Chipseite sind in der Regel sehr dicht nebeneinander angeordnet und klein ausgebildet. In der Fachsprache wird dies als „high-pitch" bezeichnet. Die Kontaktstellen an der Anbindungsseite sind üblicherweise größer und in der Regel in einem Raster angeordnet. Typischerweise ist ein BGA-Raster (Ball Grid Array-Raster) vorgesehen. Derartige Chip-Carrier sind zum Beispiel in MC2M® BGA Type Multi-Chip-Module beschrieben. Diese Veröffentlichung ist im Internet unter www.valtronic.ch erhältlich. Weitere Chip-Carrier sind zum Beispiel in der US 5,066,963 offenbart.
Die Kontaktpunkte auf der Chipseite der Chip-Carrier sind derart fein ausgebildet und eng nebeneinander angeordnet, dass sie mit üblichen Adaptern nicht kontaktierbar sind. Deshalb ist es nicht möglich, derartige Chip-Carrier mit einem Paralleltester zu testen. Chip-Carrier sind Massenprodukte, die in sehr hohen Stückzahlen hergestellt werden. Mit herkömmlichen Fingertestern könnten die Kontaktpunkte der Chipseite kontaktiert werden. Ein Test mit herkömmlichen Fingertestern ist wirtschaftlich nicht rentabel, da das sequentielle Abtasten aller Kontaktpunkte beim Test des Chip-Carriers zu viel Zeit in Anspruch nimmt. Zum Testen von Chip-Carriem sind deshalb spezielle Testvorrichtungen entwickelt worden, die zum Kontaktieren der Anbindungsseite einen Adapter aufweisen, dessen Kontaktelemente entsprechend den Kontaktstellen des Chip-Carriers auf der Anbindungsseite angeordnet sind. Üblicherweise sind die Kontaktelemente des Adapters in einem vorbestimmten Raster, insbesondere einem BGA-Raster angeordnet. Die Chipseite der Chip-Carrier wird , hingegen mittels frei verfahrbarer Kontaktfinger kontaktiert. Die Vorrichtungen zum Testen von Chip-Carriem sind somit kombinierte Parallel-/Fingertester. Mit dieser Vorrichtung kann ein hoher Durchsatz beim Testen von Chip-Carriern erzielt werden. Diese SpezialVorrichtungen sind jedoch sehr teuer, da sowohl eine einem Paralleltester entsprechende Auswerteelektronik als auch eine einem Fingertester entspre- chende Auswerteelektronik vorzusehen ist und die Testvorrichtung nur für sehr spezielle Leiteranordnungen, nämlich Chip-Carrier, verwendbar ist.
Aus der US 2001/013783 A1 geht eine Vorrichtung zum Prüfen unbestückter Leiter- platten hervor. Diese Vorrichtung weist eine sogenannte probe section auf, die mit einem Adapter vergleichbar ist, und an der eine Vielzahl von Sonden vorgesehen sind. Auf diese probe section wird eine zu testende Leiterplatte aufgelegt. Auf der zu testenden Leiterplatte befindet sich eine Isolationsfolie. Es sind Prüfköpfe vorgesehen, die mit ihren Prüfspitzen sich auf der Isolationsfolie befinden und auf dieser zum Kontaktieren einzelner Leiterplattentestpunkte verfahrbar sind. Die Sonden der probe section sind über Schalteinrichtungen mit einer Auswerteelektronik verbunden. Die Einheit aus probe section, Schaltelektronik und Auswerteeinrichtung bildet einen Paralleltester.
Aus der DE 44 17 580 C2 geht eine Vorrichtung zum Testen elektronischer Schaltungsplatinen hervor. Diese Testvorrichtung ist zum Testen der mit elektrischen Komponenten versehenen Schaltungsplatinen ausgebildet. Die darin beschriebene Testvorrichtung weist einen Adapter in Form eines Nagelbrettes auf, auf weichen eine zu testende Platine auflegbar ist. Die Oberseite der Platine mit den darin vorge- sehenen elektrischen Komponenten wird mittels einer Fühleranordnung kontaktiert, die einen über der Platine verfahrbaren Kontaktstift aufweist. Mit dieser Vorrichtung werden Funktionstests der einzelnen elektrischen Komponenten durchgeführt. Diese Vorrichtung ist ähnlich wie die oben erläuterten kombinierten Parallel-/Fingertester ausgebildet.
Aus der DE 38 38 413 A1 geht ein Adapter für eine elektronische Prüfvorrichtung für Leiterplatten hervor, der an seinen Kontaktflächen kissenartige Pfropfen aus einem elektrisch leitfähigen federnden Elastomer aufweist.
Die EP 0 772 054 A2 betrifft ein Verfahren, das bei einem Fingertester zur Anwendung kommt. Hierin ist jedoch die Verwendung eines Adapters nicht offenbart.
Der Erfindung liegt deshalb die Aufgabe zugrunde, einfache, kostengünstige Mittel vorzusehen, mit welchen unbestückte Leiteranordnungen, die Chip-Carrier sind oder ähnlich zu diesen ausgebildet sind, sehr schnell mit einer herkömmlichen Testvorrichtung getestet werden können.
Die Aufgabe wird durch einen Adapter mit den Merkmalen des Anspruchs 1 gelöst. Vorteilhafte Ausgestaltungen sind in den Unteransprüchen angegeben. Ein erfindungsgemäßer Adapter zum Testen einer oder mehrerer Leiteranordnungen mit mehreren Leiterbahnen in einem Fingertester, wobei die Leiteranordnungen eine Seite aufweisen, an welcher Kontaktstellen vorgesehen sind, die um mindestens ei- nen vorbestimmten Abstand von der nächsten benachbarten Kontaktstelle beabstandet sind, so dass diese Seite der Leiteranordnung mittels eines Adapters kontaktierbar ist, umfasst:
- zumindest ein Kontaktfeld mit einem Satz Kontaktelemente, wobei die Kontakt- elemente des Kontaktfeldes in einer den Kontaktstellen der Leiteranordnung entsprechenden Anordnung angeordnet sind, wobei
- Kontaktelemente des Kontaktfeldes mit jeweils einem weiteren Kontaktelement derart elektrisch verbunden sind, dass die Leiterbahnen der Leiteranordnung(en) zu je einem Testnetz zusammengeschlossen sind, die auf der bzw. den nicht mit dem Adapter kontaktierten Seite(n) der Leiteranordnung(en) zumindest eine
Kontaktstelle aufweisen.
Mit der Erfindung wird somit ein Adapter geschaffen, mit welchem Leiteranordnungen auf einer Seite kontaktiert werden, wobei die Leiterbahnen der Leiteranordnun- gen mit einer oder mehreren weiteren Leiterbahnen dieser oder einer weiteren Leiteranordnung elektrisch verbunden werden. Die hierbei entstehenden Testnetze weisen zumindest eine Kontaktstelle auf der nicht mit dem Adapter kontaktierten Seite der Leiteranordnung auf, so dass diese Testnetze mittels eines Testfingers eines Fingertesters kontaktierbar sind. Alle zu testenden Leiterbahnen sind Teil eines auf der nicht mit dem Adapter kontaktierbaren Seite der Leiteranordnung kontaktierbaren Testnetzes.
Dieses System aus Adapter und einer oder mehrerer Leiteranordnungen kann in einem Fingertester angeordnet werden und die Testnetze können abgetastet werden. Dadurch, dass über dem Adapter mehrere Leiterbahnen zu Testnetzen zusammengeschlossen sind, werden bei den einzelnen Messvorgängen jeweils mehrere Leiterbahnen gleichzeitig getestet, wodurch die Testgeschwindigkeit gegenüber einem herkömmlichen Test im Fingertester erheblich gesteigert wird.
Da aber der Adapter selbst nicht unmittelbar mit einer Auswerteelektronik verbunden ist, so wie es bei herkömmlichen Paralleltestern der Fall ist, kann er einfach und kostengünstig hergestellt werden. Dies gilt insbesondere, wenn an die Kontaktstellen der Leiteranordnung in einem vorgegebenen, vorzugsweise standardisierten Raster angeordnet sind. Für derartige Leiteranordnungen können unter bestimmten Vor- aussetzungen sogar standardisierte Adapter verwendet werden, die nicht speziell für die Leiteranordnung konstruiert werden müssen.
Nach einer bevorzugten Ausführungsform der Erfindung sind die Leiterbahnen der Leiteranordnung(en) derart über den Adapter elektrisch miteinander verbunden, dass die Testnetze zumindest zwei Kontaktstellen auf der bzw. den nicht mit dem Adapter kontaktierten Seiten der Leiteranordnung(en) aufweisen. Das Vorsehen mindestens zweier Kontaktstellen in einem Testnetz erlaubt einen Unterbrechungstest des Testnetzes mittels einer Widerstandsmessung. Manche Hersteller von Leiteranordnun- gen fordern, dass die Leiterbahnen der Leiteranordnungen auf Unterbrechungen mittels einer Widerstandsmessung getestet werden, da sie der Auffassung sind, dass eine derartige Widerstandsmessung bei hochohmigen Unterbrechungen am zuverlässigsten sei.
Mit einem derart ausgestalteten Adapter können somit die Leiterbahnen der Lei- teranördnung schnell und einfach in einem Fingertester auf Unterbrechungen mittels einer Widerstandsmessung getestet werden. Hierbei sind die Adapter selbst nicht mit der Auswerteelektronik sondern lediglich die Testfinger mit der Auswerteelektronik verbunden. Die erfindungsgemäßen Adapter sind daher kostengünstig herstellbar und Erweitem den Einsatzbereich von Fingertestern, da mit einem solchen Adapter aufgrund der verkürzten Testzeit wirtschaftlich sinnvoll ist, bestimmte Leiteranordnungen mit einem Fingertester zu testen, die bisher lediglich mit einem Paralleltester oder einer speziell ausgestalteten Testvorrichtung getestet worden sind.
Der erfindungsgemäße Adapter erlaubt zudem das Testen von Leiteranordnungen, die auf zwei Seiten Kontaktstellen aufweisen, in einem einseitigen Fingertester. Mit dem erfindungsgemäßen Adapter kann somit der Anwendungsbereich herkömmlicher einseitiger Fingertester auf Leiteranordnungen, die auf zwei Seiten Kontaktstellen aufweisen, erweitert werden. Mit dem erfindungsgemäßen Adapter können Leiterbahnen unterschiedlicher Leiteranordnungen elektrisch zu einem Testnetz miteinander verbunden werden. Es ist auch möglich, auf einem Adapter mehrere Leiteranordnungen vorzusehen, wobei Leiterbahnen innerhalb einer einzelnen Leiteranordnung über den Adapter elektrisch miteinander verbunden sind und Leiterbahnen unterschiedlicher Leiteranordnungen mittels des Adapters zu einem Test- netz miteinander verbunden sind.
Vorzugsweise werden viele Leiterbahnen zu wenigen Testnetzen, idealerweise lediglich zwei Testnetzen, mittels des Adapters elektrisch miteinander verbunden. Hierbei wird zweckmäßigerweise das sogenannte Shielded Adjacency-Kriterium berücksich- tigt, d.h. dass lediglich Leiterbahnen zu einem Testnetz miteinander mittels des A- dapters verbunden werden, die aufgrund ihrer Lage in der Leiteranordnung mit den weiteren Leiterbahnen des jeweiligen Testnetzes keinen Kurzschluss bilden können, da dazwischen eine weitere Leiterbahn angeordnet ist, die nicht Bestandteil dieses Testnetzes ist, oder eine Grenzschicht zu einer anderen Lage in der Leiteranordnung ausgebildet ist. Das Verknüpfen der Leiterbahnen zu wenigen Testnetzen erlaubt die Messungen zur Untersuchung auf Kurzschluss auf einige wenige Messvorgänge zu reduzieren, wobei hier lediglich die einzelnen Testnetze gegeneinander gemessen werden müssen.
Zudem erlaubt das Vorsehen weniger Testnetze die Verwendung von hohen Testspannungen ohne erhebliche Zeiteinbuße, da aufgrund der wenigen Testnetze die erhöhte Spannung lediglich wenige Male aufgebaut werden muss. Dieses Prinzip ist in der DE 197 00 505 A1 beschrieben, auf die vollinhaltlich Bezug genommen wird.
Wird insbesondere das Feldmessverfahren verwendet, können die Testnetze mit einem einzigen Testabgriff auf Kurzschluss und falls entsprechende Referenzleitwerte vorhanden sind, sogar auf Unterbrechung getestet werden.
Diese Testmessungen können mit einem bekannten Fingertester ausgeführt werden, wobei der Durchsatz nicht geringer als bei den speziell zum Testen von Chip- Carriem ausgebildeten Testvorrichtungen ist. Bei Einsatz der Feldmessung kann der Durchsatz sogar gesteigert werden.
Die Erfindung wird nachfolgend anhand der Zeichnungen beispielhaft näher erläutert. In den Zeichnungen zeigen schematisch:
Figur 1 zwei Chip-Carrier in perspektivischer Ansicht mit Blick auf die Chipseite bzw. die Anbindungsseite,
Figur 2 die Chip-Carrier aus Figur 1 , wobei lediglich die Kontaktstellen, Leiterbahnen und Durchkontaktierungen sowie die Randbegrenzungen dargestellt sind,
Figur 3 einen e rfindungsgemäßen A dapter m it d en C hip-Carriern a us F igur 1 und 2,
Figur 4 eine Anordnung der Kontaktstifte des Adapters aus Figur 3 zusammen mit den Chip-Carriem, Figur δ einen weiteren erfindungsgemäßen Adapter in perspektivischer Ansicht,
Figur 6 den Adapter aus Figur 5, wobei einzelne Leiterbahnen des Adapters dargestellt sind, in einer Draufsicht,
Figur 7 einen Fingertester, in dem ein erfindungsgemäßer Adapter eingesetzt ist,
Figur 8 einen weiteren erfindungsgemäßen Adapter in der Draufsicht,
Figur 9 grob vereinfacht die Anordnung von miteinander verknüpften Leiterbahnen eines Chip-Carriers, und
Figur 10 einen Adapter mit darauf fixierten Chip-Carriern in perspektivischer Ansicht.
Ein erfindungsgemäßer Adapter 1 zum Testen von vier Chip-Carrier 2 ist in Figur 3 schematisch perspektivisch dargestellt. Der Adapter weist einen Adapterkörper 3 auf, der bei dem vorliegenden Ausführungsbeispiel eine Kunststoffplatte aus einem nichtelektrisch I eitenden Material ist. In den Adapterkörper 3 sind mehrere Durchgangsbohrungen 4 zum Aufnehmen jeweils eines Kontaktstiftes 5 eingebracht. Die Durchgangsbohrungen sind in Form von zwei Matrizen mit jeweils 10 x 10 Durch- gangsbohrungen 4 angeordnet. Der Mittenabstand zwischen zwei benachbarten Durchgangsbohrungen 4 beträgt jeweils 0,5 - 1 mm. Die Durchgangsbohrungen 4 sind somit in einem regelmäßigen, quadratischen Raster ausgebildet, das einem Ball Grid Array (BGA) entspricht.
Die Kontaktstifte 5 weisen an ihren beiden Enden jeweils eine Prüfspitze 6, 7 auf. Zur einfachen zeichnerischen Darstellung sind in Figur 3 die Kontaktstifte 5 ein großes Stück aus der Durchgangsbohrung 4 vorstehend gezeichnet. In einem konkreten Ausführungsbeispiel stehen die Kontaktstifte 5 mit ihren Prüfspitzen 6, 7 lediglich wenige Zehntel mm an der oberen bzw. unteren Oberfläche 8, 9 des Adapterkörpers 3 hervor. Die Kontaktstifte 5 sind vorzugsweise sogenannte Federkontaktstifte, die mit einem Federelement ausgebildet sind, so dass die Kontaktstifte 5 elastisch federnd zusammendrückbar sind. Vorzugsweise sind die Kontaktstifte mit einem Reibschlussmittel etwa im Bereich ihrer Längsmitte versehen, das sicherstellt, dass die Kontaktstifte 5 nicht aus den Durchgangsbohrungen 4 herausfallen. Die Prüfspitzen 6 bzw. 7 einer Matrix von Kontaktstiften 5 im Bereich einer der beiden Oberflächen 8, 9 des Adapterkörpers 3 bilden jeweils ein Kontaktfeld 17, 18 zum Kontaktieren eines Chip-Carriers 2.
Ein solcher Chip-Carrier 2 ist im vorliegenden Ausführungsbeispiel eine kleine Leiterplatte, die eine Chipseite 10 und eine Anbindungsseite 11 aufweist (Figur 1 , 2). Auf der Chipseite 10 sind kleine Kontaktpads 12 ausgebildet, die in der Draufsicht einen Kranz aus vier bogenförmigen Segmenten 13 bilden. Diese Kontaktpads 12 dienen zum Bonden von integrierten Schaltungen (nicht dargestellt). Von einigen dieser Kontaktpads 12 führen Leiterbahnen 14 zur Durchkontaktierung 15. Üblicherweise sind alle oder zumindest fast alle Kontaktpads 12 mit einer Leiterbahn 14 zu einer Durchkontaktierung 15 verbunden. Zur einfacheren zeichnerischen Darstellung sind in den Fig. 1 - 4 lediglich wenige Leiterbahnen 14 dargestellt. Diese Durchkon- taktierungen 15 sind in dem Raster des Ball Grid Arrays auf dem Chip-Carrier 2 ausgebildet und erstrecken sich von der Chipseite 10 jeweils bis zur Anbindungsseite 11. Auf der Anbindungsseite 11 bilden die Durchkontaktierungen 15 jeweils eine Kontaktstelle 16. Die Durchkontaktierungen 15 sind Bohrungen mit einem Durchmesser von z.B. <0,1 mm, die vollständig mit einem elektrisch leitenden Material be- schichtet oder ausgefüllt sind. Im Bereich der Kontaktstellen 16 bildet das elektrisch leitende Material ein Kontaktpad 16. Der Durchmesser des Kontaktpads 16 ist wesentlich größer als die Länge oder Breite der Kontaktpads 12 auf der Chipseite 10 und beträgt z.B. 0,5 mm. Die Kontaktstellen 16 sind in dem oben erläuterten regelmäßigen Raster (BGA-Raster) angeordnet, so dass sie im Vergleich zu den Kontakt- pads 12 der Chipseite 10 sehr weit voneinander beabstandet sind und deshalb wesentlich einfacher mit einem Adapter kontaktierbar sind.
Chip-Carrier sind wegen der hohen Kontaktpunktdichte auf der Chipseite in der Regel aus einer mehrlagigen Leiterplatte ausgebildet. Deshalb erstrecken sich bei ei- nem solchen Chip-Carrier die Durchkontaktierungen nicht immer durch den gesamten Chip-Carrier. Die Fig. 1 - 4 sind diesbezüglich schematisch vereinfacht.
Typisch für Chip-Carrier ist, dass alle oder zumindest die meisten Leiterbahnen von der Chipseite zur Anbindungsseite geführt sind. Im vorliegenden Ausführungsbei- spiel wird die Verbindung von der Chipseite zur Anbindungsseite mittels der Durchkontaktierung bewerkstelligt. Lediglich bei komplexen Chip-Carriem sind Leiterbahnen vorgesehen, die nur zwei Kontaktpunkte auf der Chipseite miteinander verbinden und nicht zur Anbindungsseite geführt sind. Die Anzahl solcher Leiterbahnen sind jedoch gering im Vergleich zu denen, die von der Chipseite zur Anbindungsseite geführt sind.
Zum Testen eine solchen Chip-Carriers 2 wird dieser mit seinen Kontaktstellen 16 auf einen Satz Prüfspitzen 6 gesetzt, die jeweils ein Kontaktfeld 17 bilden. Ein weiterer Chip-Carrier 2 wird mit seinen Kontaktstellen 16 auf die Prüfspitzen 7 gesetzt, die ein weiteres Kontaktfeld 18 bilden. Die Prüfspitzen 6, 7 der Kontaktfelder 17, 18 sind über die Kontaktstifte 5 paarweise elektrisch miteinander verbunden, so dass die Kontaktstellen 16 der beiden Chip-Carrier 2 paarweise elektrisch miteinander ver- bunden sind (Figur 4).
Auf dem Adapter 1 des vorliegenden Ausführungsbeispiels können zwei Paar Chip- Carrier 2 angeordnet werden, wobei die Kontaktstellen 16 der jeweils gegenüberliegenden Chip-Carrier 2 paarweise elektrisch miteinander verbunden sein.
Der Adapter 1 und die Chip-Carrier 2 werden zum Testen in einem Fingertester 20 angeordnet (Figur 7). Ein solcher Fingertester 20 weist mehrere Testfinger 21 auf, in welche jeweils eine Prüfelektrode 22 integriert ist. Die Prüfelektroden 22 sind mit einer Auswerteelektronik verbunden. Die Testfinger 21 können parallel zu der oberen bzw. unteren Oberfläche des Adapters mit Hilfe der Schlitten 23 parallel zu den O- berflächen der Chip-Carrier 2 verfahren werden, so dass die Elektroden mit den Kontaktpads 12 der Chip-Carrier 2 kontaktiert werden können. Ein solcher Fingertester weist beispielsweise 16 Testfinger 21 auf, wobei acht oberhalb und acht unterhalb des Adapters 1 angeordnet sind, um die auf beiden Seiten des Adapters 1 angeordneten Chip-Carrier 2 kontaktieren zu können. Die Testfinger 21 sind jeweils an einem Schlitten 23 befestigt, der in einer Ebene parallel zu den Oberflächen des Adapters 1 verfahren werden kann. Die Schlitten 23 sind jeweils mit einem vertikal ausgerichteten Stellzylinder 24 versehen, mit dem die Testfinger 21 um die vertikale Achse gedreht werden können. Ferner ist in den Testfinger 21 eine Bewegungsein- richtung integriert, mit der die Testfinger 21 senkrecht zur Oberfläche der Chip- Carrier 2 bewegbar sind, um mit den Prüfelektroden 22 die Kontaktpads 12 zu kontaktieren.
Durch das paarweise Verbinden der Kontaktstellen 16 mittels des Adapters 1 werden z.B. jeweils zwei Leiterbahnen 25 von zwei Chip-Carriem 2 elektrisch miteinander verbunden und bilden zusammen mit der elektrischen Verbindung des Adapters, der im vorliegenden Ausführungsbeispiel ( Fig. 3 , 4) a us e inem d er Kontaktstifte 5 besteht, ein Testnetz. Die Enden eines solchen Testnetzes werden jeweils von einem Kontaktpad 12 gebildet. Da die Leiterbahnen 25 der Chip-Carrier in der Regel nicht verzweigt sind, weist ein solches T estnetz ü blicherweise I ediglich zwei E nden a uf. Diese beiden Enden bzw. die entsprechenden Kontaktpads 12 können gleichzeitig mit jeweils einer Prüfelektrode 22 kontaktiert werden. Wird mittels der Prüfelektroden 22 ein Messstrom an das Testnetz angelegt und der Widerstand des Testnetzes er- mittelt, so kann hieraus geschlossen werden, ob die beiden Leiterbahnen 25 der beiden Chip-Carrier 2 eine Unterbrechung aufweisen. Dies stellt eine herkömmliche Widerstandsmessung zum Testen auf eine Unterbrechung dar. Durch das Koppeln zweier Chip-Carrier mittels des Adapters können somit mit einer einzigen Messung auf beiden Chip-Carriern jeweils eine Leiterbahn 25 und somit zwei Leiterbahnen 25 gleichzeitig auf Unterbrechung getestet werden. Der Adapter selbst ist nicht mit der Auswerteelektronik verbunden. Die Testnetze werden während eines Testvorganges lediglich über die Testfinger 21 mit der Auswerteelektronik verbunden.
Beim Testen auf Kurzschlüsse mittels einer Widerstandsmessung werden jeweils benachbarte Testnetze mit einer Prüfelektrode 22 kontaktiert und der Widerstand zwischen diesen beiden benachbarten Testnetzen gemessen. Auch hierbei werden jeweils zwei Paar Leiterbahnen 25 gleichzeitig getestet.
Mit dem erfindungsgemäßen Adapter 1 können somit in einem herkömmlichen Fin- gertester Chip-Carrier g etestet werden, wobei i n e inem T estdurchgang g leichzeitig mindestens zwei Chip-Carrier getestet werden. Der Durchsatz an zu testenden Chip- Carriern entspricht dem der eingangs erläuterten speziellen Testvorrichtung, die sowohl einen Adapter als auch Testfinger aufweisen.
Ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Adapters ist in den Figuren 5 und 6 gezeigt. Dieser Adapter 1 weist als Adapterkörper 3 eine mehrlagige Leiterplatte auf. An der Oberfläche des Adapterkörpers 3 sind als Kontaktelemente anstelle der oben beschriebenen Prüfspitzen 6, 7 Kontaktnoppen 26, 27 angeordnet, die aus einem elektrisch leitenden Gummimaterial ausgebildet sind. Diese Kontakt- noppen 26, 27 bilden wiederum zwei Kontaktfelder 17, 18, wobei die Kontaktnoppen 26, 27 innerhalb eines Kontaktfeldes jeweils in der zu den Kontaktstellen 16 eines zu testenden Chip-Carriers 2 korrespondierenden Anordnung positioniert sind, so dass mit jeder Kontaktnoppe 26 jeweils eine Kontaktstelle 16 kontaktierbar ist. Im vorliegenden Ausführungsbeispiel sind die Kontaktnoppen 26, 27 der beiden Kontaktfel- dem 17, 18 in einer einem BGA entsprechenden Matrixanordnung angeordnet.
Die Kontaktnoppen 26 des Kontaktfeldes 17 sind paarweise mit den Kontaktnoppen 27 des Kontaktfeldes 18, d.h. in der gleichen Reihe und gleichen Spalte der Matrix über elektrische Leiterbahnen 28 verbunden. Vorzugsweise sind jeweils die Kontakt- noppen, die in dem jeweiligen Kontaktfeld 17, 18 an der gleichen Position vorgesehen sind - z. B. jeweils unten links in Figur 6 - miteinander elektrisch verbunden. Eine derartige paarweise Verknüpfung der Kontaktelemente der Kontaktfelder 17, 18 bewirkt, dass wenn zwei gleiche Chip-Carrier mit gleicher Ausrichtung auf die Kon- taktfelder 17, 18 aufgesetzt werden, jeweils die gleichen Typen von Leiterbahnen 14 der Chip-Carrier elektrisch miteinander verbunden sind, wodurch sich der Testalgo- rythmus wesentlich vereinfacht, da jeweils die gleichen Typen von Leiterbahnen 14 zusammen getestet werden, d.h., dass jeweils die korrespondierenden Kontaktpads 12 der Chip-Carrier 2 zu kontaktieren sind, um z.B. einen Unterbrechungstest durch- zuführen.
Neben den Leiterbahnen 28 zum paarweisen Verknüpfen der Kontaktelemente der Kontaktfelder 17, 18 weist dieser Adapter eine oder mehrere Leiterbahnen 29 a uf (Figur 6), die als Antenne(n) für das Feldmessverfahren dient. Das Feldmessverfah- ren ist in der EP 508 062 B1 und EP 772 054 A2 im Detail beschrieben. Hierzu wird mittels der Antenne 29 ein inhomogenes elektrisches Feld erzeugt und dann mittels der Testfinger 21 von jedem Testnetz das sich an dem Testnetz einstellende elektrische Potenzial abgegriffen. Durch den Vergleich mit dem Potenzial eines anderen Testnetzes und/oder mit einer Referenz kann ermittelt werden, ob am Testnetz ein Kurzschluss vorliegt. Diese Feldmessung erlaubt somit mit lediglich einem Messabgriff an einem Testnetz die Überprüfung auf Kurzschluss dieses Testnetzes.
Liegen für die einzelnen Testnetze als Referenzen komplexe Leitwerte vor, so können gemäß den Verfahren nach der EP 0 772 054 A2 auch Unterbrechungen mittels dieses Feldmessverfahrens ermittelt werden, wobei lediglich ein einziger Testabgriff am Testnetz notwendig ist.
Da die Testnetze jeweils mindestens zwei Leiterbahnen zweier Chip-Carrier 2 umfassen, werden bei einer einzigen Messung gleichzeitig mindestens zwei Leiterbah- nen getestet. Da mit dem Feldmessverfahren lediglich ein einziger Abgriff zum Testen auf Unterbrechung und/oder Kurzschlüssen notwendig ist, werden mit jedem Testabgriff gleichzeitig mehrere Leiterbahnen getestet. Hierdurch wird der Durchsatz an zu testenden Chip-Carriern 2 selbst im Vergleich zu den bekannten SpezialVorrichtungen zum Testen von Chip-Carriern wesentlich gesteigert.
Der erfindungsgemäße Adapter ist oben anhand von Ausführungsbeispielen beschrieben, bei welchen jeweils die Kontaktelemente der Kontaktfelder 17, 18 paarweise miteinander verbunden sind. Bei aus Leiterplatten ausgebildeten Chip-Carriern ist es üblich, in der Herstellung mehrere Chip-Carrier auf einer Leiterplatte vorzuse- hen, die jeweils einen sogenannten Nutzen darstellen. Es können auf einer Leiterplatte z.B. fünf oder zehn derartiger Nutzen vorgesehen sein. In einem solchen Fall ist es zweckmäßig, einen Adapter vorzusehen, bei welchem jeweils jedem Nutzen ein Kontaktfeld zugeordnet ist und die korrespondierenden Kontaktelemente der ein- zelnen K ontaktfelder a lle m iteinander i n d er o ben b eschriebenen W eise elektrisch verbunden sind. Da Leiterplattenhersteller oftmals eine Widerstandsmessung zum Testen auf Unterbrechung fordern, wird in der Praxis das bevorzugteste Verfahren eine Widerstandsmessung zum Messen der Unterbrechungen und eine Feldmessung zum Messen auf Kurzschlüsse sein. Zur Messung auf Unterbrechung müssen alle Endpunkte der Testnetze zumindest einmal kontaktiert werden und zum Messen auf Kurzschlüsse muss jedes Testnetz lediglich ein einziges mal kontaktiert werden, womit eine Vielzahl von Leiterbahnen auf den einzelnen Nutzen bzw. Chip-Carriern gleichzeitig getestet werden können.
Figur 8 zeigt einen weiteren Adapter, der ähnlich wie der in Figur 5 und 6 gezeigte Adapter ausgebildet ist. Dieser Adapter 1 weist als Adapterkörper 3 eine Leiterplatte auf. An der Oberfläche des Adapterkörpers 3 sind als Kontaktelemente Kontaktnoppen 30 angeordnet, die beispielsweise wiederum aus einem elektrisch leitenden Gummimaterial ausgebildet sind. Diese Kontaktnoppen bilden ein einziges Kontakt- feld 31. D ie Kontaktnoppen s ind jeweils in der zu den Kontaktstellen 16 eines zu testenden Chip-Carriers 2 korrespondierenden Anordnung positioniert, so dass mit jeder Kontaktnoppe 30 jeweils eine Kontaktstelle 16 kontaktierbar ist. Im vorliegenden Ausführungsbeispiel sind d ie Kontaktnoppen 30 i n einer einem BGA entsprechenden Matrixanordnung von 10 x 10 angeordnet.
Bei diesem Ausführungsbeispiel sind in den einzelnen Reihen der Matrix die Kontaktnoppen 30 mit Leiterbahnen 32 miteinander verbunden. Hierbei verbindet e ine Leiterbahn 32 jeweils jede zweite Kontaktnoppe 30 eine der Reihen. Für eine Reihe Kontaktnoppen sind jeweils zwei Leiterbahnen 32 vorgesehen. Eine solche Leiteran- Ordnung kann unmittelbar an der Oberfläche einer einfachen Leiterplatte ausgebildet sein. Hierzu ist keine mehrlagige Leiterplatte notwendig.
Bei dem vorliegenden Ausführungsbeispiel werden jeweils fünf Kontaktnoppen 30 elektrisch m iteinander verknüpft. D ies b edeutet, d ass fünf Leiterbahnen des Chip- Carriers 2, sofern alle Kontaktstellen 16 mit einer Leiterbahn 14 verbunden sein sollten, elektrisch miteinander verknüpft sind.
Ein solcher Adapter kann zum Testen von Chip-Carriern 2 verwendet werden, deren Kontaktstellen 16 an der Anbindungsseite 11 in einer standardisierten Rastanord- nung angeordnet sind. Das heißt, dass dieser Adapter für unterschiedliche Chip- Carrier 2 verwendet werden kann, sofern die Rasterung der Kontaktstelle 16 mit der Anordnung der Kontaktnoppen 30 übereinstimmt. Dies bedeutet, dass für einen Chip-Carrier nicht grundsätzlich ein neuer Adapter konstruiert werden muss, um die- sen in einem Fingertester zu testen, sofern die Anordnung der Kontaktstellen 16 des Chip-Carriers 2 standardisiert ist und mit der Anordnung der Kontaktnoppen 30 des Adapters 1 übereinstimmt.
Es ist selbstverständlich auch möglich, die Kontaktnoppen 30 auf andere Art und Weise miteinander zu verknüpfen, wobei zum Beispiel Kontaktnoppen unterschiedlicher Reihen miteinander elektrisch verbunden sind oder die Anzahl der miteinander elektrisch verbundenen Kontaktnoppen größer oder kleiner ist.
Es kann auch zweckmäßig sein, mehrere Kontaktfelder 31 auf einem Adapter vorzu- sehen, bei welchem innerhalb eines Kontaktfeldes die Kontaktelemente (hier: Kontaktnoppen 30) elektrisch miteinander verbunden sind und die einzelnen Kontaktelemente der unterschiedlichen Kontaktfelder auch elektrisch miteinander verbunden sind. Beispielsweise können bei dem in Figur 8 dargestellten Adapter einzelne Leiterbahnen 32 mit korrespondierenden Leiterbahnen in einem entsprechenden weite- ren Kontaktfeld elektrisch verbunden werden.
Figur 9 zeigt schematisch grob vereinfacht die Leiterbahnen eines Chip-Carriers 2, die j eweils von d er C hipseite a uf d ie A nbindungsseite g eführt s ind. M ittels d es A- dapters aus Figur 8 ist jede zweite Leiterbahn einer Reihe von Leiterbahnen elekt- risch miteinander verbunden. In jeder Reihe sind somit zwei Testnetze 33, 34 ausgebildet. Zwischen zwei benachbarten Leiterbahnen eines Testnetzes befindet sich somit jeweils eine weitere Leiterbahn des anderen Testnetzes. Hierdurch ist sichergestellt, dass zwei benachbarte Leiterbahnen eines Testnetzes keinen Kurzschluss miteinander bilden können, ohne dass sie einen Kurzschluss mit der weiteren Leiter- bahn des anderen Testnetzes, die zwischen diesen beiden Leiterbahnen angeordnet ist, ausbildet. Dies wird als Shielded Adjacency-Kriterium bezeichnet, denn jede einzelne Leiterbahn ist von einer angrenzenden Leiterbahn von der nächsten benachbarten Leiterbahn des gleichen Testnetzes abgeschirmt. Mit einer solchen Ausbildung des Testnetzes ist gewährleistet, dass jeder Kurzschluss zwischen Leiterbah- nen im Chip-Carrier durch einen Kurzschlusstest zwischen den entsprechenden Testnetzen, die jeweils eine Vielzahl von Leiterbahnen umfassen können, festgestellt werden kann. Zudem erlaubt eine solche Verknüpfung von vielen Leiterbahnen eine deutliche Reduzierung der Anzahl der Testnetze und damit eine deutliche Reduzierung der Messvorgänge. Bei dem Adapter gemäß Figur 8 werden jeweils fünf Leiter- bahnen miteinander verknüpft. Es ist selbstverständlich auch möglich, dass wesentlich mehr Leiterbahnen miteinander verknüpft werden können, so kann die Verknüpfung von bis zu 50 Leiterbahnen sinnvoll sein. Idealerweise werden alle Leiterbahnen zu lediglich zwei Testnetzen miteinander verknüpft, was zur Folge hätte, dass lediglich eine einzige Messung ausgeführt werden müsste, um den Chip-Carrier auf Kurzschluss zu testen.
Bei einer einfachen Ausführungsform kann es zweckmäßig sein, falls am Chip- Carrier längere, verzweigte Leiterbahnen vorgesehen sein sollten, wie zum Beispiel Power- oder Ground-Leiterbahnen, lediglich diese längeren Leiterbahnen miteinander zu verknüpfen, so dass sich hier ein großes Testnetz ergibt, gegenüber dem die anderen Leiterbahnen im einzelnen getestet werden. An diesem Testnetz kann dann zum Beispiel eine hohe Testspannung einmal angelegt werden, wobei dann alle weiteren Leiterbahnen gegenüber dieser hohen Testspannung innerhalb kurzer Zeit getestet werden können. Diesbezüglich wird auf die DE 197 00 505 A1 verwiesen.
Figur 10 zeigt einen weiteren erfindungsgemäßen Adapter, der ähnlich aufgebaut ist, wie der in Figur 3 gezeigte Adapter. Deshalb sind gleiche Teile mit gleichen Bezugszeichen versehen.
Der Adapter 1 weist jeweils vier Matrizen mit jeweils 10 x 10 Durchgangsbohrungen 4 zur Aufnahme jeweils eines Kontaktstiftes 5 auf. Es sind somit acht Kontaktfelder ausgebildet zur Aufnahme von acht Chip-Carriern 2. Angrenzend an einen Adapterkörper 3 sind jeweils Antennenplatten 35 angeordnet, an welchen jeweils ein Kabel 36 zum Anlegen eines Potenzials an die in der Antennenplatte ausgebildeten Antenne vorgesehen ist. In den Antennenplatten 35 sind die entsprechenden Bohrungen zum Durchgang der Kontaktstifte 5 ausgebildet. Die Antenne kann in der Antennenplatte 35 als eine sich über fast die gesamte Antennenplatte 35 erstreckende Kontaktschicht ausgebildet sein, die im Bereich lediglich der Bohrung zur Aufnahme der Kontaktstifte 5 isoliert ist. Die Antenne kann jedoch auch eine komplexe Struktur besitzen.
Ferner sind zwei Fixierplatten 37 vorgesehen, die die gleichen Außenabmessungen wie der Adapterkörper 3 und die Antennehplatte 35 besitzen. Diese Fixierplatten 37 weisen jeweils vier Öffnungen 38 auf, die etwas kleiner als der Umriss der zu testenden Chip-Carrier 2 ausgebildet sind. Die Öffnungen 38 sind etwas hinterschnitten, so dass sich an jeder Öffnung 38 ein umlaufender, nach innen vorspringender Begrenzungssteg 39 ausbildet. In jede Öffnung 38 kann ein Chip-Carrier eingesetzt werden, wobei der Chip-Carrier mit seinem Randbereich jeweils am Begrenzungssteg 39 anliegt.
Die Fixierplatten 37, die Antennenplatten 35 und der Adapterkörper 3 weisen korres- pondierende Durchgangsbohrungen 40 auf, in welchen Schraubverbindungsmittel 41, d.h. entsprechende Schrauben und Muttern, lagern, mit welchen die Fixierplatten 37 und der dazwischen angeordnete Adapterkörper und die dazwischen angeordneten Antennenplatten 35 zu einer Einheit verspannt werden, wobei die einzelnen Chip-Carrier von den Fixierplatten 37 auf die entsprechenden Kontaktfelder gedrückt werden.
Die Schraubverbindungsmittel 41 stellen eine Spanneinrichtung dar. Zweckmäßigerweise sind diese Spanneinrichtungen gleichmäßig über die Fläche des Adapters 1 verteilt, so dass eine gleichmäßig verteilte Spannung auf den Adapter 1 ausgeübt wird.
Dieser Adapter, auf den die Chip-Carrier mittels der Fixierplatten 37 gespannt sind, kann als Einheit im einen Fingertester angeordnet und getestet werden. Im Fingertester selbst sind keine zusätzlichen Vorrichtungen notwendig, um den Adapter und die Chip-Carrier aufzunehmen.
Anstelle der oben beschriebenen Schraubverbindungsmittel 41 können auch Schnellspannelemente verwendet werden.
Es ist selbstverständlich auch möglich, anstelle der aus den Fixierplatten 37 und Schraubverbindungsmittel 41 bestehenden Fixiereinrichtung, die unmittelbar am A- dapter ausgebildet ist, eine Fixiereinrichtung in Form einer Presse mit entsprechenden Andruckplatten im Fingertester vorzusehen.
Da beim Verspannen der Leiteranordnungen auf dem Adapter erhebliche Kräfte ausgeübt werden müssen, kann es auch zweckmäßig sein, dass lediglich eine Teilmenge der mit einem Adapter zu testenden Leiteranordnungen verspannt und fixiert wird und nach deren Test eine andere Teilmenge der Leiteranordnungen verspannt und fixiert wird. Dies gilt insbesondere für Tests von mehreren auf einer Leiterplatte ausgebildeten Leiteranordnungen, sogenannten Nutzen, da das gleichzeitige Verspannen aller Nutzen aufgrund der hohen Kräfte zu erheblichen mechanischen Problemen führen kann. Beim Testen von Leiterplatten mit mehreren Nutzen kann es daher zweckmäßig sein, jeweils lediglich eine Reihe von Nutzen auf einen Adapter zu spannen, wobei hier anstelle der Fixierplatte zwei Spannbalken vorgesehen werden, die jeweils angrenzend zu beiden Seiten der Reihe Nutzen auf der Leiterplatte angeordnet und mit dem Adapterkörper verspannt werden.
Ein alternatives Verfahren zum Testen einer Leiterplatte mit vielen Nutzen sieht ei- nen Adapter zum Testen lediglich e ines oder sehr weniger N utzen vor, d .h., d ass dieser Adapter lediglich ein oder wenige Kontaktfelder aufweist. Dieser Adapter wird mittels eines entsprechenden Mechanismus an die durch den Adapter kontaktierbare Seite der Leiterplatte gedrückt und ein entsprechender Messvorgang ausgeführt. Nach Abschluss dieses Messvorganges wird der Adapter durch den Mechanismus von der Leiterplatte ein Stück entfernt und zu weiteren Nutzen verschoben und gegen diese gedrückt. Es kann ein weiterer Testmessvorgang ausgeführt werden. Der Adapter wird somit jeweils zwischen den einzelnen Nutzen bzw. zwischen Gruppen von wenigen Nutzen gesteppt.
Im Rahmen der Erfindung ist es selbstverständlich auch möglich, anstelle speziell im Adapter vorgesehener Antennen Leiterbahnen, die auf einem Chip-Carrier ausgebildet sind, als Antennen zu verwenden. Dies gilt insbesondere, wenn der Chip-Carrier größere, verzweigte Leiterbahnen, wie z.B. eine Leiterbahn für eine Spannungsversorgung oder für Masse aufweist.
Der erfindungsgemäße Adapter ist oben anhand von Ausführungsbeispielen zum Testen von Chip-Carriern erläutert. Mit einem erfindungsgemäßen Adapter können jedoch nicht nur Chip-Carrier sondern jegliche Leiteranordnungen getestet werden, die auf einer Seite Kontaktstellen aufweisen, die nicht sehr dicht nebeneinander an- geordnet sind und z. B. einen Abstand von mindestens 0,5 mm aufweisen. Die Kontaktstellen auf der anderen Seite können beliebig ausgebildet sein. Sie können insbesondere sehr klein und dicht nebeneinander angeordnet sein, da derartige Kontaktstellen problemlos mit dem Testfinger kontaktiert werden können. Mit dem erfindungsgemäßen Adapter und einem Fingertester können auch Chip-Carrier getestet werden, die im Bereich der Chipseite eine räumliche Kontur besitzen.
Die Erfindung kann folgendermaßen kurz zusammengefasst werden:
Die Erfindung betrifft einen Adapter zum Testen einer Leiteranordnung, insbesonde- re zum Testen eines Chip-Carriers. Eine solche Leiteranordnung weist an einer Seite Kontaktelemente auf, die nicht mit hoher Dichte angeordnet sind und einen Mindestabstand von z.B. 0,5 mm besitzen. Der Adapter besitzt zumindest zwei Kontaktfelder mit jeweils einem Satz Kontaktelemente, wobei mit den Kontaktelementen der Kontaktfelder jeweils eine Leiteranordnung an den nicht sehr dicht ausgebildeten Kon- taktstellen kontaktierbar ist. Die Kontaktelemente eines der Kontaktfelder sind mit jeweils einem Kontaktelement eines anderen Kontaktfeldes elektrisch verbunden, so dass die Leiterbahnen zweier Leiteranordnungen elektrisch miteinander verbunden sind und gleichzeitig getestet werden können.
Bezugszeichenliste
Adapter 25 22 Prüfelektrode
Chip-Carrier 23 Schlitten
Adapterkörper 24 Stellzylinder
Durchgangsbohrung 25 Leiterbahn
Kontaktstift 26 Kontaktnoppe
Prüfspitze 30 27 Kontaktnoppe
Prüfspitze 28 Leiterbahn
Oberfläche 29 Antenne
Oberfläche 30 Kontaktnoppe
Chipseite 31 Kontaktfeld
Anbindungsseite 35 32 Leiterbahn
Kontaktpad 33 Testnetz bogenförmiges Segment 34 Testnetz
Leiterbahn 35 Antennenplatte
Durchkontaktierung 36 Kabel
Kontaktstelle 40 37 Fixierplatte
Kontaktfeld 38 Öffnung
Kontaktfeld 39 Begrenzungssteg
40 Bohrung
Fingertester 41 Schraubverbindungsmittel
Testfinger 45

Claims

Patentansprüche
1. Adapter zum Testen einer oder mehrerer Leiteranordnungen (2), die mehrere Leiterbahnen aufweisen, in einem Fingertester, wobei die Leiteranordnung(en) eine Seite (11) aufweist/aufweisen, an welcher Kontaktstellen (16) vorgesehen sind, die um mindestens einen vorbestimmten Abstand von der nächsten benachbarten Kontaktstelle beabstandet sind, so dass diese Seite der Leiteranordnung mittels eines Adapters kontaktierbar ist, wobei der Adapter (1) zumindest ein Kontaktfeld (17, 18) mit einem Satz Kontaktelemente (6, 7; 26, 27) aufweist, und die Kontaktelemente (6, 7; 26, 27) des Kontaktfeldes (17, 18) in einer den Kontaktstellen (16) der Leiteranordnung entsprechenden Anordnung angeordnet sind, und
Kontaktelemente (6; 26) mit jeweils einem weiteren Kontaktelement (7; 27) derart elektrisch verbunden sind, dass die Leiterbahnen der Leiteranordnung(en) zu mehre- ren Testnetzen zusammengeschlossen sind, die auf der bzw. den nicht mit dem A- dapter kontaktierten Seite(n) der Leiteranordnung(en) zumindest eine Kontaktstelle aufweisen.
2. Adapter nach Anspruch 1 dadurch gekennzeichnet, dass die Testnetze zumindest zwei Kontaktstellen auf der bzw. den nicht mit dem Adapter kontaktierten Seiten der Leiteranordnung(en) aufweisen.
3. Adapter nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Adapter (1 ) zumindest zwei Kontaktfelder (17, 18) mit jeweils einem Satz Kontaktelemente (6, 7; 26, 27) aufweist, und zumindest e inige Kontaktelemente (6; 26) eines der Kontaktfelder (17) mit jeweils einem Kontaktelement (7; 27) eines anderen Kontaktfeldes (18) elektrisch verbun- den sind.
4. Adapter nach Anspruch 3, dadurch gekennzeichnet, dass alle Kontaktelemente (6; 26) eines der Kontaktfelder (17) mit den Kontaktelementen (7; 27) eines anderen Kontaktfeldes (18) paarweise verbunden sind.
5. Adapter nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass die Kontaktelemente (26, 27) der einzelnen Kontaktfelder (17, 18) derart miteinander verbunden sind, dass jeweils ein Kontaktelement (26) eines Kontaktfeldes (17) an einer bestimmten Stelle d es Kontaktfeldes ( 17) m it e inem Kontaktelement (27) eines anderen Kontaktfeldes (18) an der korrespondierenden Stelle des Kon- taktfeldes (18) elektrisch verbunden ist.
6. Adapter nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass Kontaktelemente (30) des Kontaktfeldes (31 ) mit weiteren Kontaktelementen (30) dieses Kontaktfeldes (31) elektrisch verbunden sind.
7. Adapter nach Anspruch 6, dadurch gekennzeichnet, dass die Kontaktelemente paarweise elektrisch miteinander verbunden sind.
8. Adapter nach einem der Ansprüche 1 bis 3 oder nach Anspruch 6, dadurch gekennzeichnet, dass mehrere Kontaktelemente des Kontaktfeldes elektrisch miteinander verbunden sind, so dass mehrere Leiterbahnen einer zu testenden Leiteranordnung zu einem Testnetz miteinander verknüpft sind.
9. Adapter nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Leiteranordnung ein Chip-Carrier ist, der eine Anbindungsseite zum Anbin- den an eine weitere Leiteranordnung aufweist, wobei die Kontaktstellen an der Anbindungsseite mittels eines Adapters kontaktierbar sind, und eine Chipseite (10) aufweist, an welcher Kontaktstellen (12) zum Verbinden mit einem integrierten Schaltkreis vorgesehen sind.
10. Adapter nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass d ie Kontaktelemente (6, 7 ) d urch j eweils e ine S pitze eines Kontaktstiftes (5) dargestellt werden.
11. Adapter nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Kontaktelemente (26, 27) als Noppen aus elektrisch leitfähigen Gummimaterial ausgebildet sind.
12. Adapter nach Anspruch 10, dadurch gekennzeichnet, dass jeweils eine Spitze (6) an einem Ende eines der Kontaktstifte (5) eines der Kontaktelemente des einen Kontaktfeldes (17) darstellt und eine Spitze (7) am ande- ren Ende des jeweiligen Kontaktstiftes (5) eines der Kontaktelemente eines anderen Kontaktfeldes (18) darstellt.
13. Adapter nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass der Adapter (1) einen Adapterkörper (3) aufweist, an welchem Leiterbahnen (28) vorgesehen sind, um die Kontaktelemente elektrisch miteinander zu verbinden.
14. Adapter nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass die mit einem Adapter kontaktierbaren Kontaktstellen (16) mit einem Abstand von wenigstens 0,5 mm und vorzugsweise von 1 mm voneinander beabstandet sind.
15. Adapter nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass die mit einem Adapter kontaktierbaren Kontaktstellen (16) nicht kleiner als 0,5 mm im Durchmesser sind.
16. Adapter nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass die mit einem Adapter kontaktierbaren Kontaktstellen (16) in einem regelmäßigen Raster, wie z.B. einem Ball-Grid-Array, angeordnet sind.
17. Adapter nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass der Adapter eine Antenne (29) zum Erzeugen eines inhomogenen elektrischen Feldes aufweist.
18. Adapter nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass der Adapter (1) an gegenüberliegenden Seiten Kontaktfelder zur Aufnahme jeweils einer Leiteranordnung (17, 18) aufweist.
19. Adapter nach einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, dass der Adapter ( 1 ) e ine F ixiereinrichtung z um F ixieren e iner o der m ehrerer L ei- teranordnungen am Adapter (1 ) aufweist.
20. Adapter nach Anspruch 19, dadurch gekennzeichnet, dass die Fixiereinrichtung eine Fixierplatte aufweist, die mit einer Befestigungseinrichtung an einem Adapterkörper befestigbar ist und zumindest mit einer Öffnung versehen ist, die etwas kleiner als der Umriss der zu testenden Leiteranordnung ausgebildet ist, so dass beim Anordnen einer Leiteranordnung zwischen dem Adap- terkörper u nd d er F ixierplatte im Bereich der Öffnung, die Leiteranordnung am A- dapter fixiert ist und die nicht mit dem Adapterkörper in Berührung stehende Seite der Leiteranordnung (2) frei zugänglich ist.
21. Adapter nach Anspruch 20, dadurch gekennzeichnet, dass die Befestigungseinrichtung als Schraubverbindung ausgebildet ist.
22. Adapter nach Anspruch 20, dadurch gekennzeichnet, dass die Befestigungseinrichtung mit einem Schnellspannverschluss ausgebildet ist.
23. Verfahren zum Testen einer Leiteranordnung in einem Fingertester mittels eines Adapters nach einem der Ansprüche 1 bis 22, wobei
- zumindest eine Leiteranordnung (2) mit einer Seite, die mit einem Adapter kontak- tierbare Kontaktstellen aufweist, mit dem Adapter (1) in Berührung gebracht wird, wobei Kontaktelemente (6, 7; 26, 27) eines Kontaktfeldes des Adapters (1) in elektrischen Kontakt mit den entsprechenden Kontaktstellen der Leiteranordnung (2) gebracht werden,
- die die Leiteranordnung (2) und den Adapter (1 ) umfassende Einheit im Fingertes- ter angeordnet wird, ohne dass der Adapter (1 ) unmittelbar mit einer Auswerteelektronik verbunden wird, und
- mittels Testfinger (21) die Kontaktstellen (12) der Leiteranordnung, die nicht auf der mit dem Adapter kontaktierten Seite angeordnet sind, kontaktiert werden, um Leiter- bahnen (14) der Leiteranordnungen (2) auf Kurzschluss und/oder Unterbrechung zu testen.
24. Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass die Leiterbahnen (14) der Leiteranordnung (2) auf Unterbrechung mittels Widerstandsmessungen getestet werden.
25. Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass Leiterbahnen (14) der Leiteranordnung (2) auf Unterbrechung mittels des Feldmessverfahrens getestet werden.
26. Verfahren nach einem der Ansprüche 23 bis 25, dadurch gekennzeichnet, dass die Leiterbahnen (14) der Leiteranordnungen (2) auf Kurzschluss mittels Widerstandsmessungen getestet werden.
27. Verfahren nach einem der Ansprüche 23 bis 25, dadurch gekennzeichnet, dass die Leiterbahnen (14) der Leiteranordnungen (2) auf Kurzschluss mittels des Feldmessverfahrens getestet werden.
28. Verfahren nach Anspruch 25 oder 27, dadurch gekennzeichnet, dass ein Adapter (1) mit einer daran ausgebildeten Antenne (29) zum Ausführen des Feldmessverfahrens verwendet wird.
29. Verfahren nach einem der Ansprüche 25, 27 oder 28, dadurch gekennzeichnet, dass jeweils eine Leiterbahn (14) der zu testenden Leiteranordnungen (2) als Antenne (29) zum Ausführen des Feldmessverfahrens verwendet wird.
PCT/EP2003/013253 2002-12-20 2003-11-25 Adapter zum testen von leiteranordnungen WO2004059329A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
AU2003292115A AU2003292115A1 (en) 2002-12-20 2003-11-25 Adapter for testing conductor arrangements
JP2004562651A JP2006510026A (ja) 2002-12-20 2003-11-25 １つまたは複数の導体アセンブリを試験するためのアダプタ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10260238A DE10260238B4 (de) 2002-12-20 2002-12-20 Adapter zum Testen einer oder mehrerer Leiteranordnungen und Verfahren
DE10260238.7 2002-12-20

Publications (1)

Publication Number Publication Date
WO2004059329A1 true WO2004059329A1 (de) 2004-07-15

Family

ID=32519240

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2003/013253 WO2004059329A1 (de) 2002-12-20 2003-11-25 Adapter zum testen von leiteranordnungen

Country Status (7)

Country Link
JP (1) JP2006510026A (de)
KR (1) KR100638330B1 (de)
CN (1) CN1714294A (de)
AU (1) AU2003292115A1 (de)
DE (1) DE10260238B4 (de)
TW (1) TWI234002B (de)
WO (1) WO2004059329A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7568957B2 (en) 2006-11-10 2009-08-04 Yokowo Co, Ltd. Relay connector
CN105044402A (zh) * 2015-08-25 2015-11-11 贵州航天计量测试技术研究所 一种封装微波压控振荡器测试装置
WO2017025230A1 (de) * 2015-08-07 2017-02-16 Atg Luther & Maelzer Gmbh Positioniereinrichtung für einen paralleltester zum testen von leiterplatten und paralleltester zum testen von leiterplatten

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101396604B1 (ko) * 2006-11-27 2014-05-16 엘지디스플레이 주식회사 액정표시장치용 검사장치
TWI413777B (zh) * 2010-09-01 2013-11-01 Multi - power circuit board and its application probe card
CN102721835B (zh) * 2012-07-03 2014-06-04 航天科工防御技术研究试验中心 测试适配器
CN104073427B (zh) * 2014-06-27 2016-03-30 江苏卓微生物科技有限公司 细胞检测芯片适配器
CN104073426B (zh) * 2014-06-27 2016-03-30 江苏卓微生物科技有限公司 细胞检测芯片适配器安装座
CN104031823B (zh) * 2014-06-27 2016-08-24 江苏卓微生物科技有限公司 细胞检测芯片及其适配器
DE102018120337B3 (de) * 2018-08-21 2020-02-27 Preh Gmbh Berührempfindliches bedienelement für ein kraftfahrzeug
DE102023211938A1 (de) * 2023-11-29 2025-06-05 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Ermittlung von Rissbildungen, Delaminationen und/oder Degradationen von Leiterplatten

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19644725C1 (de) * 1996-10-28 1998-04-02 Atg Test Systems Gmbh Vorrichtung und Verfahren zum Prüfen von Leiterplatten
US6194906B1 (en) * 1998-06-23 2001-02-27 Jsr Corporation Inspection adapter board for printed board, method for inspecting printed board, and method and apparatus for producing information for fabricating the inspection adapter board
US20010048314A1 (en) * 2000-05-16 2001-12-06 Infineon Technologies Ag Component holder for testing devices and component holder system microlithography
US6340893B1 (en) * 1996-10-28 2002-01-22 Atg Test Systems Gmbh & Co. Kg Printed circuit board test apparatus and method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3838413A1 (de) * 1988-11-12 1990-05-17 Mania Gmbh Adapter fuer elektronische pruefvorrichtungen fuer leiterplatten und dergl.
US5469064A (en) * 1992-01-14 1995-11-21 Hewlett-Packard Company Electrical assembly testing using robotic positioning of probes
DE19541307C2 (de) * 1995-11-06 2001-09-27 Atg Test Systems Gmbh Verfahren zum Prüfen von elektrischen Leiteranordnungen und Vorrichtung zum Ausführen des Verfahrens
DE19718637A1 (de) 1997-05-02 1998-11-05 Atg Test Systems Gmbh Vorrichtung und Verfahren zum Prüfen von Leiterplatten
JP3214415B2 (ja) * 1997-10-30 2001-10-02 日本電産リード株式会社 基板検査装置および基板検査方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19644725C1 (de) * 1996-10-28 1998-04-02 Atg Test Systems Gmbh Vorrichtung und Verfahren zum Prüfen von Leiterplatten
US6340893B1 (en) * 1996-10-28 2002-01-22 Atg Test Systems Gmbh & Co. Kg Printed circuit board test apparatus and method
US6194906B1 (en) * 1998-06-23 2001-02-27 Jsr Corporation Inspection adapter board for printed board, method for inspecting printed board, and method and apparatus for producing information for fabricating the inspection adapter board
US20010048314A1 (en) * 2000-05-16 2001-12-06 Infineon Technologies Ag Component holder for testing devices and component holder system microlithography

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7568957B2 (en) 2006-11-10 2009-08-04 Yokowo Co, Ltd. Relay connector
WO2017025230A1 (de) * 2015-08-07 2017-02-16 Atg Luther & Maelzer Gmbh Positioniereinrichtung für einen paralleltester zum testen von leiterplatten und paralleltester zum testen von leiterplatten
CN105044402A (zh) * 2015-08-25 2015-11-11 贵州航天计量测试技术研究所 一种封装微波压控振荡器测试装置

Also Published As

Publication number Publication date
KR20050091013A (ko) 2005-09-14
CN1714294A (zh) 2005-12-28
TWI234002B (en) 2005-06-11
KR100638330B1 (ko) 2006-10-25
JP2006510026A (ja) 2006-03-23
AU2003292115A1 (en) 2004-07-22
DE10260238A1 (de) 2004-07-22
DE10260238B4 (de) 2007-04-05
TW200413740A (en) 2004-08-01

Similar Documents

Publication Publication Date Title
EP0285799B1 (de) Vorrichtung für die elektrische Funktionsprüfung von Verdrahtungsfeldern, insbesondere von Leiterplatten
DE2360801C2 (de) Schaltungsprüfeinrichtung für integrierte Schaltkreise auf Schichtschaltungsträgern
DE69809313T2 (de) Verfahren und Vorrichtung zum Prüfen von Leiterplatten
DE3408704C2 (de) Verfahren zum Prüfen von starren oder flexiblen elektrischen Verbindungsnetzwerk-Schaltungen und Vorrichtung zur Durchführung des Verfahrens
DE2319011C2 (de) Verfahren zum Prüfen eines Leiternetzes auf einem isolierenden Substrat und Anordnung zur Durchführung des Verfahrens
EP0470118B1 (de) Prüfvorrichtung zum prüfen von elektrischen oder elektronischen prüflingen
DE19960112B4 (de) Testanordnung zum Testen von Rückwandplatinen, Zwischenträgersubstraten, oder bestückten Leiterplatten
DE3812654C2 (de)
EP0838688B1 (de) Vorrichtung und Verfahren zum Prüfen von Leiterplatten
DE2525166A1 (de) Kontakt-sondenvorrichtung
DE2744299C2 (de) Verfahren zum elektrischen Prüfen eines Leiterbahnmusters auf einem Substrat
DE3716240A1 (de) Pruefadapter, insbesondere fuer eine integrierte schaltung
DE4237591A1 (de) Leiterplatten-Prüfeinrichtung mit Folienadapter
DE19507127A1 (de) Adaptersystem für Baugruppen-Platinen, zu verwenden in einer Prüfeinrichtung
DE112010000706B4 (de) Prüfvorrichtung
DE10259790A1 (de) Prüfplatine zum Prüfen von Halbleitervorrichtungen
DE69019436T2 (de) Adapter für integrierte Schaltkreiselemente und Verfahren unter Verwendung des Adapters zur Prüfung von zusammengebauten Elementen.
WO2004059329A1 (de) Adapter zum testen von leiteranordnungen
EP0142119A1 (de) Anordnung zur Veränderung der Kontaktabstände eines Kontaktfeldrasters an einem Leiterplattenprüfgerät
EP0875767B1 (de) Vorrichtung und Verfahren zum Prüfen von unbestückten Leiterplatten
DE60217619T2 (de) Vorrichtung zur Abtastprüfung von Leiterplatten
DE10060585A1 (de) Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung
EP0489052B1 (de) Vorrichtung für die elektrische funktionsprüfung von verdrahtungsfeldern, inbesondere von leiterplatten
EP1031042B1 (de) Vorrichtung zum prüfen von leiterplatten
WO1989008265A1 (en) Device for testing printed circuit boards

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 20038A3923X

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2004562651

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020057011514

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020057011514

Country of ref document: KR

122 Ep: pct application non-entry in european phase