[go: up one dir, main page]

DE10239310B4 - Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht - Google Patents

Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht Download PDF

Info

Publication number
DE10239310B4
DE10239310B4 DE10239310A DE10239310A DE10239310B4 DE 10239310 B4 DE10239310 B4 DE 10239310B4 DE 10239310 A DE10239310 A DE 10239310A DE 10239310 A DE10239310 A DE 10239310A DE 10239310 B4 DE10239310 B4 DE 10239310B4
Authority
DE
Germany
Prior art keywords
layer
zone
recess
conductivity type
dopant atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10239310A
Other languages
English (en)
Other versions
DE10239310A1 (de
Inventor
Hermann Dr. Fischer
Wolfgang Dr. Werner
Thorsten Dr. Mayer
Werner Dr. Kanert
Josef Fugger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10239310A priority Critical patent/DE10239310B4/de
Publication of DE10239310A1 publication Critical patent/DE10239310A1/de
Application granted granted Critical
Publication of DE10239310B4 publication Critical patent/DE10239310B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/64Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66Vertical DMOS [VDMOS] FETs
    • H10D30/668Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/64Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66Vertical DMOS [VDMOS] FETs
    • H10D30/664Inverted VDMOS transistors, i.e. source-down VDMOS transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251Source or drain electrodes for field-effect devices
    • H10D64/256Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer beabstandet zu einer Vorderseite (101) eines Halbleiterkörpers (100) angeordneten ersten vergrabenen Schicht (2) eines ersten Leitungstyps und einer sich an die erste Schicht anschließenden zweiten Schicht (4) eines zweiten Leitungstyps, das folgende Verfahrensschritte umfasst:
– Herstellen einer Aussparung (6), die sich ausgehend von der Vorderseite (101) bis in die erste Schicht (2) erstreckt,
– Einbringen von Dotierstoffatomen des ersten oder zweiten Leistungstyps über die Aussparung (6) in einen Grenzbereich zwischen der ersten Schicht (2) und der zweiten Schicht (4), um eine stärker als die erste Schicht (2) dotierte Verbindungszone (3) in dem Grenzbereich zu erzeugen, die mit der zweiten Schicht (4) eine Tunneldiode bildet.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht in einem Halbleiterkörper.
  • Eine derartige elektrisch leitende Verbindung ist beispielsweise bei einem sogenannten Source-Down-Transistor zwischen der Body-Zone und der Source-Zone erforderlich. Bei Source-Down-Transistoren befindet sich die Source-Zone im Bereich einer Rückseite eines Halbleiterkörpers, an die sich nach oben hin die Body-Zone und die Driftzone anschließen, wobei die Drain-Zone des Transistors in der Driftzone im Bereich der Vorderseite des Halbleiterkörpers angeordnet ist. Die Prozessschritte für die Herstellung eines solchen Transistors werden üblicherweise über die Vorderseite des Halbleiterkörpers bzw. des Wafers, in dem eine Vielzahl von Halbleiterkörpern bzw. Chips miteinander verbunden sind, bevor sie vereinzelt werden, durchgeführt. Ein Wechsel von einer Vorderseitenbearbeitung auf eine Rückseitenbearbeitung eines solchen Wafers ist sehr zeitaufwendig und damit teuer.
  • Eine elektrisch leitende Verbindung zwischen der im Bereich der Rückseite des Halbleiterkörpers angeordneten Source-Zone und der vergrabenen Body-Zone ist auch bei Source-Down-MOSFET erforderlich, um in hinlänglich bekannter Weise die Wirkung eines parasitären Bipolartransistors zu eliminieren, der durch die Abfolge der Source-Zone, der komplementär zu der Source-Zone dotierten Body-Zone und der komplementär zu der Body-Zone dotierten Drift-Zone und Drain-Zone gebildet ist.
  • Die US 5,134,448 beschreibt einen Source-Down-Transistor, bei dem eine elektrisch leitende Verbindung zwischen der n-dotierten Source-Zone und der p-dotierten Body-Zone durch eine Metallzone hergestellt ist, die am Boden eines Grabens ausgebildet ist. Anstelle eines Metalls kann zur Herstellung der leitenden Verbindung auch eine Metalllegierung, eine Metall-Halbleiter-Verbindung oder ein degenerierter Halbleiter verwendet werden. Ein derartiges Bauelement ist in den 4, 5 und 6 beschrieben.
  • Die DE 100 42 226 A1 beschreibt einen Source-Down-Transistor, dessen Source- und Body-Zone durch ein Silizid leitend miteinander verbunden sind.
  • Die DE 198 01 313 C2 beschreibt einen Source-Down-Transistor, dessen Source- und Body-Zone durch eine hochdotierte Polysiliziumschicht, ein Silizid oder Titannitrid miteinander verbunden sind.
  • Im Standardwerk von S.M. Sze "physics of semiconductor devices" finden sich im Kapitel 9 auf den Seiten 513-536 der zweiten Ausgabe einige Erläuterungen zum Prinzip der Tunneldiode.
  • Das aus der US 5,134,448 bekannte Bauelement ist in der 4 gezeigt.
  • 4 zeigt einen Querschnitt durch einen Halbleiterkörper 100 mit einer vergrabenen dotierten Halbleiterschicht 2 des ersten Leitungstyps und einer sich bezogen auf die Vorderseite 101 nach unten an die vergrabene Schicht 2 anschließenden zweiten Halbleiterschicht 4 eines zweiten Leitungstyps und mit einer in einem Graben 7 angeordneten Verbindungszone 8 zur Herstellung einer elektrisch leitenden Verbindung zwischen der ersten und zweiten Schicht 2, 4. Der Graben 7 wird bei diesem Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen den Halbleiterschichten 2, 4 ausgehend von der Vorderseite 101 des Halbleiterkörpers 100 so erzeugt, dass er durch die erste Schicht 2 bis in die zweite Schicht 4 reicht. Anschließend wird die Verbindungsschicht 8, die beispielsweise aus einem Silizid besteht, an Seitenwänden des Grabens 7 benachbart zu der ersten Schicht 2 und der zweiten Schicht 4 abgeschieden, um eine elektrisch leitende Verbindung zwischen diesen Schichten 2, 4 zu gewährleisten.
  • Vorzugsweise wird die erste Schicht 2 im Bereich der Aussparung 7 stärker mit Dotierstoffatomen des ersten Leitungstyps dotiert, um stärker dotierte Kontaktzonen 21 zu erzeugen, die den elektrischen Widerstand zwischen der Verbindungsschicht 8 und der ersten Schicht 2 verringern und so die elektrisch leitende Verbindung zwischen den Halbleiterschichten 2, 4 verbessern.
  • Ein mögliches Verfahren zur Herstellung einer solchen Verbindungsschicht 8 wird nachfolgend anhand von 5 erläutert.
  • 5a zeigt den Halbleiterkörper 100 nach ersten Verfahrensschritten, bei denen ein erster Aussparungsabschnitt 71 ausgehend von der Vorderseite 101 erzeugt wurde, wobei dieser Aussparungsabschnit 71 bis in die erste Schicht 2 reicht, jedoch oberhalb der zweiten Schicht 4 endet.
  • Anschließend wird, wie dies im Ergebnis in 5b dargestellt ist, eine Schutzschicht auf den Halbleiterkörper 100 und insbesondere in dem Aussparungsabschnitt 71 auf den Halbleiterkörper 100 aufgebracht, wobei diese Schutzschicht beispielsweise eine auf den Halbleiterkörper 100 aufgebrachte Oxidschicht 73 und eine auf die Oxidschicht 73 aufgebrachte Nitridschicht umfasst.
  • Anschließend wird, wie in 5c dargestellt, ausgehend vom Boden des Aussparungsabschnittes 71 ein zweiter Aussparungsabschnitt 72 gebildet, der in vertikaler Richtung bis in die zweite Schicht 4 reicht. Dieser Aussparungsabschnitt 72 wird beispielsweise mittels eines anisotropen Ätzverfahrens hergestellt, wobei eine gestrichelt eingezeichnete Lackmaske 200 die Vorderseite 101 des Halbleiterkörpers während des Ätzverfahrens schützt.
  • 5d zeigt die Anordnung gemäß 5c nach weiteren Verfahrensschritten, bei denen die erste Schicht 2 im Bereich des zweiten Aussparungsabschnittes 72 stärker mit Dotierstoffatomen des ersten Leitungstyps dotiert wurde, um stärker dotierte Kontaktbereiche 21 des ersten Leitungstyps im Bereich des zweiten Aussparungsabschnittes 72 zu erzeugen. Anschließend wird auf freiliegenden Halbleiterbereichen in dem zweiten Aussparungsabschnitt 72 die Verbindungsschicht 8 erzeugt. Diese Verbindungsschicht 8 besteht bei Verwendung von Silizium als Halbleitermaterial beispielsweise aus einem Silizid wie z.B. Tantalsilizid oder Wolframsilizid. Zur Herstellung dieser Verbindungszone 8 wird Tantal oder Wolfram an Seitenwände im zweiten Aussparungsabschnitt 72 aufgebracht.
  • Die Herstellung der Kontaktzonen 21 erfolgt beispielsweise mittels eines Implantationsverfahrens, bei dem Dotierstoffatome schräg, also unter einem Winkel größer als Null Grad gegenüber der Senkrechten implantiert werden, oder indem ein Dotierstoffatome enthaltendes Material in den zweiten Aussparungsabschnitt 72 abgeschieden wird und anschließend ein Diffusionsprozess durchgeführt wird. Die Schutzschichten 73, 74 schützen dabei die Halbleiterschicht 5 vor einer Dotierung mit Dotierstoffatomen des ersten Leitungstyps. Unvermeidlich gelangen während dieser Dotierung auch Dotierstoffatome des ersten Leitungstyps in die zweite Schicht 4. Insbesondere dann, wenn diese zweite Schicht 4 die Source-Zone eines Source-Down-Transistors bildet, ist diese zweite Halbleiterschicht jedoch so stark mit Dotierstoffatomen des ersten Leitungstyps dotiert, dass die während des erläuterten Dotierungsprozesses eingebrachten Dotierstoffatome des zweiten Leitungstyps keine vollständige Umdotierung der Halbleiterschicht 4 bewirken können. Der Bereich, in den Dotierstoff atome des ersten Leitungstyps in die zweite Halbleiterschicht 4 während der Herstellung der Kontaktzone 21 eingebracht werden, ist in 5d gestrichelt eingezeichnet.
  • Abschließend wird der aus den Aussparungsabschnitten 71 und 72 gebildete Graben mit einem isolierenden Material 75, beispielsweise einem Halbleiteroxid, aufgefüllt.
  • 6 zeigt einen Source-Down-Transistor mit einer Verbindung 8 zwischen dessen Source-Zone 4 und dessen Body-Zone 2, die gemäß dem anhand von 5 erläuterten Verfahren hergestellt wurde.
  • Ziel der vorliegenden Erfindung ist es daher, ein Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht, insbesondere zwischen einer Body-Zone und einer Source-Zone eines Source-Down-Transistors, zur Verfügung zu stellen.
  • Dieses Ziel wird durch ein Verfahren gemäß der Merkmale des Patentanspruchs 1 und durch eine Verwendung gemäß der Merkmale des Patentanspruchs 7 erreicht. Vorteilhafte Ausgestaltungen der erfindungsgemäßen Verfahren sind Gegenstand der Unteransprüche.
  • Das erfindungsgemäße Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer beabstandet zu einer Vorderseite eines Halbleiterkörpers angeordneten ersten vergrabenen Schicht eines ersten Leitungstyps und einer sich an die erste Schicht anschließenden zweiten Schicht eines zweiten Leitungstyps umfasst das Herstellen einer Aussparung, die sich ausgehend von der Vorderseite bis in die erste Schicht erstreckt, und das Einbringen von Dotierstoffatomen des ersten oder zweiten Leitungstyps über die Aussparung in einen Grenzbereich zwischen der ersten Schicht und der zweiten Schicht, um eine stärker als die erste Schicht dotierte Verbindungszone in dem Grenzbereich zu erzeugen, die mit der zweiten Schicht eine Tunneldiode bildet. Die elektrisch leitende Verbindung zwischen der ersten Schicht und der zweiten Schicht erfolgt bei dem erfindungsgemäßen Halbleiterbauelement über diese Tunneldiode, wobei die Verbindungsschicht und die zweite Schicht zur Bildung einer solchen Tunneldiode geeignet dotiert sind.
  • Die Dotierstoffkonzentration in der Verbindungszone ist vorzugsweise wesentlich größer als die Dotierstoffkonzentration an Dotierstoffatomen des ersten Leitungstyps in der ersten Schicht.
  • Das Einbringen der Dotierstoffatome in den Grenzbereich zwischen der ersten und der zweiten Schicht erfolgt beispielsweise mittels eines Implantationsverfahrens, bei welchem Dotierstoffatome oder Dotierstoffionen über den Boden der Aussparung in den Grenzbereich zwischen der ersten und zweiten Schicht implantiert werden. Die Implantationsenergie ist dabei so gewählt, dass die Dotierstoffatome vom Boden der Aussparung, der oberhalb der zweiten Schicht liegt, bis in den Grenzbereich zwischen der ersten Schicht und der zweiten Schicht vordringen. An diesen Implantationsschritt schließt sich vorzugsweise ein Aktivierungsschritt an, mit welchem die eingebrachten Dotierstoffatome in das Kristallgitter des Halbleiterkörpers eingebaut und damit elektrisch aktiviert werden. Während dieses Aktivierungsschrittes wird der Halbleiterkörper beispielsweise für sehr kurze Zeit mittels eines RTP-Verfahrens (RTP = Rapid Thermal Processing) innerhalb sehr kurzer Zeit aufgeheizt und innerhalb sehr kurzer Zeit wieder abgekühlt.
  • Eine weitere Möglichkeit zum Einbringen der Dotierstoffatome in den Grenzbereich zwischen der ersten und zweiten Schicht besteht darin, den Boden der Aussparung mit einer Dotierstoffatome enthaltenden Schicht zu belegen und die Dotierstoffatome anschließend mittels eines Temperaturschrittes in dem Halbleitermaterial bis in den Grenzbereich zwischen der ersten Schicht und der zweiten Schicht einzutreiben. Zur Herstellung einer p-dotierten Verbindungszone kann als Material für die Belegung des Bodens der Aussparung beispielsweise Borsilikatglas (BSG) oder Borphosphorsilikatglas (BPSG) gewählt werden.
  • Die erfindungsgemäßen Verfahren eignen sich insbesondere zur Herstellung einer elektrisch leitenden Verbindung zwischen der vergrabenen Body-Zone und der Source-Zone eines Source-Down-Transistors, bei dem sich die Source-Zone im Bereich der Rückseite des Halbleiterkörpers bzw. Wafers befindet und bei dem sich die Body-Zone nach oben hin an die Source-Zone anschließt. Die Herstellung der elektrisch leitenden Verbindungszone ist bei Anwendung des erfindungsgemäßen Verfahrens über die Vorderseite des Halbleiterkörpers bzw. Wafers möglich, so dass diese Verfahrensschritte im Zuge der übrigen Prozessschritte zur Herstellung des Source-Down-Transistors mit Bearbeitung von der Vorderseite her durchgeführt werden können.
  • Die vorliegende Erfindung wird nachfolgend in Ausführungsbeispielen anhand von Figuren näher erläutert. In den Figuren zeigt
  • 1 einen Halbleiterkörper mit einer vergrabenen dotierten Halbleiterschicht und einer sich an die vergrabene Schicht anschließenden weiteren Halbleiterschicht in Seitenansicht im Querschnitt während verschiedener Verfahrensschritte zur Herstellung einer elektrisch leitenden Verbindungszone zwischen der vergrabenen Schicht und der weiteren Schicht,
  • 2 einen Halbleiterkörper mit einer vergrabenen dotierten Halbleiterschicht während gegenüber 1 abgewandelter Verfahrensschritte zur Herstellung einer elektrisch leitenden Verbindungszone zwischen der vergrabenen Schicht und einer weiteren Halbleiterschicht,
  • 3 einen Source-Down-Transistor in Seitenansicht im Querschnitt mit einer erfindungsgemäß hergestellten elektrisch leitenden Verbindungszone zwischen der Body-Zone und der Source-Zone des Transistors,
  • 4 einen Halbleiterkörper mit einer vergrabenen dotierten Halbleiterschicht und einer sich an die vergrabene Schicht anschließenden weiteren Halbleiterschicht und mit einer elektrisch leitenden Verbindung zwischen der vergrabenen Schicht und der weiteren Schicht, die mittels eines bekannten Verfahrens hergestellt wurde,
  • 5 Halbleiterkörper in Seitenansicht im Querschnitt während verschiedener Verfahrensschritte zur Herstellung einer Verbindung gemäß 4,
  • 6 einen Source-Down-Transistor in Seitenansicht im Querschnitt mit einer mittels des weiteren erfindungsgemäßen Verfahrens hergestellten elektrisch leitenden Verbindung zwischen der Source-Zone und der vergrabenen Body-Zone des Transistors.
  • In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Strukturelemente mit gleicher Bedeutung.
  • Ein erstes Ausführungsbeispiel eines erfindungsgemäßen Verfahrens zur Herstellung einer elektrisch leitenden Verbindungszone zwischen einer vergrabenen Halbleiterschicht 2 eines ersten Leitungstyps und einer sich an die vergrabene Schicht 2 anschließenden Halbleiterschicht 4 eines zweiten Leitungstyps wird nachfolgend anhand der 1a bis 1c erläutert.
  • 1a zeigt einen Querschnitt durch einen Halbleiterkörper 100, der in dem Ausführungsbeispiel drei Halbleiterschichten 2, 4, 5 umfasst, nämlich eine vergrabene dotierte Halbleiterschicht 2 eines ersten Leitungstyps, die in vertikaler Richtung beabstandet zu einer Vorderseite 101 des Halbleiterkör pers 100 angeordnet ist. Ausgehend von der Vorderseite 101 schließt sich an diese vergrabene erste Halbleiterschicht 2 nach unten eine zweite Halbleiterschicht 4 an, die im Bereich einer Rückseite des Halbleiterkörpers 100 freiliegen kann, die jedoch auch als vergrabene Schicht ausgebildet sein kann, indem sich nach unten weitere Halbleiterschichten an diese zweite Schicht 4 anschließen, was in 1a nicht explizit dargestellt ist. Zwischen der vergrabenen ersten Schicht 2 und der Vorderseite 101 befindet sich eine weitere Halbleiterschicht 5, die mit Dotierstoffatomen des ersten Leitungstyps dotiert, mit Dotierstoffatomen des zweiten Leitungstyps dotiert oder undotiert sein kann.
  • Zur Herstellung einer elektrisch leitenden Verbindung zwischen der ersten Schicht 2 und der zweiten Schicht 4 wird zunächst eine Aussparung 6 ausgehend von der Vorderseite 101 in den Halbleiterkörper 100 eingebracht, die bis in die erste Schicht 2 reicht, wobei die Aussparung 6 in vertikaler Richtung des Halbleiterkörpers 100 oberhalb der zweiten Schicht 4 endet. Der Halbleiterkörper 100 mit dem Graben 6 ist in 1b dargestellt.
  • Als nächstes schließen sich anhand von 1c erläuterte Verfahrensschritte an, bei denen Dotierstoffatome des ersten oder zweiten Leitungstyps in einen Grenzbereich zwischen der ersten Schicht 2 und der zweiten Schicht 4 eingebracht werden, wie dies in 1c dargestellt ist. Das Einbringen dieser Dotierstoffatome zur Erzeugung der Verbindungszone 3 erfolgt beispielsweise mittels eines Implantationsverfahrens, indem der Boden der Aussparung 6 mit Dotierstoffatomen des ersten oder zweiten Leitungstyps bestrahlt wird, wobei diese Dotierstoffatome in den Grenzbereich zwischen der ersten Schicht 2 und der zweiten Schicht 4 vordringen, um die Verbindungszone 3 zu bilden. Zur Herstellung einer p-dotierten Verbindungszone werden Akzeptoratome, beispielsweise Bor, mit einer hohen Bestrahlungsdosis, beispielsweise im Bereich von 5·1015 cm–2 in den Grenzbereich zwischen der ersten und zwei ten Halbleiterschicht 2, 4 implantiert. Die Implantationsenergie ist dabei so gewählt, dass die Dotierstoffatome ausgehend von dem Aussparungsboden 61 bis in den Grenzbereich, in dem die Verbindungszone 3 gebildet wird, vordringen.
  • Um eine Implantation von Dotierstoffatomen in die Halbleiterschicht 5 zu vermeiden, wird vor der Implantation vorzugsweise eine Schutzschicht 62, beispielsweise eine Oxidschicht, an den Seitenwänden der Aussparung 6 erzeugt.
  • An die Implantation der Dotierstoffatome schließt sich vorzugsweise ein Temperaturschritt, insbesondere ein RTP-Schritt an, bei dem der Halbleiterkörper innerhalb sehr kurzer Zeit aufgeheizt und innerhalb sehr kurzer Zeit wieder abgekühlt wird, um dadurch die Dotierstoffatome elektrisch zu aktivieren. Für eine solche Aktivierung ist lediglich ein niedriges Temperaturbudget erforderlich, sodass hierfür ein RTP-Schritt ausreichend ist.
  • Die mittels des erfindungsgemäßen Verfahrens hergestellte elektrisch leitende Verbindung 3 ist als hochdotierte Halbleiterzone ausgebildet, die einen Tunnelkontakt zwischen der ersten vergrabenen Halbleiterschicht 2 und der sich an die vergrabene Schicht 2 anschließenden Halbleiterschicht 4 bildet. Die zweite Halbleiterschicht 4 weist eine zur Bildung dieses Tunnelkontaktes ausreichend hohe Dotierung auf. Diese zweite Halbleiterschicht 4 wird beispielsweise durch ein Halbleitersubstrat gebildet, auf dem die erste Schicht 4 durch Epitaxie aufgebracht ist. Derartige Halbleitersubstrate sind üblicherweise hoch dotiert, so dass bereits eine der Voraussetzungen zur Bildung des Tunnelkontaktes erfüllt sind. Die andere Voraussetzung wird durch die Verbindungszone 3 geschaffen, die höher als die erste Halbleiterschicht 2 dotiert ist. Die Dotierungskonzentrationen der Verbindungszone 3 und der zweiten Halbleiterschicht 4 sind vorzugsweise gleich hoch und betragen vorzugsweise mehr als 1019 cm–3, vorzugsweise zwischen 2·1020 cm–3 und 8·1020 cm–3.
  • Derartige Tunnelkontakte bzw. Tunneldioden besitzen innerhalb eines um den Nullpunkt gelegenen Spannungsbereich bekanntlich eine Widerstandcharakteristik und eignen sich deshalb zum elektrisch leitenden Verbinden der ersten Halbleiterschicht 2 und der zweiten Halbleiterschicht 4.
  • Eine Abwandlung des in 1a dargestellten Verfahrens wird nachfolgend anhand der 2a und 2b erläutert.
  • 2a zeigt den Halbleiterkörper 100 nach dem Herstellen der Aussparung 6, die ausgehend von der Vorderseite 101 bis in die erste Schicht 2 reicht und die oberhalb der zweiten Schicht 4 endet. Auf dem Boden 61 dieser Aussparung wird eine Dotierstoffatome enthaltende Schicht 63 abgeschieden, wie dies in 2a im Ergebnis dargestellt ist. Ein Dotierstoffatome des p-Typs enthaltendes Material ist beispielsweise Borsilikatglas (BSG) oder Borphosphorsilikatglas (BPSG).
  • Die Anordnung gemäß 2a mit dem Dotierstoffatome enthaltenden Material 63 am Boden der Aussparung 6 wird anschließend einem Temperaturprozess unterworfen, um die Dotierstoffatome in die erste Schicht 2 und die zweite Schicht 4 auszutreiben und so eine stark dotierte Verbindungszone 3 zwischen der ersten Schicht 2 und der zweiten Schicht 4 zu erzeugen.
  • Relevant für das anhand der 2a und 2b erläuterte Verfahren ist, dass das die Dotierstoffatome enthaltende Material 63 auf den Boden der Aussparung aufgebracht wird. Da bei üblichen Abscheideprozessen hierfür geeigneter Materialien, beispielsweise BSG oder BPSG, ein Aufbringen auf die Seitenwände der Aussparung 6 nicht vollständig verhindert werden kann, wird vor dem Abscheideschritt vorzugsweise eine Schutzschicht 64 auf die Seitenwände des Grabens aufgebracht, die während des Diffusionsschrittes ein Dotieren der Halbleiter schicht 5 verhindert. Diese Schutzschicht ist in 2a mit dem Bezugszeichen 64 bezeichnet.
  • 3 zeigt in Seitenansicht im Querschnitt einen Source-Down-MOS-Transistor mit einer gemäß dem anhand von 1 erläuterten Verfahren hergestellten Verbindungszone zwischen einer vergrabenen Body-Zone 2 und einer Source-Zone 4. Der MOSFET ist in dem Ausführungsbeispiel als n-leitender Graben-MOSFET (Trench-MOSFET) ausgebildet. Die Source-Zone 4 ist dabei im Bereich der Rückseite des Halbleiterkörpers 100 angeordnet und ist beispielsweise durch ein stark n-dotiertes Halbleitersubstrat gebildet. Auf diese Source-Zone 4 ist eine p-dotierte Body-Zone 2 aufgebracht, die beispielsweise mittels eines Epitaxieverfahrens hergestellt wurde. An diese Body-Zone 2 schließt sich nach oben hin eine schwach n-dotierte Driftzone 5 an, die beispielsweise ebenfalls mittels eines Epitaxieverfahrens hergestellt wurde. Im Bereich der Vorderseite 101 des Halbleiterkörpers sind in diese Driftzone stark n-dotierte Drain-Zonen vorhanden.
  • Ausgehend von der Vorderseite 101 erstrecken sich Gräben mit darin ausgebildeten Gate-Elektroden 11 durch die Driftzone 5 und die Body-Zone 2 bis in die Source-Zone 4. Die Gate-Elektroden 11 sind mittels Isolationsschichten 12, beispielsweise Oxidschichten, gegenüber dem Halbleiterkörper 100 isoliert und bestehen beispielsweise aus Polysilizium. Die Vorderseite 101 ist mit einer Isolationsschicht 10 überdeckt, wobei diese. Isolationsschicht 10 nicht näher dargestellte Kontaktlöcher zum Kontaktieren der Drain-Zonen 9 aufweist.
  • Die Aussparung 6, die zur Erzeugung der Verbindungszone 3 ausgehend von der Vorderseite 101 hergestellt wurde, verläuft bei dem MOSFET gemäß 3 in lateraler Richtung zwischen zwei Steuerelektroden 11 und wurde nach Abschluss der Verfahrensschritte zur Herstellung der Verbindungszone 3 mit einem Isolationsmaterial 65 aufgefüllt.
  • Die Verfahrensschritte zur Herstellung der Verbindungszone 3 können vor den übrigen Verfahrensschritten, die erforderlich sind, um die Transistorstrukturen zu bilden, durchgeführt werden, diese Verfahrensschritte können auch nach den Verfahrensschritten zur Herstellung der Transistorstruktur durchgeführt werden, oder die Verfahrensschritte können gemeinsam durchgeführt werden, indem beispielsweise die Gräben für die Gate-Elektroden 11 und der Graben 6 während gemeinsamer Prozessschritte erzeugt werden.
  • Die Gräben 6 die für die Herstellung der elektrisch leitenden Verbindung zwischen den Halbleiterschichten 2 und 4 erzeugt werden, werden nach Abschluss der erläuterten Prozessschritte zur Herstellung der elektrisch leitenden Verbindung jeweils mit einem elektrischen Isolationsmaterial aufgefüllt, das beispielsweise ein Halbleiteroxid oder auch Borphosphorsilikatglas (BPSG) sein kann.
  • 2
    vergrabene Halbleiterschicht des ersten Leitungstyps
    3
    Verbindungszone
    4
    Halbleiterschicht des zweiten Leitungstyps
    5
    Halbleiterschicht
    6
    Aussparung bzw. Graben
    7
    Aussparung bzw. Graben
    8
    Verbindungsschicht
    9
    Drain-Zone
    10
    Isolationsschicht
    11
    Gate-Elektrode
    12
    Isolationsschicht
    21
    stark dotierte Zone
    61
    Boden der Aussparung
    62
    Schutzschicht an Seitenwänden der Aussparung
    63
    Dotierstoffatome enthaltende Schicht
    64
    Schutzschicht an Seitenwänden der Aussparung
    65
    Isolationsschicht
    71
    erster Aussparungsabschnitt
    72
    zweiter Aussparungsabschnitt
    73
    Schutzschicht
    74
    Schutzschicht
    75
    Isolationsmaterial
    100
    Halbleiterkörper
    101
    Vorderseite des Halbleiterkörpers
    200
    Maske

Claims (8)

  1. Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer beabstandet zu einer Vorderseite (101) eines Halbleiterkörpers (100) angeordneten ersten vergrabenen Schicht (2) eines ersten Leitungstyps und einer sich an die erste Schicht anschließenden zweiten Schicht (4) eines zweiten Leitungstyps, das folgende Verfahrensschritte umfasst: – Herstellen einer Aussparung (6), die sich ausgehend von der Vorderseite (101) bis in die erste Schicht (2) erstreckt, – Einbringen von Dotierstoffatomen des ersten oder zweiten Leistungstyps über die Aussparung (6) in einen Grenzbereich zwischen der ersten Schicht (2) und der zweiten Schicht (4), um eine stärker als die erste Schicht (2) dotierte Verbindungszone (3) in dem Grenzbereich zu erzeugen, die mit der zweiten Schicht (4) eine Tunneldiode bildet.
  2. Verfahren nach Anspruch 1, bei dem die Dotierstoffatome über einen Boden (61) an einem unteren Ende der Aussparung in den Grenzbereich zwischen der ersten Schicht (2) und der zweiten Schicht (4) implantiert werden.
  3. Verfahren nach Anspruch 2, bei dem sich an den Implantationsschritt ein Temperaturschritt anschließt.
  4. Verfahren nach Anspruch 1, bei dem zum Einbringen der Dotierstoffatome ein Dotierstoffatome enthaltende Schicht (63) in der Aussparung (6) abgeschieden wird, und die Dotierstoffatome mittels eines Temperaturschritts in den Grenzbereich zwischen der ersten Schicht und der zweiten Schicht eingetrieben werden.
  5. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Verbindungszone (3) vom ersten Leitungstyp ist.
  6. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Aussparung (6) nach dem Einbringen der Dotierstoffatome mit einem Isolationsmaterial aufgefüllt wird. Geänderte Patentansprüche
  7. Verwendung des Verfahrens nach einem der vorangehenden Ansprüche während des Herstellungsverfahrens eines Source-Down-Transistors, der folgende Merkmale aufweist: – einen Halbleiterkörper (100) mit einer Source-Zone (4) eines zweiten Leitungstyps, einer oberhalb der Source-Zone (4) angeordneten Body-Zone (2) eines ersten Leitungstyps und einer oberhalb der Body-Zone (2) unterhalb einer Vorderseite (101) des Halbleiterkörpers (100) angeordneten Driftzone (5) des ersten Leitungstyps, – wenigstens eine, sich ausgehend von der Vorderseite (101) in vertikaler Richtung des Halbleiterkörpers (100) durch die Driftzone (5), die Body-Zone (2) bis in die Source-Zone (4) erstreckende Aussparung (6), in der isoliert gegenüber dem Halbleiterkörper (100) eine Gate-Elektrode (11) angeordnet ist, zur Herstellung einer elektrisch leitenden Verbindung zwischen der vergrabenen Body-Zone (2) und der Source-Zone (4).
  8. Verfahren nach Anspruch 7, bei dem die Aussparung (6) zur Herstellung der elektrisch leitenden Verbindung zu der wenigstens einen Aussparung (6) mit der Gate-Elektrode in lateraler Richtung beabstandet erzeugt wird.
DE10239310A 2002-08-27 2002-08-27 Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht Expired - Fee Related DE10239310B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10239310A DE10239310B4 (de) 2002-08-27 2002-08-27 Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10239310A DE10239310B4 (de) 2002-08-27 2002-08-27 Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht

Publications (2)

Publication Number Publication Date
DE10239310A1 DE10239310A1 (de) 2004-03-25
DE10239310B4 true DE10239310B4 (de) 2005-11-03

Family

ID=31895592

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10239310A Expired - Fee Related DE10239310B4 (de) 2002-08-27 2002-08-27 Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht

Country Status (1)

Country Link
DE (1) DE10239310B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008034789B4 (de) * 2007-07-25 2010-02-04 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung, Verfahren zum Herstellen einer SOI-Vorrichtung, Halbleitervorrichtung und SOI-Vorrichtung
US9306056B2 (en) 2009-10-30 2016-04-05 Vishay-Siliconix Semiconductor device with trench-like feed-throughs

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7279743B2 (en) 2003-12-02 2007-10-09 Vishay-Siliconix Closed cell trench metal-oxide-semiconductor field effect transistor
US8183629B2 (en) 2004-05-13 2012-05-22 Vishay-Siliconix Stacked trench metal-oxide-semiconductor field effect transistor device
US6906380B1 (en) 2004-05-13 2005-06-14 Vishay-Siliconix Drain side gate trench metal-oxide-semiconductor field effect transistor
CN101208803B (zh) * 2005-05-24 2012-05-30 维税-希力康克斯公司 沟槽金属氧化物半导体场效应晶体管
US8471390B2 (en) 2006-05-12 2013-06-25 Vishay-Siliconix Power MOSFET contact metallization
US8368126B2 (en) 2007-04-19 2013-02-05 Vishay-Siliconix Trench metal oxide semiconductor with recessed trench material and remote contacts
US8604525B2 (en) 2009-11-02 2013-12-10 Vishay-Siliconix Transistor structure with feed-through source-to-substrate contact
US9425304B2 (en) 2014-08-21 2016-08-23 Vishay-Siliconix Transistor structure with improved unclamped inductive switching immunity

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134448A (en) * 1990-01-29 1992-07-28 Motorola, Inc. MOSFET with substrate source contact
US5160985A (en) * 1989-01-06 1992-11-03 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor
DE19638439A1 (de) * 1996-09-19 1998-04-02 Siemens Ag Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE19801095A1 (de) * 1998-01-14 1999-07-15 Siemens Ag Leistungs-MOSFET
DE19801313C2 (de) * 1998-01-15 2001-01-18 Siemens Ag FET mit Source-Substratanschluß
DE10004984A1 (de) * 2000-02-04 2001-08-16 Infineon Technologies Ag Vertikales Halbleiterbauelement mit Source-Down-Design und entsprechendes Herstellungsverfahren
DE10042226A1 (de) * 2000-08-28 2002-03-28 Infineon Technologies Ag Source-Down-Leistungs-MOSFET und Verfahren zu dessen Herstellung

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5160985A (en) * 1989-01-06 1992-11-03 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor
US5134448A (en) * 1990-01-29 1992-07-28 Motorola, Inc. MOSFET with substrate source contact
DE19638439A1 (de) * 1996-09-19 1998-04-02 Siemens Ag Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE19801095A1 (de) * 1998-01-14 1999-07-15 Siemens Ag Leistungs-MOSFET
DE19801313C2 (de) * 1998-01-15 2001-01-18 Siemens Ag FET mit Source-Substratanschluß
DE10004984A1 (de) * 2000-02-04 2001-08-16 Infineon Technologies Ag Vertikales Halbleiterbauelement mit Source-Down-Design und entsprechendes Herstellungsverfahren
DE10042226A1 (de) * 2000-08-28 2002-03-28 Infineon Technologies Ag Source-Down-Leistungs-MOSFET und Verfahren zu dessen Herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Sze,S.M.: Physics of semiconductor devices, 2. Ed., Wiley and Sons, 1981, S. 513-536 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008034789B4 (de) * 2007-07-25 2010-02-04 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung, Verfahren zum Herstellen einer SOI-Vorrichtung, Halbleitervorrichtung und SOI-Vorrichtung
US7982281B2 (en) 2007-07-25 2011-07-19 Infineon Technologies Ag Method of manufacturing a semiconductor device, method of manufacturing a SOI device, semiconductor device, and SOI device
US9306056B2 (en) 2009-10-30 2016-04-05 Vishay-Siliconix Semiconductor device with trench-like feed-throughs

Also Published As

Publication number Publication date
DE10239310A1 (de) 2004-03-25

Similar Documents

Publication Publication Date Title
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102011087845B4 (de) Laterales transistorbauelement und verfahren zu dessen herstellung
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE68925116T2 (de) In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür
DE10052149A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
EP1181712B1 (de) Niederohmiges vdmos-halbleiterbauelement
DE10220359A1 (de) Siliziumkarbidhalbleitervorrichtung und Herstellungsverfahren
DE2805442A1 (de) Verfahren zum herstellen eines schottky-sperrschicht-halbleiterbauelementes
DE10214175B4 (de) Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005043913A1 (de) Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE10239310B4 (de) Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht
DE102004009521A1 (de) Hochvolt-PMOS-Transistor
DE10310552B4 (de) Feldeffekttransistor und Halbleiterchip mit diesem Feldeffekttransistor
DE4401470A1 (de) Eine Bimos-Vorrichtung mit einem bipolaren Transistor und einem Mostriggertransistor und ein Verfahren zu deren Herstellung
DE102004009323B4 (de) Vertikaler DMOS-Transistor mit Grabenstruktur und Verfahren zu seiner Herstellung
DE19957123B4 (de) Verfahren zur Herstellung einer Zellenanordnung für einen dynamischen Halbleiterspeicher
DE102006045126A1 (de) Verfahren zur Herstellung einer Anschlusselektrode für zwei übereinander angeordnete Halbleiterzonen
DE69128925T2 (de) Halbleiterbauelement mit vergrabenen Kontakten die gegen Durchbruch geschützt sind und Herstellungsverfahren
DE102004052643B4 (de) Verfahren zur Herstellung eines lateralen Trenchtransistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee