[go: up one dir, main page]

CN1969380A - Ⅲ族氮化物半导体器件和外延衬底 - Google Patents

Ⅲ族氮化物半导体器件和外延衬底 Download PDF

Info

Publication number
CN1969380A
CN1969380A CNA200680000315XA CN200680000315A CN1969380A CN 1969380 A CN1969380 A CN 1969380A CN A200680000315X A CNA200680000315X A CN A200680000315XA CN 200680000315 A CN200680000315 A CN 200680000315A CN 1969380 A CN1969380 A CN 1969380A
Authority
CN
China
Prior art keywords
epitaxial
substrate
gallium nitride
algan
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200680000315XA
Other languages
English (en)
Other versions
CN1969380B (zh
Inventor
田边达也
三浦广平
木山诚
樱田隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN1969380A publication Critical patent/CN1969380A/zh
Application granted granted Critical
Publication of CN1969380B publication Critical patent/CN1969380B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供一种III族氮化物半导体器件，其中可以减小来自肖特基电极的漏电流。在高电子迁移率晶体管11中，支撑衬底13由AlN、AlGaN或GaN构成，具体地。AlyGa1－yN外延层15具有用于150秒或以下的(0002)面XRD的半幅全宽。在氮化镓支撑衬底13和AlyGa1－yN外延层(0＜Y≤1)之间设置GaN外延层17。在AlyGa1－yN外延层15上设置肖特基电极19。肖特基电极19构成高电子迁移率晶体管11的栅电极。在氮化镓外延层15上设置源电极21。在氮化镓外延层15上设置漏电极23。

Description

III族氮化物半导体器件和外延衬底
技术领域
本发明涉及III族氮化物半导体器件和外延衬底。
背景技术
在非专利文献1中，公开了高电子迁移率晶体管(HEMT)。该高电子迁移率晶体管具有在蓝宝石衬底上外延生长的AlGaN/GaN异质结构。为了制造该高电子迁移率晶体管，在蓝宝石衬底上形成低温GaN层之后，形成2至3μm的i-型GaN层。在该GaN层上，依次形成7nm的i-型AlGaN层、15nm的n-型AlGaN层以及3nm的n-型AlGaN层。肖特基电极由Ni(3nm)/Pt(300nm)/Au(300nm)构成。非专利文献1：″Improvementof DC Characteristics of AlGaN/GaN High Electron Mobility TransistorsThermally Annealed Ni/Pt/Au Schottky Gate″Japanese Journal of AppliedPhysics Vol.43，No.4B，2004，pp.1925-1929。
发明内容
本发明解决的问题
由常规技术制造的高电子迁移率晶体管在蓝宝石的支撑体上设有GaN层和AlGaN层。在AlGaN层的外延表面上形成肖特基栅极。根据本发明人进行的研究，在使用在蓝宝石衬底上设有GaN膜和AlGaN膜的外延衬底制造的高电子迁移率晶体管中，栅极和漏极之间耐压是低的，以致没有获得增加的输出功率。该原因被认为是由于来自栅电极的较大漏电流。此外，根据本发明人进行的实验，在AlGaN膜中存在大量螺旋位错。如果在AlGaN膜的表面上制造栅电极，由于螺旋位错引起的界面态，肖特基势垒被降低。结果，来自栅电极的漏电流变大。
尽管为了降低界面态，必须提高AlGaN膜的晶体质量，但是像期望的那样提高晶体质量不是容易的。为了研究与来自栅电极的漏电流有关的AlGaN膜的晶体质量的种类，本发明人进行了各种实验。
解决问题的方法
考虑到上述情况，本发明的目的是制造一种可用的III族氮化物半导体器件，其中可以减小来自肖特基电极的漏电流，同时本发明的一个目的是制造一种可用于制造III族氮化物半导体器件的外延衬底。
本发明的一个方面涉及一种III族氮化物半导体器件。该III族氮化物半导体器件具有(a)由AlxGa1-xN(0≤x≤1)构成的支撑衬底，(b)具有用于150秒或以下的(0002)面XRD的半幅全宽的AlyGa1-yN外延层(0＜y≤1)，(c)在该支撑衬底和AlyGa1-yN外延层之间设置的GaN外延层，(d)在该AlyGa1-yN外延层上设置的肖特基电极，(e)在该氮化镓外延层上设置的源电极，以及(f)在该氮化镓外延层上设置的漏电极。
根据本发明人进行的实验，已经发现来自与AlyGa1-yN外延层(0＜y≤1)接触的肖特基电极的漏电流与用于(0002)面XRD的半幅全宽有关。根据本发明，由于用于(0002)面XRD的半幅全宽是150秒或以下，来自该肖特基电极的漏电流可以被减小。
在涉及本发明的III族氮化物半导体器件中，优选AlyGa1-yN外延层的铝摩尔分数y在0.1和0.7之间，包含0.1和0.7。
如果铝摩尔分数y小于0.1，那么带偏移变小，以致在不形成AlGaN/GaN界面处，二维电子气具有足够的密度。如果铝摩尔分数y超过0.7，在AlGaN层中很有可能产生断裂。断裂的产生阻止在AlGaN/GaN界面形成二维电子气。
在涉及本发明的III族氮化物半导体器件中，优选AlyGa1-yN外延层具有5nm和50nm之间的厚度，包含5nm和50nm。
如果AlyGa1-yN外延层的厚度小于5nm，那么AlGaN/GaN界面处的扭曲变小，以致不能形成二维电子气。如果AlyGa1-yN外延层的厚度超过50nm，那么在AlGaN层中很有可能产生断裂。断裂的产生阻止在AlGaN/GaN界面形成二维电子气。
在涉及本发明的III族氮化物半导体器件中，优选该支撑衬底由氮化镓构成。结果，可以使用具有低位错密度的支撑衬底提供III族氮化物半导体器件。
本发明的另一方面涉及一种用于III族氮化物半导体器件的外延衬底。该外延衬底具有(a)由AlxGa1-xN(0≤x≤1)构成的衬底，(b)具有用于150秒或以下的(0002)面XRD的半幅全宽的AlyGa1-yN外延膜(0＜y≤1)，以及(c)设置在衬底和AlyGa1-yN外延膜之间的氮化镓外延膜。
根据发明人进行的实验，已经发现来自与AlyGa1-yN外延膜(0＜y≤1)接触的肖特基电极的漏电流与用于(0002)面XRD的半幅全宽有关。根据该外延衬底，由于用于(0002)面XRD的半幅全宽是150秒或以下，来自AlyGa1-yN外延膜上形成的肖特基电极的漏电流是小的。因此，例如，可以提供优选用于高电子迁移率晶体管的外延衬底。
在涉及本发明的外延衬底中，优选AlyGa1-yN外延膜的铝成分y在0.1和0.7之间，包含0.1和0.7。
如果AlyGa1-yN外延膜的铝摩尔分数y小于0.1，那么带偏移变小，以致在不形成AlGaN/GaN界面处，二维电子气具有足够的密度。如果AlyGa1-yN外延膜的铝摩尔分数y超过0.7，那么在AlGaN层中很有可能产生断裂。该断裂的产生阻止在AlGaN/GaN界面形成二维电子气。
在涉及本发明的外延衬底中，优选AlyGa1-yN外延膜具有5nm和50nm之间的厚度，包含5nm和50nm。
如果AlyGa1-yN外延层的厚度小于5nm，那么AlGaN/GaN界面处的扭曲变小，以致不能形成二维电子气。如果AlyGa1-yN外延层的厚度超过50nm，那么在AlGaN层中很有可能产生断裂。该断裂的产生阻止在AlGaN/GaN界面形成二维电子气。
在涉及本发明的外延衬底中，优选该衬底是氮化镓衬底。结果，可以使用具有低位错密度的支撑衬底，为III族氮化物半导体器件提供外延衬底。
结合附图，从本发明的优选实施例的以下详细描述，将使本发明的上述及其他目的、特点、方面和优点容易变得明显。
本发明的有益效果
如上所述，本发明提供一种III族氮化物半导体器件，其中来自肖特基电极的漏电流被减小。此外，本发明提供一种用于制造III族氮化物半导体器件的外延衬底。
附图简述
图1是表示实施例模式1的高电子迁移率晶体管的视图。
图2A是表示实施例例子中的高电子迁移率晶体管(HEMT)的结构视图。
图2B是表示实验中的HEMT结构的视图。
图3是表示用于外延衬底(样品A)的AlGaN层的表面中的(0002)面XRD的波谱和用于高电子迁移率晶体管制造的外延衬底(样品B)的视图。
图4是表示漏电流密度和用于氮化镓层中的(0002)面XRD性能的半幅全宽之间的一致性的视图。
图5A是表示实施例模式2的外延衬底的制造的视图。
图5B是表示实施例模式2的外延衬底的制造的视图。
图5C是表示实施例模式2的外延衬底的制造的视图。
图6是表示用于实施例模式1和2的氮化镓独立衬底中的高位错区和低位错区位置的一个例子的视图。
图7是表示用于实施例模式1和2的氮化镓独立衬底中的高位错区和低位错区位置的另一例子的视图。
图8是表示根据实施例模式1的一种改进的高电子迁移率晶体管的视图。
图9是表示根据实施例模式1的另一改进的高电子迁移率晶体管的视图。
图10是表示根据实施例模式1的另一改进的高电子迁移率晶体管的视图。
图11是表示根据实施例模式1的另一改进的高电子迁移率晶体管的视图。
参考数字的说明
11，11a，11b，11c，11d：高电子迁移率晶体管；13：支撑衬底；14：附加的氮化镓半导体层；15：AlyGa1-yN外延层(0＜y≤1)；16：接触层；17：GaN外延层；19，19a：肖特基电极；21，21a，21b：源电极；23，23a，23b：漏电极；31：氮化镓衬底；33：氮化镓薄膜；35：AlGaN薄膜；A：外延衬底；37a：源电极；37b：漏电极；39：栅电极；41：蓝宝石衬底；42：籽晶层；43：氮化镓薄膜；45：AlGaN薄膜；B：外延衬底；47a：源电极；47b：漏电极；49：栅电极；80：反应器；83：氮化镓独立衬底；85：GaN外延膜；87：AlGaN外延膜；81：外延衬底；82：氮化镓独立衬底；82c：高位错区；82d：低位错区；84：氮化镓支撑衬底；84c：高位错区；84d：低位错区；
具体实施方式
参考用于说明的附图，结合以下详细描述将容易理解对本发明的了解。下面，将参考附图描述根据本发明的III族氮化物半导体器件和外延衬底的实施例。在该实施例中，将描述作为III族氮化物半导体器件的高电子迁移率晶体管。注意相同的元件用相同的参考标记来标注。
实施例模式1
图1是表示涉及实施例模式1的高电子迁移率晶体管的视图。该高电子迁移率晶体管11具有支撑衬底13、AlyGa1-yN外延层(0＜y≤1)15、GaN外延层17、肖特基电极19、源电极21以及漏电极23。支撑衬底13由AlxGa1-xN(0≤x≤1)构成，更具体地说，由AlN、AlGaN或GaN构成。AlyGa1-yN外延层15具有用于150秒或以下的(0002)面XRD的半幅全宽。在氮化镓支撑衬底13和AlyGa1-yN外延层15之间设置GaN外延层17。在AlyGa1-yN外延层15上设置肖特基电极19。在GaN外延层17上设置源电极21和漏电极23。作为本实施例的一个例子，在AlyGa1-yN外延层15上可以设置源电极21。而且，在AlyGa1-yN外延层15上可以设置漏电极23。在该例子中，源电极21与AlyGa1-yN外延层15接触，以及漏电极23与AlyGa1-yN外延层15接触。肖特基电极19构成高电子迁移率晶体管11的栅电极。
根据发明人的实验，已经发现来自与AlyGa1-yN外延层15接触的肖特基电极19的漏电流与用于(0002)面XRD的半幅全宽有关。根据本发明，由于该用于(0002)面XRD的半幅全宽是150秒或以下，来自肖特基电极19的漏电流可以被减小。
图2A是表示涉及实施例例子的高电子迁移率晶体管(HEMT)的结构视图。图2B是表示涉及实验的HEMT结构的视图。
实施例例1
氮化镓衬底31被放入MOVPE装置的反应器中。提供包括氢气、氮气以及氨气的气体到反应器中，氮化镓衬底31在1100摄氏度下经受热处理20分钟。接下来，氮化镓衬底31的温度被增加到1130摄氏度。氨气和三甲基镓(TMG)被提供给反应器，以在氮化镓衬底31上生长具有1.5μm厚度的氮化镓膜33。三甲基铝(TMA)、TMG以及氨气被提供到感应器中，以在氮化镓膜33上生长30nm的AlGaN膜35。通过这些处理，制造外延衬底A。在外延衬底A的表面上形成Ti/Al/Ti/Au的源电极37a和漏电极37b，以及在该外延衬底A的表面上形成Au/Ni的栅电极39。通过这些工序，制造图2A所示的HEMT-A。
实验1
蓝宝石衬底41被放入MOVPE装置的反应器中。提供包括氢气、氮气以及氨气的气体到反应器中，蓝宝石衬底41在1170摄氏度的温度下经受热处理10分钟。接下来，在蓝宝石衬底41上生长籽晶层42。此后，与实施例例子一样，生长氮化镓膜43和AlGaN膜45，以制造外延衬底B。在外延衬底B的表面上形成Ti/Al/Ti/Au的源电极47a和漏电极47b，以及在该外延衬底B的表面上形成Au/Ni的栅电极49。通过这些工序，制造图2B所示的HEMT-B。
图3是表示用于外延衬底(样品A)的AlGaN层的表面中的(0002)面XRD的波谱和用于高电子迁移率晶体管制造的外延衬底(样品B)的视图。样品A包括在氮化镓衬底上依次形成的GaN膜和AlGaN膜。样品B包括在蓝宝石衬底上依次形成的籽晶膜、GaN膜以及AlGaN膜。在AlGaN膜的每一个上，设置肖特基电极，以测量漏电流。肖特基电极具有7.85×10-5cm2的面积，以及施加电压是-5伏，例如。
样品A-
XRD的FWHM：22.4(秒)，
漏电流密度：1.75×10-6(A/cm2)；
样品B-
XRD的FWHM：214.4(秒)，
漏电流密度：1.79×10-2(A/cm2)。
与样品B中的漏电流相比，样品A中的漏电流被大大地减小。该原因是只要AlGaN层的XRD被关注，样品A的FWHM比样品B更尖锐。
当AlGaN层中包括的螺旋位错的数目更大时，(0002)面中的XRD具有更宽的半幅全宽。因此，通过使半幅全宽小，来自肖特基电极的漏电流可以被减小。通过HEMT的栅电极的正向电流约为0.1A/cm-2，因此，必须限制漏电流为1×10-4A/cm2，1/1000的正向电流或以下。如图4所示，由于AlyGa1-yN外延层具有用于150秒或以下的(0002)面XRD的半幅全宽，漏电流可以是1×10-4A/cm2或以下。尽管主要可以利用(0004)面或(0006)面的XRD评估AlGaN层的晶体质量，但是除(0002)面以外，(0002)面优选用于评估AlGaN层的晶体质量，因为(0002)面具有大的XRD强度。
图4是表示漏电流密度和用于氮化镓层中的(0002)面XRD性能的半幅全宽之间的对应的视图。由参考标记51a至51h表示的标记代表通过测量其中在通过利用氮化镓衬底制造的AlGaN层上制造肖特基电极的结构获得的值。由参考标记53a至53f表示的标记代表通过测量其中通过利用蓝宝石衬底制造的AlGaN层上形成肖特基电极的结构获得的值。
实施例例2
介绍特定的例子：
由参考标记51a-表示的样品
半幅全宽：22.4秒，
漏电流密度：1.75×10-6A/cm2，
由参考标记51b-表示的样品，
半幅全宽：70.3秒，
漏电流密度：4.37×10-5A/cm2；
由参考标记51c-表示的样品
半幅全宽：70.3秒，
漏电流密度：1.11×10-5A/cm2；
由参考标记51d-表示的样品
半幅全宽：70.9秒，
漏电流密度：9.01×10-7A/cm2；
由参考标记51e-表示的样品
半幅全宽：70.9秒，
漏电流密度：2.72×10-8A/cm2；
由参考标记51f-表示的样品
半幅全宽：110.1秒，
漏电流密度：2.45×10-6A/cm2；
由参考标记51g-表示的样品
半幅全宽：124.8秒，
漏电流密度：3.05×10-5A/cm2；
由参考标记51h-表示的样品
半幅全宽：141.3秒，
漏电流密度：9.70×10-6A/cm2。
实验2
介绍特定的例子：
参考标记53a的肖特基二极管结构(具有最小的半幅全宽以及漏电流密度)-
半幅全宽：182.6秒，
漏电流密度：2.15×10-3A/cm2。
在高电子迁移率晶体管11中，氮化物的支撑衬底13由导电的或半绝缘的氮化镓构成。在该例子中，在氮化镓支撑衬底上异质外延生长氮化镓区。氮化镓支撑衬底具有1×1019cm-3或以下的载流子浓度。GaN层17具有0.1μm和1000μm之间的厚度，包含0.1μm和1000μm。GaN层17具有1×1017cm-3或以下的载流子浓度。AlGaN层15具有5nm和50nm之间的厚度，包含5nm和50nm。AlGaN层15具有1×1019cm-3或以下的载流子浓度。
在高电子迁移率晶体管11中，AlyGa1-yN外延层15的铝成分Y优选是0.1或以上。如果铝成分Y小于0.1，那么带偏移变小，以便在AlGaN/GaN界面处不能形成具有足够密度的二维电子气。此外，铝成分Y优选是0.7或以下。如果铝成分Y超过0.7，那么在AlGaN层中很有可能产生断裂。断裂的产生阻止在AlGaN/GaN界面形成二维电子气。
在高电子迁移率晶体管11中，AlyGa1-yN外延层15优选具有5nm或以上的厚度。如果AlyGa1-yN外延层15的厚度小于5nm，那么AlGaN/GaN界面处的扭曲变小，以及不能形成二维电子气。此外，AlyGa1-yN外延层150优选具有50nm或以下的厚度。如果AlyGa1-yN外延层的厚度超过50nm，那么在AlGaN层中很有可能产生断裂。断裂的产生阻止在AlGaN/GaN界面形成二维电子气。
用于高电子迁移率晶体管的AlxGa1-xN支撑衬底优选由氮化镓构成。由此，使用低位错密度的支撑衬底提供III族氮化物半导体器件。
实施例模式2
图5A，图5B以及图5C是表示根据实施例模式2制造外延衬底的视图。如图5A所示，具有导电性的氮化镓独立衬底83被放入反应器80中。优选通过MOVPE方法执行以下晶体生长。氮化镓独立衬底83具有1×1019cm-3或以下的载流子浓度。如图5B所示，通过提供TMG和NH3，在氮化镓独立衬底83的第一表面83a上淀积GaN外延膜85。GaN外延膜85优选不被掺杂。在600摄氏度和1200摄氏度之间的温度下淀积GaN外延膜，包含600摄氏度和1200摄氏度。反应器中的压力在1kPa和120kPa之间，包含1kPa和120kPa。氮化镓外延膜85具有0.5μm和1000μm之间的厚度，包含0.5μm和1000μm。GaN外延膜85具有1×1017cm-3或以下的载流子浓度。如有必要，在GaN外延膜85的生长前面，可以生长缓冲层。缓冲层可以由AlN、GaN、AlGaN、InGaN以及AlInGaN的任意一种构成。缓冲层限制氮化镓独立衬底83的缺陷或杂质影响GaN外延层85，以便可以提高GaN外延层85的质量。
接下来，如图5C所示，提供TMA、TMG和NH3，以在不掺杂的GaN外延膜85上淀积未掺杂的或n-型AlGaN外延膜87。在600摄氏度和1200摄氏度之间的温度下淀积AlGaN外延膜87，包含600摄氏度和1200摄氏度。反应器中的压力在1kPa和120kPa之间，包含1kPa和120kPa。AlGaN外延膜87的铝成分在0.1和0.7之间，包含0.1和0.7。AlGaN外延膜87具有5nm和50nm之的厚度，包含5nm和50nm。AlGaN外延膜87具有1×1019cm-3或以下的载流子浓度。由此，获得外延衬底81。通过利用该衬底，可以制造根据实施例模式1的HEMT。
本发明人已经发现来自与AlyGa1-yN外延膜87(0＜y≤1)接触的肖特基电极的漏电流与用于(0002)面XRD的半幅全宽有关。在外延衬底中，来自AlyGa1-yN外延上形成的肖特基电极的漏电流是小的。由此，可以提供优选用于高电子迁移率晶体管的外延衬底，例如。特别，如果用于(0002)面XRD的半幅全宽是150秒或以下，如由4图可以明白看出，与150秒或以上的情况相比，可以减小来自肖特基电极的漏电流。
在外延衬底81的AlGaN外延膜87的表面上，淀积用于栅电极的肖特基电极膜和用于源电极和漏电极的欧姆电极膜。肖特基电极和欧姆电极分别由肖特基电极膜和欧姆电极膜形成。在减薄直接在肖特基电极下面的AlGaN外延膜87之后，可以在该部分上形成肖特基电极。由此，可以减小电源电阻，提高互导和执行常闭状态。此外，通过增加n-型掺杂剂，可以在源电极和/或漏电极下面直接形成n-型半导体区。此外，可以在AlGaN外延膜87的表面上生长添加n-型掺杂剂的n-型半导体区作为接触层，以及在该接触层上可以形成源电极和/或漏电极。由此，可以减小接触电阻。此外，在减薄AlGaN层的一部分之后，可以在该部分上形成源和/或漏电极。由此，可以减小接触电阻。另外，可以形成将与GaN层接触的源和/或漏电极，具有小于通过除去AlGaN层的AlGaN的带隙。由此，可以减小接触电阻。由于AlGaN区中用于(0002)面XRD的半幅全宽被用作晶体质量的指示器，以监控AlGaN膜的质量，肖特基电极构成肖特基结，为半导体器件提供可以外延衬底，其中当跨接肖特基电极和欧姆电极施加电压时，流过肖特基结的漏电流可以被减小。
图6是表示用于实施例模式1和2的氮化镓独立衬底中的高位错区和低位错区的位置的一个例子的视图。用于外延衬底81的氮化镓独立衬底82的第一表面82a包括第一区和第二区，第一区出现具有较大螺旋位错密度的高位错区82c，以及第二区出现具有较小螺旋位错密度的低位错区82d。高位错区82c被低位错区82d围绕，以及第一区以点状图形随机地分布在第一表面82a上的第二区中。总体上，螺旋位错密度是例如1×108cm-2或以下。外延衬底81给出在低位错区82d中具有降低的位错密度的外延层。因此，反向漏电流被减小，以及反向击穿电压被提高。
图7是表示用于实施例模式1和2的氮化镓独立衬底中的高位错区和低位错区的位置的另一例子的视图。用于外延衬底81的氮化镓独立衬底84的第一表面84a包括第一区和第二区，第一区出现具有较大螺旋位错密度的高位错区84c，以及第二区出现具有较小螺旋位错密度的低位错区84d。高位错区84c被低位错区84d围绕，以及第一区以条纹图形分布在第一表面84a上的第二区中。总体上，螺旋位错密度是例如1×108cm-2或以下。外延衬底81给出在低位错区84d中具有降低的位错密度的外延层。由此，反向漏电流被减小，以及反向击穿电压被提高。
在本实施例中，与实施例模式1一样，作为独立衬底，可以使用AlxGa1-xN(0≤x≤1)衬底。更具体地说，独立衬底可以由AlN、AlGaN或GaN构成。
图8是表示根据实施例模式1的一种改进的高电子迁移率晶体管的视图。参考图8，高电子迁移率晶体管11a可以在GaN外延层17和氮化镓支撑衬底13之间设有附加氮化镓半导体层14。例如，氮化镓半导体层14由AlN、GaN、AlGaN、InGaN或AlInGaN构成。氮化镓半导体层14限制支撑衬底上的缺陷和杂质的影响传播到上层，由此提高GaN外延层17的质量。
图9是表示根据实施例模式1的另一改进的高电子迁移率晶体管的视图。高电子迁移率晶体管11b可以设有AlGaN层15a，代替高电子迁移率晶体管11a的AlGaN层15。AlGaN层15a包括第一部分15b、第二部分15c以及第三部分15d。第一部分15b位于第二部分15c和第三部分15d之间。第一部分15b的厚度小于第二部分15c和第三部分15d的厚度，由此在AlGaN层15a中形成凹陷结构。在第一部分15b上，设置栅电极19a。例如，通过刻蚀，减薄AlyGa1-yN外延层15，形成该凹陷结构。凹陷栅极结构使之可以减小源电阻，提高互导，以及执行常闭状态。
图10是表示根据实施例模式1的另一改进的高电子迁移率晶体管的视图。高电子迁移率晶体管11b可以设有AlGaN层15e，代替高电子迁移率晶体管11a的AlGaN层15。AlGaN层15e包括第一部分15f、第二部分15g以及第三部分15h。第一部分15f位于第二部分15g和第三部分15h之间。第一部分15f的厚度大于第二部分15g和第三部分15h的厚度，由此在AlGaN层15e中形成凹陷结构。例如，通过刻蚀，减薄AlyGa1-yN外延层15，可以形成该凹陷结构。在第二部分15g上设置源电极21a，以及在第三部分15h上设置源电极23a。这些凹陷欧姆结构可以减小接触电阻。
图11是表示根据实施例模式1的另一改进的高电子迁移率晶体管的视图。高电子迁移率晶体管11d可以进一步设有用于源电极和漏电极的接触层16。接触层16被设置在高电子迁移率晶体管11a的AlGaN层15上。接触层16可以由氮化镓半导体如GaN、InN和InGaN构成。接触层16的带隙优选小于AlGaN层15的带隙。此外，接触层16的载流子浓度大于AlGaN层15。栅电极19构成具有AlGaN层15的肖特基结，以及源电极21b和漏电极23b构成具有接触层的欧姆接触。接触层增加的结构可以减小接触电阻。
在优选实施例中，利用例图描述了本发明的原理，但是所属领域的技术人员将认识到，在不脱离该原理的条件下，本发明可以在位置和细节上改变。本发明不局限于本实施例中公开的特定结构。由此，专利权利要求的范围中的权利以及来自其精神的范围所有改进和改变被请求。

Claims (8)

1.一种III族氮化物半导体器件，其特征在于布置有：
由AlxGa1-xN(0≤x≤1)构成的支撑衬底；
对于(0002)面XRD具有150sec或以下的半幅全宽的AlyGa1-yN外延层(0＜y≤1)；
设置在所述支撑衬底和所述AlyGa1-yN外延层之间的氮化镓外延层；
设置在所述AlyGa1-yN外延层上的肖特基电极；
设置在所述氮化镓外延层上的源电极；以及
设置在所述氮化镓外延层上的漏电极。
2.如权利要求1所述的III族氮化物半导体器件，其特征在于所述AlyGa1-yN外延层的铝成分y在0.1和0.7之间，包含0.1和0.7。
3.如权利要求1或2所述的III族氮化物半导体器件，其特征在于所述AlyGa1-yN外延层具有5nm和50nm之间的厚度，包含5nm和50nm。
4.如权利要求1至3的任意一项所述的III族氮化物半导体器件，其特征在于所述AlxGa1-xN支撑衬底由氮化镓构成。
5.一种用于III族氮化物半导体器件的外延衬底，所述外延衬底的特征在于布置有：
由AlxGa1-xN(0≤x≤1)构成的衬底，
对于(0002)面XRD具有150sec或以下的半幅全宽的AlyGa1-yN外延膜(0＜y≤1)；以及
设置在所述衬底和所述AlyGa1-yN外延膜之间的氮化镓外延膜。
6.如权利要求5所述的外延衬底，其特征在于所述AlyGa1-yN外延膜的铝成分y在0.1和0.7之间，包含0.1和0.7。
7.如权利要求5或6所述的外延衬底，其特征在于所述AlyGa1-yN外延膜具有5nm和50nm之间的厚度，包含5nm和50nm。
8.如权利要求5至7的任意一项所述的外延衬底，其特征在于所述AlxGa1-xN衬底是氮化镓衬底。
CN200680000315XA 2005-03-23 2006-03-06 Ⅲ族氮化物半导体器件和外延衬底 Expired - Fee Related CN1969380B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP084378/2005 2005-03-23
JP2005084378 2005-03-23
JP2006019473A JP5135686B2 (ja) 2005-03-23 2006-01-27 Ｉｉｉ族窒化物半導体素子
JP019473/2006 2006-01-27
PCT/JP2006/304262 WO2006100897A1 (ja) 2005-03-23 2006-03-06 Iii族窒化物半導体素子およびエピタキシャル基板

Publications (2)

Publication Number Publication Date
CN1969380A true CN1969380A (zh) 2007-05-23
CN1969380B CN1969380B (zh) 2012-08-22

Family

ID=37023571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680000315XA Expired - Fee Related CN1969380B (zh) 2005-03-23 2006-03-06 Ⅲ族氮化物半导体器件和外延衬底

Country Status (8)

Country Link
US (1) US8410524B2 (zh)
EP (1) EP1863075A4 (zh)
JP (1) JP5135686B2 (zh)
KR (1) KR20070113094A (zh)
CN (1) CN1969380B (zh)
CA (1) CA2564424A1 (zh)
TW (1) TW200701459A (zh)
WO (1) WO2006100897A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101495381B1 (ko) * 2007-11-21 2015-02-24 미쓰비시 가가꾸 가부시키가이샤 질화물 반도체의 결정 성장 방법
JP5453780B2 (ja) 2008-11-20 2014-03-26 三菱化学株式会社 窒化物半導体
JP5564842B2 (ja) 2009-07-10 2014-08-06 サンケン電気株式会社 半導体装置
KR20120027988A (ko) 2010-09-14 2012-03-22 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
PL398149A1 (pl) * 2012-02-17 2013-08-19 Isos Technologies Sarl Heterostruktura tranzystora HEMT i sposób wytwarzania heterostruktury tranzystora HEMT
KR101922117B1 (ko) 2012-08-16 2018-11-26 삼성전자주식회사 트랜지스터를 포함하는 전자소자 및 그 동작방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4033519B2 (ja) * 1997-06-27 2008-01-16 シャープ株式会社 窒化ガリウム系化合物半導体発光素子
US6372041B1 (en) * 1999-01-08 2002-04-16 Gan Semiconductor Inc. Method and apparatus for single crystal gallium nitride (GaN) bulk synthesis
US6592663B1 (en) * 1999-06-09 2003-07-15 Ricoh Company Ltd. Production of a GaN bulk crystal substrate and a semiconductor device formed on a GaN bulk crystal substrate
JP3836697B2 (ja) * 2000-12-07 2006-10-25 日本碍子株式会社 半導体素子
JP2002289528A (ja) 2001-03-23 2002-10-04 Yasuhiko Arakawa 窒化ガリウム系化合物半導体の結晶成長法、および窒化ガリウム系化合物半導体を備えた電子デバイス
JP4906023B2 (ja) * 2001-08-14 2012-03-28 古河電気工業株式会社 ＧａＮ系半導体装置
EP1502303B1 (en) * 2002-04-30 2011-12-21 Cree, Inc. High voltage switching devices and process for forming same
JP2004327882A (ja) 2003-04-28 2004-11-18 Ngk Insulators Ltd エピタキシャル基板、半導体素子および高電子移動度トランジスタ
US20070184671A1 (en) 2003-05-30 2007-08-09 Showa Denko K.K. Method for production of group lll nitride semiconductor device
JP2005244207A (ja) * 2004-01-30 2005-09-08 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same

Also Published As

Publication number Publication date
CN1969380B (zh) 2012-08-22
WO2006100897A1 (ja) 2006-09-28
TW200701459A (en) 2007-01-01
JP5135686B2 (ja) 2013-02-06
CA2564424A1 (en) 2006-09-28
KR20070113094A (ko) 2007-11-28
EP1863075A1 (en) 2007-12-05
US8410524B2 (en) 2013-04-02
EP1863075A4 (en) 2009-04-29
US20090189186A1 (en) 2009-07-30
JP2006303439A (ja) 2006-11-02

Similar Documents

Publication Publication Date Title
CN101842884B (zh) Ⅲ族氮化物电子器件及ⅲ族氮化物半导体外延衬底
KR101321625B1 (ko) 전자 디바이스용 에피택셜 기판 및 그 제조방법
US9337301B2 (en) Aluminum nitride based semiconductor devices
JP5708556B2 (ja) Ｉｉｉ族窒化物半導体素子及び窒化ガリウムエピタキシャル基板
EP1213767A2 (en) Nitride compound semiconductor element
CN1993834A (zh) Ⅲ族氮化物半导体器件和外延衬底
CN1969388A (zh) 垂直氮化镓半导体器件和外延衬底
US20080265258A1 (en) Group III Nitride Semiconductor Device and Epitaxial Substrate
US8987015B2 (en) Method for fabricating semiconductor device
CN101057336A (zh) 半导体器件及其制造方法
CN1921148A (zh) 氮化物半导体元件
JP2012015304A (ja) 半導体装置
US20240363694A1 (en) Enhanced gan-based hemt device, device epitaxy, and preparation methods thereof
CN1969380A (zh) Ⅲ族氮化物半导体器件和外延衬底
JP2006114652A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
WO2018098952A1 (zh) 氮化镓基外延结构、半导体器件及其形成方法
JP2006114655A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
Ahmad et al. p-type AlN based heteroepitaxial diodes with Schottky, Pin, and junction barrier Schottky character achieving significant breakdown performance
JP2010045416A (ja) Ｉｉｉ族窒化物電子デバイス
CN1977367A (zh) Ⅲ族氮化物半导体器件和外延衬底
US11955520B2 (en) Nitride semiconductor with multiple nitride regions of different impurity concentrations, wafer, semiconductor device and method for manufacturing the same
JP2006196557A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2006114653A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP5614130B2 (ja) 半導体装置の製造方法
JP2006114654A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120822

Termination date: 20180306