[go: up one dir, main page]

WO2006100897A1 - Iii族窒化物半導体素子およびエピタキシャル基板 - Google Patents

Iii族窒化物半導体素子およびエピタキシャル基板 Download PDF

Info

Publication number
WO2006100897A1
WO2006100897A1 PCT/JP2006/304262 JP2006304262W WO2006100897A1 WO 2006100897 A1 WO2006100897 A1 WO 2006100897A1 JP 2006304262 W JP2006304262 W JP 2006304262W WO 2006100897 A1 WO2006100897 A1 WO 2006100897A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
epitaxial
layer
gallium nitride
algan
Prior art date
Application number
PCT/JP2006/304262
Other languages
English (en)
French (fr)
Inventor
Tatsuya Tanabe
Kouhei Miura
Makoto Kiyama
Takashi Sakurada
Original Assignee
Sumitomo Electric Industries, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries, Ltd. filed Critical Sumitomo Electric Industries, Ltd.
Priority to EP06715282A priority Critical patent/EP1863075A4/en
Priority to US11/569,500 priority patent/US8410524B2/en
Priority to CN200680000315XA priority patent/CN1969380B/zh
Priority to CA002564424A priority patent/CA2564424A1/en
Publication of WO2006100897A1 publication Critical patent/WO2006100897A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Definitions

  • the present invention relates to an in-group nitride semiconductor device and an epitaxial substrate.
  • Non-Patent Document 1 describes a high electron mobility transistor (HEMT).
  • This high electron mobility transistor has an AlGaNZGaN heterostructure grown epitaxially on a sapphire substrate.
  • a low-temperature GaN layer formed on a sapphire substrate is formed, and then an i-type GaN film of 2 to 3 micrometers is formed.
  • a 7 nm i-type AlGaN layer, a 15 nm n-type AlGaN layer, and a 3 nm i-type AlGaN layer are sequentially formed on the GaN film.
  • the Schottky electrode consists of Ni (3nm) / Pt (30nm) / Au (300nm).
  • Non-Patent Document 1 "Improvement of DC Characteristics of AlGaN / GaN High ElectronMobilityTransistors ThermallyAnnealed Ni / Pt / Au Schottky Gate Japanese Journal of A pplied Physics Vol.43, No.4B, 2004, pp.1925- 1929
  • a high electron mobility transistor manufactured by a conventional technique includes a GaN layer and an AlGaN layer sequentially provided on a sapphire support.
  • the Schottky gate is formed on the surface of the outermost AlGaN layer.
  • the target of low breakdown voltage between the gate and drain is the target.
  • the high output is not achieved. This is considered to be due to the large leakage current due to the gate electrode force.
  • this AlGaN film has many threading dislocations. When a gate electrode is formed on the surface of this AlGaN film, the Schottky barrier is lowered due to the interface state due to these threading dislocations, and as a result, a leakage current as large as the gate electrode force increases.
  • the present invention has been made in view of such circumstances, and an object of the present invention is to provide a group III nitride semiconductor device in which leakage current from a Schottky electrode is reduced, and this group III nitride is also provided. It is an object to provide an epitaxial substrate for manufacturing a semiconductor element. Means for solving the problem
  • a group III nitride semiconductor device includes: (a) AlGaN (0 ⁇ X ⁇ 1)
  • a GaN epitaxial layer provided between the Al Ga layer and (d) the Al Ga N epitaxy.
  • a Schottky electrode provided on the metal layer; (e) a source electrode provided on the gallium nitride epitaxial layer; and (f) a drain electrode provided on the gallium nitride epitaxial layer.
  • the leakage current from the tucked electrode is related to the full width at half maximum of the (0002) plane XRD. According to the present invention, since the full width at half maximum of the (0002) plane XRD is 150 sec or less, the leakage current of the Schottky electrode is reduced.
  • the Al Ga N epitaxial layer has a key.
  • the lumi-um composition ⁇ is preferably not less than 0.1 and not more than 0.7.
  • the band offset becomes small, and a two-dimensional electron gas having a sufficient density cannot be formed at the AlGaNZGaN interface. If the aluminum composition Y is greater than 0.7, the possibility of cracking in the AlGaN layer increases. Due to the occurrence of cracks, A
  • Two-dimensional electron gas is not formed at the IGaNZGaN interface.
  • the thickness is preferably 5 nm or more and 50 nm or less.
  • the thickness of the Al Ga N epitaxial layer is less than 5 nm, the AlGaNZGaN interface
  • the support base also has a gallium nitride force.
  • a group III nitride semiconductor device using a low dislocation density support substrate is provided.
  • the epitaxial substrate consists of (a) Al Ga N (0 ⁇ X ⁇ 1) force substrate and (b) (0002) plane
  • Al Ga N epitaxial film (0 ⁇ Y ⁇ 1) with full width at half maximum of XRD of 150 sec or less
  • the leakage current from the tucked electrode is related to the full width at half maximum of the (0002) plane XRD.
  • the full width at half maximum of the (0002) plane XRD is 150 sec or less, the Schottky electrode formed on the Al Ga N epitaxial film is small.
  • an epitaxial substrate suitable for a high electron mobility transistor is provided.
  • the Al Ga N epitaxial film is made of aluminum.
  • the -um composition Y is preferably not less than 0.1 and not more than 0.7.
  • the set becomes small, and a two-dimensional electron gas with sufficient density is not formed at the AlGaNZGaN interface.
  • the aluminum composition Y of the Al Ga N epitaxial film is greater than 0.7, AlGaN
  • the thickness of the Al Ga N epitaxial film is the thickness of the Al Ga N epitaxial film.
  • It is preferably 5 nm or more and 50 nm or less.
  • the thickness of the Al Ga N epitaxial film is less than 5 nm, the AlGaNZGaN interface
  • the thickness is larger than 50 nm, there is a high possibility that cracks will occur in the AlGaN film. Kula As a result of the occurrence of a trap, a two-dimensional electron gas is not formed at the AlGaNZGaN interface.
  • the substrate is preferably a gallium nitride substrate.
  • An epitaxial substrate for a group III nitride semiconductor device using a substrate having a low dislocation density is provided.
  • a group III nitride semiconductor device is provided in which leakage current from a Schottky electrode is reduced.
  • an epitaxial substrate for producing a group III nitride semiconductor device is provided.
  • FIG. 1 is a drawing showing a high electron mobility transistor according to a first embodiment.
  • FIG. 2A is a diagram showing a structure of a high electron mobility transistor (HEMT) according to an example.
  • HEMT high electron mobility transistor
  • FIG. 2B is a drawing showing the structure of a HEMT according to an experimental example.
  • Figure 3 shows the (0002) plane XRD spectrum on the surface of the AlGaN layer in the epitaxial substrate (sample A) and the epitaxial substrate (sample B) fabricated for the high electron mobility transistor. It is a drawing.
  • FIG. 4 is a drawing showing the correspondence between the full width at half maximum of the (0002) plane XRD characteristics of the gallium nitride layer and the leakage current density.
  • FIG. 5A is a drawing showing the fabrication of an epitaxial substrate according to a second embodiment.
  • FIG. 5B is a drawing showing the fabrication of an epitaxial substrate according to the second embodiment.
  • FIG. 5C is a drawing showing fabrication of an epitaxial substrate according to the second embodiment.
  • FIG. 6 is a diagram showing the height of the gallium nitride free-standing substrate for the first and second embodiments. It is drawing which shows arrangement
  • FIG. 7 is a drawing showing another arrangement of the high dislocation regions and the low dislocation regions in the gallium nitride free-standing substrate for the first and second embodiments.
  • FIG. 8 is a drawing showing a high electron mobility transistor according to a modification of the first embodiment.
  • FIG. 9 is a drawing showing a high electron mobility transistor according to another modification of the first embodiment.
  • FIG. 10 is a drawing showing a high electron mobility transistor according to another modification of the first embodiment.
  • FIG. 11 is a drawing showing a high electron mobility transistor according to another modification of the first embodiment.
  • FIG. 1 is a drawing showing a high electron mobility transistor according to a first embodiment.
  • the high-electron mobility transistor 11 includes a support base 13 and an Al Ga N epitaxial layer (0 ⁇ Y ⁇ 1 ) 15, a GaN epitaxial layer 17, a Schottky electrode 19, a source electrode 21, and a drain electrode 23.
  • the support base 13 also has Al Ga N (0 ⁇ X ⁇ 1) force, specifically, A1
  • Al Ga N epitaxial layer 15 is 150 sec or less
  • Plane XRD has full width at half maximum.
  • the GaN epitaxial layer 17 is provided between the gallium nitride supporting substrate and the AlGaN epitaxial layer 15.
  • the electrode 23 is provided on the GaN epitaxial layer 17.
  • the source electrode 21 can be provided on the AlGaN epitaxial layer 15.
  • drain electrode 23 can be provided on the AlGaN epitaxial layer 15. This
  • the source electrode 21 is in contact with the AlGaN epitaxial layer 15, and the drain electrode
  • the in-electrode 23 is in contact with the AlGaN epitaxial layer 15.
  • Schottky electrode 19 is in contact with the AlGaN epitaxial layer 15.
  • the Schottky current contacting the AlGaN epitaxial layer 15 is
  • the leakage current from pole 19 is related to the full width at half maximum of the (0002) plane XRD. Since the full width at half maximum of the (0002) plane XRD is 150 sec or less, the leak current of the Schottky electrode 19 is reduced.
  • FIG. 2A is a drawing showing a structure of a high electron mobility transistor (HEMT) according to an embodiment.
  • FIG. 2B is a drawing showing the structure of the HEMT according to the experimental example.
  • HEMT high electron mobility transistor
  • a gallium nitride substrate 31 is placed in the reactor of the MOVPE apparatus.
  • a gas containing hydrogen, nitrogen, and ammonia is supplied into the reactor, and the gallium nitride substrate 31 is heat-treated at 1100 degrees Celsius for 20 minutes. Next, the temperature of the gallium nitride substrate 31 is raised to 1130 degrees Celsius.
  • Ammonia and trimethylgallium (TMG) are supplied to the reactor, and a gallium nitride film 33 having a thickness of 1. is grown on the gallium nitride substrate 31.
  • Trimethylaluminum (TMA), TMG, and ammonia are supplied to the reactor to grow a 30 nm AlGaN film 35 on the gallium nitride film 33.
  • an epitaxial substrate A is produced.
  • a source electrode 37a and a drain electrode 37b made of TiZAlZTiZAu are formed on the surface of the epitaxial substrate A, and a gate electrode 39 made of AuZNi is formed on the surface of the epitaxial substrate A.
  • HEMT-A shown in FIG. 2A is manufactured.
  • a sapphire substrate 41 is placed in the reactor of the MOVPE apparatus.
  • a gas containing hydrogen, nitrogen, and ammonia is supplied into the reactor, and the sapphire substrate 41 is heat-treated at 1170 degrees Celsius for 10 minutes.
  • a seeding layer 42 is grown on the sapphire substrate 41.
  • a gallium nitride film 43 and an AlGaN film 45 are grown to produce an epitaxial substrate B.
  • a source electrode 47a made of TiZAlZTiZAu and a drain electrode 47b are formed on the surface of the epitaxial substrate B, and a gate electrode 49 made of Au ZN is formed on the surface of the epitaxial substrate B.
  • FIG. 3 is a drawing showing the (0002) plane XRD spatter in the AlGaN layer of the epitaxial substrate (sample A) and the epitaxial substrate (sample B) fabricated for the high electron mobility transistor.
  • Sample A has a GaN film and an AlGaN film sequentially formed on a gallium nitride substrate.
  • Sample B has a seeding film, a GaN film, and an AlGaN film sequentially formed on a sapphire substrate.
  • a Schottky electrode is provided on each AlGaN film to measure the leakage current. Area of the Schottky electrode is, for example 7. a 85 X 10- 5 cm 2, the applied voltage, for example - is 5 volts.
  • Leakage current density 1. 75 X 10— 6 (A / cm 2 )
  • Leakage current density 1. 79 X 10— 2 (A / cm 2 )
  • the leakage current of sample A is greatly reduced compared to the leakage current of sample B. This is because the FWHM of sample A is sharper than the FWHM of sample B with respect to the XRD of the AlGaN layer.
  • the leakage current of the Schottky electrode can be reduced by reducing the full width at half maximum.
  • the forward current of the gate electrode of HEMT is about 0.1 lAZcm 2 and the leakage current It is necessary to suppress as compared to the forward current 1Z1000 following 1 X 10- 4 AZcm 2 below.
  • FIG. 4 is a drawing showing the correspondence between the full width at half maximum of the (0002) plane XRD characteristics of the gallium nitride layer and the leakage current density.
  • Symbols indicated by reference numerals 51a to 51h indicate values obtained by measuring a structure in which a Schottky electrode is formed on an AlGaN layer formed using a gallium nitride substrate.
  • Symbols indicated by reference numerals 53a to 53f are formed using a sapphire substrate.
  • the support base 13 that also has a nitride force is formed of a gallium nitride force that is conductive or semi-insulating.
  • the gallium nitride region is homoepitaxially grown on the gallium nitride support substrate.
  • the carrier concentration of the gallium nitride support base is l ⁇ 10 19 cm ⁇ 3 or less.
  • the thickness of the GaN layer 17 is 0 .: L m or more and 1000 m or less, and the carrier concentration of the GaN layer 17 is 1 ⁇ 10 17 cm 3 or less.
  • the thickness of the AlGaN layer 15 is 5 nm or more and 50 nm or less, and the carrier concentration of the AlGaN layer 15 is 1 ⁇ 10 19 cm ⁇ 3 or less.
  • the Al Ga N epitaxial layer 15 is made of aluminum.
  • the composition Y is preferably 0.1 or more. If the aluminum composition Y is less than 0.1, the band offset becomes small, and a two-dimensional electron gas with sufficient density is not formed at the AlGaNZGaN interface.
  • the aluminum composition Y is preferably 0.7 or less. Aluminum If the composition Y is greater than 0.7, the possibility of cracking in the AlGaN layer increases. Due to the generation of cracks, two-dimensional electron gas is not formed at the AlGaNZGaN interface.
  • the thickness of the AlGaN epitaxial layer 15 is 5 nm.
  • Al Ga N epitaxial layer 15 is less than 5nm thick
  • the thickness of the Al Ga N epitaxial layer 15 is preferably 50 nm or less! /.
  • Ga N epitaxial layer is thicker than 50nm! /, And cracks occur in AlGaN layer
  • a group III nitride semiconductor device using a support substrate having a low dislocation density is provided.
  • FIG. 5A, FIG. 5B, and FIG. 5C are drawings showing the fabrication of the epitaxial substrate according to the second embodiment.
  • a conductive gallium nitride free-standing substrate 83 is placed in a reactor 80.
  • the subsequent crystal growth is preferably performed by the MOVPE method.
  • the gallium nitride free-standing substrate 83 has a carrier concentration of IX 10 19 cm 3 or less.
  • TMG and NH are supplied to make the GaN epitaxial film 85 gallium nitride.
  • the GaN epitaxial film 85 is preferably undoped.
  • the deposition temperature of the GaN epitaxial film 85 is not less than 600 ° C and not more than 1200 ° C, and the pressure in the furnace is not less than lkPa and not more than 120 kPa.
  • the thickness of the gallium nitride epitaxial film 85 is not less than 0.5 micrometers and not more than 1000 micrometers.
  • the carrier concentration of the GaN epitaxial film 85 is 1 ⁇ 10 17 cm 3 or less. If necessary, a noffer layer can be grown prior to the growth of the GaN epitaxial film 85.
  • the buffer layer can be made of any one of A1N, GaN, AlGaN, InGaN, and AlInGaN.
  • the buffer layer can suppress the influence of defects and impurities of the gallium nitride free-standing substrate 83 on the GaN epitaxial layer 85, and the quality of the GaN epitaxial layer 85 can be improved. Then, supply TMA, TMG and NH as shown in FIG.
  • an n-type AlGaN epitaxial film 87 is deposited on the undoped GaN epitaxial film 85.
  • the deposition temperature of the AlGaN epitaxial film 87 is not less than 600 ° C and not more than 1200 ° C, and the pressure in the furnace is not less than lkPa and not more than 120 kPa.
  • the aluminum composition of the AlGaN epitaxial film 87 is 0.1 or more and 0.7 or less.
  • the thickness of the AlGaN epitaxial film 87 is not less than 5 nm and not more than 50 nm.
  • the carrier concentration of the AlGaN epitaxial film 87 is 1 ⁇ 10 19 or less.
  • the inventors have introduced a Schottky electrode in contact with the Al Ga N epitaxial film 87 (0 ⁇ Y ⁇ 1).
  • the leak current is related to the full width at half maximum of the (0002) plane XRD.
  • the film formed in this Al Ga N epitaxial layer According to this epitaxial substrate, the film formed in this Al Ga N epitaxial layer.
  • the tack electrode shows a small leakage current. Therefore, for example, an epitaxial substrate suitable for a high electron mobility transistor is provided. In particular, when the full width at half maximum of the (0002) plane XRD is 15 Osec or less, as can be seen from FIG. 4, the leakage current of the Schottky electrode can be reduced as compared with the case of 150 sec or more.
  • a Schottky electrode film for the gate electrode and an ohmic electrode film for the source and drain electrodes are deposited on the surface of the AlGaN epitaxial film 87 of the epitaxial substrate 81.
  • a Schottky electrode and an ohmic electrode are formed from the Schottky electrode film and the ohmic electrode film, respectively.
  • the Schottky electrode may be formed on the portion. This can improve source resistance, mutual conductance, and normally off.
  • an n-type dopant may be added to form an n-type semiconductor region immediately below the source electrode and the Z or drain electrode.
  • an n-type semiconductor region to which an n-type dopant is added may be used as a contact layer, grown on the surface of the AlGaN epitaxial film 87, and a source electrode and a Z or drain electrode may be formed on the contact layer.
  • contact resistance can be reduced.
  • the AlGaN layer may be partially thinned, and the source and Z or drain electrodes may be formed on the portion.
  • the contact resistance can also be reduced.
  • the source and / or drain electrodes are AlGa The N layer may be removed and formed so as to be in contact with a GaN layer having a band gap that is smaller than the band gap of AlGaN. As a result, contact resistance can also be reduced.
  • a voltage is applied between the Schottky electrode and the ohmic electrode by monitoring the quality of the AlGaN film where the Schottky electrode forms a Schottky junction using the full width at half maximum of the (0002) plane XRD of the AlGaN region as an index of crystal quality.
  • FIG. 6 is a drawing showing an arrangement of the high dislocation regions and the low dislocation regions in the gallium nitride free-standing substrate for the first and second embodiments.
  • the first surface 82a of the gallium nitride free-standing substrate 82 for the epitaxial substrate 81 includes a first area where a high dislocation region 82c having a relatively high threading dislocation density appears and a relatively small threading dislocation density. And a second area in which a low dislocation region 82d having The high dislocation region 82c is surrounded by the low dislocation region 82d, and the first area is randomly distributed in dots in the second area on the first surface 82a.
  • the threading dislocation density as a whole is, for example, 1 ⁇ 10 8 cm 2 or less.
  • an epitaxial layer with a reduced dislocation density can be obtained on the low dislocation region 82d. Therefore, the reverse leakage current is reduced and the reverse breakdown voltage is improved.
  • FIG. 7 is a drawing showing another arrangement of high dislocation regions and low dislocation regions in the gallium nitride free-standing substrate for the first and second embodiments.
  • the first surface 84a of the gallium nitride free-standing substrate 84 for the epitaxial substrate 81 has a first area where a high dislocation region 84c having a relatively high threading dislocation density appears and a relatively small threading dislocation density. And a second area where a low dislocation region 84d appears.
  • the high dislocation region 84c is surrounded by the low dislocation region 84d, and the first area is distributed in a stripe shape in the second area on the first surface 84a.
  • the threading dislocation density as a whole is, for example, 1 ⁇ 10 8 cm 2 or less.
  • an epitaxial layer with a reduced dislocation density can be obtained on the low dislocation region 82d. Therefore, the reverse leakage current is reduced and the reverse breakdown voltage is improved.
  • X ⁇ 1) substrate can be used, specifically free-standing substrate is A1N, AlGaN or Ga Can consist of N.
  • FIG. 8 is a drawing showing a high electron mobility transistor according to a modification of the first embodiment.
  • the high electron mobility transistor 11a can be provided with an additional gallium nitride based semiconductor layer 14 provided between the GaN epitaxial layer 17 and the gallium nitride support base 13.
  • the gallium nitride based semiconductor layer 14 also has, for example, A1N, GaN, AlGaN, InGaN, and AlInGaN forces.
  • the gallium nitride based semiconductor layer 14 can suppress the propagation of defects on the support substrate and the influence of impurities on the support substrate to the upper layer, and can improve the quality of the GaN epitaxial layer 17.
  • FIG. 9 is a diagram showing a high electron mobility transistor according to another modification of the first embodiment.
  • the high electron mobility transistor l ib can include an AlGaN layer 15a instead of the AlGaN layer 15 of the high electron mobility transistor 11a.
  • the AlGaN layer 15a includes a first portion 15b, a second portion 15c, and a third portion 15d.
  • the first portion 15b is located between the second portion 15c and the third portion 15d.
  • the thickness of the first portion 15b is smaller than the thickness of the second portion 15c and the thickness of the third portion 15d, whereby a recess structure is formed in the AlGaN layer 15a.
  • a gate electrode 19a is provided on the first portion 15b.
  • the recess structure is formed by etching the AlGaN epitaxial layer 15 by etching, for example.
  • Thinning is formed from cocoon. This recess gate structure can reduce source resistance, improve mutual conductance, and normally off.
  • FIG. 10 is a drawing showing a high electron mobility transistor according to another modification of the first embodiment.
  • the high electron mobility transistor 11c can include an AlGaN layer 15e instead of the A1G aN layer 15 of the high electron mobility transistor 11a.
  • the AlGaN layer 15e includes a first portion 15f, a second portion 15g, and a third portion 15h.
  • the first portion 15f is located between the second portion 15g and the third portion 15h.
  • the thickness of the first portion 15f is larger than the thickness of the second portion 15g and the thickness of the third portion 15h, whereby a recess structure is formed in the AlGaN layer 15e.
  • the recess structure is formed by etching, for example, Al Ga Nepitaxia.
  • FIG. 11 is a drawing showing a high electron mobility transistor according to another variation of the first embodiment.
  • the high electron mobility transistor l id can further comprise a contact layer 16 for the source and drain electrodes.
  • the contact layer 16 is provided on the AlGaN layer 15 of the high electron mobility transistor 11a.
  • the contact layer 16 can be made of a gallium nitride semiconductor. As gallium nitride semiconductors, GaN, InN, and InGaN can be used.
  • the band gap of the contact layer 16 is preferably smaller than the band gap of the AlGaN layer 15.
  • the carrier concentration of the contact layer 16 is preferably larger than the carrier concentration of the AlGaN layer 15.
  • the gate electrode 19 forms a Schottky junction with the AlGaN layer 15, and the source electrode 21b and the drain electrode 23b form ohmic contact with the contact layer.
  • the contact resistance can be reduced by the additional contact layer structure.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

　ショットキ電極からのリーク電流が低減されるIII族窒化物半導体素子を提供する。 　高電子移動度トランジスタ１１では、支持基体１３は、具体的には、ＡｌＮ、ＡｌＧａＮ、ＧａＮからなる。ＡｌＹＧａ１-ＹＮエピタキシャル層１５は、１５０ｓｅｃ以下である（０００２）面ＸＲＤの半値全幅を有する。ＧａＮエピタキシャル層１７は、窒化ガリウム支持基体とＡｌＹＧａ１-ＹＮエピタキシャル層（０＜Ｙ≦１）との間に設けられる。ショットキ電極１９は、ＡｌＹＧａ１-ＹＮエピタキシャル層１５上に設けられる。ショットキ電極１９は、高電子移動度トランジスタ１１のゲート電極である。 ソース電極２１は、窒化ガリウムエピタキシャル層１５上に設けられる。ドレイン電極２３は、窒化ガリウムエピタキシャル層１５上に設けられる。

Description

明 細 書
m族窒化物半導体素子およびェピタキシャル基板
技術分野
[0001] 本発明は、 in族窒化物半導体素子およびェピタキシャル基板に関する。
背景技術
[0002] 非特許文献 1には、高電子移動度トランジスタ (HEMT: High Electron Mobility Tra nsistor)が記載されている。この高電子移動度トランジスタは、サファイア基板上にェ ピタキシャル成長された AlGaNZGaNヘテロ構造を有する。この高電子移動度トラ ンジスタを作製するためには、サファイア基板上に形成された低温 GaN層を形成し た後に、 2〜3マイクロメートルの i型 GaN膜を形成する。この GaN膜上に、 7nmの i型 AlGaN層、 15nmの n型 AlGaN層、 3nmの i型 AlGaN層を順に形成する。ショットキ 電極は、 Ni (3nm) /Pt (30nm) /Au (300nm)から成る。
非特許文献 1 : "Improvement ofDC Characteristics of AlGaN/ GaN High ElectronMo bilityTransistors ThermallyAnnealed Ni/Pt/Au Schottky Gate Japanese Journal ofA pplied Physics Vol.43, No.4B, 2004,pp.1925- 1929
発明の開示
発明が解決しょうとする課題
[0003] 従来技術で作製された高電子移動度トランジスタは、サファイア製の支持体上に順 に設けられた GaN層および AlGaN層を備える。ショットキゲートは最表面 AlGaN層 の表面に形成される。発明者らの検討によれば、サファイア製基板上に GaN膜およ び AlGaN膜を備えるェピタキシャル基板を用いて作製された高電子移動度トランジ スタでは、ゲート-ドレイン間の耐圧が低ぐ目標としている高出力化が達成されない。 この原因としては、ゲート電極力ものリーク電流が大きいためと考えられる。また、発 明者らの実験によれば、この AlGaN膜には多数の貫通転位が存在する。この AlGa N膜の表面にゲート電極を作製すると、これらの貫通転位に起因する界面準位により ショットキ障壁が低くなり、この結果、ゲート電極力ものリーク電流が大きくなる。
[0004] 界面準位を低減するためには、 AlGaN膜の結晶品質を向上させることが必要と考 えられるが、結晶品質の向上がそれほど容易に達成されるわけでもない。発明者らは
、AlGaN膜のどのような種類の結晶品質がゲート電極からのリーク電流に関連して いるかを調べるために様々な実験を行った。
[0005] 本発明は、このような事情を鑑みてなされたものであり、ショットキ電極からのリーク 電流が低減される III族窒化物半導体素子を提供することを目的とし、またこの III族窒 化物半導体素子を作製するためのェピタキシャル基板を提供することを目的とする。 課題を解決するための手段
[0006] 本発明の一側面によれば、 III族窒化物半導体素子は、（a) Al Ga N (0≤X≤1)
X 1-X
からなる支持基体と、 (b) 150sec以下である（0002)面 XRDの半値全幅を有する A1 Ga Nェピタキシャル層（0< Y≤ 1)と、（c)前記支持基体と Al Ga Nェピタキシ
Y 1-Y Y 1-Y
ャル層との間に設けられた GaNェピタキシャル層と、（d)前記 Al Ga Nェピタキシ
Y 1-Y
ャル層上に設けられたショットキ電極と、 (e)前記窒化ガリウムェピタキシャル層上に 設けられたソース電極と、 (f)前記窒化ガリウムェピタキシャル層上に設けられたドレ イン電極とを備える。
[0007] 発明者らの実験によれば、 Al Ga Nェピタキシャル層（0< Y≤ 1)に接触するショ
Y 1-Y
ットキ電極からのリーク電流は、（0002)面 XRDの半値全幅に関連して 、ることを見 いだした。この発明によれば、（0002)面 XRDの半値全幅が 150sec以下であるので 、ショットキ電極のリーク電流が低減される。
[0008] 本発明に係る III族窒化物半導体素子では、前記 Al Ga Nェピタキシャル層のァ
Y 1-Y
ルミ-ゥム組成 γは、 0. 1以上であり、且つ 0. 7以下であることが好ましい。
[0009] アルミニウム組成 Yが 0. 1より少ないと、バンドオフセットが小さくなり AlGaNZGaN 界面に充分な密度の二次元電子ガスが形成されない。アルミニウム組成 Yが 0. 7より 大きいと、 AlGaN層にクラックが発生する可能性が高くなる。クラックの発生により、 A
IGaNZGaN界面に二次元電子ガスが形成されない。
[0010] 本発明に係る III族窒化物半導体素子では、前記 Al Ga Nェピタキシャル層の厚
Y 1-Y
さは、 5nm以上であり、且つ 50nm以下であることが好ましい。
[0011] Al Ga Nェピタキシャル層の厚さが 5nmより少ないと、 AlGaNZGaN界面にお
Y 1- Y
ける歪みが小さくなり二次元電子ガスが形成されない。 Al Ga Nェピタキシャル層
Y 1—Y の厚さが 50nmより大きいと、 AlGaN層にクラックが発生する可能性が高くなる。クラ ックの発生により、 AlGaNZGaN界面に二次元電子ガスが形成されない。
[0012] 本発明に係る III族窒化物半導体素子では、前記支持基体は窒化ガリウム力もなる ことが好ま 、。低 、転位密度の支持基体を用いた III族窒化物半導体素子が提供さ れる。
[0013] 本発明の別の側面は、 III族窒化物半導体素子のためのェピタキシャル基板に係る 。ェピタキシャル基板は、（a)Al Ga N (0≤X≤ 1)力 なる基板と、 (b) (0002)面
X 1-X
XRDの半値全幅が 150sec以下である Al Ga Nェピタキシャル膜（0< Y≤ 1)と、
Y 1-Y
(c)前記基板と Al Ga Nェピタキシャル膜との間に設けられた窒化ガリウムェピタ
Y 1-Y
キシャル膜とを備える。
[0014] 発明者らの実験によれば、 Al Ga Nェピタキシャル膜 (0< Y≤ 1)に接触するショ
Y 1-Y
ットキ電極からのリーク電流は、（0002)面 XRDの半値全幅に関連して 、ることを見 いだした。このェピタキシャル基板によれば、（0002)面 XRDの半値全幅が 150sec 以下であるので、この Al Ga Nェピタキシャル膜に形成されるショットキ電極は小さ
Y 1-Y
いリーク電流を示す。これ故に、例えば、高電子移動度トランジスタに好適なェピタキ シャル基板が提供される。
[0015] 本発明に係るェピタキシャル基板では、前記 Al Ga Nェピタキシャル膜のアルミ
Y 1-Y
-ゥム組成 Yは 0. 1以上であり、且つ 0. 7以下であることが好ましい。
[0016] Al Ga Nェピタキシャル膜のアルミニウム組成 Yが 0. 1より少ないと、バンドオフ
Y 1-Y
セットが小さくなり AlGaNZGaN界面に充分な密度の二次元電子ガスが形成されな い。 Al Ga Nェピタキシャル膜のアルミニウム組成 Yが 0. 7より大きいと、 AlGaN
Y 1-Y
膜にクラックが発生する可能性が高くなる。クラックの発生により、 AlGaNZGaN界 面に二次元電子ガスが形成されな 、。
[0017] 本発明に係るェピタキシャル基板では、前記 Al Ga Nェピタキシャル膜の厚さは
Y 1-Y
、 5nm以上であり、且つ 50nm以下であることが好ましい。
[0018] Al Ga Nェピタキシャル膜の厚さが 5nmより少ないと、 AlGaNZGaN界面にお
Y 1-Y
ける歪みが小さくなり二次元電子ガスが形成されない。 Al Ga Nェピタキシャル膜
Y 1-Y
の厚さが 50nmより大きいと、 AlGaN膜にクラックが発生する可能性が高くなる。クラ ックの発生により、 AlGaNZGaN界面に二次元電子ガスが形成されない。
[0019] 本発明に係るェピタキシャル基板では、前記基板は窒化ガリウム基板であることが 好まし 、。低 、転位密度の基板を用いた III族窒化物半導体素子のためのェピタキシ ャル基板が提供される。
[0020] 本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して 進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らか になる。
発明の効果
[0021] 以上説明したように、本発明によれば、ショットキ電極からのリーク電流が低減される III族窒化物半導体素子が提供される。また、本発明によれば、 III族窒化物半導体素 子を作製するためのェピタキシャル基板が提供される。
図面の簡単な説明
[0022] [図 1]図 1は、第 1の実施の形態に係る高電子移動度トランジスタを示す図面である。
[図 2A]図 2Aは、実施例に係る高電子移動度トランジスタ (HEMT)の構造を示す図 面である。
[図 2B]図 2Bは、実験例に係る HEMTの構造を示す図面である。
[図 3]図 3は、高電子移動度トランジスタのために作製されたェピタキシャル基板 (試 料 A)およびェピタキシャル基板 (試料 B)における AlGaN層の表面における（0002) 面 XRDのスペクトルを示す図面である。
[図 4]図 4は、窒化ガリウム層の（0002)面 XRD特性の半値全幅とリーク電流密度と の対応を示す図面である。
[図 5A]図 5Aは、第 2の実施の形態に係るェピタキシャル基板の作製を示す図面であ る。
[図 5B]図 5Bは、第 2の実施の形態に係るェピタキシャル基板の作製を示す図面であ る。
[図 5C]図 5Cは、第 2の実施の形態に係るェピタキシャル基板の作製を示す図面であ る。
[図 6]図 6は、第 1および第 2の実施の形態のための窒化ガリウム自立基板における高 転位領域および低転位領域の一配置を示す図面である。
[図 7]図 7は、第 1および第 2の実施の形態のための窒化ガリウム自立基板における高 転位領域および低転位領域の他の一配置を示す図面である。
圆 8]図 8は、第 1の実施の形態の一変形例に係る高電子移動度トランジスタを示す 図面である。
圆 9]図 9は、第 1の実施の形態の別の変形例に係る高電子移動度トランジスタを示 す図面である。
圆 10]図 10は、第 1の実施の形態の別の変形例に係る高電子移動度トランジスタを 示す図面である。
圆 11]図 11は、第 1の実施の形態の別の変形例に係る高電子移動度トランジスタを 示す図面である。
符号の説明
11、 l la、 l ib, l lc、 l id 高電子移動度トランジスタ
13 支持基体
14 追加の窒化ガリウム系半導体層
15 Al Ga Nェピタキシャル層（0<Y≤1)
Y 1-Y
16 コンタクト層
17 GaNェピタキシャル層
19、 19a ショットキ電極
21、 21aゝ 21b ソース電極
23、 23a, 23b ドレイン電極
31 窒化ガリウム基板
33 窒化ガリウム膜
35 AlGaN膜
A ェピタキシャル基板
37a ソース電極
37b ドレイン電極
39 ゲート電極 41 サファイア基板
42 種付け層
43 窒化ガリウム膜
45 AlGaN膜
B ェピタキシャル基板
47a ソース電極
47b ドレイン電極
49 ゲート電極
80 反応炉
81 ェピタキシャル基板
82 窒化ガリウム自立基板
82c 高転位領域
82d 低転位領域
83 窒化ガリウム自立基板
85 GaNェピタキシャル膜
87 AlGaNェピタキシャル膜
84 窒化ガリウム自立基板
84c 高転位領域
84d 低転位領域
発明を実施するための最良の形態
[0024] 本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考 慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発 明の III族窒化物半導体素子およびェピタキシャル基板に係る実施の形態を説明す る。実施の形態では、 III族窒化物半導体素子として高電子移動度トランジスタを説明 する。可能な場合には、同一の部分には同一の符号を付する。
[0025] (第 1の実施の形態）
図 1は、第 1の実施の形態に係る高電子移動度トランジスタを示す図面である。高電 子移動度トランジスタ 11は、支持基体 13と、 Al Ga Nェピタキシャル層（0< Y≤ 1 ) 15と、 GaNェピタキシャル層 17と、ショットキ電極 19と、ソース電極 21と、ドレイン電 極 23とを備える。支持基体 13は、 Al Ga N (0≤X≤ 1)力もなり、具体的には、 A1
X 1- X
N、 AlGaN、 GaNからなる。 Al Ga Nェピタキシャル層 15は、 150sec以下である
Y 1-Y
(0002)面 XRDの半値全幅を有する。 GaNェピタキシャル層 17は、窒化ガリウム支 持基体と Al Ga Nェピタキシャル層 15との間に設けられている。ショットキ電極 19
Y 1-Y
は、 Al Ga Nェピタキシャル層 15上に設けられている。ソース電極 21およびドレイ
Y 1-Y
ン電極 23は、 GaNェピタキシャル層 17上に設けられている。本実施の形態の一実 施例として、ソース電極 21を Al Ga Nェピタキシャル層 15上に設けることができる
Y 1-Y
。また、ドレイン電極 23を Al Ga Nェピタキシャル層 15上に設けることができる。こ
Y 1-Y
の例では、ソース電極 21は Al Ga Nェピタキシャル層 15に接触しており、またドレ
Y 1-Y
イン電極 23は Al Ga Nェピタキシャル層 15に接触している。ショットキ電極 19は、
Y 1-Y
高電子移動度トランジスタ 11のゲート電極である。
[0026] 発明者らの実験によれば、 Al Ga Nェピタキシャル層 15に接触するショットキ電
Y 1-Y
極 19からのリーク電流は、（0002)面 XRDの半値全幅に関連していることを見いだし た。（0002)面 XRDの半値全幅が 150sec以下であるので、ショットキ電極 19のリー ク電流が低減される。
[0027] 図 2Aは、実施例に係る高電子移動度トランジスタ (HEMT)の構造を示す図面で ある。図 2Bは実験例に係る HEMTの構造を示す図面である。
[0028] (実施例 1)
MOVPE装置のリアクタに窒化ガリウム基板 31を置く。水素、窒素、アンモニアを含 むガスをリアクタ内に供給すると共に、窒化ガリウム基板 31を摂氏 1100度において 2 0分間の熱処理を行う。次いで、窒化ガリウム基板 31の温度を摂氏 1130度に昇温す る。アンモニアとトリメチルガリウム (TMG)をリアクタに供給して、厚さ 1. の窒化 ガリウム膜 33を窒化ガリウム基板 31上に成長する。トリメチルアルミニウム (TMA)、 T MG、アンモニアをリアクタに供給して、 30nmの AlGaN膜 35を窒化ガリウム膜 33上 に成長する。これらの工程により、ェピタキシャル基板 Aを作製する。このェピタキシ ャル基板 Aの表面に TiZAlZTiZAuからなるソース電極 37aおよびドレイン電極 37 bを形成すると共に、ェピタキシャル基板 Aの表面に AuZNiからなるゲート電極 39を 形成する。これらの工程により、図 2Aに示される HEMT-Aが作製される。
[0029] (実験例 1)
MOVPE装置のリアクタにサファイア基板 41を置く。水素、窒素、アンモニアを含む ガスをリアクタ内に供給して、サファイア基板 41の温度を摂氏 1170度で 10分間の熱 処理を行う。次いで、サファイア基板 41上に種付け層 42を成長する。この後に、実施 例と同様にして、窒化ガリウム膜 43と AlGaN膜 45を成長して、ェピタキシャル基板 B を作製する。このェピタキシャル基板 Bの表面に TiZAlZTiZAuからなるソース電 極 47aおよびドレイン電極 47bを形成すると共に、ェピタキシャル基板 Bの表面に Au ZN らなるゲート電極 49を形成する。これらの工程により、図 2Bに示される HEM T-Bが作製される。
[0030] 図 3は、高電子移動度トランジスタのために作製されたェピタキシャル基板 (試料 A) およびェピタキシャル基板（試料 B)における AlGaN層における（0002)面 XRDのス ベクトルを示す図面である。試料 Aは、窒化ガリウム基板上に順に形成された GaN膜 および AlGaN膜を有する。試料 Bは、サファイア基板上に順に形成された、種付け 膜、 GaN膜および AlGaN膜を有する。それぞれの AlGaN膜上には、リーク電流を 測定するためにショットキ電極が設けられている。ショットキ電極の面積は、例えば 7. 85 X 10— 5cm2であり、印加電圧は、例えば- 5ボルトである。
試料 A
XRDの FWHM : 22. 4 (sec)
リーク電流密度： 1. 75 X 10— 6 (A/cm2)
試料 B
XRDの FWHM : 214. 4 (sec)
リーク電流密度： 1. 79 X 10— 2 (A/cm2)
試料 Aのリーク電流は試料 Bのリーク電流に比べ大幅に低減される。これは、 AlGaN 層の XRDに関して試料 Aの FWHMは試料 Bの FWHMに比べて鋭!ヽからである。
[0031] (0002)面の XRDは、 AlGaN層に含まれる貫通転位が多いほど半値全幅が広くな るので、その半値全幅を小さくすることによりショットキ電極のリーク電流を低減するこ とができる。 HEMTのゲート電極の順方向電流は約 0. lAZcm 2であり、リーク電流 は順方向電流と比較して 1Z1000以下の 1 X 10—4AZcm2以下に抑える必要がある 。下記の図 4に示すとおり、 Al Ga Nェピタキシャル層の（0002)面の XRD半値全
Y 1-Y
幅を 150sec以下にすることで、リーク電流を 1 X 10— 4AZcm2以下にすることが可能 である。（0002)面以外にも（0004)面、（0006)面の XRDでも AlGaN層の結晶品 質の評価は原理的に可能である力 XRD強度は（0002)面が最も大きいため、 A1G aN層の結晶品質の評価には（0002)面が適して 、る。
[0032] 図 4は、窒化ガリウム層の（0002)面 XRD特性の半値全幅とリーク電流密度との対 応を示す図面である。参照符合 51a〜51hで示されるシンボルは、窒化ガリウム基板 を用 、て形成された AlGaN層上にショットキ電極を作製した構造を測定した値を示 す。参照符合 53a〜53fで示されるシンボルは、サファイア基板を用いて形成された
AlGaN層上にショットキ電極を作製した構造を測定した値を示す。
[0033] (実施例 2)
具体例を示せば、
参照符合 5 laで示される試料
半値全幅： 22. 4sec
リーク電流密度： 1. 75 X 10— 6 AZcm2
参照符合 5 lbで示される試料
半値全幅： 70. 3sec
リーク電流密度： 4. 37 X 10"5A/cm2
参照符合 51cで示される試料
半値全幅： 70. 3sec
リーク電流密度： 1. 11 X 10— 5AZcm2
参照符合 5 Idで示される試料
半値全幅： 70. 9sec
リーク電流密度： 9. 01 X 10— 7AZcm2
参照符合 51 eで示される試料
半値全幅： 70. 9sec 参照符合 5 Ifで示される試料
半値全幅： 110. lsec
リーク電流密度： 2. 45 X "6A/cm2
参照符合 5 lgで示される試料
半値全幅： 124. 8sec
リーク電流密度： 3. 05 X "5A/cm2
参照符合 5 lhで示される試料
半値全幅： 141. 3sec
リーク電流密度： 9. 70 X 10— 6 AZcm2
である。
[0034] (実験例 2)
具体例を示せば、
参照符合 53aのショットキダイオード構造 (最も半値全幅およびリーク電流密度が小さ い）
半値全幅： 182. 6sec
リーク電流密度： 2. 15 X 10— 3AZcm2
である。
[0035] 高電子移動度トランジスタ 11では、窒化物力もなる支持基体 13は、導電性、あるい は半絶縁性を有する窒化ガリウム力 成る。この形態では、窒化ガリウム領域は、窒 化ガリウム支持基体上にホモェピタキシャル成長される。窒化ガリウム支持基体のキ ャリア濃度は l X 1019cm— 3以下である。 GaN層 17の厚さは 0.： L m以上 1000 m 以下であり、 GaN層 17のキャリア濃度は 1 X 1017cm 3以下である。 AlGaN層 15の 厚さは 5nm以上 50nm以下であり、 AlGaN層 15のキャリア濃度は 1 X 1019cm— 3以下 である。
[0036] 高電子移動度トランジスタ 11では、 Al Ga Nェピタキシャル層 15のアルミニウム
Y 1-Y
組成 Yは、 0. 1以上であることが好ましい。アルミニウム組成 Yが 0. 1より少ないと、バ ンドオフセットが小さくなり AlGaNZGaN界面に充分な密度の二次元電子ガスが形 成されない。また、アルミニウム組成 Yは、 0. 7以下であることが好ましい。アルミ-ゥ ム組成 Yが 0. 7より大きいと、 AlGaN層にクラックが発生する可能性が高くなる。クラ ックの発生により、 AlGaNZGaN界面に二次元電子ガスが形成されない。
[0037] 高電子移動度トランジスタ 11では、 Al Ga Nェピタキシャル層 15の厚さは 5nm
Y 1-Y
以上であることが好ましい。 Al Ga Nェピタキシャル層 15の厚さが 5nmより少ない
Y 1-Y
と、 AlGaNZGaN界面における歪みが小さくなり二次元電子ガスが形成されない。 また、 Al Ga Nェピタキシャル層 15の厚さは 50nm以下であることが好まし!/、。 A1
Y 1-Y Y
Ga Nェピタキシャル層の厚さが 50nmより大き!/、と、 AlGaN層にクラックが発生す
1-Y
る可能性が高くなる。クラックの発生により、 AlGaNZGaN界面に二次元電子ガスが 形成されない。
[0038] 高電子移動度トランジスタ 11のための Al Ga N支持基体としては窒化ガリウムか
X 1-X
らなることが好まし!/、。低!、転位密度の支持基体を用いた III族窒化物半導体素子が 提供される。
[0039] (第 2の実施の形態）
図 5A、図 5B、および図 5Cは、第 2の実施の形態に係るェピタキシャル基板の作製 を示す図面である。図 5Aに示されるように、例えば導電性の窒化ガリウム自立基板 8 3を反応炉 80内に置く。引き続く結晶成長は、 MOVPE法で行われることが好ましい 。窒化ガリウム自立基板 83は I X 1019cm 3以下のキャリア濃度を有する。図 5Bに示 されるように、 TMGおよび NHを供給して GaNェピタキシャル膜 85を窒化ガリウム
3
自立基板 83の第 1の面 83a上に堆積する。 GaNェピタキシャル膜 85は、好ましくは アンドープである。 GaNェピタキシャル膜 85の成膜温度は 600°C以上 1200°C以下 であり、炉内の圧力は、 lkPa以上 120kPa以下である。窒化ガリウムェピタキシャル 膜 85の厚さは 0. 5マイクロメートル以上 1000マイクロメートル以下である。 GaNェピ タキシャル膜 85のキャリア濃度は 1 X 1017cm 3以下である。必要な場合には、 GaN ェピタキシャル膜 85の成長に先立ち、ノ ッファ層を成長させることができる。バッファ 層は、 A1N、 GaN, AlGaN, InGaN、 AlInGaNのいずれ力からなることができる。バ ッファ層により、 GaNェピタキシャル層の 85に窒化ガリウム自立基板 83の欠陥、不純 物の影響が及ぼすのを抑制することができ、 GaNェピタキシャル層 85の品質向上を 図ることができる。 次いで、図 5Cに示されるように、 TMA、 TMGおよび NHを供給して、アンドープ
3
又は n型 AlGaNェピタキシャル膜 87をアンドープ GaNェピタキシャル膜 85上に堆積 する。 AlGaNェピタキシャル膜 87の成膜温度は 600°C以上 1200°C以下であり、炉 内の圧力は、 lkPa以上 120kPa以下である。 AlGaNェピタキシャル膜 87のアルミ- ゥム組成は 0. 1以上 0. 7以下である。 AlGaNェピタキシャル膜 87の厚さは 5nm以 上 50nm以下である。 AlGaNェピタキシャル膜 87のキャリア濃度は 1 X 1019以下で ある。これによつて、ェピタキシャル基板 81が得られる。この基板を利用して、第 1の 実施の形態に示された HEMTを作製できる。
[0040] 発明者らは、 Al Ga Nェピタキシャル膜 87 (0< Y≤ 1)に接触するショットキ電極
Υ 1- Υ
力ものリーク電流は、（0002)面 XRDの半値全幅に関連していることを見いだした。 このェピタキシャル基板によれば、この Al Ga Nェピタキシャル層に形成されるショ
Y 1- Y
ットキ電極は小さいリーク電流を示す。これ故に、例えば、高電子移動度トランジスタ に好適なェピタキシャル基板が提供される。特に、（0002)面 XRDの半値全幅が 15 Osec以下であれば、図 4から分かるように、 150sec以上の場合と比べてショットキ電 極のリーク電流を低減することが可能である。
[0041] このェピタキシャル基板 81の AlGaNェピタキシャル膜 87の表面に、ゲート電極の ためのショットキ電極膜並びにソース電極およびドレイン電極のためのォーミック電極 膜を堆積する。ショットキ電極膜およびォーミック電極膜から、それぞれ、ショットキ電 極およびォーミック電極が形成される。なお、ショットキ電極直下の AlGaNェピタキシ ャル膜 87を部分的に薄くした後に、当該部分上にショットキ電極を形成してもよい。こ れによりソース抵抗、相互コンダクタンス向上、ノーマリオフ化などを図ることができる 。また、 n型ドーパントを添加して n型半導体領域をソース電極および Zまたはドレイ ン電極の直下に形成するようにしてもよい。さらに、 n型ドーパントを添加した n型半導 体領域をコンタクト層として、 AlGaNェピタキシャル膜 87の表面上に成長し、そのコ ンタクト層上にソース電極および Zまたはドレイン電極形成してもよい。これにより、コ ンタクト抵抗低減を図ることができる。また、 AlGaN層を部分的に薄くして、当該部分 上にソースおよび Zまたはドレイン電極を形成してもよい。これにより、やはりコンタク ト抵抗低減を図ることができる。或いは、ソースおよび/またはドレイン電極は、 AlGa N層を除去して、 AlGaNのバンドギャップより小さ!/、バンドギャップを有する GaN層 に接触するように形成してもよい。これにより、やはりコンタクト抵抗低減を図ることが できる。 AlGaN領域の（0002)面 XRDの半値全幅を結晶品質の指標に用いて、ショ ットキ電極がショットキ接合を成す AlGaN膜の品質をモニタすることにより、ショットキ 電極とォーミック電極との間に電圧を印加したときにショットキ接合に流れる逆方向リ ーク電流を低減可能な半導体素子のためのェピタキシャル基板が提供される。
[0042] 図 6は、第 1および第 2の実施の形態のための窒化ガリウム自立基板における高転 位領域および低転位領域の一配置を示す図面である。ェピタキシャル基板 81のた めの窒化ガリウム自立基板 82の第 1の面 82aは、比較的大きい貫通転位密度を有す る高転位領域 82cが現れた第 1のエリアと、比較的小さい貫通転位密度を有する低 転位領域 82dが現れた第 2のエリアとを有する。高転位領域 82cは低転位領域 82d に囲まれており、第 1の面 82aにおいて、第 1のエリアは、第 2のエリア内にドット状に ランダムに分布している。全体として貫通転位密度は、例えば 1 X 108cm 2以下であ る。このェピタキシャル基板 81によれば、低転位領域 82d上に転位密度の低減され たェピタキシャル層が得られる。これ故に、逆方向リーク電流が減少しまた逆方向の 耐圧が向上する。
[0043] 図 7は、第 1および第 2の実施の形態のための窒化ガリウム自立基板における高転 位領域および低転位領域の別の一配置を示す図面である。ェピタキシャル基板 81 のための窒化ガリウム自立基板 84の第 1の面 84aは、比較的大きい貫通転位密度を 有する高転位領域 84cが現れた第 1のエリアと、比較的小さい貫通転位密度を有す る低転位領域 84dが現れた第 2のエリアとを有する。高転位領域 84cは低転位領域 8 4dに囲まれており、第 1の面 84aにおいて、第 1のエリアは、第 2のエリア内にストライ プ状に分布している。全体として貫通転位密度は、例えば 1 X 108cm 2以下である。 このェピタキシャル基板 81によれば、低転位領域 82d上に転位密度の低減されたェ ピタキシャル層が得られる。これ故に、逆方向リーク電流が減少しまた逆方向の耐圧 が向上する。
[0044] 本実施の形態では、第 1の実施の形態と同様に、自立基板として、 Al Ga N (0≤
X 1-X
X≤ 1)基板を用いることができ、具体的には、自立基板は、 A1N、 AlGaNまたは Ga Nからなることができる。
[0045] 図 8は、第 1の実施の形態の一変形例に係る高電子移動度トランジスタを示す図面 である。図 8を参照すると、高電子移動度トランジスタ 11aは、 GaNェピタキシャル層 1 7と窒化ガリウム支持基体 13との間に設けられた追加の窒化ガリウム系半導体層 14 を設けることができる。窒化ガリウム系半導体層 14は、例えば、 A1N、 GaN、 AlGaN 、 InGaN、 AlInGaN力もなる。窒化ガリウム系半導体層 14により、支持基体の欠陥 および支持基体上の不純物の影響が上層へ伝播することを抑制し、 GaNェピタキシ ャル層 17の品質向上を図ることができる。
[0046] 図 9は、第 1の実施の形態の別の変形例に係る高電子移動度トランジスタを示す図 面である。高電子移動度トランジスタ l ibは、高電子移動度トランジスタ 11aの AlGa N層 15に替えて、 AlGaN層 15aを備えることができる。 AlGaN層 15aは、第 1の部分 15b、第 2の部分 15cおよび第 3の部分 15dを含む。第 1の部分 15bは、第 2の部分 1 5cと第 3の部分 15dとの間に位置している。第 1の部分 15bの厚みは第 2の部分 15c の厚みおよび第 3の部分 15dの厚みより小さぐこれにより、 AlGaN層 15aにはリセス 構造が形成される。第 1の部分 15b上には、ゲート電極 19aが設けられている。リセス 構造は、例えばエッチングにより Al Ga Nェピタキシャル層 15をエッチングなどで
Y 1-Y
薄くすること〖こより形成される。このリセスゲート構造により、ソース抵抗低減、相互コ ンダクタンス向上、ノーマリオフ化などを図ることができる。
[0047] 図 10は、第 1の実施の形態の別の変形例に係る高電子移動度トランジスタを示す 図面である。高電子移動度トランジスタ 11cは、高電子移動度トランジスタ 11aの A1G aN層 15に替えて、 AlGaN層 15eを備えることができる。 AlGaN層 15eは、第 1の部 分 15f、第 2の部分 15gおよび第 3の部分 15hを含む。第 1の部分 15fは、第 2の部分 15gと第 3の部分 15hとの間に位置している。第 1の部分 15fの厚みは第 2の部分 15 gの厚みおよび第 3の部分 15hの厚みより大きぐこれにより、 AlGaN層 15eにはリセ ス構造が形成される。リセス構造は、例えばエッチングにより Al Ga Nェピタキシャ
Y 1-Y
ル層 15をエッチングなどで薄くすることにより形成される。第 2の部分 15g上には、ソ ース電極 2 laが設けられている。第 3の部分 15h上には、ソース電極 23aが設けられ ている。このリセスォーミック構造により、コンタクト抵抗低減を図ることができる。 [0048] 図 11は、第 1の実施の形態の別の変形例に係る高電子移動度トランジスタを示す 図面である。高電子移動度トランジスタ l idは、ソース電極およびドレイン電極のため のコンタクト層 16を更に備えることができる。コンタクト層 16は、高電子移動度トランジ スタ 11aの AlGaN層 15上に設けられている。コンタクト層 16は、窒化ガリウム系半導 体からなることができる。窒化ガリウム系半導体としては、 GaN、 InN、 InGaN力 な ることができる。コンタクト層 16のバンドギャップは、 AlGaN層 15のバンドギャップより 小さいことが好ましい。また、コンタクト層 16のキャリア濃度は、 AlGaN層 15のキヤリ ァ濃度より大きいことが好ましい。ゲート電極 19は AlGaN層 15にショットキ接合を成 し、ソース電極 21bおよびドレイン電極 23bは、コンタクト層にォーミック接触を成す。 コンタクト層追加構造により、コンタクト抵抗低減を図ることができる。
[0049] 好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そ のような原理力 逸脱することなく配置および詳細において変更され得ることは、当 業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定 されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全 ての修正および変更に権利を請求する。

Claims

請求の範囲
[1] Al Ga N (0≤X≤1)力も成る支持基体と、
X 1- X
150sec以下である（0002)面 XRDの半値全幅を有する Al Ga Nェピタキシャル
Y 1-Y
層（0<Y≤1)と、
前記支持基体と前記 Al Ga Nェピタキシャル層との間に設けられた窒化ガリウム
Y 1-Y
ェピタキシャル層と、
前記 Al Ga Nェピタキシャル層上に設けられたショットキ電極と、
Y 1-Y
前記窒化ガリゥムェピタキシャル層上に設けられたソース電極と、
前記窒化ガリゥムェピタキシャル層上に設けられたドレイン電極と
を備える、ことを特徴とする m族窒化物半導体素子。
[2] 前記 Al Ga Nェピタキシャル層のアルミニウム組成 Yは、 0. 1以上であり、且つ 0
Y 1-Y
. 7以下である、ことを特徴とする請求項 1に記載された III族窒化物半導体素子。
[3] 前記 Al Ga Nェピタキシャル層の厚さは、 5nm以上であり、且つ 50nm以下であ
Y 1-Y
る、ことを特徴とする請求項 1または 2に記載された III族窒化物半導体素子。
[4] 前記支持基体は窒化ガリウム力もなる、ことを特徴とする請求項 1〜3のいずれか一 項に記載された III族窒化物半導体素子。
[5] III族窒化物半導体素子のためのェピタキシャル基板であって、
Al Ga N (0≤X≤1)力もなる基板と、
X 1-X
150sec以下である（0002)面 XRDの半値全幅を有する Al Ga Nェピタキシャル
Y 1-Y
膜 (0<Y≤1)と、
前記基板と前記 Al Ga Nェピタキシャル膜との間に設けられた窒化ガリウムェピ
Y 1-Y
タキシャル膜と
を備える、ことを特徴とするェピタキシャル基板。
[6] 前記 Al Ga Nェピタキシャル膜のアルミニウム組成 Yは、 0. 1以上であり、且つ 0
Y 1-Y
. 7以下である、ことを特徴とする請求項 5に記載されたェピタキシャル基板。
[7] 前記 Al Ga Nェピタキシャル膜の厚さは、 5nm以上であり、且つ 50nm以下であ
Y 1-Y
る、ことを特徴とする請求項 5または 6に記載されたェピタキシャル基板。
[8] 前記基板は窒化ガリウム基板である、ことを特徴とする請求項 5〜7の ヽずれか一項 に記載されたェピタキシャル基板。
PCT/JP2006/304262 2005-03-23 2006-03-06 Iii族窒化物半導体素子およびエピタキシャル基板 WO2006100897A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP06715282A EP1863075A4 (en) 2005-03-23 2006-03-06 GROUP III NITRIDE SEMICONDUCTOR ELEMENT AND EPITACTIC SUBSTRATE
US11/569,500 US8410524B2 (en) 2005-03-23 2006-03-06 Group III nitride semiconductor device and epitaxial substrate
CN200680000315XA CN1969380B (zh) 2005-03-23 2006-03-06 Ⅲ族氮化物半导体器件和外延衬底
CA002564424A CA2564424A1 (en) 2005-03-23 2006-03-06 Group iii nitride semiconductor device and epitaxial substrate

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005084378 2005-03-23
JP2005-084378 2005-03-23
JP2006019473A JP5135686B2 (ja) 2005-03-23 2006-01-27 Ｉｉｉ族窒化物半導体素子
JP2006-019473 2006-01-27

Publications (1)

Publication Number Publication Date
WO2006100897A1 true WO2006100897A1 (ja) 2006-09-28

Family

ID=37023571

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/304262 WO2006100897A1 (ja) 2005-03-23 2006-03-06 Iii族窒化物半導体素子およびエピタキシャル基板

Country Status (8)

Country Link
US (1) US8410524B2 (ja)
EP (1) EP1863075A4 (ja)
JP (1) JP5135686B2 (ja)
KR (1) KR20070113094A (ja)
CN (1) CN1969380B (ja)
CA (1) CA2564424A1 (ja)
TW (1) TW200701459A (ja)
WO (1) WO2006100897A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016154237A (ja) * 2007-11-21 2016-08-25 三菱化学株式会社 結晶成長方法および発光素子の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5453780B2 (ja) 2008-11-20 2014-03-26 三菱化学株式会社 窒化物半導体
JP5564842B2 (ja) 2009-07-10 2014-08-06 サンケン電気株式会社 半導体装置
KR20120027988A (ko) 2010-09-14 2012-03-22 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
PL398149A1 (pl) * 2012-02-17 2013-08-19 Isos Technologies Sarl Heterostruktura tranzystora HEMT i sposób wytwarzania heterostruktury tranzystora HEMT
KR101922117B1 (ko) 2012-08-16 2018-11-26 삼성전자주식회사 트랜지스터를 포함하는 전자소자 및 그 동작방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289528A (ja) * 2001-03-23 2002-10-04 Yasuhiko Arakawa 窒化ガリウム系化合物半導体の結晶成長法、および窒化ガリウム系化合物半導体を備えた電子デバイス
JP2003059946A (ja) * 2001-08-14 2003-02-28 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置
JP2004327882A (ja) * 2003-04-28 2004-11-18 Ngk Insulators Ltd エピタキシャル基板、半導体素子および高電子移動度トランジスタ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4033519B2 (ja) * 1997-06-27 2008-01-16 シャープ株式会社 窒化ガリウム系化合物半導体発光素子
US6372041B1 (en) * 1999-01-08 2002-04-16 Gan Semiconductor Inc. Method and apparatus for single crystal gallium nitride (GaN) bulk synthesis
US6592663B1 (en) * 1999-06-09 2003-07-15 Ricoh Company Ltd. Production of a GaN bulk crystal substrate and a semiconductor device formed on a GaN bulk crystal substrate
JP3836697B2 (ja) * 2000-12-07 2006-10-25 日本碍子株式会社 半導体素子
AU2003228736A1 (en) * 2002-04-30 2003-11-17 Advanced Technology Materials, Inc. High voltage switching devices and process for forming same
WO2004107419A1 (en) 2003-05-30 2004-12-09 Showa Denko K.K. Method for production of group iii nitride semiconductor device
JP2005244207A (ja) * 2004-01-30 2005-09-08 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289528A (ja) * 2001-03-23 2002-10-04 Yasuhiko Arakawa 窒化ガリウム系化合物半導体の結晶成長法、および窒化ガリウム系化合物半導体を備えた電子デバイス
JP2003059946A (ja) * 2001-08-14 2003-02-28 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置
JP2004327882A (ja) * 2003-04-28 2004-11-18 Ngk Insulators Ltd エピタキシャル基板、半導体素子および高電子移動度トランジスタ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1863075A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016154237A (ja) * 2007-11-21 2016-08-25 三菱化学株式会社 結晶成長方法および発光素子の製造方法

Also Published As

Publication number Publication date
CN1969380A (zh) 2007-05-23
JP5135686B2 (ja) 2013-02-06
EP1863075A1 (en) 2007-12-05
US8410524B2 (en) 2013-04-02
US20090189186A1 (en) 2009-07-30
TW200701459A (en) 2007-01-01
CA2564424A1 (en) 2006-09-28
CN1969380B (zh) 2012-08-22
EP1863075A4 (en) 2009-04-29
KR20070113094A (ko) 2007-11-28
JP2006303439A (ja) 2006-11-02

Similar Documents

Publication Publication Date Title
JP2006295126A (ja) Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
CN107408511B (zh) 化合物半导体基板
JP3960957B2 (ja) 半導体電子デバイス
JP2008539587A (ja) ２元のｉｉｉ族窒化物をベースとする高電子移動度トランジスタおよびその製造方法
US9608103B2 (en) High electron mobility transistor with periodically carbon doped gallium nitride
US8183596B2 (en) High electron mobility transistor, epitaxial wafer, and method of fabricating high electron mobility transistor
JP2009117482A (ja) Ｉｉｉ族窒化物電子デバイス及びｉｉｉ族窒化物半導体エピタキシャル基板
KR20070122352A (ko) Ｉｉｉ족 질화물 반도체 소자 및 에피택셜 기판
EP2290696B1 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
JP4895520B2 (ja) ショットキーダイオードおよびその製造方法
JP5135686B2 (ja) Ｉｉｉ族窒化物半導体素子
US9401402B2 (en) Nitride semiconductor device and nitride semiconductor substrate
US9437725B2 (en) Semiconductor device and semiconductor substrate
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
US10483388B2 (en) Nitride semiconductor epitaxial substrate and semiconductor device
JP2010045416A (ja) Ｉｉｉ族窒化物電子デバイス
JP2012227227A (ja) 半導体デバイス
JP4972879B2 (ja) 電界効果トランジスタ、半導体素子、及びエピタキシャル基板
JP2006196557A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2006114653A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
EP3598504A1 (en) Nitride semiconductor epitaxial substrate and semiconductor device
JP2013179128A (ja) 電界効果トランジスタ
JP2006114654A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2564424

Country of ref document: CA

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006715282

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020067024397

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 11569500

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200680000315.X

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

WWP Wipo information: published in national office

Ref document number: 2006715282

Country of ref document: EP