[go: up one dir, main page]

CN1697130A - 硅晶片以及用于制造硅晶片的方法 - Google Patents

硅晶片以及用于制造硅晶片的方法 Download PDF

Info

Publication number
CN1697130A
CN1697130A CNA2004100966812A CN200410096681A CN1697130A CN 1697130 A CN1697130 A CN 1697130A CN A2004100966812 A CNA2004100966812 A CN A2004100966812A CN 200410096681 A CN200410096681 A CN 200410096681A CN 1697130 A CN1697130 A CN 1697130A
Authority
CN
China
Prior art keywords
temperature
silicon wafer
wafer
heat treatment
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100966812A
Other languages
English (en)
Inventor
尹晟豪
裵昭益
文英熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Siltron Co Ltd
Original Assignee
Siltron Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltron Inc filed Critical Siltron Inc
Publication of CN1697130A publication Critical patent/CN1697130A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一种用于制造高质量已退火晶片的方法，其中所述晶片在被置于前和后无杂区(DZ)之间的体区内具有均匀且高密度的体微缺陷(BMD)，所述方法增加了吸取金属杂质Fe、Cu等的效应，并且其在器件的有源区提供了无缺陷区。

Description

硅晶片以及用于制造硅晶片的方法
技术领域
一种硅晶片以及制造硅晶片的方法得到公开。所公开的硅晶片在被置于前和后无杂区(denuded zone，DZ)之间的晶片体(bulk)区域中具有高密度且均匀的体微缺陷(BMD)浓度。
背景技术
随着半导体器件变得只具有0.1μm以下大小如此超微小并且变得更加高度集成，制成这些器件的硅晶片已经变得更大，超出了300mm。虽然大晶片的研制提供了众多的优点，但是必须避免在大晶片中的缺陷。
具体地，制造商被要求在晶片或最后所得到的半导体器件的有源区中提供“无缺陷”层。用户还一直要求制造商有效地去除在制造过程期间可以产生的杂质如金属粒子。此外，制造商一直被要求增加体微缺陷“BMD”密度，所述密度主要由最后所得到器件的有源区底下的体区中的体或氧化堆积缺陷(stacking fault)以及氧沉淀组成。
为了实现这些目标，众多缺陷必须被消除、处理或控制。在可产生的众多缺陷当中，晶体起源坑(COP)、流型缺陷(FPD)、激光散射断层摄影缺陷(LSTD)以及滑移的发生是主要所关心的。
COP出现在晶片的表面层上，大小在0.09-0.12μm范围内并且可以利用SP1-TBI扫描器以及通过使用标准洗涤(SC1)液进行再处理而得以观察。COP以晶片上的坑而显现。COP是在晶体生长过程期间所引发的晶体缺陷。FPD涉及到氧化膜，它是具有波纹形状的缺陷，并且检测到通过使用氢氟酸(HF)、重铬酸钾(bichromic-acid)的蚀刻溶液被选择性地加以蚀刻。FPD可以利用显微镜得到确认。通过激光散射断层摄影而被检测的缺陷LSTD已经被公知为在晶体生长过程期间所产生的微缺陷。在热处理过程中当在晶片内存在显著的温度梯度时则出现“滑移”并且其因硅晶片与在晶片热处理期间所使用的碳化硅舟的热膨胀系数差而出现。COP是最具有影响的缺陷组分并且FPD密度和LSTD可被用来直接地或间接地确认COP。
如果用户建议从晶片表面直至10μm深度的无COP区，则SP1-TBI或蚀刻工艺方法可被用来检测在晶片表面上的缺陷，并且LSTD可以监视到直至5μm深度。结果是，间接地利用SP1-TBI和具有直至10μm深度的附加抛光的LSTD的组合，晶片制造商对COP缺陷，或缺少所述缺陷加以确认。
在通过处理单晶硅而产生的，通过Czochralski CZ方法被拉伸且得到生长的硅晶片中，发现存在许多氧杂质。所述氧杂质变成产生位错或缺陷的氧沉淀。当氧沉淀位于晶片表面上时，它们增加了漏电流并且使氧化膜内部压力退化，这是半导体器件的两个不利特征。
此外，硅晶片必须包括从晶片表面或边缘到预定深度的无杂区(DZ)，其中不存在位错、堆积缺陷或氧沉淀。典型地在晶片的前及后面需要有DZ。为了取得这些目的，提供了用于制造硅晶片的几种方法。
首先，通过在生产用于制作硅晶片的硅结晶块时制造无缺陷的纯单晶硅，一直努力在器件的有源区中生成无缺陷区。然而，在这种情况下，在体区中氧沉淀得到降低，并且因此BMD密度也低。同样制造纯的单晶硅是昂贵的。
其次，为了在半导体器件的有源区中提供无缺陷区，存在制作外延(epitaxial)类型的晶片的方法，所述外延类型的晶片是通过在硅晶片上使用化学气相沉积(CVD)方法而为外延层来生长的。虽然这个方法就上述讨论的纯单晶硅制造方法以及下面将讨论的已退火的晶片制造方法等技术已经加以改进，但是它非常昂贵。
第三，退火方法被用于在半导体器件的有源区中生成无缺陷区。在这个方法中，借助于热处理工艺通过去除在晶体生长期间所产生的晶体起源坑，COP被从半导体器件的有源区中消除。同样，借助于氧在表面区域中的向外扩散，可以提供直至预定深度的无氧沉淀的DZ区。此外，通过增加BMD密度，在体区中的氧沉淀，退火可以有效地消除杂质如金属。
然而，目前的退火技术要求对气体气氛、温度坡升/降速率(rampup/down)以及热处理温度/时间的众多调节，其所有均使对工艺的控制变得非常困难、昂贵且不可靠。因而，目前的退火工艺在高温过程中产生诸如滑移的缺陷，或者不能够制造出具有均匀且充足的无缺陷区以及高BMD密度的已退火晶片。因此，急迫地需要经改善的退火类型的工艺。
发明内容
一种硅晶片被公开，其在晶片的有源区中具有均匀且充足的前和后无杂区(DZ)以及无COP区。所公开的晶片还在被置于所述前和后DZ之间的晶片体区内具有高的BMD密度。
用于制造处于300mm数量级的硅晶片的方法在晶片的有源区内提供了均匀且充足的DZ和无COP区，并且在体区提供了高的BMD密度，所述方法控制因用来去除晶片中缺陷所使用的高温过程所导致的滑移。
一种所公开的晶片包括：在距离晶片前侧表面一预定深度上所形成的第一无杂区(DZ)，没有晶体起源坑(COP)缺陷；在距离晶片后侧表面一预定深度上所形成的第二无杂区(DZ)，没有晶体起源坑(COP)缺陷；以及在所述第一和第二无杂区之间所形成的体区，其中体微缺陷(BMD)的浓度分布从晶片的前侧向后侧是均匀的；并且其中硅晶片被掺杂有从约1×1012个原子/cm3至约1×1014个原子/cm3浓度范围的氮。
优选地，在第一和第二无杂区之间的体区中，BMD的浓度处于从约1.0×108至1.0×1010ea/cm3或缺陷/cm3的范围。
优选地，第一和第二无杂区的深度或宽度处于分别距离晶片的前和后侧约5μm至约40μm的范围内。
此外，一种制造硅晶片的方法被公开，其包括：(a)制备具有前侧、后侧以及被置于所述前和后侧之间的区的硅晶片；(b)将硅晶片装载到被加热到第一温度的热处理装置上；(c)将硅晶片预加热一预定时间到第一温度；(d)以第一温度坡升速率将热处理装置的温度升高到第二更高温度；(e)以第二温度坡升速率将热处理装置的温度升高到第三更高温度；(f)以第三温度坡升速率将热处理装置的温度升高到第四更高温度；(g)通过将第四温度维持一预定时间在第四温度下加热硅晶片；以及(h)将热处理装置的温度向第一温度降低；其中第二温度坡升速率小于第一温度坡升速率；部分(c)以及(f)到(h)在惰性气体气氛下被执行；以及部分(d)和(e)在氢气氛下被执行。
优选地，制备硅晶片包括下述步骤：将籽晶浸渍在硅熔体中并且通过拉伸籽晶同时沿着固和液相边界处的生长轴调节温度梯度以及晶体生长速度使单晶硅得到生长；将得到生长的单晶硅切成晶片的形状；并且去除因切片而产生的切片损伤以及将经切片的晶片侧修圆或对经切片的晶片表面进行蚀刻；其中单晶硅随着被掺杂的浓度范围从约1×1012个原子/cm3至约1×1014个原子/cm3的氮而得到生长以便增加所沉淀的氧。
在部分(h)之后，所公开的方法优选地进一步包括下述之一或更多个：将硅晶片的表面抛光；使硅晶片的表面成镜面；以及清洁硅晶片。
优选地，第一温度为约500℃，第二温度为约950℃，第三温度为约1100℃以及第四温度为约1200℃。
优选地，第一温度坡升速率为约10℃/min，以及第二温度坡升速率为约5℃/min。
优选地，第三温度坡升速率的范围为从约0.1至约5℃/min。
部分(g)优选地在第四温度下被执行从约1至约120分钟的时间周期。
优选地，部分(h)包括：以第一温度坡降速率将温度降低到约第三温度；以第二温度坡降速率将温度下降到约第二温度；以第三温度坡降速率将温度下降到约第一温度。
优选地，第三温度坡降速率大于第二温度坡降速率。
优选地，第一温度坡降速率是从约0.1至约5℃/min。
优选地，第二温度坡降速率约为5℃/min且第三温度坡降速率为约10℃/min。
附图说明
图1是示例根据一个所公开的实施例用于制造硅晶片的过程的示图。
图2用图形示例根据一个所公开实施例的热处理工艺。
图3a和3b是示例根据氮气是否存在的局部光散射(LLS)数与LLS大小之间关系的直方图。
图4用图形示例流型缺陷(FPD)的平均值与氮气掺杂浓度之间的关系。
图5是示例根据掺杂氮晶片的热处理温度的栅氧化物完整性(gateoxide integrity)(GOI)的监视结果。
图6是示例根据热处理温度的近表面微缺陷的监视结果。
图7a和7b用图形示例通过改变掺杂氮晶片的热处理时间无COP区深度的变化，如由LLS所测量的那样。
图8a和8b用图形示例无杂区深度和体微缺陷密度之间随温度坡升速率变化的关系。
图9用图形示例无杂区深度与体微缺陷密度变化之间随氧浓度变化的关系。
图10用图形示例无COP区深度与掺杂氮硅晶片的氧浓度之间的关系。
图11a和11b用图形示例总滑移长度与温度坡升速率之间的关系。
图12是示例借助于硅晶片中的氧沉淀来控制滑移的过程的示意图。
图13用图形示例滑移长度与氧浓度之间的关系。
图14是示例在热处理工艺之后在表面上滑移的扩展深度的示图。
图15a和15b用图形示例电阻率与距离晶片表面的深度之间随气体气氛变化的关系。
图16用图形示例利用在此所公开的技术而制造的所公开硅晶片的BMD浓度分布。
具体实施方式
现在将参考所附的附图详细地说明所公开的用于制造硅晶片的方法。
参考图1，通过使用Czochralski CZ方法单晶硅得到生长(S10)。在将籽晶浸渍入硅熔体之后，晶体被缓慢地拉伸且生长。在晶体生长期间氮即将被掺杂入硅单晶结晶块内。优选地氮的掺杂浓度约为1×1012个原子/cm3至1×1014个原子/cm3。
接下来，结晶块被切成晶片的形状(S20)。
在执行切片工艺中所出现的切片损伤被去除，并且用于将表面蚀刻或将已切片的晶片侧修圆的蚀刻工艺被执行(S30)。
然后进行施主破坏(donor killing)过程(S30)，其中从硅晶片的晶体生长步骤中产生氧，其包括来自热处理工艺的氧沉淀。即，借助于在单晶峰冷却工艺期间收集多个氧原子，在被包括在硅晶片晶体生长步骤中的大约1018个原子/cm3氧原子当中大约有1016个原子/cm3的氧原子供出电子，且然后它们变成了如同施主。即使添加掺杂剂用于平衡晶片的电阻率，但也难以得到因那些电子施主导致的目标电阻率。因此，执行施主破坏工艺，以使从晶体生长步骤所产生的氧进入氧沉淀以防止氧充当施主(S40)。施主破坏工艺包括热处理。
接下来，硅晶片的表面被抛光(S50)，并且使硅晶片的表面变成镜面(S60)且硅晶片被清洁(S70)。然后硅晶片被封装。
用于生长单晶硅的部分(S10)将被简要地加以说明。首先，进行颈部生长(necking)步骤以从籽晶生长出细且长的晶体，以及紧接着进行肩部生长(shouldering)步骤，以通过将单晶硅在向外方向上生长来增加晶体直径而使其具有目标直径。在完成肩长步骤之后，具有恒定直径的晶体得到生长，其被称为体生长步骤。随着晶体的直径得到增加，体生长步骤被执行超过一预定的长度。通过执行将晶体从硅熔体中分开的收尾工艺步骤便结束了晶体生长步骤。晶体生长过程在热区被执行。在硅熔体正在生长成单晶结晶块之时，生长被设置在硅熔体和结晶块接触之间。所述生长器包括坩锅、加热器、恒温器结构和结晶块拉伸装置、支座等。
通过在预定浓度下执行如切断、抛光、以及清洁掺杂氮的硅结晶块的工艺，硅晶片被制造。
图2是示例热处理工艺的示图。热处理装置(炉)可以是容易得到的商品装置。
参考图2，从借助于Czochralski CZ方法(图1)生长成已经长成晶体的切片结晶块而制造出的硅晶片被装载在处于惰性气氛，例如氩气气氛下的热处理设备(护散炉)上。热处理装置的温度被设定在大约500℃的第一温度下。将第一温度设定太高可以引起因晶片边缘与晶片中心之间的温差造成的热应力所导致的“滑移”。为了避免滑移，硅晶片被预先加热并且在热处理装置中被维持在第一温度下一预定时间。
热处理装置中的气体气氛被改变成氢气气氛，热处理装置中的温度以大约第一温度坡升速率(例如，约10℃/min)被增加到第二温度(例如，约950℃)。
当热处理装置中的温度已经上升到目标的第二温度时，以第二温度坡升速率(例如，约5℃/min)使热处理装置中的温度增加到了第三温度(例如，大约1100℃)。优选地第二温度坡升速率小于第一温度坡升速率，以避免滑移的出现。当增加温度时，第二坡升温度速率必须被减少或降低以减慢加热。因此，第二温度坡升速率必须小于第一温度坡升速率以控制因晶片中心与其边缘之间的任何温度变化所导致的滑移。
当热处理装置中的温度被加热直至目标第三温度时，热处理装置中的气体气氛被改变成惰性气体气氛，例如氩气气氛，并且以第三温度坡升速率(例如，在从约0.1到约5℃/min的范围内)热处理装置中的温度被提升到第四温度(例如，大约1200℃)。
当热处理装置中的温度被加热直至目标第四温度时，通过将第四温度维持从约1至约120分钟的时间周期，所述装置在高温下进行热处理。优选地是将装置在第四温度下维持大约60分钟，用于确保适宜水平的无杂区深度和BMD浓度。如果第四温度被维持超出120分钟，则无COP区更深，但是扩散炉不可以被长时间使用且生产率下降。
然后温度以第一温度坡降速率(例如，在从约0.1至约5℃/min的范围内)被降低到第五温度。优选地第五温度大致与第三温度相同。
在温度已经被降低到第五温度之后，它又被以第二温度坡降速率(例如，约5℃/min)降低到第六温度。优选地第六温度大致与第二温度相同。
在温度已经被降低到第六温度之后，它以第三温度坡降速率(例如，约10℃/min)被进一步降低到第七温度。优选地第七温度大致与第一温度相同。优选地第三温度坡降速率大于第二温度坡降速率。
图16用图形示例通过所公开方法而制造的硅晶片的缺陷浓度分布。参考图16，从晶片前边缘到距离前边缘预定的深度形成没有晶体起源坑(COP)缺陷的第一无杂区(例如，在从距离晶片边缘表面约5μm至约40μm范围的深度)。从晶片后边缘到预定深度形成无COP缺陷的第二无杂区(例如，在从距离边缘表面约5μm至约40μm范围的深度)。在第一和第二无杂区之间形成体区，其中在第一和第二无杂区之间体微缺陷(BMD)的浓度分布被均匀地加以维持。在第一和第二无杂区之间的BMD浓度具有从约1.0×1018至1.0×1010ea/cm3的范围，并且具有能够充当体区内吸取位(gettering site)的充足且均匀的浓度。
图1的热处理工艺可以导致取得所说明的硅晶片的缺陷浓度分布，参考图16。虽然可以就热处理温度、热处理时间、温度坡升速率、以及温度坡降速率、气体气氛的类型、熔剂、混合速率等存在变动，但是图1通过使用所公开的氮掺杂和热处理提供了用于在体区获得充足且均匀的缺陷浓度分布的通用指导。
图3a和3b是示例不论氮掺杂已经执行与否局部光散射(LLS)的数量与大小的关系图。图3a说明在没有氮的情况下结晶块以恒定拉伸速度(约1.4mm/min)生长，且图3b说明在具有浓度为大约5×1013个原子/cm3的氮的另一情况下结晶块以恒定拉伸速度(约1.4mm/min)生长。通过使用KLA-Tencor Surfscan SP1装置已经测量出LLS的数量。如图3b中所示例，通过将氮掺杂到单晶硅内，大小在0.12μm以下的微小粒子得到增加，同时大小超出0.12μm的大粒子得到减少。通过借助于向同质的单晶硅中添加不同质的氮原子来减少硅矩阵中核心产生所必要的能量，则通过增加核心处的微小氧沉淀而获得此结果。在热处理期间在高温下通过借助于向单晶硅中添加硅的杂质氮来增加微小粒子的数量以及减少大粒子的数量，有可能简单地去除粒子。因而，优选地在硅晶体的生长步骤期间添加氮，用于提供充足的无杂区以及无COP区。
图4用图形示例根据氮掺杂浓度的流型缺陷(FPD)的平均值。在此期间，结晶块以约1.4mm/min的拉伸速度在生长。FPD是借助于在带有晶体生长步骤期间所产生的缺陷COP的区中执行Secco蚀刻工艺(例如，通过使用以预定比率混合的K2Cr2O7和HF溶液)约30分钟而能够被显微镜观察到的缺陷。参考图4，在氮掺杂浓度被降低的同时，每个晶片的平均FPD密度得到增加。即，在这个区中，当氮浓度增加时，FPD减少。然而，当氮浓度增加时，产生由氮所引发的大缺陷(NiLD)。在超过5×1014个原子/cm3的浓度下，FPD低且NiLD存在，产生因在整个晶片上的由氮所导致的晶体缺陷。
因此，在制造硅结晶块期间，不利地是通过使氮浓度增加超过1×1014个原子/cm3导致由氮引起晶体缺陷。优选地是当向用于制造已退火晶片的单晶硅中添加氮时，将氮浓度控制在1×1014个原子/cm3以下。
图5是示例根据掺杂氮晶片的热处理温度的栅氧化物完整性(GOI)的监视结果。GOI估算用于间接地确认半导体器件的失败率(fail rate)。参考图5，通过施加0～6MV/cm的电场引起A模式失效，通过施加6～8MV/cm的电场引起B模式失败，通过施加8～10MV/cm的电场引起C模式失败，以及通过施加10～13MV/cm的电场引起C+模式失败。总体上，B模式失败已经被公知为由COP所引起。在完成硅晶片的热处理之后，通过从表面抛光到6μm的深度GOI得以估算。根据上面所讨论及图1中所说明的实施例执行热处理工艺。
热处理的条件包括：将扩散炉内的气氛改变成氩气气氛，将硅晶片放进扩散炉，并且预热硅晶片且维持在500℃；在将扩散炉内的气体气氛改变成氢H2气氛之后，以约10℃/min的加热速率将温度加热直至950℃；以5℃/min的加热速率将温度加热直至1100℃；在将扩散炉内的气体气氛改变成氩气氛之后，以约1℃/min的加热速率将温度加热直至1200℃；在约1200℃温度下维持大约60分钟；以大约1℃/min的冷却速率将温度下降到约1100℃；以大约5℃/min的冷却速率将温度下降到约950℃；以大约10℃/min的冷却速率将温度下降到约500℃。在将氧化物膜的厚度设定在120、多晶硅的厚度设定在1000、及晶体管的面积设定在0.2cm2以及随后将HP4156A作为击穿电压测量设备使用之后进行GOI估算。如图5中部分(a)所示，在加热处理之前的裸晶片情况下，在晶片的整个面积上已经出现失败。在此，根据未执行热处理的裸晶片的晶体特征所述失败是因晶片表面上的COP导致，但是当热处理温度正在被增加时，如图5中部分(b)至(f)所示，晶片表面上的COP很容易被去除且因此失败率被逐渐降低。其结果是，在大约1200℃的热处理温度下几乎没有失败。即，没有执行热处理的裸晶片的空隙类型缺陷COP通过在高温下的热处理被完全去除，并且在表面上的氧沉淀也在高温下被融化。
图6是示例根据热处理温度的接近表面微缺陷NSMD的监视结果的示图。图6中的部分(a)示出通过抛光到1μm深度的NSMD测量结果，且图6中的部分(b)示出抛光到5μm深度的NSMD测量结果。通过由日本Mitsui矿业公司所制的MO601设备对NSMD加以监视。如图6中的部分(a)所示，在抛光到1μm深度的情况下，COP很少出现在所示的表面上。然而，在图6的部分(b)中所示，在1150℃的热处理之后在抛光到5μm深度的情况下COP并没有被完全去除，但仅在超出1175℃的温度下才完全被去除。即，为了确保从表面到5μm深度无COP的预定深度，优选地在1175℃或更高温度下执行热处理。另一方面，如图5中所说明，优选地在大约1200℃温度下执行热处理，以用于将因COP导致的GOI失败率减至最小。
图7a和7b是示例借助于LLS的变化根据氮掺杂晶片的监视无COP区深度变化的结果示图。图7a中的部分(a)、(b)、(c)、(d)和(e)示出在氩气氛下分别进行15、30、60、90、120分钟热处理的情况。以及部分(f)示出在氢气(H2)气氛下进行60分钟热处理的情况。图7b中的部分(a)示出抛光至距离晶片表面8μm情况下的LPDN分布，部分(b)是抛光至10μm的情况，部分(c)是抛光至12μm的情况，且部分(d)是抛光至14μm的情况。
在此，热处理的温度被固定在大约1200℃。以与参考图5所示例的情况相同的条件来进行热处理。如图7a和7b所示，在抛光已退火的晶片的情况下，在距离表面特定深度处LLS显著地增加。它示出通过在高温下的热处理直至距离晶片表面特定深度COP被去除，但是在超出特定深度处反映出没有去除COP的裸晶片晶体特征。如图7中所示例，当在1200℃温度下增加热处理时间时，其中LLS得到显著增加的面积逐渐被加深。结果是，无COP的面积的深度也得到加深。另外，在相同的热处理时间情况下，在氢气气氛下的热处理工艺表示出优于氩气氛下热处理的良好COP去除效率。因为在氢热处理期间较在氩热处理工艺期间在内部壁表面上的氧被更容易被去除，所以空隙类型的缺陷，即COP可以被容易地去除。然而，在使用氢气的情况下，在无COP区域的深度侧它要优于氩气，但是有利地是在通过蚀刻用于热处理工艺的石英管所带来的金属污染侧使用氩气。
此外，如图7a和7b所说明，优选地在大约1200℃温度下将热处理时间设定为60分钟，用于确保无COP的区域深度到达至少10μm。虽然优选地进行超过60分钟的热处理工艺为了确保更深的无COP区域深度，但是必须考虑到扩散炉不可以被长时间使用。
图8a是示例在参考图2中所示例的500℃第一温度与950℃第二温度之间的期间内，根据温度坡升速率(第一温度坡升速率)的无杂区深度(对应于图8a中的部分(a))以及BMD密度(对应于图8a中的部分(b))。在这个时间期间，用于热处理的其它条件与图5中的情况相同。在将氧浓度设定为12.5ppma，以及在参考图2所示例的950℃第二温度与1100℃第三温度之间的期间内将温度坡升速度(第二温度坡升速率)设定在5℃/min之后，DZ深度和BMD密度得到监视。通过采用显微镜的方法对DZ深度和BMD密度加以监视。在氧气氛下经再次的两步热处理(在约800℃温度下4个小时以及在约1000℃温度下16个小时的热处理工艺)以及Secco蚀刻处理之后，执行对DZ深度和BMD密度的测量。在氧气氛下，如图8a中所示，当温度坡升速率(第一温度坡升速率)得到增加时，DZ深度也得到增加。但是在温度坡升速度(第一温度坡升速率)超出18℃/min之后，DZ深度并不增加。另一方面，当它达到18℃/min之后，BMD密度与温度坡升速率成比例地减少。此外，对于指定的加热速率至少25μm的DZ深度以及至少5×105ea/cm2的BMD密度被确保。如果温度坡升速率太快，则因为短的热上升时间，氧核不能容易地生长成氧沉淀。其结果是，氧沉淀密度低且其尺寸小，因此在1200℃热处理期间氧沉淀更容易被从表面去除。
图8b是示例如参考图2所示例，在500℃的第一温度至950℃的第二温度期间将温度坡升速度(第一温度坡升速率)设定在10℃/min之后，在950℃的第二温度与1100℃的第三温度期间根据温度坡升速度(第二温度坡升速率)的无杂区深度(对应于图8b中的部分(b))以及BMD密度(对应于图8b中的部分(a))。在这个时间周期中，用于热处理的其它条件与图5中的情况相同。虽然图8b示出与图8a类似的结果，但是在超出5℃/min时DZ深度开始变小。
图9是示例无杂区深度及体微缺陷密度随氧浓度的变化。如参考图2所示例，在500℃的第一温度至950℃的第二温度之间的期间内将温度坡升速度(第一温度坡升速率)设定在10℃/min，以及在950℃的第二温度与1100℃的第三温度之间的期间内将温度坡升速度(第二温度坡升速率)设定在5℃/min之后，DZ深度和BMD密度得到监视。如图9中所说明，当氧浓度被增加时，DZ深度(图9中的部分(a))得到增加且BMD密度(图9中的(b))得到降低。其结果是，注意到氧浓度比充当固定因子的温度坡升速度对DZ深度和BMD密度有更大影响。因而，当在低氧浓度下深的DZ深度和高的BMD浓度应当被确保，且在高的氧浓度下浅的DZ深度和低的BMD浓度应当被确保时，通过适当地调节温度坡升速度(第一和第二温度坡升速率)有可能取得上述提到的特性。即，温度坡升速度(第一和第二温度坡升速率)可以被增加/降低，用于根据半导体器件中所要求的氧浓度来调节DZ深度和BMD密度。
图10示出根据掺杂氮的硅晶片氧浓度的无COP区的深度。图10具有与参考图5所示例的热处理条件相同的条件，并且氮以5×1013个原子/cm3的浓度被掺杂。如图10所说明，当氧浓度被增加时，无COP区深度被线性降低。其中，当氧浓度是14ppma时，没有COP的无缺陷区深度被显著地降低到约6μm。然而，如图5中所示，当热处理时间被增加时无缺陷区深度被增加。响应于此，通过在低氧浓度下调节热处理时间，半导体器件中所需要的区深度(无COP)可以被满足。
图11a和11b是示例根据温度坡升时间的总滑移长度的图示。图11a示出当参考图2将第二温度坡升速率固定在5℃/min且改变第一温度坡升速率时的滑移长度变化，以及图11b示出当参考图2将第一温度坡升速率固定在10℃/min且改变第二温度坡升速率时的滑移长度变化。
图11a和11b示出通过将热处理温度固定在1200℃、热处理时间固定为60分钟，以及氧浓度固定在12.5ppma而执行热处理工艺的结果。其它的热处理条件与参考图5所示例的条件相同。总体上，当在扩散炉内的温度坡升速度被增加时，它导致晶片中心和晶片边缘之间的温差增加并且由此热应力显著地引起滑移。其结果是，因热处理期间在硅晶片和碳化硅(SiC)舟之间的被连接部分的硅和碳化硅(SiC)间的热膨胀系数差导致应力的出现。即，当温度坡升速度被增加时，滑移长度因此得到增加。它示出在图11a和11b两图中根据温度坡升速度的增加滑移长度变得更长。
总体上，当外部应力出现在单晶硅格子处，且施加这个应力比硅屈服应力更大时，由此的变化被定义为应变或位错。如果外部应力被连续地施加时，位错在格子间移动，这被称为滑移。在位错移动与硅晶片中的沉淀相干扰的情况下，在沉淀的密度增加且因此沉淀间的间隔变窄的情况下，并不容易产生滑移。因位错钉扎效应(dislocationpinning effect)通过增加晶片中的沉淀密度可以降低滑移的产生。在图12中将说明氧沉淀阻断硅晶片中的位错移动的过程。
另一方面，如图9中所示例，当氧浓度被增加时，BMD密度、体内氧沉淀也得到增加。即，当氧浓度高时，氧沉淀密度也得到增加。图13示出如图2中所示例在将第二温度坡升速率固定在5℃/min，以及将第一温度坡升速率固定在10℃/min之后滑移长度与氧浓度的关系。如图13中所示例，当氧浓度被增加时，滑移的产生得到显著降低。在此，当氧浓度是14ppma时，在1mm内很少产生滑移。然而，当氧浓度被增加时，DZ深度相对地得到降低，因此为了确保充足的DZ深度这并不可取。
因此，有利的是氧浓度尽可能地低到足以确保充足的DZ深度和无COP区的深度，并且由此通过适当地调节热处理条件可以解决滑移产生的问题。根据实施例中的测试结果，当在11ppma的低氧浓度下第一和第二温度坡升速率同时被设定在5℃/min时，在1mm以下发生滑移。图14示出由XRT的监视结果。
控制由总体上小于1mm的点所示的、因在用于制造已退火的晶片的热处理期间晶片与舟之间的接触导致的损伤是不可能的。因此，应该确认在两步器件热处理(在800℃下4个小时及在1000℃下16个小时)之后滑移是否从出现损伤的区域转移(transit)到半导体器件的驱动(driving)区。如图14c所示，在器件热处理之后，滑移从表面过渡到约144μm，但它并不过渡进入器件的有源区。如图14c所说明，这些结果示出借助于体中的高BMD密度，位错钉扎效应防止滑移被过渡到器件的有源区。
图15a和15b是示例电阻率随气氛变化的图示。图15a示出在氩气气氛下、在参考图2所示例的第一至第三温度期间进行热处理时的电阻率变化。图15b示出在氢气气氛下、在第一至第三温度期间进行热处理时的电阻率变化。总体上，在Ar气氛下进行热处理的情况下，洁净室中的硼原子被吸收在晶片表面上，且因此在热处理期间被扩散到内部。因而，在表面上的硼原子的密度被增加，如图15a所示，并且在热处理期间硼原子被扩散到内部，从而减少了电阻率值。这些现象对器件具有致命的影响。因此，为了解决这一问题，通过在热处理期间将氢气氛切换成氩气氛，在晶片上的原氧化物膜(native oxidefilm)，包括硼原子被完全消除。其结果是，在热处理期间防止了硼原子的内扩散且因此使得获取均匀的电阻率，如图15b所说明。
如所指的，当气体气氛被从惰性气体气氛改变成氢气氛时，它对于氢气氛下的热处理温度阶段是重要的。氢气应该被尽可能少地添加以完全消除原氧化物层，但是如果添加超出于此，则它此后消除表面上的原氧化物膜，晶片内部的硼原子反向地扩散到晶片的外部。其结果是，表面的电阻率反而得到增加。此外，在超过1100℃下进行长时间热处理的情况下，它引起晶片中金属污染的增加。总体上，当仅在Ar气氛下进行热处理的情况下，它要比在氢气氛下进行热处理的情况更增加了主消耗品如石英的寿命，并且已经被公知为在晶片污染方面是有利的。因而，如上所说明，优选地是在氢气气氛下适当地指定并且控制热处理周期。
根据监视结果，当在500℃的第一温度与1100℃的第三温度之间的周期期间在氢气气氛下，以及在其余的温度周期中在氩气气氛下进行热处理时，有可能通过仅消除晶片表面上包括硼原子的原氧化物层而取得非常均匀的电阻率曲线，如图15b所示例。
所公开的方法可以通过高温过程控制滑移的产生，其一直是已退火晶片的问题。此外，有可能在器件的有源区中提供均匀且充足的DZ区以及无COP区。此外，有可能制造出在无杂区之间的体区中具有均匀BMD和高BMD密度的晶片。因此，有可能通过在器件的有源区下形成均匀且高密度的BMD来增加吸取金属杂质如Fe的效应。
虽然所公开的方法已经就某些实施例被加以说明且在所附的附图中被示例，但是这个公开内容并不被局限于此。对于本领域中的那些普通技术人员将显然地是可以对此进行各种替代、修改和改变而不偏离这个公开内容的范围和实质。

Claims (14)

1.一种具有前侧、后侧和被置于所述前侧和后侧之间的区的硅晶片，所述硅晶片包括：
从所述前侧延伸到距离前侧预定深度的第一无杂区，所述第一无杂区基本上没有晶体起源坑；
从所述后侧延伸到距离后侧预定深度的第二无杂区，所述第二无杂区基本上没有晶体起源坑；以及
被形成在所述第一无杂区和所述第二无杂区之间的体区，其中体微缺陷的浓度分布在体区内基本上是常数；
其中硅晶片凝聚有1×1012个原子/cm3至1×1014个原子/cm3的氮。
2.根据权利要求1的硅晶片，其中在体区内的体微缺陷浓度处于从约1.0×108至约1.0×1010ea/cm3的范围。
3.根据权利要求1的硅晶片，其中所述第一无杂区和所述第二无杂区的深度处在分别距离所述前侧和后侧大约5μm至大约40μm的范围内。
4.一种制造硅晶片的方法，包括：
(a)制备具有前侧、后侧和被置于所述前侧和后侧之间的区的硅晶片；
(b)将所述硅晶片装载入具有第一温度的热处理装置内；
(c)在第一温度下对所述硅晶片预热一预定时间；
(d)以第一温度坡升速率将热处理装置加热到高于第一温度的第二温度；
(e)以第二温度坡升速率将热处理装置加热到高于所述第二温度的第三温度；
(f)以第三温度坡升速率将热处理装置加热到高于所述第三温度的第四温度；
(g)通过将第四温度维持一预定时间将硅晶片在第四温度下进行加热；以及
(h)将热处理装置冷却到大约第一温度；
其中第二温度坡升速率小于第一温度坡升速率；部分(c)、以及(f)至(h)在惰性气体气氛下被执行；以及部分(d)和(e)在氢气氛下被执行。
5.根据权利要求4的方法，其中部分(a)包括：
将籽晶浸渍在硅熔体中并且通过拉伸籽晶同时沿着固和液相边界处的生长轴调节温度梯度以及晶体生长速度使单晶硅结晶块得到生长；
将得到生长的单晶硅结晶块切成晶片的形状；并且
去除因切片而产生的切片损伤以及将经切片的晶片侧修圆或对经切片的晶片表面进行蚀刻；
其中单晶硅结晶块随着氮掺杂的浓度范围从约1×1012个原子/cm3至约1×1014个原子/cm3而得到生长，以便于降低生成核所需的能量以及增加所沉淀的氧微核。
6.根据权利要求4的方法，继部分(h)之后进一步包括：
将硅晶片的表面抛光；
使硅晶片的表面成镜面；以及
清洁硅晶片。
7.根据权利要求4的方法，其中第一温度为约500℃；第二温度为约950℃；第三温度为约1100℃；以及第四温度为约1200℃。
8.根据权利要求4的方法，其中第一温度坡升速率为约10℃/min，以及第二温度坡升速率为约5℃/min。
9.根据权利要求4的方法，其中第三温度坡升速率的范围为从约0.1至约5℃/min。
10.根据权利要求4的方法，其中部分(g)在第四温度下被执行了从约1至约120分钟的时间周期。
11.根据权利要求4的方法，其中部分(h)包括：
以第一温度坡降速率将热处理装置冷却下降到第三温度；
以第二温度坡降速率将热处理装置冷却下降到第二温度；以及
以第三温度坡降速率将热处理装置冷却下降到第一温度。
12.根据权利要求11的方法，其中所述第三温度坡降速率大于所述第二温度坡降速率。
13.根据权利要求11的方法，其中所述第一温度坡降速率的范围是从约0.1至约5℃/min。
14.根据权利要求11的方法，其中所述第二温度坡降速率为约5℃/min；且第三温度坡降速率为约10℃/min。
CNA2004100966812A 2004-05-10 2004-12-03 硅晶片以及用于制造硅晶片的方法 Pending CN1697130A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040032633A KR100573473B1 (ko) 2004-05-10 2004-05-10 실리콘 웨이퍼 및 그 제조방법
KR1020040032633 2004-05-10

Publications (1)

Publication Number Publication Date
CN1697130A true CN1697130A (zh) 2005-11-16

Family

ID=35238298

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100966812A Pending CN1697130A (zh) 2004-05-10 2004-12-03 硅晶片以及用于制造硅晶片的方法

Country Status (5)

Country Link
US (2) US20050247259A1 (zh)
JP (3) JP2005322875A (zh)
KR (1) KR100573473B1 (zh)
CN (1) CN1697130A (zh)
TW (1) TW200536966A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101187065B (zh) * 2006-09-25 2012-04-04 株式会社Siltron 使用金属污染及热处理识别单晶硅中的晶体缺陷区的方法
CN102664160A (zh) * 2010-10-20 2012-09-12 硅电子股份公司 用于在热处理过程中支撑半导体晶片的支撑环、热处理这种半导体晶片的方法及半导体晶片
CN103820862A (zh) * 2012-11-16 2014-05-28 有研半导体材料股份有限公司 一种高温退火硅片的制备方法
CN104347395A (zh) * 2013-08-07 2015-02-11 环球晶圆日本股份有限公司 硅晶片及其制造方法
CN104651946A (zh) * 2015-03-19 2015-05-27 太原理工大学 基于硅氢键流密度法的硅波导表面光滑工艺
CN105470129A (zh) * 2015-12-01 2016-04-06 北京七星华创电子股份有限公司 一种消除氧热施主对少子扩散长度影响的方法
CN109360793A (zh) * 2018-09-13 2019-02-19 胜科纳米（苏州）有限公司 半导体晶圆基片上硅晶体缺陷的快速检测方法
CN109830437A (zh) * 2019-01-25 2019-05-31 西安奕斯伟硅片技术有限公司 一种晶圆热处理方法和晶圆
CN114280072A (zh) * 2021-12-23 2022-04-05 宁夏中欣晶圆半导体科技有限公司 单晶硅体内bmd的检测方法
CN116072524A (zh) * 2023-02-17 2023-05-05 浙江求是创芯半导体设备有限公司 一种改善硅外延片滑移线的方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
EP1717355B1 (en) * 2004-02-02 2013-11-20 Shin-Etsu Handotai Co., Ltd. Production apparatus and process for producing silicon single crystal and silicon wafer
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
JP4617751B2 (ja) * 2004-07-22 2011-01-26 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
EP1811064A1 (fr) * 2006-01-12 2007-07-25 Vesuvius Crucible Company Creuset pour le traitement de silicium à l'état fondu
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP5350623B2 (ja) * 2006-12-28 2013-11-27 グローバルウェーハズ・ジャパン株式会社 シリコンウエハの熱処理方法
US20080166891A1 (en) * 2006-12-28 2008-07-10 Covalent Materials Corporation Heat treatment method for silicon wafer
JP5227586B2 (ja) * 2007-12-28 2013-07-03 ジルトロニック アクチエンゲゼルシャフト アニールシリコンウエハの製造方法
JP2009231429A (ja) * 2008-03-21 2009-10-08 Covalent Materials Corp シリコンウェーハの製造方法
JP5584959B2 (ja) * 2008-05-07 2014-09-10 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
DE102008046617B4 (de) * 2008-09-10 2016-02-04 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren für deren Herstellung
US7977216B2 (en) 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
KR101105509B1 (ko) * 2009-02-11 2012-01-13 주식회사 엘지실트론 미소결함 분포가 균일한 단결정 제조방법 및 제조장치
KR101507360B1 (ko) * 2009-03-25 2015-03-31 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조방법
JP5407473B2 (ja) * 2009-03-25 2014-02-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
KR101081652B1 (ko) * 2009-05-07 2011-11-09 주식회사 엘지실트론 저온 급속 열처리를 통해 ｂｍｄ농도를 제어하는 실리콘 웨이퍼 제조 방법
US9157681B2 (en) * 2010-02-04 2015-10-13 National University Corporation Tohoku University Surface treatment method for atomically flattening a silicon wafer and heat treatment apparatus
JP4850960B2 (ja) * 2010-04-07 2012-01-11 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
KR101148165B1 (ko) * 2010-06-14 2012-05-23 (주)에스엔텍 기판 온도 제어방법
US8759198B2 (en) 2012-08-13 2014-06-24 Texas Instruments Incorporated Accelerated furnace ramp rates for reduced slip
JP6260485B2 (ja) * 2014-07-29 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6447351B2 (ja) * 2015-05-08 2019-01-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JP6704781B2 (ja) * 2016-04-27 2020-06-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP6558308B2 (ja) * 2016-06-08 2019-08-14 信越半導体株式会社 シリコンウェーハの高感度欠陥評価方法およびシリコン単結晶の製造方法
SG11201900068PA (en) 2016-07-06 2019-02-27 Tokuyama Corp Single crystal silicon plate-shaped body and production method therefor
DE102017219255A1 (de) 2017-10-26 2019-05-02 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium
WO2019125810A1 (en) * 2017-12-21 2019-06-27 Globalwafers Co., Ltd. Method of treating a single crystal silicon ingot to improve the lls ring/core pattern
US11987902B2 (en) * 2020-07-27 2024-05-21 Globalwafers Co., Ltd. Manufacturing method of silicon carbide wafer and semiconductor structure

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3032565B2 (ja) * 1990-10-31 2000-04-17 株式会社東芝 半導体装置の製造方法
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
JPH08115919A (ja) * 1994-10-18 1996-05-07 Toshiba Corp 半導体基板の処理方法
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US6485807B1 (en) * 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
JP3975605B2 (ja) * 1998-11-17 2007-09-12 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
KR100781728B1 (ko) * 2000-01-25 2007-12-03 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 제조조건을 결정하는 방법 및 실리콘 웨이퍼 제조방법
JP3452042B2 (ja) * 2000-10-11 2003-09-29 三菱住友シリコン株式会社 シリコンウェーハの製造方法
US7081422B2 (en) * 2000-12-13 2006-07-25 Shin-Etsu Handotai Co., Ltd. Manufacturing process for annealed wafer and annealed wafer
JP2003002785A (ja) * 2001-06-15 2003-01-08 Shin Etsu Handotai Co Ltd 表層部にボイド無欠陥層を有する直径３００ｍｍ以上のシリコン単結晶ウエーハおよびその製造方法
JP4549589B2 (ja) * 2001-09-14 2010-09-22 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP2003109964A (ja) * 2001-09-28 2003-04-11 Wacker Nsce Corp シリコンウエーハ及びその製造方法
KR100423752B1 (ko) * 2001-11-12 2004-03-22 주식회사 실트론 실리콘 반도체 웨이퍼 및 그 제조 방법
US6808781B2 (en) * 2001-12-21 2004-10-26 Memc Electronic Materials, Inc. Silicon wafers with stabilized oxygen precipitate nucleation centers and process for making the same
JP2003257981A (ja) * 2002-02-27 2003-09-12 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法
JP2004095717A (ja) * 2002-08-30 2004-03-25 Sumitomo Mitsubishi Silicon Corp アニールウェーハのボロン汚染消滅方法
JP2004119446A (ja) * 2002-09-24 2004-04-15 Shin Etsu Handotai Co Ltd アニールウエーハの製造方法及びアニールウエーハ
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101187065B (zh) * 2006-09-25 2012-04-04 株式会社Siltron 使用金属污染及热处理识别单晶硅中的晶体缺陷区的方法
CN102664160A (zh) * 2010-10-20 2012-09-12 硅电子股份公司 用于在热处理过程中支撑半导体晶片的支撑环、热处理这种半导体晶片的方法及半导体晶片
CN103820862A (zh) * 2012-11-16 2014-05-28 有研半导体材料股份有限公司 一种高温退火硅片的制备方法
CN104347395A (zh) * 2013-08-07 2015-02-11 环球晶圆日本股份有限公司 硅晶片及其制造方法
CN104347395B (zh) * 2013-08-07 2017-05-03 环球晶圆日本股份有限公司 硅晶片及其制造方法
CN104651946A (zh) * 2015-03-19 2015-05-27 太原理工大学 基于硅氢键流密度法的硅波导表面光滑工艺
CN105470129A (zh) * 2015-12-01 2016-04-06 北京七星华创电子股份有限公司 一种消除氧热施主对少子扩散长度影响的方法
CN105470129B (zh) * 2015-12-01 2018-10-16 北京北方华创微电子装备有限公司 一种消除氧热施主对少子扩散长度影响的方法
CN109360793A (zh) * 2018-09-13 2019-02-19 胜科纳米（苏州）有限公司 半导体晶圆基片上硅晶体缺陷的快速检测方法
CN109830437A (zh) * 2019-01-25 2019-05-31 西安奕斯伟硅片技术有限公司 一种晶圆热处理方法和晶圆
CN114280072A (zh) * 2021-12-23 2022-04-05 宁夏中欣晶圆半导体科技有限公司 单晶硅体内bmd的检测方法
CN116072524A (zh) * 2023-02-17 2023-05-05 浙江求是创芯半导体设备有限公司 一种改善硅外延片滑移线的方法

Also Published As

Publication number Publication date
US20050247259A1 (en) 2005-11-10
KR100573473B1 (ko) 2006-04-24
JP2007318160A (ja) 2007-12-06
KR20050107642A (ko) 2005-11-15
TW200536966A (en) 2005-11-16
JP2005322875A (ja) 2005-11-17
JP2007329488A (ja) 2007-12-20
US20070169688A1 (en) 2007-07-26

Similar Documents

Publication Publication Date Title
CN1697130A (zh) 硅晶片以及用于制造硅晶片的方法
KR100871626B1 (ko) 에피택시얼 웨이퍼 및 에피택시얼 웨이퍼의 제조 방법
US8231852B2 (en) Silicon wafer and method for producing the same
JP4853237B2 (ja) エピタキシャルウェーハの製造方法
WO2010119614A1 (ja) アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法
JP2016193818A (ja) シリコン単結晶ウェーハ
KR20140001815A (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
EP1758154A1 (en) Silicon wafer manufacturing method and silicon wafer
JP2007176732A (ja) アニールウエハ及びアニールウエハの製造方法
JP5590644B2 (ja) シリコンウェーハの熱処理方法
TWI786591B (zh) 矽晶片及其製造方法
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
JP2010287885A (ja) シリコンウェーハおよびその製造方法
US6709957B2 (en) Method of producing epitaxial wafers
JP2013048137A (ja) シリコンウェーハの製造方法
JP2007242920A (ja) 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ
JP5999949B2 (ja) シリコンウェーハの製造方法
TWI523107B (zh) 矽晶圓之熱處理方法
JP5427636B2 (ja) シリコンウェーハの熱処理方法
JP2010040588A (ja) シリコンウェーハ
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
JP2013030723A (ja) シリコンウェーハの製造方法
JP5965607B2 (ja) シリコンウェーハの製造方法
JP2001102385A (ja) 点欠陥の凝集体が存在しないシリコンウェーハ
JP2007073594A (ja) エピタキシャルシリコンウェーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication