[go: up one dir, main page]

KR20140001815A - 실리콘 기판의 제조 방법 및 실리콘 기판 - Google Patents

실리콘 기판의 제조 방법 및 실리콘 기판 Download PDF

Info

Publication number
KR20140001815A
KR20140001815A KR1020137000608A KR20137000608A KR20140001815A KR 20140001815 A KR20140001815 A KR 20140001815A KR 1020137000608 A KR1020137000608 A KR 1020137000608A KR 20137000608 A KR20137000608 A KR 20137000608A KR 20140001815 A KR20140001815 A KR 20140001815A
Authority
KR
South Korea
Prior art keywords
silicon substrate
heat treatment
temperature
atmosphere
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020137000608A
Other languages
English (en)
Other versions
KR101684873B1 (ko
Inventor
테츠야 오카
코지 에바라
슈지 타카하시
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20140001815A publication Critical patent/KR20140001815A/ko
Application granted granted Critical
Publication of KR101684873B1 publication Critical patent/KR101684873B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 실리콘 기판에, 급속가열·급속냉각 장치를 이용하여, 질화막형성분위기 가스, 희가스 및 산화성 가스 중 적어도 한 종류의 가스를 포함하는 제 1 분위기에서, 1300℃보다 높고 실리콘 융점 이하의 제 1 온도에서 1-60 초 유지하여 급속 열처리를 실시하는 제 1 열처리 공정; 상기 제 1 열처리 공정에 이어서, 상기 실리콘 기판 내부의 공공(空孔)으로 인한 결함의 발생을 억제하는 제 2 온도 및 제 2 분위기로 제어하고, 상기 실리콘 기판에 상기 제어한 제 2 온도 및 제 2 분위기에서 급속 열처리를 실시하는 제 2 열처리 공정을 구비하는 실리콘 기판의 제조 방법에 관한 것이다. 이에 따라, 디바이스 제작 영역이 되는 표면으로부터 적어도 1㎛의 깊이에 산소 석출물, COP, OSF 등 RIE에 의해 검출되는 결함(RIE 결함)이 존재하지 않고, 한편, 수명이 500μsec 이상인 실리콘 기판의 제조 방법 및 그 방법으로 제조된 실리콘 기판이 제공된다.

Description

실리콘 기판의 제조 방법 및 실리콘 기판{METHOD OF MANUFACTURING SILICON SUBSTRATE, AND SILICON SUBSTRATE}
본 발명은 실리콘 기판을 제조하는 방법 및 그 방법으로 제조된 실리콘 기판에 관한 것이다.
최근에는 반도체 회로의 고집적화에 따른 소자의 미세화에 따라 그 기판이 되는 쵸크랄스키법(이하, CZ법이라 한다)으로 제작된 실리콘 단결정에 대한 품질 요구가 높아지고 있다.
그런데, CZ법으로 육성된 실리콘 단결정은 통상 10-20ppma (JEIDA : 일본 전자공업 진흥 협회의 환산 계수를 사용) 정도의 산소가 석영 도가니로부터 용출되어 실리콘 융액 계면에서 실리콘 결정 내로 유입된다.
그 후, 결정이 냉각되는 과정에서 과포화 상태가 되며 결정 온도가 700℃ 이하가 되면 응집되어 산소 석출물(이하, 그로운-인(grown-in) 산소 석출물이라 한다.)을 형성한다. 그러나, 그 크기는 매우 작고, 출하 단계에서는 산화막 내압 특성의 하나인 TZDB (Time Zero Dielectric Breakdown) 특성 및 디바이스 특성을 저하시키는 경우는 없다. 산화막 내압 특성이나 디바이스 특성을 악화시키는 단결정 육성에 기인한 결함은 결정의 융액에서 실리콘 단결정에 유입된 베이컨시(Vacancy, 이하 Va로 약칭할 수 있다)로 불리는 공공형의 점 결함과 인터스티셜-실리콘 (Interstitial-Si, 이하 I로 약칭할 수 있다)으로 불리는 격자간형 실리콘 점 결함이 결정 냉각 중에 과포화되고 산소와 함께 응집된 복합 결함이며, FPD, LSTD, COP, OSF 등의 그로운-인 결함인 것이 판명되어 있다.
이들 결함을 설명하기에 앞서, 먼저 실리콘 단결정에 유입되는 Va와 I 각각이 유입되는 농도를 결정하는 요인을 설명한다.
도 4는 단결정 육성시의 인상 속도 V(mm/min)를 변화시킴으로써, 실리콘 융점으로부터 1300℃까지의 온도 범위에서 인상 축 방향의 결정 내 온도 구배의 평균값 G(℃/mm)의 비율인 V/G를 변화시킨 경우의 실리콘 단결정의 결함 영역을 나타내는 도면이다.
일반적으로, 단결정 내의 온도 분포는 CZ로 내의 구조 (이하, 핫 존(HZ)이라함)에 의존하며, 인상 속도를 달리하여도 그 분포는 거의 변하지 않는다. 따라서, 동일한 구조의 CZ로인 경우에, V/G는 인상 속도의 변화에만 대응하게 된다. 즉, 인상 속도 V와 V/G는 근사적으로는 정비례하는 관계가 있다. 따라서, 도 4의 세로축에는 인상 속도 V를 사용하고 있다.
인상 속도 V가 비교적 빠른 영역에서는, 베이컨시로 칭하여지는 점 결함인 공공이 응집된 보이드로 여겨지는 FPD, LSTD, COP 등의 그로운-인 결함이 결정 직경 방향의 거의 전역에 고밀도로 존재하고, 이들 결함이 존재하는 영역은 V-rich 영역으로 불린다.
또한, 성장 속도를 느리게 하면 결정 주변부에 발생된 OSF 링이 결정 내부를 향해 수축되고, 마침내 소멸한다. 육성 속도를 더 느리게 하면, Va와 인터스티셜 실리콘의 과부족이 적은 뉴트럴(Neutral:이하 N이라함) 영역이 나타난다. 상기 N 영역은 Va와 I의 편향은 있지만 포화 농도 이하이기 때문에, 응집되어 결함으로 되지 않는 것으로 판명되어 왔다. 이 N 영역은 Va가 우세한 Nv 영역과 I가 우세한 Ni 영역으로 나뉜다.
Nv 영역에서는 열산화 처리시에 산소 석출물 (Bulk Micro Defect, 이하 BMD라 함)이 많이 발생하고 Ni 영역에서는 산소 석출이 거의 발생하지 않는다는 것을 알수 있다. 육성 속도가 더 느린 영역은 I가 과포화되어, 그 결과 I가 집합된 전위 루프로 여겨지는 L/D (Large Dislocation: 격자 간 전위 루프의 약어, LSEPD, LEPD 등)의 결함이 저밀도로 존재하고 I-Rich 영역으로 칭하여진다.
이 때문에, 결정의 중심으로부터 반경 방향 전역에 걸쳐서 N 영역이 되는 범위로 성장 속도를 제어하면서 인상한 단결정을 절단, 연마함으로써 전면(全面)이 N 영역인 결함이 매우 적은 실리콘 기판을 얻을 수 있다.
또한, 상기와 같은 BMD가 디바이스 활성 영역인 실리콘 기판 표면에 발생하면 접합 누설 등의 디바이스 특성에 악영향을 미치지만, 한편으로는 디바이스 활성 영역 이외의 벌크에 존재하면 디바이스 프로세스 중에 혼입된 금속 불순물을 포획하는 게터링 사이트로서의 기능을 하기 때문에 유효하다.
최근 BMD가 발생하지 않는 Ni 영역의 내부에 BMD를 형성하는 방법으로, RTP (Rapid Thermal Process) 처리방법(급속 가열·급속 냉각 열처리)이 제안되고 있다. 상기 RTP 처리는 실리콘 기판에 질화막 형성 분위기, 또는 질화막 형성 분위기 가스와 희가스, 환원성 가스 등의 질화막 비형성 분위기 가스의 혼합 가스 분위기에서, 예를 들어 50℃/sec 등의 승온 속도로 실온보다 급속 승온하고, 1200℃ 전후의 온도에서 수십 초 정도 가열을 유지한 후, 예를 들어 50℃/sec와 같은 강온(降溫) 속도로 급속히 냉각하는 열처리 방법이다.
RTP 처리 후에 산소 석출 열처리를 행하는 것에 의해, BMD가 형성되는 메커니즘은 특허 문헌 1과 특허 문헌 2에 상세하게 기술되어 있다. 여기서, BMD 형성 메커니즘에 대해 간단히 설명한다.
먼저, RTP 처리에서는, 예를 들어 N2 분위기에서 1200℃와 같은 고온 유지 중에 실리콘 기판 표면으로부터 Va 주입이 일어나고, 1200℃ 내지 700℃의 온도 범위를 예를 들면 5℃/sec의 강온 속도로 냉각하는 동안 Va의 확산에 의한 재분포와 I의 소멸이 일어난다. 그 결과, 벌크 내에는 Va가 불균일하게 분포된 상태가 된다. 이러한 상태의 실리콘 기판을 예를 들어 800℃에서 열처리하면, 높은 Va 농도 영역에서는 산소가 급속히 클러스터화되지만, 낮은 Va 농도 영역에서는 산소의 클러스터가 발생하지 않는다. 이 상태에서, 계속해서, 예를 들어 1000℃에서 일정 시간 열처리하면 클러스터화된 산소가 성장하여 BMD가 형성된다.
이처럼 RTP 처리 후의 실리콘 기판에 산소 석출 열처리가 실시되면, RTP 처리로 형성된 Va의 농도 프로파일에 따라, 실리콘 기판의 깊이 방향으로 분포하는 BMD를 형성하게 된다. 따라서 RTP 처리의 분위기와 최고 온도, 유지 시간 등의 조건을 제어함으로써, 실리콘 기판에 원하는 Va 농도 프로파일을 형성하고, 그 후, 얻어진 실리콘 기판에 산소 석출 열처리를 함으로써, 원하는 DZ 폭과 깊이 방향의 BMD 프로파일을 갖는 실리콘 기판을 제조할 수 있다.
특허 문헌 3에는 산소 가스 분위기 중에서 RTP 처리하면 표면에 산화막이 형성되어 산화막 계면으로부터 I가 주입되기 때문에 BMD 형성이 억제되는 것으로 개시되어 있다. 이와 같이 RTP 처리는 분위기 가스, 최고 유지 온도 등의 조건에 따라, BMD 형성을 촉진시킬 수도 있고 반대로 억제할 수도 있다.
이러한 RTP 처리의 경우는 극히 단시간 어닐(anneal)이기 때문에 산소의 바깥쪽 확산이 거의 발생하지 않으므로, 표층에서의 산소 농도 저하는 무시해도 될 정도이다.
또한, 특허 문헌 4에는 실리콘 기판으로서 Va와 I의 응집체가 존재하지 않는N 영역의 단결정으로부터 절단하여, 전면이 N 영역으로 구성된 실리콘 기판을 RTP 처리하는 방법이 기재되어 있다.
이 방법의 경우에는, 재료가 되는 Si 중에 그로운-인(Grown-in) 결함이 존재하지 않기 때문에, RTP 처리에 의해 쉽게 무결함으로 할 수 있는 것으로 고려되지만, 전면이 N 영역인 실리콘 기판을 준비하여 RTP 처리한 후, 산화막의 장기 신뢰성이자 경시 파괴 특성인 TDDB 특성을 측정하면, 실리콘 기판의 Nv 영역에서 TZDB 특성은 거의 저하되지 않지만, TDDB 특성이 저하되는 경우에 있다. 특허 문헌 5에 기재되어 있는 바와 같이, 상기 TDDB 특성이 저하되는 영역은 Nv 영역이며, RIE 법으로 검출되는 결함이 존재하는 영역이기 때문에, 표층에 RIE 결함이 존재하지 않는 실리콘 기판 및 그 제조 방법의 개발은 매우 중요하다.
이 RIE 법에 의한 결정 결함의 평가 방법을 설명한다.
RIE 법은 반도체 단결정 기판 중의 산화 규소 (이하, SiOx라 한다)를 함유하는 미세한 결정 결함을 깊이 방향의 분해능을 부여하면서 평가하는 방법으로, 특허 문헌 6에 공개된 방법이 알려져 있다.
이 방법은 기판의 주표면에 대하여, 반응성 이온 에칭 등의 높은 선택성의 이방성 에칭을 일정한 두께로 하고, 남은 에칭 잔사를 검출하여 결정결함의 평가를 행하는 것이다.
SiOx를 함유하는 결정 결함의 형성 영역과 함유하지 않는 비형성 영역에서는 에칭 속도가 다르기 때문에(전자가 에칭 속도가 느림), 상기 반응성 이온 에칭을 실시하면 기판의 주표면에는 SiOx를 함유하는 결정 결함을 정점으로 한 원추형의 힐록(hillock)이 잔류한다. 결정 결함이 이방성 에칭에 의한 돌기부의 형태로 강조되므로 미세한 결함도 쉽게 검출할 수 있다.
이하, 특허 문헌 6에 개시된 결정 결함의 평가 방법에 대하여 설명한다.
열처리에 의해, 실리콘 기판 중에 과포화로 용존해 있던 산소가 SiOx로 석출된 산소 석출물이 형성된다. 그리고, 이 실리콘 기판을 시판 중인 RIE 장치를 이용하여 할로겐계 혼합 가스(예를 들어, HBr/Cl2/He + O2) 분위기에서, 실리콘 기판 내에 포함되는 BMD에 대한 높은 선택비의 이방성 에칭에 의해 실리콘 기판의 주표면으로 부터 에칭하면, BMD에 기인한 원추형 돌기물이 에칭 잔사(힐록)로 형성된다. 따라서, 상기 힐록에 따라 결정 결함을 평가할 수 있다. 예를 들어, 얻어진 힐록의 수를 세면, 에칭된 범위의 실리콘 기판의 BMD의 밀도를 구할 수 있다.
상기와 같은 RIE에 의해 종래의 열처리 방법으로 열처리된 기판 표층의 결함을 평가한 경우, 결함이 충분히 소멸되지는 않았다.
일본특허공개 2001-203210 호 공보 일본특허공표 2001-503009 호 공보 일본특허공개 2003-297839 호 공보 일본특허공개 2001-203210 호 공보 일본특허공개 2009-249205 호 공보 일본특허 제 3451955 호 공보
디바이스 공정에서 MOS 트랜지스터를 제작하고, 그 동작을 위해 게이트 전극에 역 바이어스를 인가하면 공핍층이 확장되지만, 이 공핍층 영역에 BMD 등의 결함이 존재하면 접합 누설의 원인이 된다. 이로 인하여, 많은 디바이스의 동작 영역인 기판 표층(특히 표면으로부터 3㎛까지의 영역)에는 COP로 대표되는 그로운-인 결함이나 BMD와 그로운-인 산소 석출물이 존재하지 않을 것이 요구되고 있다. 일반적으로 COP, OSF핵, 산소 석출물 등과 같은 산소 관련 결함을 소멸시키기 위해서는 산소 농도를 고용한도(용해한도, solubility limit) 이하로 할 필요가 있다. 예를 들어 1100℃이상에서 열처리하고, 산소의 바깥쪽 확산을 이용하여 표층의 산소 농도를 저하시킴으로써 고용한도 이하로 하는 방법을 통해 달성 가능하지만, 산소의 바깥쪽 확산에 의해 표층의 산소 농도가 현저히 저하됨으로 표층의 기계적 강도 또한 저하되는 문제점도 있었다.
또한 반도체 소자가 적정하게 기능하기 위해서는, 소수 캐리어가 충분한 수명(라이프타임)을 가지고 있는 것이 필요하다. 소수 캐리어의 수명 (이하, 수명이라 한다)은 금속 불순물, 산소 석출, 공공 등으로 인한 결함 준위의 형성에 의해 저하된다. 따라서 반도체 소자의 기능을 안정적으로 확보하기 위해서는, 수명이 적어도 500μsec 이상이 되도록, 실리콘 기판을 제조하는 것이 필요하다.
이를 감안하여, 최근의 디바이스에서는 디바이스 동작 영역에 산소 관련 그로운-인 결함이나 그로운-인 산소 석출물이 없고, 수명이 500μsec 이상이며, 게다가 디바이스 열처리에 의해 게터링 사이트가 되는 BMD가 석출되는 실리콘 기판이 효과적이다.
본 발명자는 예의 연구 결과, 1300℃보다 높은 온도에서 RTP 처리함으로써 실리콘 기판 표층 RIE 결함을 소멸시킬 수 있음을 발견하였다. 그러나 동시에, 1300℃보다 높은 온도에서 RTP 처리한 실리콘 기판에서는 열처리 후의 수명이 크게 저하되는 것으로 판명됐다. 전술한 바와 같이, 수명이 500μsec 미만인 경우에는, 디바이스 불량이 될 가능성이 높기 때문에 문제가 된다.
이상의 관점에서, 디바이스가 적정하게 기능하기 위해서는, RIE 결함이 없고 수명이 충분히 긴 실리콘 기판을 제공할 필요가 있다.
본 발명은 상기 문제점을 감안하여 이루어진 것으로, 디바이스 제작 영역이 되는 표면으로부터 적어도 1㎛의 깊이에 산소 석출물, COP, OSF 등 RIE에 의해 검출되는 결함(RIE 결함)이 존재하지 않고, 한편, 수명이 500μsec 이상인 실리콘 기판의 제조 방법 및 그 방법으로 제조된 실리콘 기판을 제공하는 것을 목적으로 한다
상기 목적을 달성하기 위하여, 본 발명은 실리콘 기판을 제조하는 방법에 있어서, 적어도 쵸크랄스키법으로 육성된 실리콘 단결정 잉곳으로부터 절단된 실리콘 기판에 급속 가열·급속 냉각 장치를 이용하여 질화막 형성 분위기 가스, 희가스 및 산화성 가스 중 적어도 한 종류의 가스를 포함하는 제 1 분위기에서, 1300℃보다 높고 실리콘 융점 이하의 제 1 온도에서 1-60 초 유지하여 급속 열처리를 실시하는 제 1 열처리 공정; 상기 제 1 열처리 공정에 이어서, 상기 실리콘 기판 내부의 공공(空孔)으로 인한 결함의 발생을 억제하는 제 2 온도 및 제 2 분위기로 제어하고, 상기 실리콘 기판에 상기 제어한 제 2 온도 및 제 2 분위기에서 급속 열처리를 실시하는 제 2 열처리 공정을 구비하는 것을 특징으로 하는 실리콘 기판의 제조 방법을 제공한다.
이러한 제 1 열처리 공정을 행함으로써, 실리콘 기판 표면으로부터 적어도 1㎛ 깊이에 걸쳐 RIE에 의해 검출되는 결함을 소멸시킬 수 있다. 그리고 제 1 열처리 공정에 이어서, 상기 제 2 열처리 공정을 행함으로써, 제 1 열처리 공정에서 실리콘 기판 내부에서 과잉으로 증가된 공공의 농도를 저하시킴과 동시에 공공에 기인한 결함 준위의 발생을 억제시킬 수 있기 때문에, 제조되는 실리콘 기판의 수명 저하를 방지할 수 있다. 또한, 급속 열처리함으로써, 디바이스 열처리시의 기판 내부의 BMD 석출을 효과적으로 제어할 수 있다.
이 때, 상기 제 2 열처리 공정에 있어서, 상기 제 1 열처리 공정에 이어서, 상기 제 1 온도로부터 5℃/sec 이상 150℃/ sec 이하의 강온(降溫)속도로 1300℃ 미만의 상기 제 2 온도까지 급속 강온하고, 상기 실리콘 기판에 상기 제 2 온도에서 1-60 초 유지하여 급속 열처리를 실시하므로써 상기 제 2 열처리 공정을 행하는 것이 바람직하다.
이와 같이, 제 2 열처리 공정에서, 상기 급속 열처리를 실시함으로써, 실리콘 기판 내부의 공공의 농도를 효율적으로 감소시키고, 공공으로 인한 결함의 발생을 효과적으로 억제할 수 있기 때문에 제품 수명의 저하를 확실하게 방지할 수 있다.
이 때, 상기 제 2 열처리 공정의 제 2 분위기를 희가스 및 질화막 형성 분위기 가스 중 적어도 한 종류의 가스를 포함하는 분위기로 하고, 상기 제 2의 온도를 300℃ 이상 1300℃ 미만으로 할 수 있다.
이러한 제 2 열처리 공정을 행함으로써, 공공(空孔) 농도의 감소와 공공으로 인한 결함 발생 억제를 충분히 달성할 수 있으므로 확실히 수명의 저하가 없는 실리콘 기판을 제조할 수 있다. 또한, 희가스 및 질화막 형성 분위기 가스 중 적어도 한 종류의 가스를 포함하는 분위기라면, 디바이스 제작 공정에서 충분한 BMD가 석출되는 실리콘 기판으로 할 수 있다.
또한, 상기 제 2 열처리 공정의 제 2 분위기를 환원성 가스 또는 환원성 가스와 희가스의 혼합 가스 분위기로 하고, 상기 제 2 온도를 300℃ 이상 900℃ 미만으로 할 수 있다.
이러한 제 2 열처리 공정을 행함으로써, 공공 농도의 감소와 공공으로 인한 결함 발생의 억제를 충분히 달성할 수 있으므로, 확실히 수명의 저하가 없는 실리콘 기판으로 할 수 있다. 또한, 제 2 분위기가 환원성 가스 또는 환원성 가스와 희가스의 혼합 가스 분위기인 경우에는, 온도가 900℃ 미만이면 슬립 전위의 확실히 방지할 수 있고, BMD 석출도 양호한 실리콘 기판을 제조할 수 있다.
이때, 상기 제 2 열처리 공정의 제 2 분위기를 산화성 가스 분위기로 하고, 상기 제 2 온도를 300℃ 이상 700℃ 이하, 혹은 1100℃ 이상 1300℃미만으로 할 수 있다.
이러한 제 2 열처리 공정을 행함으로써, 격자간 실리콘 주입에 의한 공공의 소멸이나 공공으로 인한 결함 억제를 충분히 달성할 수 있으므로, 보다 수명이 긴 실리콘 기판으로 할 수 있다.
이때, 상기 실리콘 기판을 전면(全面)이 OSF 영역, 전면이 N 영역, OSF 영역과 N 영역이 혼합된 영역 중 하나인 실리콘 단결정 잉곳으로부터 절단된 실리콘 단결정 웨이퍼로 하는 것이 바람직하다.
이러한 실리콘 단결정 웨이퍼로 함으로써, 제 1 열처리 공정에서, 보다 결함을 소멸시키기 쉽기 때문에, 후 공정에서 연마, 에칭 등을 행하여도 디바이스 제작 영역이 되는 표면에 결함이 표출되지 않으므로, 더 높은 품질의 실리콘 기판을 제조할 수 있다.
또한, 본 발명은 본 발명의 실리콘 기판의 제조 방법으로 제조된 실리콘 기판에 관한 것으로서, 상기 실리콘 기판의 디바이스 제작 영역이 되는 표면으로부터 적어도 1㎛ 깊이에 RIE법에 의해 검출되는 결함이 존재하지 않고, 한편, 상기 실리콘 기판의 수명이 500μsec 이상인 것을 특징으로 하는 실리콘 기판을 제공한다.
이러한 실리콘 기판이면, 디바이스 제작 영역의 결함이나 수명의 저하에 의한 디바이스 특성 불량이 없으므로, 고품질의 디바이스 제작용 기판이 된다.
상기한 바와 같이, 본 발명에 따르면, 표층에 결함이 없고 수명 저하가 없기 때문에 디바이스 불량이 발생하지 않아, 고품질의 실리콘 기판을 제조할 수 있다.
도 1은 실리콘 단결정 인상 장치의 일 예를 나타내는 개략도이다.
도 2는 매엽식의 급속 가열·급속 냉각 장치의 일 예를 나타내는 개략도이다.
도 3은 실시예, 비교예에서 열처리한 열처리 온도, 분위기 및 BMD 밀도의 관계를 나타내는 그래프이다.
도 4는 실리콘 단결정 제조에 있어서의 인상 속도와 결함 영역의 관계를 나타내는 설명도이다.
표층에 결함이 없고, 디바이스 불량의 발생이 없는 실리콘 기판을 제조하기 위해 본 발명자들은 예의 검토를 행하였다.
그 결과 1300℃보다 높은 온도에서 급속 열처리를 실시함으로써, 실리콘 기판의 표면으로부터 적어도 1㎛의 깊이까지 RIE법에 의해 검출되는 결함을 소멸시킬 수 있음을 발견하였다.
그리고, 추가적으로 검토한 결과, 상기와 같이 1300℃보다 높은 온도에서 급속 열처리를 행한 실리콘 기판의 수명을 평가한바, 수명이 저하되는 문제를 발견하였다. 그 원인은 분명하지 않지만, 1300℃보다 높은 온도에서 열처리함으로써 기판 내부에 고농도의 공공이 과도하게 발생하고, 냉각 과정에서 공공이 응집되거나 또는 공공과 기판 내부에 존재하는 다른 원소가 결합하여 결함 준위를 형성하기 때문인 것으로 추측된다. 수명 저하는 디바이스 공정에서의 수율 저하 및 디바이스 기능을 불안정하게 하는 요인이 될 가능성이 있기 때문에 바람직하지 않다.
이러한 수명 저하를 방지하기 위해 1300℃보다 높은 온도에서 웨이퍼 표층의 결함을 소멸시킨 후, 계속하여 제 2 열처리로, 공공으로 인한 결함의 발생을 억제하는 제 2 온도, 제 2 분위기에서 급속 열처리하는 것을 발견하여 본 발명을 완성시켰다. 따라서 표층의 결함 소멸과 함께 수명 저하를 방지할 수 있으므로 디바이스 결함이 없는 고품질의 실리콘 기판을 제조할 수 있다.
이하, 본 발명에 대하여, 실시형태의 일례로서 도면을 참고하여 상세하게 설명하지만, 본 발명은 이로써 한정되는 것은 아니다.
도 1은 실리콘 단결정 인상 장치를 나타내는 개략도이다. 도 2는 매엽식의 급속 가열·급속 냉각 장치를 나타내는 개략도이다.
본 발명의 제조 방법은 먼저 실리콘 단결정 잉곳을 육성하여 당해 실리콘 단결정 잉곳으로부터 실리콘 기판을 절단한다.
육성하는 실리콘 단결정 잉곳의 직경 등은 특별히 한정되지 않고, 예를 들면 150mm~300mm 혹은 그 이상으로 할 수 있고, 용도에 따라 원하는 크기로 육성할 수 있다.
또한, 육성하는 실리콘 단결정 잉곳의 결함 영역은 예를 들어, 전면이 V-Rich 영역, OSF 영역, N 영역, 또는 이들의 영역이 혼합된 영역으로 이루어진 것을 육성할 수 있지만, 바람직하게는, 전면이 OSF, 전면이 N 영역, OSF 영역과 N 영역이 혼합된 영역 중 하나인 실리콘 단결정 잉곳을 육성한다.
COP 등이 발생되기 쉬운, V-Rich 영역을 포함하는 실리콘 단결정 잉콧으로부터 절단된 실리콘 기판이더라도, 본 발명이라면, 결함을 크게 저감시킬 수 있다. 또한 전면이 OSF 영역, 전면이 N 영역, OSF 영역과 N 영역이 혼합된 영역 중 하나인 실리콘 단결정 잉곳으로부터 절단한 실리콘 기판이면, 가장 소멸되기 어려운 COP을 거의 포함하지 않기 때문에 본 발명의 급속 열처리에 의해 확실하게 결함을 소멸시킬 수 있으며, 더 깊은 위치의 RIE 결함도 소멸시키는 것이 쉽기 때문에, 특히 효과적이다.
여기서 본 발명의 제조 방법에 사용될 수 있는 단결정 인상 장치에 대하여 설명한다.
도 1에 단결정 인상 장치(10)을 나타낸다. 이 단결정 인상 장치(10)는 인상실(11)과, 인상실(11) 안에 설치된 도가니(12)와 도가니(12)의 주변에 배치된 히터(14)와 도가니(12)를 회전시키는 도가니 유지축(13) 및 그 회전기구 (도시하지 않음)와 실리콘의 종결정을 유지하는 시드 척(21)과, 시드 척(21)을 인상하는 와이어(19)와, 와이어(19)를 회전 또는 권취하는 권취기구 (도시하지 않음)를 구비하여 구성된다. 도가니(12)는 그 내측의 실리콘 융액(탕)(18)을 수용하는 측에 석영 도가니가 마련되고 그 외측에는 흑연 도가니가 마련되어 있다. 또한, 히터(14)의 외측 주위에는 단열재(15)가 배치되어 있다.
또한 제조 조건에 따라 도 1과 같이 환상의 흑연통(정류통)(16)을 설치하거나 결정의 고액 계면(17)의 외주에, 환상의 외측 단열재 (도시하지 않음)를 설치할 수도 있다. 또한 냉각 가스를 분무하고, 복사열을 차단하여 단결정을 냉각하는 통 모양의 냉각 장치를 설치하는 것도 가능하다.
또한, 인상실(11)의 수평방향의 외측에, 자석(도시하지 않음)을 설치하고, 실리콘 융액(18)에 수평 방향 또는 수직 방향의 자장을 인가함으로써, 융액의 대류를 억제하고, 단결정의 안정한 성장을 도모하는 이른바 MCZ 법의 장치를 이용할 수도 있다.
이러한 장치의 각 부(部)는 예를 들어 종래와 동일한 것으로 할 수 있다.
이하에 상기한 바와 같은 단결정 인상 장치(10)에 의한 단결정 육성 방법의 일 예를 설명한다.
먼저 도가니(12)내에서 실리콘의 고순도 다결정 원료를 융점(약 1420℃) 이상으로 가열하여 융해한다. 다음에, 와이어(19)를 권출함으로써, 실리콘 융액(18) 표면 대략 중심부에 종결정의 선단을 접촉 또는 침지시킨다. 그 후에, 도가니 유지축(13)을 적절한 방향으로 회전시킴과 동시에 와이어(19)를 회전시키면서 권취하여, 종결정을 인상시키는 것에 의해 실리콘 단결정 잉곳(20)의 육성을 시작한다.
이후, 인상 속도와 온도를 원하는 결함 영역이 되도록 적절하게 조정하여 대략 원주 모양의 실리콘 단결정 잉곳(20)을 얻는다.
상기 원하는 인상 속도(성장 속도)를 효율적으로 제어함에 있어서, 예를 들어, 미리, 인상 속도를 변화시키면서 잉곳을 육성하고 인상 속도와 결함 영역의 관계를 조사하는 예비 시험을 실시하고 그 후에, 그 관계에 기초하여, 다시 본 시험에서 인상 속도를 제어하여 원하는 결함 영역이 얻어지도록 실리콘 단결정 잉곳을 제조할 수 있다.
그리고, 이와 같이 제조된 실리콘 단결정 잉곳에 대하여, 예를 들어, 슬라이스, 연마 등을 행하여, 실리콘 기판을 얻을 수 있다.
본 발명은 이렇게 얻은 실리콘 기판에 급속 가열·급속 냉각 장치를 이용하여 질화막 형성 분위기 가스, 희가스 및 산화성 가스 중 적어도 한 종류의 가스를 포함하는 제 1 분위기에서, 1300℃보다 높고 실리콘 융점 이하의 제 1 온도에서 1-60 초 유지하여 급속 열처리를 실시하는 제 1 열처리 공정을 행한다.
상기 제 1 열처리 공정에서, 1300℃보다 높은 열처리 온도로 하면 실리콘 기판의 표면으로부터 적어도 깊이 1㎛ 영역의 RIE 결함을 확실하게 소멸시킬 수 있고, 결함이 디바이스 제작 영역이 되는 표면에 드러나는 않으므로, 디바이스 불량을 방지할 수 있다.
또한, 제 1 열처리 공정에서의 급속 열처리 시간은 1-60 초간 유지하여 행하면 충분하고, 특히 상한을 60초로 함으로써, 생산성의 악화는 거의 없기 때문에 비용이 상승되지 않고, 또한, 급속 열처리 중의 슬립 전위 발생을 확실히 방지할 수 있다. 또한 열처리 중에 산소의 바깥쪽 확산을 적당하게 하여 표층에서 큰 산소 농도 저하가 생기는 것을 방지할 수 있기 때문에, 기계적 강도의 저하를 방지할 수 있다.
또한, 상기 분위기라면, 기판 표층의 IE 결함을 소멸시키는 것과 동시에 기판 내부에 새로운 공공 등의 점결함을 균일하게 형성할 수 있으며, 후 공정의 디바이스 열처리시 등에 BMD 형성이 대폭 촉진되므로, 게터링 능력이 높은 실리콘 기판을 제조할 수 있다. 또한, 산화성 가스를 포함하는 분위기의 경우에는, 농도에 따라서는 디바이스 열처리시의 BMD 형성이 억제된다. 이와 같이, 분위기를 조절하여, 디바이스 열처리시의 BMD 형성을 제어할 수 있다.
또한, 본 발명의 급속 열처리에 사용할 수 있는 급속 가열·급속 냉각 장치로는, 특별히 한정되지 않고, 시판되고 있는 종래와 동일한 것을 사용할 수 있으며, 본 발명의 급속 열처리에 사용할 수 있는 급속 가열·급속 냉각 장치의 일례의 개략도를 도 2에 나타낸다.
이 급속 가열·급속 냉각 디바이스(52)는 석영으로 구성되는 챔버(53)를 가지며, 상기 챔버(53) 내에서 실리콘 기판(W)을 급속 열처리할 수 있도록 되어 있다. 가열은 챔버(53)를 상하 좌우에서 둘러싸도록 배치된 가열 램프(54)(예를 들면, 할로겐 램프)에 의해 행한다. 이 가열 램프(54)는 각각 독립적으로 공급되는 전력을 제어할 수 있도록 되어 있다.
가스의 배기측은, 오토 셔터(55)가 장비되어 외부 공기를 봉쇄하고 있다. 오토 셔터(55)는 게이트 밸브로 개폐 가능하도록 구성되는 도시되지 않은 웨이퍼 삽입구가 마련되어 있다. 또한, 오토 셔터(55)에는 가스 배기구(51)가 마련되어 있어, 로내 분위기를 조정할 수 있도록 되어 있다.
그리고 실리콘 기판(W)은 석영 트레이(56)에 형성된 3 점 지지부(57) 위에 배치된다. 석영 트레이(56)의 가스 도입구 측에는 석영제의 버퍼(58)가 마련되어 있어, 산화성 가스 및 질화성 가스, Ar 가스 등의 도입 가스가 실리콘 기판(W)에 직접 닿는 것을 방지할 수 있다.
또한, 챔버(53)에는 도시하지 않은 온도 측정용 특수창이 설치되어 있어, 챔버(53)의 외부에 설치된 파이로미터(59)에 의해, 그 특수창을 통해서 실리콘 기판 (W)의 온도를 측정할 수 있다.
그리고, 본 발명은 상기와 같은 제 1 열처리 공정에 이어서, 실리콘 기판 내부의 공공으로 인한 결함의 발생을 억제하는 제 2 온도 및 제 2 분위기로 제어하고, 실리콘 기판에 상기 제어한 제 2 온도 및 제 2 분위기에서 급속 열처리를 실시하는 제 2 열처리 공정을 행한다.
이러한 제 2 열처리 공정에 의해, 공공의 응집과 공공에 기인한 결함 준위가 형성되는 것을 억제하고 수명이 크게 저하되는 것을 방지할 수 있기 때문에 열처리 후의 수명이 500μsec 이상인 실리콘 기판을 얻을 수 있다.
이때, 제 2 열처리 공정에서, 제 1 열처리 공정에 이어서, 제 1 온도로 부터5℃/sec 이상 150℃/sec 이하의 강온(降溫) 속도로 1300℃ 미만의 제 2의 온도까지 급속 강온하고 실리콘 기판에 제 2의 온도에서 1-60 초 유지하고 급속 열처리를 실시함으로써 제 2 열처리 공정을 수행하는 것이 바람직하다.
상기 조건으로 제 2 열처리 공정을 행하면, 공공 농도의 감소와 공공으로 인한 결함 준위의 형성 억제를 효율적으로 달성할 수 있으므로, 수명의 저하를 효과적으로 방지할 수 있다.
또한, 제 2 열처리 공정의 제 2 분위기를 희가스 및 질화막 형성 분위기 가스 중 적어도 한 종류의 가스를 포함하는 분위기로 하고, 제 2 온도를 300℃ 이상 1300℃ 미만으로 할 수 있다.
이러한 열처리 분위기 온도라면 공공의 응집과 공공에 기인한 결함 준위의 형성을 보다 효과적으로 억제할 수 있다. 또한, 제 2 분위기가 희가스 및 질화막 형성 분위기 가스 중 적어도 한 종류의 가스를 포함하는 분위기라면, 디바이스 열처리시의 BMD 형성이 더욱 촉진된다. 또한, 상기 분위기의 경우, 제 2 온도로는, 300℃ 이상 900℃ 이하 혹은 1100℃ 이상 1250℃ 이하가 특히 바람직하다. 해당 범위의 온도라면, 공공의 응집을 더욱 억제할 수 있으므로, 수명 저하가 거의 없는 열처리를 실시할 수 있다.
또한, 제 2 열처리 공정의 제 2 분위기를 환원성 가스 또는 환원성 가스와 희가스의 혼합 가스 분위기로하고, 제 2의 온도를 300℃ 이상 900℃ 미만으로 할 수 도 있다.
이와 같은 열처리 분위기, 온도에서도, 공공의 응집을 보다 효과적으로 억제할 수 있고, 공공과 공공에 기인한 결함 준위의 형성을 확실하게 억제할 수 있다. 또한 환원성 가스 또는 환원성 가스와 희가스의 혼합 가스 분위기라면, 디바이스 열처리시의 BMD 형성도 더욱 촉진된다. 제 2 온도가 900℃ 미만이면 슬립 전위가 발생하기 어려우므로 바람직하다. 또한 환원성 가스가 수소인 경우, 기판 내에 수소가 주입된다. 수소는 디바이스 프로세스의 열처리에 의해 도너를 형성하는 원인이 되고 이러한 도너는 수명 저하 및 기판 저항률을 변화시키는 원인이 된다. 특히 최근 디바이스 프로세스의 열처리는 저온화가 진행되고 있어, 도너를 형성하는 원인이 되는 수소가 실리콘 기판 중에 고농도로 분포하는 것은 바람직하지 않기 때문에, 상기 300℃ 이상 900℃ 미만의 온도 범위에서 본 발명의 제 2 열처리 공정을 행한다면, 주입되는 수소는 저농도이므로 문제가 되지 않는다.
또한, 제 2 열처리 공정의 제 2 분위기를 산화성 가스 분위기로 하고, 제 2 온도를 300℃ 이상 700℃ 이하, 혹은 1100℃ 이상 1300℃ 미만으로 할 수도 있다.
이와 같은 열처리 분위기, 온도이더라도 공공의 응집을 보다 효과적으로 억제할 수 있으며, 공공에 기인한 결함 준위의 형성을 확실하게 억제할 수 있다. 이 산화성 가스 분위기의 경우, 700℃보다 높고 1100℃ 미만인 열처리 온도에서는 공공의 응집 억제 효과가 낮지만, 상기 300℃ 이상 700℃ 이하, 혹은 1100℃ 이상 1300℃ 미만의 온도 범위라면, 효과적으로 공공의 응집을 억제하여 공공에 기인한 결함을 확실히 억제할 수 있다.
여기서, 본 발명에서 사용할 수 있는 질화막 형성 분위기 가스로는, 예를 들어, N2 가스, NH3 가스 등으로 할 수 있고, 희가스로는, 예를 들어 Ar 가스를, 환원 가스로는 예를 들어 H2 가스, 산화성 가스로는, 예를 들어 O2를 포함하는 가스로 할 수 있다. 단, 상기 종류의 가스로 한정되지 않는다.
한편, 상기 조건 이외에도 제 2 열처리 공정을 제어하는 제 2 온도, 분위기는 특별히 한정되지 않고, 공공에 기인한 결함 발생을 억제할 수 있는 것이면 된다. 또한, 제 1 열처리 공정 후, 일단 급속 가열·급속 냉각 장치에서 실리콘 기판을 꺼낸 후, 제 2 열처리 공정을 행할 수도 있고, 제 2 열처리 공정을 여러 번 행하여도 본 발명의 효과를 얻을 수 있다.
이상과 같은 본 발명의 실리콘 기판의 제조 방법으로 제조된 실리콘 기판이면, 실리콘 기판의 디바이스 제작 영역이 되는 표면으로부터 적어도 1㎛ 깊이에 RIE법에 의해 검출되는 결함이 존재하지 않고, 한편, 실리콘 기판의 수명이 500μsec 이상인 고품질의 디바이스 제작용 기판이 된다.
[실시예]
이하, 실시예 및 비교예를 통해 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이로써 한정되는 것은 아니다.
(실시예, 비교예)
도 1의 실리콘 단결정 인상 디바이스에 의해 횡자기장을 인가하여 MCZ 법에 따라 N 영역의 실리콘 단결정 잉곳 (직경 12 인치 (300mm), 방위 <100>, 도전형 p형)을육성하고 육성한 잉곳으로부터 절단한 복수의 실리콘 단결정 웨이퍼에, 도 2의 급속 가열·급속 냉각 장치(여기에서는 Mattson사제 Helios)를 이용하여 Ar 가스 분위기 하에서 1350℃, 10 초간 급속 열처리 (제 1 열처리 공정)을 실시하여, 웨이퍼 표층의 RIE 결함을 소멸시켰다.
이어서, 1300℃ 미만의 제 2 온도 (300 ~ 1300℃)까지 30℃/sec의 강온 속도로 냉각하고 소정의 가스 분위기 (Ar 가스 분위기, N2 가스 분위기, NH3/Ar 가스 분위기, H2 가스 분위기, O2 가스 분위기)에서 10초 동안 열처리하였다(제 2 열처리 공정). 그 후, 표면을 5㎛ 정도 연마한 웨이퍼를 제작했다.
이와 같이 제작한 웨이퍼 중 각 열처리 조건 1 장씩에, 마그네트론 RIE 장치(Applied Materials사제 Centura)를 사용하여 에칭을 행하였다. 그 후 레이저 산란 방식의 이물 검사장치(KLA-Tencor사제 SP1)로 에칭 후의 잔사 돌기를 측정하고, 결함 밀도를 산출한 결과, 어떠한 웨이퍼이든지 제 1 열처리 공정에서 결함이 소멸하고, 결함 밀도는 0이었다.
또한, 별도의 웨이퍼에, 에탄올에 요오드를 2g 적하한 용액을 도포처리 (Chemical Passivation 처리, 이하 CP 처리)하고, 수명 측정 장치(SEMILAB사제 WT-2000)로 수명을 측정했다. 측정 결과를 표 1에 나타낸다.
Figure pct00001
표 1에 나타낸 바와 같이, 분위기가 Ar 가스 분위기, N2 가스 분위기, NH3/Ar 가스 분위기인 경우에는, 300℃ 이상 1300℃ 미만의 범위에서 양호한 수명이 측정되었다. 또한, H2 가스 분위기의 경우에는, 900℃ 이상이 되면 수명의 악화와 함께, 슬립 전위가 발생했다. 따라서 H2 가스 분위기에서 300℃ 이상 900℃ 미만의 온도가 바람직한 것을 알 수 있다. 또한, O2 가스 분위기에서는 800 ~ 1000℃의 범위에서는 수명의 악화가 보여졌으며, 300℃ 이상 700℃ 이하, 혹은 1100℃ 이상 1300℃ 미만에서는 수명의 저하가 보이지 않았다. 따라서, O2 가스 분위기에서는 300℃ 이상 700 ℃ 이하, 혹은 1100℃ 이상 1300℃ 미만의 온도 범위가 바람직한 것을 알 수 있다.
또한, 다른 웨이퍼는 플래시 메모리 제작 프로세스 시뮬레이션 열처리를 실시하고, 웨이퍼 내에 BMD를 형성했다. 그 후, 5% HF에 침지하여 표면에 형성된 산화막을 제거했다. 이후, RIE 장치로 에칭을 행하고, 잔사 돌기의 개수를 전자 현미경을 이용하여 측정하고, 결함 밀도를 산출했다. 산출된 BMD 밀도와 제 2 열처리 공정의 온도, 분위기의 관계를 나타내는 그래프를 도 3에 나타낸다.
도 3에 나타낸 바와 같이, O2 가스 분위기 이외의 분위기에서 급속 열처리한 웨이퍼의 BMD 밀도는 전체적으로 높은 반면 O2 가스 분위기에서 급속 열처리한 웨이퍼의 BMD 밀도는 BMD 형성이 억제되어, 검출 하한 이하였다. 이와 같이, 분위기에의해 디바이스 제작 열처리시의 BMD 형성을 용이하게 제어할 수 있다.
(실험예)
도 1의 실리콘 단결정 인상 디바이스에 의해, 횡자기장을 인가하여 MCZ 법에 따라 N 영역의 실리콘 단결정 잉곳 (직경 12 인치 (300mm), 방위 <100>, 도전형 p 형)을 육성하고 육성한 잉곳으로부터 절단한 복수의 실리콘 단결정 웨이퍼에 도 2의 급속 가열·급속 냉각 장치(여기에서는 Mattson사제 Helios)를 이용하여 Ar 가스 분위기, N2 가스 분위기, NH3/Ar 가스 분위기, O2 가스 분위기의 각 분위기에서 1250 ~ 1350℃, 10 초간 급속 열처리 (제 1 열처리 공정)을 실시하여, 웨이퍼 표층의 RIE 결함을 소멸시켰다.
해당 열처리 후의 웨이퍼 표면을 5㎛ 정도 연마하고 마그네트론 RIE 장치(Applied Materials사제 Centura)를 사용하여 에칭을 행하였다. 그 후에 레이저 산란 방식의 이물 검사 장치(KLA-Tencor사제 SP1)로 에칭 후의 잔사 돌기를 측정하여 결함 밀도를 산출했다. 결과를 표 2에 나타낸다.
Figure pct00002
표 2로부터, 제 1 열처리 공정에서 1300℃보다 높은 온도에서 급속 열처리함으로써, RIE 결함이 완전히 소멸되어 있는 것을 알 수 있다. 또한 5㎛ 연마 후의 표면 결함 측정 결과이므로, 본 실시예에서는 표면으로부터 적어도 5㎛ 깊이까지의 결함이 1300℃보다 높은 온도의 급속 열처리에 의해 소멸되어 있는 것을 알 수 있다.
또한, 다른 웨이퍼의 수명을 실시예와 같은 방법으로 측정한 결과를 표 3에 나타낸다.
Figure pct00003
표 3에서 볼 수 있듯이, 온도가 높을수록 수명이 저하되고, 특히 1300℃을 초과하는 온도에서 급속 열처리를 하면, 수명이 저하되는 것을 알 수 있다.
또한, 본 발명은 상기 실시예에 한정되는 것은 아니다. 상기 실시형태는 예시일 뿐이며, 본 발명의 특허 청구 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지고, 동일한 작용 효과를 나타내는 것은 어떠한 경우에도 본 발명의 기술적 범위에 포함된다.

Claims (7)

  1. 실리콘 기판을 제조하는 방법에 있어서, 적어도 쵸크랄스키법에 의해 육성 된 실리콘 단결정 잉곳으로부터 절단된 실리콘 기판에 급속 가열·급속 냉각 장치를 이용하여 질화막 형성 분위기 가스, 희가스 및 산화성 가스 중 적어도 한 종류의 가스를 포함하는 제 1 분위기에서, 1300℃보다 높고 실리콘 융점 이하인 제 1 온도에서 1-60초 유지하고 급속 열처리를 실시하는 제 1 열처리 공정과, 상기 제 1 열처리 공정에 이어서, 상기 실리콘 기판 내부의 공공에 기인한 결함의 발생을 억제하는 제 2 온도 및 제 2 분위기로 제어하고, 상기 실리콘 기판에 상기 제어한 제 2온도 및 제 2 분위기에서 급속 열처리를 실시하는 제 2 열처리 공정을 구비하는 것을 특징으로 하는 실리콘 기판의 제조 방법.
  2. 제 1항에 있어서,
    상기 제 2 열처리 공정에 있어서, 상기 제 1 열처리 공정에 이어서, 상기 제 1 온도에서 5℃/sec 이상 150 ℃/sec 이하의 강온속도로 1300℃ 미만의 상기 제 2 온도까지 급속 강온하고, 상기 실리콘 기판에 상기 제 2 온도에서 1-60 초 유지하여 급속 열처리를 행함으로써, 상기 제 2 열처리 공정을 행하는 것을 특징으로 하는 실리콘 기판의 제조 방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 제 2 열처리 공정의 제 2 분위기를 희가스 및 질화막 형성 분위기 가스 중 적어도 한 종류의 가스를 포함하는 분위기로 하고, 상기 제 2 온도를 300℃ 이상 1300℃ 미만으로 하는 것을 특징으로 하는 실리콘 기판의 제조 방법.
  4. 제 1항 또는 제 2항에 있어서,
    상기 제 2 열처리 공정의 제 2 분위기를 환원성 가스 또는 환원성 가스와 희가스의 혼합 가스 분위기로 하고, 상기 제 2 온도를 300℃ 이상 900℃ 미만으로 하는 것을 특징으로 하는 실리콘 기판의 제조 방법.
  5. 제 1항 또는 제 2항에 있어서,
    상기 제 2 열처리 공정의 제 2 분위기를 산화성 가스 분위기로 하고, 상기 제 2 온도를 300℃ 이상 700℃ 이하, 혹은 1100℃ 이상 1300℃ 미만으로 하는 것을 특징으로 하는 실리콘 기판의 제조 방법.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 실리콘 기판을 전면이 OSF 영역, 전면이 N 영역, OSF 영역과 N 영역이 혼합된 영역 중 하나인 실리콘 단결정 잉곳으로부터 절단된 실리콘 단결정 웨이퍼로 하는 것을 특징으로 하는 실리콘 기판의 제조 방법.
  7. 제 1항 내지 제 6항 중 어느 한 항에 기재된 실리콘 기판의 제조 방법으로 제조된 실리콘 기판에 있어서, 상기 실리콘 기판의 디바이스 제작 영역이 되는 표면으로부터 적어도 1㎛ 깊이에 RIE법에 의해 검출되는 결함이 존재하지 않으며, 상기 실리콘 기판의 수명이 500μsec 이상인 것을 특징으로 하는 실리콘 기판.
KR1020137000608A 2010-07-14 2011-06-07 실리콘 기판의 제조 방법 및 실리콘 기판 Active KR101684873B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010159550A JP5439305B2 (ja) 2010-07-14 2010-07-14 シリコン基板の製造方法及びシリコン基板
JPJP-P-2010-159550 2010-07-14
PCT/JP2011/003188 WO2012008087A1 (ja) 2010-07-14 2011-06-07 シリコン基板の製造方法及びシリコン基板

Publications (2)

Publication Number Publication Date
KR20140001815A true KR20140001815A (ko) 2014-01-07
KR101684873B1 KR101684873B1 (ko) 2016-12-09

Family

ID=45469107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137000608A Active KR101684873B1 (ko) 2010-07-14 2011-06-07 실리콘 기판의 제조 방법 및 실리콘 기판

Country Status (7)

Country Link
US (1) US20130093060A1 (ko)
JP (1) JP5439305B2 (ko)
KR (1) KR101684873B1 (ko)
CN (1) CN103003927A (ko)
DE (1) DE112011101914T5 (ko)
TW (1) TWI471940B (ko)
WO (1) WO2012008087A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111788662A (zh) * 2018-02-16 2020-10-16 信越半导体株式会社 单晶硅晶圆的热处理方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5572569B2 (ja) * 2011-02-24 2014-08-13 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
US9343379B2 (en) * 2011-10-14 2016-05-17 Sunedison Semiconductor Limited Method to delineate crystal related defects
JP6065366B2 (ja) * 2012-01-30 2017-01-25 富士通セミコンダクター株式会社 半導体装置の製造方法
JP6086056B2 (ja) * 2013-11-26 2017-03-01 信越半導体株式会社 熱処理方法
KR101822479B1 (ko) * 2014-01-14 2018-01-26 가부시키가이샤 사무코 실리콘 웨이퍼의 제조 방법
JP6044660B2 (ja) * 2015-02-19 2016-12-14 信越半導体株式会社 シリコンウェーハの製造方法
KR102453743B1 (ko) * 2016-12-28 2022-10-11 썬에디슨 세미컨덕터 리미티드 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법
JP7051560B2 (ja) * 2018-04-26 2022-04-11 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
EP3785293B1 (en) 2018-04-27 2023-06-07 GlobalWafers Co., Ltd. Light assisted platelet formation facilitating layer transfer from a semiconductor donor substrate
CN110717276B (zh) * 2019-10-14 2021-11-16 西北工业大学 基于工业ct扫描的异型气膜孔几何结构检测与评定方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031150A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd シリコン基板の熱処理方法及びその基板、その基板を用いたエピタキシャルウエーハ
JP2001503009A (ja) 1997-04-09 2001-03-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 低欠陥密度の理想的酸素析出シリコン
JP2001203210A (ja) 1999-11-13 2001-07-27 Samsung Electronics Co Ltd 制御された欠陥分布をもつシリコンウェーハ、その製造方法及び単結晶シリコンインゴットを製造するためのチョクラルスキープーラ
JP2003224130A (ja) * 2002-01-29 2003-08-08 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
JP2003297839A (ja) 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
KR20090029205A (ko) * 2006-06-20 2009-03-20 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼의 제조방법 및 이에 의해 제조된 실리콘 웨이퍼
JP2009249205A (ja) 2008-04-02 2009-10-29 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶の製造方法またはシリコン単結晶ウエーハの製造方法ならびに半導体デバイス
JP2010040587A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4011016A (en) * 1974-04-30 1977-03-08 Martin Marietta Corporation Semiconductor radiation wavelength detector
JP3811582B2 (ja) * 1999-03-18 2006-08-23 信越半導体株式会社 シリコン基板の熱処理方法およびその基板を用いたエピタキシャルウェーハの製造方法
JP4106862B2 (ja) * 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
JP4078822B2 (ja) * 2001-10-10 2008-04-23 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2004063685A (ja) * 2002-07-26 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004006825A (ja) * 2003-04-18 2004-01-08 Mitsubishi Electric Corp 半導体装置の製造方法
JP4552415B2 (ja) * 2003-10-14 2010-09-29 信越半導体株式会社 シリコンウエーハの製造方法
JP4743010B2 (ja) * 2005-08-26 2011-08-10 株式会社Ｓｕｍｃｏ シリコンウェーハの表面欠陥評価方法
JP2010027959A (ja) * 2008-07-23 2010-02-04 Sumco Corp 高抵抗ｓｉｍｏｘウェーハの製造方法
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
US8476149B2 (en) * 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001503009A (ja) 1997-04-09 2001-03-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 低欠陥密度の理想的酸素析出シリコン
JP2000031150A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd シリコン基板の熱処理方法及びその基板、その基板を用いたエピタキシャルウエーハ
JP2001203210A (ja) 1999-11-13 2001-07-27 Samsung Electronics Co Ltd 制御された欠陥分布をもつシリコンウェーハ、その製造方法及び単結晶シリコンインゴットを製造するためのチョクラルスキープーラ
JP2003224130A (ja) * 2002-01-29 2003-08-08 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
JP2003297839A (ja) 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
KR20090029205A (ko) * 2006-06-20 2009-03-20 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼의 제조방법 및 이에 의해 제조된 실리콘 웨이퍼
JP2009249205A (ja) 2008-04-02 2009-10-29 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶の製造方法またはシリコン単結晶ウエーハの製造方法ならびに半導体デバイス
JP2010040587A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111788662A (zh) * 2018-02-16 2020-10-16 信越半导体株式会社 单晶硅晶圆的热处理方法
KR20200121292A (ko) * 2018-02-16 2020-10-23 신에쯔 한도타이 가부시키가이샤 실리콘 단결정웨이퍼의 열처리방법

Also Published As

Publication number Publication date
WO2012008087A1 (ja) 2012-01-19
CN103003927A (zh) 2013-03-27
JP5439305B2 (ja) 2014-03-12
TW201214569A (en) 2012-04-01
TWI471940B (zh) 2015-02-01
DE112011101914T5 (de) 2013-03-28
JP2012023182A (ja) 2012-02-02
US20130093060A1 (en) 2013-04-18
KR101684873B1 (ko) 2016-12-09

Similar Documents

Publication Publication Date Title
KR100765343B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조방법, 그리고 ｓｏｉ웨이퍼
JP5578172B2 (ja) アニールウエーハの製造方法およびデバイスの製造方法
KR101684873B1 (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
JP4670224B2 (ja) シリコンウェーハの製造方法
US8231852B2 (en) Silicon wafer and method for producing the same
JP6044660B2 (ja) シリコンウェーハの製造方法
KR20000005886A (ko) 적은결함을갖는질소가도프된실리콘단결정웨이퍼및그의제조방법
KR20010101189A (ko) 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법
KR101703696B1 (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP2000053497A (ja) 窒素ド―プした低欠陥シリコン単結晶ウエ―ハおよびその製造方法
JP2008066357A (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
KR20050052478A (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
KR20040107504A (ko) 실리콘 단결정 웨이퍼와 에피텍션 웨이퍼 및 실리콘단결정의 제조방법
WO2009122648A1 (ja) シリコン単結晶ウエーハおよびシリコン単結晶の製造方法またはシリコン単結晶ウエーハの製造方法ならびに半導体デバイス
JP2004043256A (ja) エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JP2011222842A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
JP2013175742A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
JP4715402B2 (ja) 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法
JP2002134514A (ja) シリコンウェーハおよびその製造方法
JP2005119964A (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20130109

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20150623

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160401

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20161024

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20161205

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20161206

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20191118

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20191118

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20201119

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20211118

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20221121

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20231120

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20241121

Start annual number: 9

End annual number: 9