JP2010027959A - 高抵抗simoxウェーハの製造方法 - Google Patents
高抵抗simoxウェーハの製造方法 Download PDFInfo
- Publication number
- JP2010027959A JP2010027959A JP2008189647A JP2008189647A JP2010027959A JP 2010027959 A JP2010027959 A JP 2010027959A JP 2008189647 A JP2008189647 A JP 2008189647A JP 2008189647 A JP2008189647 A JP 2008189647A JP 2010027959 A JP2010027959 A JP 2010027959A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- oxygen
- simox
- heat treatment
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000001301 oxygen Substances 0.000 claims abstract description 52
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 52
- 238000010438 heat treatment Methods 0.000 claims abstract description 50
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 49
- 239000012298 atmosphere Substances 0.000 claims abstract description 22
- 238000001816 cooling Methods 0.000 claims abstract description 20
- 230000001590 oxidative effect Effects 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 238000001556 precipitation Methods 0.000 claims description 11
- -1 Oxygen ions Chemical class 0.000 claims description 3
- 238000000926 separation method Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 62
- 238000004151 rapid thermal annealing Methods 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000002244 precipitate Substances 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000001376 precipitating effect Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】高温かつ酸化性の雰囲気での熱処理によりウェーハに内方拡散した酸素を低減でき、サーマルドナーの発生を抑制できる高抵抗SIMOXウェーハの製造方法を提供する。
【解決手段】高温かつ酸化性の雰囲気中での熱処理後に、加熱後急速冷却処理を施し、高温かつ酸化性の雰囲気中での熱処理により内方拡散した酸素を、加熱後急速冷却処理により注入した空孔によって析出し易くする。
【選択図】図1
【解決手段】高温かつ酸化性の雰囲気中での熱処理後に、加熱後急速冷却処理を施し、高温かつ酸化性の雰囲気中での熱処理により内方拡散した酸素を、加熱後急速冷却処理により注入した空孔によって析出し易くする。
【選択図】図1
Description
本発明は、SIMOX(Separation by Implanted Oxygen)ウェーハの製造方法に関し、特に、SOI(Silicon on Insulator)層を形成するための、高温かつ酸化性の雰囲気での熱処理により、ウェーハに内方拡散した酸素を低減することによって、サーマルドナーの発生を抑制する高抵抗SIMOXウェーハの製造方法に関するものである。
SOIウェーハの製造方法の1つにSIMOX法(非特許文献1参照)がある。SIMOX法には、いくつかの方法があるが、現在のSIMOX技術の基礎となっているのは、低ドーズSIMOX技術(非特許文献2参照)である。
この低ドーズSIMOXウェーハではBOX(Buried Oxide)層の厚さが薄いためBOXの信頼性が問題となるが、これを改善するために、ITOX(Internal Thermal Oxidation)技術(非特許文献3、特許文献1参照)や、MLD(Modified Low Dose)SIMOX(特許文献2参照)が開発されてきた。
上記いずれのSIMOX法であっても、SIMOX法で高品質なBOX層を形成するためには、1300℃以上の高温かつ酸化性の雰囲気中での熱処理が必要であり、熱処理時にウェーハに内方拡散した酸素は熱処理後もウェーハに残存することになる。そのため、デバイス製造工程で400〜500℃程度の熱処理が施されるとサーマルドナーが形成され、とりわけ、高抵抗のウェーハを用いたSIMOXウェーハではその抵抗率が低下してしまうという問題があった。
この問題に対して、特許文献3には、高温熱処理の最終段に1250℃以下800℃以上の温度にて一定時間保持する方法が提案されている。
K.Izumi et al.:Electron.Lett.14(1978)593 S.Nakashima et al.:J.Mater.Res.8(1993)523 S.Nakashima et al.:Proc.1994 IEEE International SOI Conference(1994)71 特開平7−263538号公報
米国特許第5930643号公報
特開2002−289820号公報
この問題に対して、特許文献3には、高温熱処理の最終段に1250℃以下800℃以上の温度にて一定時間保持する方法が提案されている。
K.Izumi et al.:Electron.Lett.14(1978)593 S.Nakashima et al.:J.Mater.Res.8(1993)523 S.Nakashima et al.:Proc.1994 IEEE International SOI Conference(1994)71
しかし、上述の方法では内方拡散した酸素を十分に外方拡散できないので、ウェーハの表面近傍しか酸素濃度を低減できない。そのため、400〜500℃程度の熱処理が施されると、ウェーハの表面近傍は高抵抗を維持できるが、ウェーハ表面から数μmの内部ではサーマルドナーが形成され抵抗率が低下してしまう。
ここで、酸素濃度を低減する方法として、高温かつ酸化性の雰囲気での熱処理後に、低温そして高温の2段階熱処理を施し酸素を析出する方法も考えられる。しかし、高温かつ酸化性の雰囲気での熱処理後のウェーハにおける酸素濃度は、ウェーハ表面で最小値を持ち、ウェーハ表面から約100μmの位置で最大値を持つというプロファイルとなること、また、この酸化に伴ってウェーハ表面から格子間シリコンが注入されることから、ウェーハ表面から数10μm深さの領域では酸素を析出させることが困難である。
本発明は、上記問題に鑑みてなされたものであり、高温かつ酸化性の雰囲気での熱処理によりウェーハに内方拡散した酸素を低減でき、サーマルドナーの発生を抑制できる高抵抗SIMOXウェーハの製造方法を提供することを目的としている。
なお、サーマルドナーとは、450℃程度の熱処理により酸素と空孔とがドナー化したものをいい、このサーマルドナーが発生すると、特に高抵抗ウェーハは抵抗率が所望の値から低下してしまう。
なお、サーマルドナーとは、450℃程度の熱処理により酸素と空孔とがドナー化したものをいい、このサーマルドナーが発生すると、特に高抵抗ウェーハは抵抗率が所望の値から低下してしまう。
上記目的を達成するため、本発明者らは、高温かつ酸化性の雰囲気中での熱処理によりウェーハに内方拡散した酸素の低減方法について鋭意検討した。その結果、高温かつ酸化性の雰囲気中での熱処理後に、加熱後急速冷却処理(RTA(Rapid Thermal Annealing)処理を典型例とする)を施してウェーハ表面から内部に空孔を注入することにより、熱処理中にウェーハに内方拡散した酸素を析出し易くする方法に想到した。
すなわち、本発明の要旨は、以下のとおりである。
(1)高抵抗のシリコンウェーハに酸素イオンを注入し、次いで
高温かつ酸化性の雰囲気中にて熱処理を施し、
該熱処理後に、シリコンウェーハ表面の酸化膜を除去した後、
加熱後急速冷却処理を施して、シリコンウェーハ中に空孔を注入する、
ことを特徴とする高抵抗SIMOXウェーハの製造方法。
(1)高抵抗のシリコンウェーハに酸素イオンを注入し、次いで
高温かつ酸化性の雰囲気中にて熱処理を施し、
該熱処理後に、シリコンウェーハ表面の酸化膜を除去した後、
加熱後急速冷却処理を施して、シリコンウェーハ中に空孔を注入する、
ことを特徴とする高抵抗SIMOXウェーハの製造方法。
(2)前記シリコンウェーハの抵抗率が100Ωcm以上であることを特徴とする上記(1)に記載の高抵抗SIMOXウェーハの製造方法。
(3)前記加熱後急速冷却処理は、1100℃以上の温度域に加熱後、33℃/秒以上にて冷却するものであることを特徴とする上記(1)または(2)に記載の高抵抗SIMOXウェーハの製造方法。
(4)前記加熱後急速冷却処理後に、酸素析出処理を施すことを特徴とする上記(1)〜(3)のいずれかに記載の高抵抗SIMOXウェーハの製造方法。
本発明では、高抵抗のシリコンウェーハを用い、高温かつ酸化性の雰囲気中での熱処理後に、加熱後急速冷却処理を施すことによって、高温かつ酸化性の雰囲気中での熱処理により内方拡散した酸素を、加熱後急速冷却処理により注入した空孔を介して析出させることから、ウェーハ内部の酸素を低減でき、サーマルドナーの発生を抑制する高抵抗SIMOXウェーハを提供できる。
次に、本発明の実施形態について説明する。
図1は本発明に係る高抵抗SIMOXウェーハの製造工程の一実施形態を示すフローチャートである。図1に示すように、本発明の製造方法は、シリコンウェーハに酸素イオンを注入する工程1と、高温かつ酸化性の雰囲気中で熱処理を施す工程2と、酸化膜除去処理工程3と、加熱後急速冷却処理工程4とを含む。さらに、本発明の製造方法は、酸素析出処理工程5を含むことが好ましい。
図1は本発明に係る高抵抗SIMOXウェーハの製造工程の一実施形態を示すフローチャートである。図1に示すように、本発明の製造方法は、シリコンウェーハに酸素イオンを注入する工程1と、高温かつ酸化性の雰囲気中で熱処理を施す工程2と、酸化膜除去処理工程3と、加熱後急速冷却処理工程4とを含む。さらに、本発明の製造方法は、酸素析出処理工程5を含むことが好ましい。
以下、本発明に係る高抵抗SIMOXウェーハの製造方法を、MLD−SIMOX法に適用して説明するが、本発明はこれに限定されるものではなく、ITOX−SIMOX法など他のSIMOX法にも適用できる。
MLD−SIMOX法において、酸素イオン注入工程1では、酸素イオン注入を2段階に分けて行う。1回目の酸素イオン注入はシリコンウェーハを加熱して行い、続いて2回目の酸素イオン注入はシリコンウェーハの温度を室温程度に下げて行う。すなわち、1回目の酸素イオン注入は、シリコンウェーハを加熱することで、シリコンウェーハ表面を単結晶のまま維持して酸素の高濃度層を形成し、2回目の酸素イオン注入では、アモルファス層を形成する。
次いで、高温熱処理工程2においては、酸素と不活性ガスの混合雰囲気中で、熱処理温度を1300℃以上、より好ましくは1320〜1350℃に設定して、6〜12時間の熱処理を施し、BOX層を形成する。酸化処理時の酸素分圧や熱処理時間を調節することによって、表面酸化膜の厚さを調節して、SOI層の厚さを制御する。酸素と混合する不活性ガスとしては、窒素またはアルゴンを使用できる。
雰囲気の酸素濃度は、10%〜100%とすることが好ましい。なぜなら、酸素濃度が10%未満の場合、BOX層の品質改善効果が十分でないおそれがあるためである。
雰囲気の酸素濃度は、10%〜100%とすることが好ましい。なぜなら、酸素濃度が10%未満の場合、BOX層の品質改善効果が十分でないおそれがあるためである。
上記熱処理工程2において、シリコンウェーハの表面に酸化膜が形成されるため、この酸化膜を酸化膜除去処理工程3において除去する。ただし、この酸化膜は完全に除去してもよいし、自然酸化膜、すなわち1nm以下の厚みの酸化膜が残っていてもよい。
その後、加熱後急速冷却(RTA)処理工程4により、ウェーハ表面から空孔を注入する。ウェーハ表面から空孔を効率よく注入するためには、RTA処理を、窒素を含有する雰囲気下で行うことが好ましい。窒素雰囲気下でRTA処理を行うと、高温で発生して残存する空孔と、ウェーハ表面に窒化膜が形成され、ウェーハ表面から内方拡散する空孔により、ウェーハ表面から数10μm深さの領域で酸素が析出し易くなるためである。
また、RTA処理はアルゴンを含有する雰囲気下で行うこともできる。アルゴン雰囲気下でRTA処理を行うと、高温で発生して残存する空孔により、ウェーハの内部で酸素が析出し易くなる。熱処理温度は1100〜1350℃が好ましい。なぜなら、熱処理温度が1100℃を下回ると十分な空孔の注入が得られなくなり、1350℃を超えるとスリップ転位の発生が懸念されるからである。また、最高温度からの冷却速度が遅いと空孔の外方拡散が進行し、ウェーハ表面近傍の空孔濃度が低下するので、冷却速度を33℃/秒以上として実施するのが好ましい。冷却速度の上限は装置に依存し、冷却速度は速いほうが好ましい。
また、RTA処理はアルゴンを含有する雰囲気下で行うこともできる。アルゴン雰囲気下でRTA処理を行うと、高温で発生して残存する空孔により、ウェーハの内部で酸素が析出し易くなる。熱処理温度は1100〜1350℃が好ましい。なぜなら、熱処理温度が1100℃を下回ると十分な空孔の注入が得られなくなり、1350℃を超えるとスリップ転位の発生が懸念されるからである。また、最高温度からの冷却速度が遅いと空孔の外方拡散が進行し、ウェーハ表面近傍の空孔濃度が低下するので、冷却速度を33℃/秒以上として実施するのが好ましい。冷却速度の上限は装置に依存し、冷却速度は速いほうが好ましい。
また、本発明の高抵抗SIMOXウェーハの製造方法において、RTA処理によりウェーハ表面から注入される空孔の濃度ピーク位置を、高温かつ酸化性雰囲気での熱処理後の酸素の濃度ピーク位置よりもウェーハ表面側とすることが好ましい。なぜなら、空孔の濃度ピーク位置が酸素の濃度ピーク位置よりもウェーハの内部にあると、ウェーハ内部での酸素析出に伴って発生し拡散する格子間シリコン原子によって、ウェーハ表層の酸素が析出し難くなるからである。
RTA処理により空孔を注入した後、デバイス製造工程において酸素析出が可能であれば酸素析出処理は必要ないが、デバイス製造工程において酸素析出が困難な場合は、さらに酸素析出処理工程5を追加することが好ましい。
酸素析出処理は、700〜900℃、4時間の酸素析出核の形成処理と、1000℃、16時間の酸素析出物の成長処理とからなる通常の処理である。
酸素析出処理は、700〜900℃、4時間の酸素析出核の形成処理と、1000℃、16時間の酸素析出物の成長処理とからなる通常の処理である。
図1に示す製造方法によって作製した高抵抗SIMOXウェーハに、450℃、1時間の熱処理を施し、抵抗値をSR法(Spreading Resistance)によって測定した。SR法とは、ウェーハを斜め方向に研磨して、深さ方向にその抵抗値を測る方法である。
実施例1〜6のSIMOXウェーハは、表1に示す高抵抗のシリコンウェーハを用い、表1に示す条件に従う酸素イオン注入工程および高温熱処理工程の後にRTA処理を行った。
一方、比較例1のSIMOXウェーハはRTA処理を行わなかった。測定条件及び測定結果を表1に示す。
実施例1〜6のSIMOXウェーハは、表1に示す高抵抗のシリコンウェーハを用い、表1に示す条件に従う酸素イオン注入工程および高温熱処理工程の後にRTA処理を行った。
一方、比較例1のSIMOXウェーハはRTA処理を行わなかった。測定条件及び測定結果を表1に示す。
表1より、実施例のSIMOXウェーハは抵抗率の変化が小さいことがわかった。
以上より、本発明によれば、高抵抗のシリコンウェーハを用い、高温かつ酸化性の雰囲気中での熱処理後に、RTA処理を施すことによって、高温かつ酸化性の雰囲気中での熱処理により内方拡散した酸素を、加熱後急速冷却処理により注入した空孔によって析出し易くするので、酸素を低減でき、サーマルドナーの発生を抑制でき、抵抗率が一様の高抵抗SIMOXウェーハの提供が可能である。
Claims (4)
- 高抵抗のシリコンウェーハに酸素イオンを注入し、次いで
高温かつ酸化性の雰囲気中にて熱処理を施し、
該熱処理後に、シリコンウェーハ表面の酸化膜を除去した後、
加熱後急速冷却処理を施して、シリコンウェーハ中に空孔を注入する、
ことを特徴とする高抵抗SIMOXウェーハの製造方法。 - 前記シリコンウェーハの抵抗率が100Ωcm以上であることを特徴とする請求項1に記載の高抵抗SIMOXウェーハの製造方法。
- 前記加熱後急速冷却処理は、1100℃以上の温度域に加熱後、33℃/秒以上にて冷却するものであることを特徴とする請求項1または2に記載の高抵抗SIMOXウェーハの製造方法。
- 前記加熱後急速冷却処理後に、酸素析出処理を施すことを特徴とする請求項1〜3のいずれかに記載の高抵抗SIMOXウェーハの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008189647A JP2010027959A (ja) | 2008-07-23 | 2008-07-23 | 高抵抗simoxウェーハの製造方法 |
US12/504,577 US20100022066A1 (en) | 2008-07-23 | 2009-07-16 | Method for producing high-resistance simox wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008189647A JP2010027959A (ja) | 2008-07-23 | 2008-07-23 | 高抵抗simoxウェーハの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010027959A true JP2010027959A (ja) | 2010-02-04 |
Family
ID=41569019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008189647A Withdrawn JP2010027959A (ja) | 2008-07-23 | 2008-07-23 | 高抵抗simoxウェーハの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100022066A1 (ja) |
JP (1) | JP2010027959A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011099282A1 (ja) | 2010-02-10 | 2011-08-18 | パナソニック株式会社 | 端末及びその通信方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8882838B2 (en) * | 2008-06-05 | 2014-11-11 | DePuy Synthes Products, LLC | Articulating disc implant |
JP5439305B2 (ja) * | 2010-07-14 | 2014-03-12 | 信越半導体株式会社 | シリコン基板の製造方法及びシリコン基板 |
KR102324580B1 (ko) * | 2014-05-08 | 2021-11-12 | 인터디지탈 패튼 홀딩스, 인크 | Ue를 전용 코어 네트워크 노드에 리디렉트하기 위한 방법들 및 이동성 관리 엔티티(mme) |
JP6299835B1 (ja) * | 2016-10-07 | 2018-03-28 | 株式会社Sumco | エピタキシャルシリコンウェーハおよびエピタキシャルシリコンウェーハの製造方法 |
US12094726B2 (en) | 2021-12-13 | 2024-09-17 | Applied Materials, Inc. | Adapting electrical, mechanical, and thermal properties of package substrates |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4804633A (en) * | 1988-02-18 | 1989-02-14 | Northern Telecom Limited | Silicon-on-insulator substrates annealed in polysilicon tube |
JPH07106512A (ja) * | 1993-10-04 | 1995-04-21 | Sharp Corp | 分子イオン注入を用いたsimox処理方法 |
US5930643A (en) * | 1997-12-22 | 1999-07-27 | International Business Machines Corporation | Defect induced buried oxide (DIBOX) for throughput SOI |
JP2002289552A (ja) * | 2001-03-28 | 2002-10-04 | Nippon Steel Corp | Simox基板の製造方法およびsimox基板 |
TWI256076B (en) * | 2001-04-11 | 2006-06-01 | Memc Electronic Materials | Control of thermal donor formation in high resistivity CZ silicon |
JP2004533125A (ja) * | 2001-06-22 | 2004-10-28 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | イオン注入によるイントリンシックゲッタリングを有するシリコン・オン・インシュレータ構造体を製造する方法 |
US7316745B2 (en) * | 2002-07-17 | 2008-01-08 | Sumco Corporation | High-resistance silicon wafer and process for producing the same |
JP4442560B2 (ja) * | 2003-02-19 | 2010-03-31 | 信越半導体株式会社 | Soiウエーハの製造方法 |
JP4363401B2 (ja) * | 2003-03-26 | 2009-11-11 | 信越半導体株式会社 | 熱処理用ウェーハ支持具及び熱処理装置 |
JP2006261632A (ja) * | 2005-02-18 | 2006-09-28 | Sumco Corp | シリコンウェーハの熱処理方法 |
US7820118B2 (en) * | 2005-08-09 | 2010-10-26 | Hitachi Kokusai Electric Inc. | Substrate processing apparatus having covered thermocouple for enhanced temperature control |
US7537989B2 (en) * | 2005-11-18 | 2009-05-26 | Sumco Corporation | Method for manufacturing SOI substrate |
JP5272329B2 (ja) * | 2007-05-22 | 2013-08-28 | 信越半導体株式会社 | Soiウエーハの製造方法 |
-
2008
- 2008-07-23 JP JP2008189647A patent/JP2010027959A/ja not_active Withdrawn
-
2009
- 2009-07-16 US US12/504,577 patent/US20100022066A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011099282A1 (ja) | 2010-02-10 | 2011-08-18 | パナソニック株式会社 | 端末及びその通信方法 |
EP3716516A1 (en) | 2010-02-10 | 2020-09-30 | Sun Patent Trust | Terminal and communication method thereof |
Also Published As
Publication number | Publication date |
---|---|
US20100022066A1 (en) | 2010-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108028170B (zh) | 贴合式soi晶圆的制造方法 | |
CN101241835B (zh) | 贴合晶片的制造方法 | |
US8951897B2 (en) | Method for controlling concentration of donor in GA2O3—based single crystal | |
JP2010027959A (ja) | 高抵抗simoxウェーハの製造方法 | |
JP6671436B2 (ja) | 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造 | |
JP2009170656A (ja) | 単結晶シリコンウェーハおよびその製造方法 | |
JP2007208023A (ja) | Simoxウェーハの製造方法 | |
CN101847595B (zh) | Simox基板的制造方法以及由该方法得到的simox基板 | |
JP2007281316A (ja) | Simoxウェーハの製造方法 | |
JP4876442B2 (ja) | Simoxウェーハの製造方法およびsimoxウェーハ | |
JP2007005563A (ja) | Simoxウェーハの製造方法 | |
KR102022504B1 (ko) | 접합 웨이퍼의 제조방법 | |
JP6303321B2 (ja) | 貼り合わせウェーハの製造方法および貼り合わせウェーハ | |
JP2010062291A (ja) | 半導体基板及びその製造方法 | |
CN112176414B (zh) | 碳掺杂单晶硅晶圆及其制造方法 | |
JP5374805B2 (ja) | Simoxウェーハの製造方法 | |
US9779964B2 (en) | Thermal processing method for wafer | |
KR20050013398A (ko) | 실리콘 단결정 웨이퍼 및 soi 웨이퍼의 제조방법 | |
JP2010027731A (ja) | Simoxウェーハの製造方法及びsimoxウェーハ | |
JP2008244261A (ja) | Soi基板の製造方法 | |
JP2010129918A (ja) | 半導体ウェーハの表層高強度化方法 | |
JP2011228459A (ja) | シリコンウェーハ及びその製造方法 | |
WO2011118205A1 (ja) | Soiウェーハの製造方法 | |
JP6988737B2 (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
CN114093764B (zh) | 单晶硅晶片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20111004 |