[go: up one dir, main page]

KR20050013398A - 실리콘 단결정 웨이퍼 및 ｓｏｉ 웨이퍼의 제조방법 - Google Patents

실리콘 단결정 웨이퍼 및 ｓｏｉ 웨이퍼의 제조방법

Info

Publication number
KR20050013398A
KR20050013398A KR1020030052029A KR20030052029A KR20050013398A KR 20050013398 A KR20050013398 A KR 20050013398A KR 1020030052029 A KR1020030052029 A KR 1020030052029A KR 20030052029 A KR20030052029 A KR 20030052029A KR 20050013398 A KR20050013398 A KR 20050013398A
Authority
KR
South Korea
Prior art keywords
wafer
heat treatment
single crystal
silicon single
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020030052029A
Other languages
English (en)
Inventor
이재춘
김건
윤성호
문영희
홍진균
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020030052029A priority Critical patent/KR20050013398A/ko
Publication of KR20050013398A publication Critical patent/KR20050013398A/ko
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Weting (AREA)

Abstract

본 발명은 실리콘 단결정웨이퍼 및 SOI 웨이퍼의 제조방법에 대한 것이다. 본 발명의 실리콘단결정웨이퍼는, 100% H2 분위기에서 열처리하여 네이티브 옥사이드를 완전히 제거하여 웨이퍼 표면에 부착된 보론을 제거하는 수소분위기 열처리단계와; 상기 수소 열처리단계를 거친 웨이퍼를 100% Ar 분위기에서 고온 열처리하는 아르곤분위기 열처리 단계를 거쳐 제작된다. 상술한 과정에 의해 제작된 고품질의 실리콘 단결정웨이퍼는 도너웨이퍼로 제작되거나 산소이온이 주입되어 SOI웨이퍼로 제작된다. 본 발명은 상기와 같은 구성에 의해, 간편하게 고품질의 실리콘단결정웨이퍼 및 SOI웨이퍼의 제조가 가능하게 된다.

Description

실리콘 단결정 웨이퍼 및 ＳＯＩ 웨이퍼의 제조방법{A Producing Method For Silicon Single Crystal Wafer and Silicon On Insulator Wafer}
본 발명은 실리콘웨이퍼 및 SOI웨이퍼의 제조에 대한 것으로, 더욱 상세하게는 어닐웨이퍼를 가공하여 고품질의 웨이퍼를 만들고, 이를 이용하여 고품질의 SOI웨이퍼를 만드는 실리콘웨이퍼 및 SOI웨이퍼의 제조방법에 대한 것이다.
고기능 반도체 소자를 형성하기 위해서는 고품질의 SOI웨이퍼(silicon on insulator wafer)가 사용된다. SOI웨이퍼는 반도체 기판위에 절연역할을 하는 실리콘 산화막을 형성하고, 그 위에 실제 사용되는 반도체 기판, 예를 들어 실리콘 단결정층을 형성하고, 단결정 실리콘 층의 상부에 반도체 소자를 제조할 수 있도록 형성된 웨이퍼이다.
이러한 SOI웨이퍼는 반도체의 소자 분리 기술이 용이하고 소자의 전기적특성이 우수하여 널리 연구되고 있다. 이런 SOI웨이퍼의 제조방법으로는 수소이온주입법에 의하는 것과, 산소이온 주입법에 의하는 방법이 알려져 있다.
수소이온 주입법은 한쌍의 실리콘웨이퍼의 어느 일방에 수소이온을 주입하여 도너웨이퍼를 만들고, 타방에는 표면에 산화막을 형성시켜 핸들웨이퍼를 만든 후 도너웨이퍼와 핸들웨이퍼를 접합시킨 후 수소이온주입층을 중심으로 분리시켜 SOI 웨이퍼를 제작하는 방법이다.
산소이온주입법은 한장의 실리콘웨이퍼에 산소이온을 주입시켜 실리콘웨이퍼의 일정깊이에 절연층인 산화층을 형성시키는 것에 의해 SOI웨이퍼를 제작하는 방법이다.
이와 같은 SOI웨이퍼에서는 절연층의 상부에 형성된 실리콘단결정층의 품질이 SOI웨이퍼 전체품질에 결정적인 영향을 주기 때문에, 보통 SOI웨이퍼의 제작에 사용되는 실리콘웨이퍼는 고품질의 에피웨이퍼(epitaxy wafer)나 폴리웨이퍼 등이 사용된다.
그러나, 이와 같은 종래의 SOI 웨이퍼의 제조방법에는 다음과 같은 문제점이 있어 왔다.
고품질의 에피웨이퍼나 폴리웨이퍼는 고품질의 SOI웨이퍼 제작을 가능하게 하지만, 고가이기 때문에 SOI웨이퍼의 제조단가를 높이는 요인으로 작용한다.
또한, 어닐웨이퍼등의 저가의 웨이퍼는 그 표면에 불균일한 비저항층이 형성되기 때문에 SOI웨이퍼의 SOI층을 위해서는 사용될 수 없는 문제가 있어왔다.
어닐웨이퍼를 고품질화 하는 방법으로 HF용액으로 클리닝을 하거나 리폴리싱(Repolising)에 의하는 방법이 있다. 그런데, 리폴리싱은 무결함층과 COP프리 영역의 두께를 감소시킨다는 문제가 있었고, HF 클리닝의 경우는 HF용액에 의한 별도의 오염이 발생할 수 있으며 고순도의 HF용액을 사용하여야 한다는 문제가 있어 왔다.
또한, 어닐웨이퍼에 대한 리폴리싱이나 클리닝과정은 별도의 제조공정을 요구하며, 생산단가를 높이는 요인으로 작용한다는 문제도 있다.
본 발명의 목적은, 저가의 실리콘웨이퍼를 가공하여 균일한 비저항 값을 가지며, 결정결함이 없는 고품질의 실리콘 단결정웨이퍼의 제조방법을 구현하는 것이다.
본 발명의 다른 목적은, 어닐웨이퍼를 가공하여 형성된 고품질의 실리콘 단결정웨이퍼를 SOI웨이퍼의 기판으로 사용하는 SOI웨이퍼의 제조방법을 구현하는 것이다.
본 발명의 또 다른 목적은, SOI 웨이퍼의 SOI층의 두께를 정밀제어하는 것이 가능한 SOI웨이퍼의 제조방법을 구현하는 것이다.
도 1은 본 발명의 실시예의 자연산화막에 흡착된 보론을 제거하는 메커니즘을 나타낸 개략도.
도 2는 본 발명의 실시예에 의한 실리콘웨이퍼의 제조를 위한 열처리 과정을 예시한 그래프.
도 3은 본 실시예에 의한 SOI웨이퍼를 제조하는 과정을 도시한 공정흐름도.
도 4은 SOI웨이퍼의 고품질화를 위해 가공하는 과정을 도시한 공정흐름도.
*도면의 주요부분에 대한 부호의 설명*
10........실리콘단결정웨이퍼 11........자연산화막
20........보론원자 30........도너웨이퍼
31........수소이온주입층 40........핸들웨이퍼
41........산화막 50........접합웨이퍼
60........SOI(Silicon On Insulator Wafer) 웨이퍼
61........SOI 층 63.........재활용 도너웨이퍼
상기 목적을 달성하기 위한 본 발명에 의한 실리콘웨이퍼의 제조방법은, 표면에 네이티브 옥사이드가 형성되고 보론이 흡착된 실리콘웨이퍼를 가공하여 비저항이 일정한 고품질의 웨이퍼를 제조하는 방법에 있어서, 100% H2 분위기에서 열처리하여 네이티브 옥사이드를 완전히 제거하여 웨이퍼 표면에 부착된 보론을 제거하는 수소열처리단계와; 상기 수소 열처리단계를 거친 웨이퍼를 100% Ar 분위기에서 고온 열처리하는 아르곤 열처리 단계를 포함하여 구성되는 것을 특징으로 한다.
수소 열처리 단계는 850에서 1150 까지 승온시키며 수행되고, 1 내지 30 분간 수행되는 것을 특징으로 한다.
아르곤 열처리단계는 최소한 1200 에서 30분 내지 2시간 열처리하는 것을 특징으로 한다.
본 발명에 의한 실시예의 SOI웨이퍼의 제조방법은, 상술한 방법에 의해 제조된 실리콘웨이퍼를 이용하여 SOI웨이퍼를 제조하는 방법에 있어서, 상기 실리콘웨이퍼에 수소이온을 주입하여 수소이온주입층이 형성된 도너웨이퍼를 제작하는 단계와; 다른 실리콘웨이퍼에 산화막을 형성하여 핸들웨이퍼를 제작하는 단계와; 상기핸들웨이퍼와 도너웨이퍼를 결합시켜 접합웨이퍼를 제작하는 단계와; 상기 접합웨이퍼를 상기 수소이온주입층 부분으로 분리하는 단계를 포함하여 구성되는 것을 특징으로 한다.
수소이온 주입은 5*1016/cm2의 수소이온 주입농도와 20 내지 30keV의 가속전압력으로 이루어지는 것을 특징으로 한다.
접합웨이퍼의 분리는 500 미만에서 수행되는 것을 특징으로 한다.
분리단계를 거쳐 제조된 SOI 웨이퍼는 H2분위기에서 열처리되어 표면 거칠기가 제어되는 단계를 거치는 것을 특징으로 한다.
H2 분위기 열처리는 급속열처리로에서 수행되며, 1100 내지 1200 에서 30 내지 60 초 동안 열처리 하는 것을 특징으로 한다.
분리단계가 종료된 후에 상기 도너웨이퍼는 적정 두께 만큼 연마하여 재활용되는 것을 특징으로 한다.
본 발명에 의한 다른 실시예의 SOI 웨이퍼의 제조방법은, 상술한 방법에 의해 제조된 한장의 실리콘단결정웨이퍼로 SOI웨이퍼를 제조하는 방법에 있어서, 상기 실리콘단결정웨이퍼에 산소이온을 주입하는 단계와; 상기 산소이온이 주입된 실리콘웨이퍼를 고온 열처리 단계를 포함하여 구성되는 것을 특징으로 한다.
고온열처리 단계를 거친 SOI웨이퍼를 수소분위기에서 열처리하여 표면의 미소거칠기를 제어하는 것을 특징으로 한다.
표면 거칠기 제어단계에서 열처리는 급속열처리로에서 1100 내지 1200 로 30 내지 60초 동안 수행되는 것을 특징으로 한다.
표면제어단계에서 열처리는 확산로에서 1050 내지 1350 로 1 내지 3시간 동안 수행하는 것을 특징으로 한다.
표면 거칠기 제어단계를 거친 SOI웨이퍼를 수산화암모늄, 과산화수소, 초순수를 일정 비율로 혼합한 SC-1 용액에서 식각하여 SOI층의 미소두께를 조절하는 것을 특징으로 한다.
식각을 위한 온도분위기는 70 내지 80 인 것을 특징으로 한다.
식각속도는 3 내지 8 /min인 것을 특징으로 한다.
식각용액은 식각을 시작한 후 20분이 경과되기 이전에 교체되는 것을 특징으로 한다.
식각단계를 거친 SOI웨이퍼에는 수소분위기에서 열처리 하여 표면정밀가공하는 단계와; 상기 표면정밀가공이 이루어진 후에는 최종세정하는 단계가 부가되는 것을 특징으로 한다.
표면정밀가공을 위한 열처리는 급속열처리로에서 1100 내지 1200 에서 30 내지 60초 동안 수행되는 것을 특징으로 한다.
표면정밀가공을 위한 열처리는 확산로에서 1050 내지 1200 에서 1 내지 3시간 수행되는 것을 특징으로 한다.
본 발명은 상기와 같은 구성에 의해 저가의 실리콘단결정웨이퍼를 이용하여 고품질의 실리콘 단결정웨이퍼 및 SOI웨이퍼의 제작이 가능하고, 생산비를 절감하는 것이 가능하게 된다.
이하 상기와 같은 구성을 가지는 본 발명에 의한 실리콘 단결정웨이퍼 제조방법 및 SOI웨이퍼 제조방법의 바람직한 실시예의 구성을 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 실리콘 단결정웨이퍼에 흡착된 보론 원자를 제거하는 메커니즘을 나타낸 개략도이고, 도 2는 보론제거를 위한 열처리공정을 도시한 예시 그래프이다.
도 1 및 2에 도시된 바에 의하면, 열처리의 전단계에 있는 실리콘 단결정웨이퍼(10)는 클린룸에서 일정시간 방치되게 된다. 이 과정에서 실리콘 단결정웨이퍼(10)의 표면의 자연산화막(Native Oxide)(11)에는 보론원자(20)가 흡착되게 된다(A단계, B단계).
보론원자(20)가 흡착된 실리콘 단결정웨이퍼(10)는 후속될 고온 열처리과정에서 슬립이 생기는 것을 방지하기 위하여 예열단계에 투입된다.
예열단계는 아르곤, 질소, 질소나 아르곤을 포함하는 불활성 가스 중의 어느 하나의 분위기에서 대략 500 정도로 수행되며, 이 예열단계는 약 30분 정도 수행되도록 하는 것이 바람직하다(제 1 열처리 단계).
예열단계를 거친 실리콘 단결정웨이퍼(10)는 보론원자(20) 제거를 위한 열처리공정을 거치게 된다. 보론원자(20) 제거를 위한 열처리는 100% 수소분위기에서 수행되며, 약850 에서부터 약 1150 정도까지 승온시키면서 가열하는 것에 의한다(제 2 열처리단계).
이러한 열처리과정에 의해 수소가 실리콘 단결정웨이퍼(10) 표면의 SiO2와 반응을 일으켜 SiO(g)와 H2O를 형성시키게 된다. 이과정에서 자연산화층(11)이 제거됨과 동시에 자연산화층(11)에 흡착된 보론원자(20)가 자연산화층(11)과 함께 제거되게 된다(C단계).
이와 같은 과정에 의해 보론원자(20)가 흡착된 자연산화층(11)이 제거되는 것에 의해 보론원자(20)로 인해 실리콘 단결정웨이퍼(30`)의 표면에는 균일한 보론농도 분포가 있게 되고, 이에 의해 균일한 비저항을 얻게 된다(D단계).
수소열처리가 1150 이상에서 수행되는 경우는 재오염의 우려가 있고, 오히려 보론원자(20)의 과도 분산(boron out diffusion)으로 인해 비저항이 증가하며, 850 이하의 온도에서는 H2분위기 열처리 효과가 급감한다.
제 2 열처리 단계가 종료된 후 실리콘 단결정웨이퍼(10)는 100% Ar 분위기에서 열처리를 하게 된다. 아르곤 분위기 열처리는 1200 이상으로 승온한 후 이 온도를 유지하면서, 대략 1시간 정도 수행되며, 이 과정에서 결정성장 결함(grown-in defect)이 제거된다(제 3 열처리 단계).
이처럼 수소분위기 열처리를 통하여 자연산화층(11)을 제거한 후에 수행되는 Ar분위기의 열처리 과정에서는, 종래 Ar 분위기 열처리에서 있을 수 있는 웨이퍼 표면에서의 보론원자(20)의 확산을 방지할 수 있게 된다. 따라서, 표면에서의 보론원자(20)의 확산으로 인한 비저항 감소의 문제를 근본적으로 해결할 수 있게 된다.
아르곤 분위기 열처리과정이 종료된 후에는 열처리로 내의 온도를 약 500 이하로 강온하는 강온단계가 수행되며, 이 과정을 거친 실리콘 단결정웨이퍼(30`)는 일정 깊이 내에 균일한 보론농도와 균일한 비저항값을 가지게 된다(제 4 열처리단계).
다음은 상술한 바와 같은 과정에 의해 제조되는 실리콘 단결정웨이퍼를 이용하여 SOI웨이퍼를 제작하는 과정에 대해 설명한다.
도 3은 상술한 바와 같은 과정에서 제조된 고품질 실리콘단결정웨이퍼로 SOI웨이퍼를 제조하는 과정을 도시한 제 1 실시예의 공정흐름도이고, 도 4는 상기 과정에 의해 제작된 SOI웨이퍼의 고품질화를 위해 가공하는 과정을 도시한 공정흐름도이다.
도시된 바에 의하면, 제 1 실시예의 SOI웨이퍼(60) 제조방법은 상술한 과정에 의해 제작된 실리콘 단결정웨이퍼(30`)를 도너웨이퍼(30)로 하여 SOI 웨이퍼(60)를 제조하는 수소이온주입법에 의하고 있다.
본 실시예에서는 도너웨이퍼(30)의 제작을 위한 수소이온 주입은 도너웨이퍼(30)의 표면으로부터 1000 내지 10000 의 두께에 수소이온 주입층(31)을 형성하기 위한 것으로, 10 내지 100 KeV 바람직하게는 20 내지 30keV의 가속전압력으로 5*1016/cm2 정도의 수소농도에서 이루어지는 것이 바람직하다.
본 실시예에서 핸들웨이퍼(40)는 실리콘 단결정웨이퍼(30`)의 표면을 열산화시켜, 열 산화막(41)을 형성시키는 것에 의하며, 열산화 공정은 900 내지 1100 의 온도분위기에서 30분 내지 360분 동안 수행된다. 그 결과 핸들웨이퍼(40)의 표면에는 500 내지 20000 의 두께로 산화막(41)이 형성된다.
핸들웨이퍼(40)로 제작되는 실리콘웨이퍼는 보론제거과정을 거친 실리콘단결정웨이퍼(30`)를 사용하는 것도 가능하지만, 표면활성층이 있을 필요가 없는 핸들웨이퍼(40)를 위해서는 상술한 바와 같은 보론제거과정을 거치지 않은 저품질의 실리콘단결정웨이퍼(10)의 사용도 가능하다.
다음으로 상술한 과정에 의해 제작된 도너웨이퍼(30)와 핸들웨이퍼(40)를 접합하여 접합웨이퍼(50)를 형성시킨다. 이 접합과정은 핸들웨이퍼(40) 상부에 형성된 산화막(41)의 상부면을 도너웨이퍼(30)의 표면에 접촉시키고 일정압력을 가하는 것에 의한다.
그리고 접합웨이퍼(50)는 도너웨이퍼(30)의 수소이온주입층(31)이 형성된 부분에 의해 분리되는 단계를 거치며, 절연층인 핸들웨이퍼(40)의 산화막(41)의 상부에 실리콘단결정층, 즉 SOI층(61)이 부착된 형태의 SOI 웨이퍼(60)가 제작된다.
이 접합웨이퍼(50)는 400 내지 500 에서 약 5분 내지 30분 동안 열처리하여 수소이온주입층(31)을 중심으로 분리되는 분리단계를 거치게 된다.
본 실시예에서 상술한 분리단계가 종료된 후에 남은 도너웨이퍼(63)은 적정두께만큼 연마하여 재활용되는 것이 가능하다.
다음은 상술한 과정에 의해 제조된 SOI웨이퍼를 가공하여 고품질의 SOI웨이퍼를 제작하는 과정을 설명한다.
분리단계를 거친 SOI 웨이퍼(60)는 수소분위기에서 열처리되어 표면 거칠기가 제어되는 단계를 거치게 된다. 본 실시예의 표면거칠기 제어를 위한 수소분위기 열처리는 급속열처리로에서 수행되며, 1100 내지 1200 에서 30 내지 60 초 동안 수행된다.
수소열처리가 종료된 후 SOI웨이퍼(60)는 에칭용액에서 미소두께로 정밀식각하는 에칭단계를 거치게 된다. 본 실시예에서 에칭단계는 수산화암모늄, 과산화수소, 초순수를 일정 비율로 혼합한 SC-1 용액에서 수행되며, 각각의 농도는 1:1:5 또는 1:2:10로 하는 것이 가능하다.
에칭단계에서는 원하는 SOI 층(61)의 두께에 따라 그 식각속도를 달리하게 되는데, 본 실시예에서는 60 내지 80 의 온도분위기에서 1 내지 8 /min의 속도로 식각을 수행한다.
하지만, 에칭의 온도분위기 및 식각속도는 원하는 SOI층의 두께 및 미세두께의 조절필요성에 따라 다양한 변화가 가능하며 70 내지 80 의 온도분위기에서 3내지 8 /min으로 수행할 수도 있고, 그 이하의 온도분위기에서 저속으로 식각하여 SOI층(61)의 정밀조절을 가능하게 할 수도 있다.
본 실시예에서는 에칭용액의 상태를 전체 에칭과정에 걸쳐 균일하게 유지하기 위하여 에칭용액은 식각을 시작한 후 20분이 경과되기 이전에 교체시키는 것이 바람직하다.
본 실시예의 에칭단계를 거친 SOI 웨이퍼(60)에는 수소분위기에서 열처리 하여 표면 정밀가공하는 단계를 거치게 된다. 이 표면정밀가공을 위한 열처리는 급속열처리로에서 1100 내지 1200 에서 30 내지 60초 동안 수행할 수도 있고, 확산로에서 1050 내지 1200 에서 1내지 3시간 수행하는 것도 가능하다.
표면 정밀가공을 위한 상술한 열처리 과정이 종료된 후에는 SOI 웨이퍼(60)를 최종 세정하는 단계가 부가되며, 이에 의해 SOI 웨이퍼(60)의 제조과정이 종료된다.
다음은 상술한 바와 같은 고품질화된 실리콘 단결정웨이퍼를 이용하여 산소주입법에 의해 SOI웨이퍼를 제작하는 본 발명의 제 2 실시예를 설명한다.
본 실시예에서는 상술한 바와 같은 방법에 의해 보론이 흡착된 자연산화막을 제거하고 열처리등을 거쳐 고품질화된 한장의 실리콘 단결정웨이퍼(30`)를 이용한다.
상술한 과정을 거친 실리콘 단결정웨이퍼(30`)의 표면에서 일정두께까지는 전기전도도가 균일한 활성층이 존재하며, 이 실리콘 단결정웨이퍼(30`)에 일정농도의 산소이온을 주입하게 되면, 표면으로부터 일정깊이에 절연층인 산화막이 형성된다. 다음으로 산화막이 형성된 상태에서 고온열처리를 하여 SOI웨이퍼가 제작된다.
이와 같은 과정에 의해 절연층인 산화막의 상부에 활성층인 실리콘단결정층, 즉 SOI 층이 구비된다.
산소주입법에 의해 제작된 SOI웨이퍼의 경우에도, 표면의 미소거칠기를 제어하기 위한 수소 열처리를 수행한다. 이 열처리는 급속열처리로에서 1100 내지 1200 로 30 내지 60초 동안 수행되는 것도 가능하고, 확산로에서 1050 내지 1350 로 1 내지 3시간 동안 수행하는 것도 가능하다.
본 실시예에 의해 제작된 SOI웨이퍼의 경우에도, 수소이온주입법에 의해 제작된 제 1 실시예의 SOI웨이퍼(60)와 동일한 조건에서 에칭단계를 수행하다.
또한 에칭단계가 종료된 이후에는 제 1 실시예와 동일한 조건에서 수소분위기로 열처리를 수행하고, 마지막으로 세정단계를 거친다.
본 발명의 권리범위는 상기 실시예에 한정되는 것이 아니라 특허청구범위에기재된 사항에 의해 정해지며, 특허청구범위에 기재된 사항과 동일성 범위에서 당업자가 행한 다양한 변형과 개작을 포함함은 자명하다.
본 발명에 의하는 경우 실리콘웨이퍼를 가공하여 원하는 일정두께까지 균일한 활성층이 구비된 고품질의 실리콘웨이퍼를 용이하게 제작하는 것이 가능하다.
또한 이 과정에서 제작된 실리콘웨이퍼를 이용하여 고품질의 SOI웨이퍼를 제작하는 것이 가능하며, 수소이온주입법에 의하는 경우, 핸들웨이퍼를 고품질의 웨이퍼를 이용할 필요가 없고, 도너웨이퍼의 재활용이 가능하기 때문에 원가절감을 도모하는 것이 가능하게 된다.
또한 상술한 과정에서 제작된 실리콘웨이퍼를 이용하여 산소주입법에 의해서도 SOI웨이퍼의 제작이 가능하며, 생산단가를 절감하면서도 고품질의 SOI웨이퍼를 제작하는 것이 가능하게 된다.
또한 SOI웨이퍼에 대한 수소열처리과정과 에칭과정등을 통하여 표면의 거칠기 및 두께의 정밀제어가 가능하게 된다.

Claims (27)

  1. 표면에 네이티브 옥사이드가 형성되고 보론이 흡착된 실리콘단결정웨이퍼를 가공하여 비저항이 일정한 고품질의 실리콘 단결정웨이퍼를 제조하는 방법에 있어서,
    100% H2 분위기에서 열처리하여 네이티브 옥사이드를 완전히 제거하여 웨이퍼 표면에 부착된 보론을 제거하는 수소분위기 열처리단계와;
    상기 수소 열처리단계를 거친 웨이퍼를 100% Ar 분위기에서 고온 열처리하는 아르곤분위기 열처리 단계를 포함하여 구성되는 것을 특징으로 하는 실리콘단결정웨이퍼의 제조방법.
  2. 청구항 1에 있어서, 상기 수소분위기 열처리 단계는 850에서 1150 까지 승온시키며 수행되고, 1 내지 30 분간 수행되는 것을 특징으로 하는 실리콘 단결정웨이퍼의 제조방법.
  3. 청구항 1에 있어서, 상기 아르곤 열처리단계는 최소한 1200 에서 30분 내지 2시간 열처리하는 것을 특징으로 하는 실리콘 단결정웨이퍼의 제조방법.
  4. 청구항 1 내지 3 중 어느 하나의 청구항의 방법에 의해 제조된 실리콘단결정웨이퍼로 SOI웨이퍼를 제조하는 방법에 있어서,
    상기 실리콘 단결정웨이퍼에 수소이온을 주입하여 수소이온주입층이 형성된 도너웨이퍼를 제작하는 단계와;
    다른 실리콘단결정웨이퍼에 산화막을 형성하여 핸들웨이퍼를 제작하는 단계와;
    상기 핸들웨이퍼와 도너웨이퍼를 결합시켜 접합웨이퍼를 제작하는 단계와;
    상기 접합웨이퍼를 상기 수소이온주입층 부분으로 분리하는 단계를 포함하여 구성되는 SOI 웨이퍼 제조방법.
  5. 청구항 4에 있어서, 상기 수소이온 주입은 5*1016/cm2의 수소이온 주입농도와 20 내지 30keV의 가속전압력으로 이루어지는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  6. 청구항 4에 있어서, 상기 접합웨이퍼의 분리는 500 미만에서 수행되는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  7. 청구항 4에 있어서, 상기 분리단계를 거쳐 제작되는 SOI 웨이퍼는 수소분위기에서 열처리되어 표면 거칠기가 제어되는 단계를 거치는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  8. 청구항 7에 있어서, 상기 수소분위기 열처리는 급속열처리로에서 수행되며,1100 내지 1200 에서 30 내지 60 초 동안 열처리 하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  9. 청구항 7에 있어서, 상기 표면 거칠기 제어단계를 거친 SOI웨이퍼를 수산화암모늄, 과산화수소, 초순수를 일정 비율로 혼합한 SC-1 용액에서 식각하여 SOI층의 미소두께를 조절하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  10. 청구항 9에 있어서, 상기 식각을 위한 온도분위기는 70 내지 80 인 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  11. 청구항 9에 있어서, 상기 식각속도는 3 내지 8 /min인 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  12. 청구항 9에 있어서, 상기 식각을 위한 용액은 식각을 시작한 후 20분이 경과되기 이전에 교체되는 것을 특징으로 하는 SOI웨이퍼 제조방법.
  13. 청구항 9에 있어서, 상기 식각단계를 거친 SOI웨이퍼에는 수소분위기에서 열처리 하여 표면정밀가공하는 단계와;
    상기 표면정밀가공이 이루어진 후에는 최종세정하는 단계가 부가되는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  14. 청구항 13에 있어서, 상기 표면정밀가공을 위한 열처리는 급속열처리로에서 1100 내지 1200 에서 30 내지 60초 동안 수행되는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  15. 청구항 13에 있어서, 상기 표면정밀가공을 위한 열처리는 확산로에서 1050 내지 1200 에서 1내지 3시간 수행되는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  16. 청구항 4에 있어서, 상기 분리단계가 종료된 후에 상기 도너웨이퍼는 적정두께만큼 연마하여 재활용되는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  17. 청구항 1내지 3 중 어느 하나의 청구항의 방법에 의해 제조된 한장의 실리콘 단결정웨이퍼로 SOI웨이퍼를 제조하는 방법에 있어서,
    상기 실리콘 단결정웨이퍼에 산소이온을 주입하는 단계와;
    상기 산소이온이 주입된 실리콘 단결정웨이퍼를 고온 열처리 단계를 포함하여 구성되는 SOI웨이퍼의 제조방법.
  18. 청구항 17에 있어서, 상기 고온 열처리 과정을 거쳐 제작된 SOI 웨이퍼를 수소분위기에서 열처리하여 표면의 미소거칠기를 제어하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  19. 청구항 18에 있어서, 상기 표면 거칠기 제어단계에서 열처리는 급속열처리로에서 1100 내지 1200 로 30 내지 60초 동안 수행되는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  20. 청구항 18에 있어서, 상기 표면제어단계에서 열처리는 확산로에서 1050 내지 1350 로 1 내지 3시간 동안 수행하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  21. 청구항 18에 있어서, 상기 표면 거칠기 제어단계를 거친 SOI웨이퍼를 수산화암모늄, 과산화수소, 초순수를 일정 비율로 혼합한 SC-1 용액에서 식각하여 SOI층의 미소두께를 조절하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  22. 청구항 21에 있어서, 상기 식각을 위한 온도분위기는 70 내지 80 인 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  23. 청구항 21에 있어서, 상기 식각속도는 3 내지 8 /min인 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  24. 청구항 21에 있어서, 상기 식각을 위한 용액은 식각을 시작한 후 20분이 경과되기 이전에 교체되는 것을 특징으로 하는 SOI웨이퍼 제조방법.
  25. 청구항 21에 있어서, 상기 식각단계를 거친 SOI웨이퍼에는 수소분위기에서 열처리 하여 표면정밀가공하는 단계와;
    상기 표면정밀가공이 이루어진 후에는 최종세정하는 단계가 부가되는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  26. 청구항 25에 있어서, 상기 표면정밀가공을 위한 열처리는 급속열처리로에서 1100 내지 1200 에서 30 내지 60초 동안 수행되는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  27. 청구항 25에 있어서, 상기 표면정밀가공을 위한 열처리는 확산로에서 1050 내지 1200 에서 1 내지 3시간 수행되는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
KR1020030052029A 2003-07-28 2003-07-28 실리콘 단결정 웨이퍼 및 ｓｏｉ 웨이퍼의 제조방법 Ceased KR20050013398A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030052029A KR20050013398A (ko) 2003-07-28 2003-07-28 실리콘 단결정 웨이퍼 및 ｓｏｉ 웨이퍼의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030052029A KR20050013398A (ko) 2003-07-28 2003-07-28 실리콘 단결정 웨이퍼 및 ｓｏｉ 웨이퍼의 제조방법

Publications (1)

Publication Number Publication Date
KR20050013398A true KR20050013398A (ko) 2005-02-04

Family

ID=37224912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030052029A Ceased KR20050013398A (ko) 2003-07-28 2003-07-28 실리콘 단결정 웨이퍼 및 ｓｏｉ 웨이퍼의 제조방법

Country Status (1)

Country Link
KR (1) KR20050013398A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886620B1 (ko) * 2006-03-14 2009-03-05 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 복합물 웨이퍼 제조방법 및 사용한 도우너 기판의리싸이클링 방법
WO2012033551A1 (en) * 2010-09-10 2012-03-15 Versatilis Llc Methods of fabricating optoelectronic devices using layers detached from semiconductor donors and devices made thereby
KR20180015634A (ko) * 2015-06-09 2018-02-13 신에쯔 한도타이 가부시키가이샤 접합 soi 웨이퍼의 제조방법
CN114005751A (zh) * 2021-10-29 2022-02-01 上海新昇半导体科技有限公司 一种soi晶圆的表面处理方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886620B1 (ko) * 2006-03-14 2009-03-05 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 복합물 웨이퍼 제조방법 및 사용한 도우너 기판의리싸이클링 방법
WO2012033551A1 (en) * 2010-09-10 2012-03-15 Versatilis Llc Methods of fabricating optoelectronic devices using layers detached from semiconductor donors and devices made thereby
CN103262210A (zh) * 2010-09-10 2013-08-21 维尔雷思科技有限公司 使用与半导体施主分离的层来制造光电装置的方法和由该方法制成的装置
KR20180015634A (ko) * 2015-06-09 2018-02-13 신에쯔 한도타이 가부시키가이샤 접합 soi 웨이퍼의 제조방법
CN114005751A (zh) * 2021-10-29 2022-02-01 上海新昇半导体科技有限公司 一种soi晶圆的表面处理方法

Similar Documents

Publication Publication Date Title
JP3911901B2 (ja) Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法
CN103430298B (zh) 在处理晶片中具有高电阻率区域的绝缘体上硅结构及制造此类结构的方法
EP1402567B1 (de) Film oder schicht aus halbleitendem material und verfahren zur herstellung des films oder der schicht
EP0843346B1 (en) Method of manufacturing a semiconductor article
EP2149898A1 (en) Soi wafer manufacturing method
JP2007335867A (ja) ヘテロ構造内で空孔拡散を制限する方法
KR101340002B1 (ko) Ｓｏｉ웨이퍼의 제조방법
KR20080060152A (ko) 접합 웨이퍼의 제조 방법
WO2005024925A1 (ja) Ｓｏｉウェーハの作製方法
CN104701239A (zh) 半导体衬底的制造方法
KR20100027947A (ko) 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
KR20160132017A (ko) 접합 soi웨이퍼의 제조방법
JP2001148473A (ja) 半導体装置及びその製造方法
KR20070096969A (ko) Ｓｉｍｏｘ 웨이퍼의 제조 방법
JP3522482B2 (ja) Ｓｏｉ基板の製造方法
JP5113182B2 (ja) 欠陥クラスタを有する基板内に形成された薄層の転写のための改善された方法
WO2005067053A1 (ja) Soiウェーハの作製方法
CN111180317A (zh) 贴合soi晶圆的制造方法
KR101543748B1 (ko) Ｓｏｉ 웨이퍼의 제조방법
JP2010027959A (ja) 高抵抗ｓｉｍｏｘウェーハの製造方法
EP1965413A1 (en) Method for manufacturing soi substrate, and soi substrate
KR20050013398A (ko) 실리콘 단결정 웨이퍼 및 ｓｏｉ 웨이퍼의 제조방법
KR20070084075A (ko) 반도체 웨이퍼의 제조방법
JP5019852B2 (ja) 歪シリコン基板の製造方法
TWI549192B (zh) Method of manufacturing wafers

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030728

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20080506

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20030728

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100324

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20100729

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20100324

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I