KR100781728B1 - 실리콘 단결정 제조조건을 결정하는 방법 및 실리콘 웨이퍼 제조방법 - Google Patents

Abstract

본 발명에 의하면, 표면에 에피층을 형성하지 않은 실리콘웨이퍼에 있어서, 그 웨이퍼의 표층부에 존재하는 크기 50㎚이상의 LSTD가 0.24개/㎠이하인 실리콘 웨이퍼, 및 CZ법에 의해 질소가 도프된 실리콘 단결정을 V/G 및/또는 PT를 변화시켜 인상하고, 상기 단결정에서 웨이퍼를 제작하고, 열처리후 소정의 특성값을 기준으로 합부판단을 행하고, 그 판단과 상기 V/G, PT와의 상관관계를 구하고, 그 관계에 따라 제조조건을 결정하는 실리콘 단결정 제조조건 결정방법, 그리고 실리콘 단결정중의 질소농도 및 산소농도와 실리콘 웨이퍼에 실시되는 열처리조건을 소정값으로 설정하고, 상기 웨이퍼의 결함밀도를 소정값으로 설정함으로써 일의적으로 정하는 상기 단결정의 V/G및 PT보다 낮은 V/G, 짧은 PT로 되는 범위에서 실리콘 단결정을 인상시키는 실리콘웨이퍼 제조방법이 제공된다.

이에 의해 엄격한 조건에서 검사하여도 결함밀도가 적고, 제조조건에 의한 편차도 적은 질소도프어닐웨이퍼가 제조될 수 있다.

실리콘웨이퍼, CZ법, 실리콘단결정, 단결정 제조조건 결정방법, 결함밀도

Description

실리콘 단결정 제조조건을 결정하는 방법 및 실리콘 웨이퍼 제조방법{METHOD FOR DETERMINING CONDITION UNDER WHICH SILICON SINGLE CRYSTAL IS PRODUCED, AND METHOD FOR PRODUCING SILICON WAFER}

본 발명은 종래부터 있던 에피택셜 웨이퍼, 어닐웨이퍼, 전면 N영역 웨이퍼보다 그론-인(Grown-in) 결함밀도가 낮은 실리콘 웨이퍼 및 그 제조조건을 결정하는 방법 및 그 제조방법에 관한 것이며, 보다 상세히는 질소 도프된 실리콘 단결정으로 제조된 실리콘 웨이퍼를 열처리하여 제조되는 그론-인 결함밀도가 낮은 실리콘웨이퍼를 안정되게 제조하기 위한 실리콘 단결정의 제조조건을 결정하는 방법 및 그 제조방법에 관한 것이다.

근래에는 반도체 회로의 고집적화에 따라 회로소자가 미세화되고, 그 기판으로 되는 CZ법에 의해 제조된 실리콘 단결정에 대한 품질요구가 높아지고 있다.

특히 FPD(Flow Pattern Defect), LSTD(Laser Scattering Tomography Defect), COP(Crystal Originated Particle) 등 그론-인 결함이라고 불리어지며, 산화막 내압특성이나 디바이스의 특성을 악화시키는 단결정성장에 기인한 결함이 존재하고, 이를 저감시키는 것이 중요시되고 있다.

그래서 통상의 실리콘웨이퍼상에 새로운 실리콘 층을 에피택셜 성장 시킨 에피택셜 웨이퍼나, 수소 및 아르곤 분위기하에서 고온으로 열처리시킨 어닐 웨이퍼, 또한 CZ-Si단결정의 성장조건을 개량하여 제조시킨 전면 N영역(OSF링의 외측에서 전위 크러스터가 없는 영역) 웨이퍼등 그론-인 결함이 적은 결정이 몇몇 개발되어 있다.

또한, 디바이스 프로세스중의 불순물에 의한 오염을 제거하기 위해 게더링 능력을 부가하는 요구가 있으며, 이에 대하여는 열처리를 추가하던지 질소나 탄소등의 불순물을 도프함으로써 벌크중의 산소 석출을 촉진하여 IG(Intrinsic Gettering)효과를 갖춘 웨이퍼도 개발되어 있다.

이들 가운데서 질소 도프웨이퍼에 어닐링처리를 한 웨이퍼(이하 '질소 도프어닐 웨이퍼'라 한다)는 웨이퍼 표층부의 Grown-in 결함이 저감되며, 또한 벌크중의 BMD(Bulk Micro Defect) 밀도도 높은 웨이퍼로서 아주 유익하다.

이는 질소 도프에 의한 Grown-in 결함응집억제 효과와 산소석출 촉진효과를 이용하여 개발된 웨이퍼로서 통상의 결정보다 결함의 크기가 적기 때문에 어닐에 의한 표면층 결함의 소멸효과가 양호하고, 벌크중의 BMD 밀도도 높은 유효한 게터링 능력이 있는 웨이퍼이다.

또한 이들 낮은 결함으로 일컬어지는 실리콘 웨이퍼에도, 예를들면 MO-601(미쓰이 금속광업사 제품)과 같은 고정밀도의 결함평가 장치를 사용하면, 저밀도임에도 불구하고 결함이 존재하는 것이 판별된다.

여기서, MO-601은 50nm 정도 크기의 아주 미세한 결함도 측정할 수 있으며, 결함을 5㎛까지 깊이 방향으로 평가가능한 기능을 갖는 고정밀도의 결함평가 장치이다.

이같은 결함평가 장치에 의해, 예를들면 5㎛까지, 크기가 50㎚이상의 결함(LSTD) 평가를 행하면, 통상의 에피택셜 웨이퍼 및 질소 도프웨이퍼에 에피택셜 성장시킨 웨이퍼에는 약 40개/6"웨이퍼(0.23개/㎠)정도, 어닐웨이퍼에는 3000개/6"웨이퍼(17개/㎠)정도, 전면 N영역 웨이퍼 및 질소 도프한 전면 N영역 웨이퍼에는 약 70개/6"웨이퍼(0.40개/㎠)정도의 결함이 존재한다. 이들 결함은 극히 미세한 크기이기 때문에 현재의 통상 레벨의 디바이스 공정에서는 문제로 되지 않는 경우가 많으나, 현재의 최첨단 디바이스 내지는 장래의 디바이스에는 문제로 될 수 있는 것이다.

이들 저결함 웨이퍼 가운데서 질소 도프어닐 웨이퍼는 전술한 그론-인 결함응집억제효과와 산소 석출촉진효과라는 유익성을 갖음과 동시에 에피택셜 웨이퍼나 개량 CZ웨이퍼에는 없는 결함을 소거시키는 어닐공정이 있기 때문에 그론-인 결함을 상당히 저감시킬 수 있는 가능성을 가지고 있다고 생각된다. 그러나 현상의 질소 도프 어닐 웨이퍼의 경우 제조 롯트마다의 결함밀도에 편차가 크고, 상기 MO-601을 이용한 측정에 의하면, 가장 적은 경우에도 약 140개/6"웨이퍼(0.79개/㎠)정도의 결함이 존재할 수가 있다.

이들을 보다 더 저감하고, 안정하여 낮은 결함밀도를 갖는 웨이퍼를 제조하기 위하여는 결정성장조건과 어닐 조건의 바란스를 갖출 필요가 있는 것이다.

그런데 질소 도프어닐웨이퍼의 원료로 되는 질소도프 CZ결정에 관한 연구가 최근들어 많이 행해지며, 그론-인 결함 응집억제 효과와 산소석출 촉진효과에 관한 연구는 진행되고 있으나 결정인상시의 열이력이 질소도프 결정의 그론-인 결함형성에 대하여 질소 넌 도프결정의 경우와 같은 영향을 미치는가 혹은 약간 다른가에 대하여는 대부분 데이타를 얻지 못하였다. 따라서 어닐조건이 고정되어 있다하여도 질소 도프결정 인상시의 열이력의 인상조건이 변동되면 어닐후의 결함소멸효과에 큰 편차가 발생되는 것이 예측된다.

이같은 편차를 저감하기 위해 어닐에서 보다 많은 결함을 감소시켜 극저 결함으로 할 수도 있으나 원가가 높은 어닐(고온장시간 어닐)공정이 필요하게 되어 채용하는 것은 바람직하지 않다.

따라서 결정인상조건에서 결함을 제어해야 하였으나 상기한 바와같이 결정성장 조건에 관한 검토는 충분히 행해지지 않았으며 지금까지는 적당한 성장조건에서 인상하여 웨이퍼를 제작후 어닐하고, 그것이 필요한 그론-인 결함(주로 공극결함)이 없는 프리영역이 확보되어 있는지를 확인하는 것과 같은 비계획적인 개발이 행해지며, 개발원가가 높다던지 품질이 안정되지 않았다.

또한 결정의 구경에 의해 열이력도 다르기 때문에 어닐조건이 변경되는 경우가 있으며, 그때에는 각각 결정을 어닐조건에 대하여 최적화할 필요가 있는가에 대하여도 충분한 검토가 행해지지 않았다.

그래서 본 발명은 이같은 문제를 감안하여 된 것으로써, 질소 도프어닐 웨이퍼의 원료로 되는 질소도프 결정의 그론-인 결함을 제어함으로써 결함밀도가 적고, 제조조건에 의한 편차도 적은 질소도프어닐 웨이퍼를 제조함을 그 목적으로 한다.

또한 본 발명에서는 원가가 높은 에피택셜층을 형성시키지 않고도 표면결함이 아주 적은 실리콘 웨이퍼를 제공함을 목적으로 한다.

상기 과제를 해결하기 위한 본 발명은, 표면에 에피택셜층을 형성하지 않은 실리콘 웨이퍼이며, 그 실리콘웨이퍼의 표층부에 존재하는 크기 50㎚이상의 LSTD가 실리콘 에피택셜 웨이퍼의 에피택셜층의 표층부에 존재하는 것 보다도 적은 것을 특징으로 하는 실리콘 웨이퍼이다.

이같이 본 발명의 실리콘 웨이퍼는 표면에 에피택셜층이 형성되어 있지 않음에도 불구하고 웨이퍼의 표층부에 존재하는 LSTD가 에피택셜 웨이퍼의 에피택셜층의 표층부에 존재하는 것 보다 적은 저결함 실리콘 웨이퍼로 할 수가 있으며, 장시간을 요하는 에피택셜 성장 열처리의 필요가 없게되는 장점이 있는 것이다.

이경우 상기 표층부가 웨이퍼 표면에서 적어도 깊이 5㎛까지의 영역인 것으로 할 수가 있다.

이같이, 초저결함의 표층부가 웨이퍼표면에서 적어도 깊이 5㎛까지의 영역에 있으면 웨이퍼 표면에 디바이스를 형성하기 충분하게 된다.

또한 본 발명은 표면에 에피택셜층을 형성하지 않은 실리콘웨이퍼에 관한 것이며, 그 실리콘웨이퍼의 표층부에 존재하는 크기 50㎚이상의 LSTD가 0.23개/㎠이하인 것을 특징으로 하는 실리콘 웨이퍼이다.

이같이 본 발명의 실리콘웨이퍼는 표면에 에피택셜층을 형성하지 않음에도 불구하고 에피택셜 웨이퍼와 동등하거나 그 이상의 저결함으로 할 수가 있다. 그 때문에 에피택셜 성장공정이 불필요하게 되며 고집적 디바이스의 생산성 및 단가저 감이 개선된다.

이경우 상기 표층부가 웨이퍼표면에서 최소 5㎛깊이까지의 영역이며, 상기 크기가 50㎚이상인 LSTD가 0.06개/㎠이하로 할 수가 있다.

이같이 본 발명의 실리콘웨이퍼는 에피택셜층이 형성되지 않음에도 불구하고, 종래의 최저결함인 실리콘웨이퍼로 되어 있는 에피택셜웨이퍼에 비교하더라도 현저하게 낮은 결함의 실리콘웨이퍼로 할 수가 있다. 그 때문에 현재 또는 장래의 최고집적 디바이스의 사용에도 충분히 견딜 수 있게 된다.

그 경우 상기 실리콘 웨이퍼의 벌크부에 있어서 1.0 X 10⁸개/㎤이상의 BMD가 존재하게 할 수가 있다.

이같이 실리콘웨이퍼의 벌크부에 있어서 충분한 량의 BMD가 존재하면 표층부가 저결함인 것에 덧붙여서 충분한 게터링 효과를 갖는 웨이퍼로 할 수가 있다.

또는 열처리를 가함으로써 상기 실리콘 웨이퍼의 벌크부에 있어서 BMD가 1.0 X 10⁸개/㎤ 이상으로 되게 할 수 있다. 이같이 열처리를 가함으로써 실리콘웨이퍼의 벌크부에 있어서 충분한 량의 BMD가 석출하는 것으로 하면 열처리에 의해 웨이퍼 표층부의 중금속등의 불순물을 제거할 수가 있다. 다만 BMD가 많아지면 웨이퍼 강도가 저하할 가능성이 있어 1 X 10¹²개/㎤이하로 하는 것이 좋다.

이 경우 상기 열처리는 디바이스 제조공정에 있어서의 열처리로 할 수가 있다. 이같이 별도 게터링 열처리를 행함이 없이 디바이스 열처리에 의해 게터링 열처리를 겸하게 함으로써 작업을 간소화하고 보다 용이하게 게터링 효과를 얻을 수 가 있다.

또한 본 발명은 실리콘 단결정의 제조조건을 결정하는 방법이며, 쵸코랄스키법에 의해 질소가 도프된 단수 내지는 복수의 실리콘 단결정을 인상속도 V와 고액(固液)계면의 온도구배 G의 비 V/G 및/또는 그론-인 결함이 응집하는 온도대의 통과시간 PT를 변화시켜 인상하고, 상기 실리콘 단결정으로 실리콘 웨이퍼를 제조하고, 그 실리콘웨이퍼에 소정의 열처리를 행한 후 실리콘웨이퍼의 특성값을 측정하여 소정의 특성값을 기준으로 합부(合否) 판정을 행하고, 그 합부판단과 상기 V/G, PT와의 상관관계를 구하고, 그 상관관계에 따라 제조조건을 결정하는 것을 특징으로 하는 실리콘 단결정 제조조건을 결정하는 방법이다.

이같이 쵸코랄스키법에 의해 질소도프실리콘 단결정을 V/G 및/또는 PT를 변화시켜 인상하고, 웨이퍼를 제조하고, 열처리후의 웨이퍼의 특성값을 기준으로 한 합부판단과 V/G 및 PT와의 상관관계에 따라 단결정의 제조조건을 결정하도록 하면 엄격한 조건으로 검사하더라도 결함밀도가 적으며 제조조건에 의한 편차도 적은 질소도프어닐 웨이퍼로 되는 실리콘 단결정을 확실히 제조할 수가 있다.

또한 이같이 적당한 HZ(핫존, Hot Zone: CZ인상기내의 로내부구조)을 이용하여 여러가지 V/G 및 PT의 샘플을 얻음으로써 그 후의 HZ제조가 한번으로 끝나고, 종래와 같이 HZ를 여러번 고쳐만들지 않더라도, 확실히 그론-인 결함이 아주적은 단결정을 얻을 수가 있으며, 개발단가가 저감되는 잇점도 있는 것이다.

이 경우 상기 실리콘 웨이퍼의 특성값이 실리콘웨이퍼 표면의 그론-인 결함밀도 또는 전기특성인 것으로 할 수가 있다. 이같이 실리콘 웨이퍼표면의 그론-인 결함밀도 또는 전기특성을 실리콘웨이퍼의 특성값으로 측정하고, 합부기준으로 하면 그 기준에 따라 결정된 제조조건에서 실리콘 단결정을 제조함으로써 원하는 그론-인 결함밀도 내지는 전기특성인 실리콘 단결정을 안정되게 제조할 수가 있다.

이경우 상기 실리콘 웨이퍼의 특성값 측정은 상기 열처리후의 실리콘 웨이퍼 표면을 소정량 연마한 후에 행하게 할 수가 있다. 이같이 실리콘 웨이퍼의 특성값 측정을 열처리 후의 실리콘 웨이퍼 표면을 소정량 연마한 후에 행하게 함으로써 예를들어 웨이퍼 표면의 그론-인 결함 밖에 측정평가 할 수 없는 장치를 이용하여 특성값의 측정을 행하는 경우에도 용이하게 웨이퍼 표면에서 소정깊이의 특성값을 평가할 수가 있다.

이 경우 상기 쵸코랄스키 법에 의해 질소가 도프된 실리콘 단결정을 인상할 때의 실리콘 단결정중의 질소농도 및 산소농도를 미리 설정하여 두는 것이 바람직하다.

이는 질소농도 및 산소농도는 BMD농도나 N-0도너의 발생량등에 밀접하게 관련하는 파라메터이기 때문에 이들에 대하여 필요한 수치를 얻기 위해 질소농도 및 산소농도는 미리 설정하여 두는 것이 바람직하기 때문이다. 이 경우 상기 질소농도와 산소농도는 필요한 BMD밀도로 부터 설정할 수가 있다.

질소농도 및 산소농도는 BMD 밀도에 직결하는 파라메터이며, 높은 산소농도로 하는 쪽이 BMD밀도는 높게 할 수 있으나, 지나치게 되면 그론-인 결함의 크기가 크게되는 등의 문제점이 있어 적당한 값으로 설정하는 것이 좋다.

이 경우 상기 질소농도는 필요한 N-0도너의 발생량으로 부터 설정할 수가 있 다.

질소농도는 N-0도너의 발생량에 밀접하게 관련된 값이며, 너무 많은 N-0도너가 발생하면 필요한 저항률의 실리콘 단결정이 얻어지지 않는 경우가 있다.

그 경우 상기 쵸코랄스키법에 의해 질소가 도프된 실리콘 단결정을 인상시에 적어도 결정의 중심이 V-리치 영역으로 되는 조건에서 인상시키는 것이 좋다.

이는 인상된 결정으로 제조된 웨이퍼의 면내에 I-리치영역과 V-리치영역이 혼재하면 I-리치영역에 존재하는 전위 크러스터등의 결함을 열처리로 소멸시키는 것이 곤란하게 되기 때문이다.

이경우, 상기 쵸코랄스키법에 의해 질소가 도프된 실리콘 단결정을 인상시에 인상되는 결정의 직경방향 전면에 전위크러스터가 발생하지 않는 조건에서 인상하는 것이 좋다.

상기와 같은 I-리치영역에 존재하는 전위크러스터등을 열처리로 소멸시키기 어려운 결함을 배제하기 위하여는 V/G등의 인상조건을 제어하여 인상결정의 직경방향 전면에 전위크러스터가 발생하지 않는 조건으로 인상시키는 것이 바람직하기 때문이다.

또한 본 발명의 인상조건 결정방법에 있어서는 상기 PT변화는 실리콘 단결정의 인상도중에 인상속도 V를 변화시킴으로써 행할 수가 있다.

이같은 방법에 의하면, 1개의 실리콘 단결정 잉고트 중에 여러가지 PT로 제조된 부분을 제조가능하게 하며, 사용하는 HZ는 최저 1종류로 좋으며, 확인을 위해 HZ를 여러가지로 설계·제조할 필요가 없다.

그 경우 상기 소정의 열처리로서 1150℃이상에서 1시간이상 열처리를 행하는 것이 좋다.

이 같이 본 발명의 제조조건에 의해 제조된 실리콘 단결정은 적어도 1150℃이상에서 1시간이상 열처리를 실시함으로써 종래에는 존재하지 않았던 극저결함의 실리콘웨이퍼를 얻을 수 있는 것이다.

또한 본 발명은 상기 본 발명의 실리콘 단결정 제조조건을 결정하는 방법에 의해 결정된 제조조건을 이용하여 실리콘 단결정을 제조하고, 그 실리콘 단결정으로부터 실리콘 웨이퍼를 제조하는 것을 특징으로 하는 실리콘 웨이퍼 제조방법이다.

이같이 본 발명에서 결정한 제조조건에 의해 제조된 실리콘 단결정을 이용하여 실리콘 웨이퍼를 제조하도록 하면, 종래에는 얻을 수 없었던 극저결함 실리콘 웨이퍼를 품질의 편차없이 안정되게 얻을 수가 있다.

이 경우 제조된 실리콘 웨이퍼에 열처리를 행하는 것이 좋으며, 보다 바람직하게는 상기 열처리로서 1150℃이상에서 1시간이상의 열처리를 행하는 것이 좋다.

이같이 본 발명에서 결정한 제조조건에 의해 제조된 실리콘 단결정을 이용하여 제조된 실리콘 웨이퍼에 열처리를 실시하고, 특히 바람직하게는 1150℃이상에서 1시간이상 열처리를 행하도록 하면 확실히 소정의 특성값을 갖는 실리콘 웨이퍼로 할 수가 있게 된다.

또한 이들 열처리 조건을 열처리로의 내구성이나 웨이퍼 품질에의 영향 및 원가면을 고려하면 1300℃이하, 10시간 이하가 바람직하다.

또한 본 발명은 쵸코랄스키법에 의해 질소를 도프하여 인상시킨 실리콘 단결정에서 실리콘 웨이퍼를 제조하고, 그 웨이퍼에 열처리를 행하나 실리콘 웨이퍼의 제조방법에 있어서, 상기 실리콘 단결정중의 질소 농도 및 산소농도와 상기 실리콘 웨이퍼에 실시하는 열처리조건을 소정값으로 설정하고, 또한 상기 열처리후에 얻어지는 상기 실리콘 웨이퍼의 그론-인 결함밀도를 소정값으로 설정함으로써 임의적으로 정하는 상기 실리콘 단결정의 인상속도 V와 고액계면의 온도구배 G의 비 V/G보다 낮은 V/G, 그리고 그론-인 결함이 응집하는 온도대의 통과시간 PT보다 짧은 PT로되는 범위에서 실리콘 단결정을 인상하는 것을 특징으로 하는 실리콘웨이퍼 제조방법이다.

이같이 실리콘 단결정중의 질소농도 및 산소농도와 실리콘 웨이퍼에 실시하는 열처리 조건, 또한 열처리후에 얻어지는 실리콘 웨이퍼의 결함밀도를 소정값으로 미리 설정하여 두고, 그로부터 임의적으로 정하는 V/G 및 PT보다 낮은 V/G 그리고 짧은 PT로 되는 범위에서 실리콘 단결정을 인상시키도록 하면, 그 제조조건에 따라 기존의 어떠한 저결함 웨이퍼보다도 결함이 적은 실리콘 웨이퍼를 얻을 수 있으며 품질편차도 적다.

이경우 상기 질소농도와 산소농도를 각각 1 X 10¹³개/㎤∼2 X 10¹⁴개/㎤, 12-18ppma(JEIDA: 일본전자공업진흥협회규격)으로 하고, 상기 열처리조건은 1200℃에서 1시간 이상 또는 1150℃에서 2시간 이상으로 하는 것이 좋다.

이같이 실리콘 단결정의 질소농도 및 산소농도를 상기 범위로 함으로써 그론-인 결함의 크기 증대나 N-O 도너의-발생 등에 의한 폐해를 방지할 수가 있으며, 이같이 하여 제조된 실리콘 웨이퍼에 최소한 1200℃에서 1시간 이상 또는 1150℃에서 2시간이상 열처리를 함으로써, 종래에는 없었던 극저결함의 실리콘 웨이퍼를 제조할 수가 있다.

본 발명의 웨이퍼는 극저결함이기 때문에 결함의 제한이 엄격한 최첨단 디바이스 내지는 장래의 디바이스에 있어서도 디바이스 특성의 열화나 저하를 초래하지 않고 사용할 수가 있다.

또한 결함을 저감시키기 위한 열처리조건이 종래의 어닐 웨이퍼와 동등내지는 그 이하인 것으로서, 아르곤 어닐 +산화처리 같은 제조단가가 높은 공정도 필요하지 않다.

또한 본 발명의 웨이퍼의 극저결함인 표층부를 SOI(Silicon On Insulator) 층으로 사용한 SOI 웨이퍼를 제조하면 보다 고성능, 고기능을 갖춘 디바이스 제조가 가능하게 된다. 또한 본 발명의 방법을 이용함으로써 적당한 HZ로 여러가지 V/G및 통과시간의 샘플을 얻음에 의해 그후의 HZ 제조가 한번으로 끝나고, 또한 확실히 그론-인 결함이 극히 적은 단결정 및 실리콘 웨이퍼를 얻을 수가 있는 것이다.

도 1은 1150℃/2h의 어닐링을 행한 실리콘 웨이퍼에 있어서 결정인상시의 V/G 및 PT와 실리콘웨이퍼의 양품율(良品率)과의 관계를 나타낸 상관관계도이다.

도 2는 1200℃/1h의 어닐링을 행한 실리콘 웨이퍼에 있어서 결정인상시의 V/G 및 PT와 실리콘 웨이퍼의 양품율과의 관계를 나타낸 상관관계도이다.

도 3은 본 발명의 실리콘 웨이퍼와 종래의 저결함 실리콘 웨이퍼의 그론-인 결함밀도를 비교한 비교도이다.

도 4는 SC-1 세정전의 V/G, PT 및 어닐 열처리와 COP의 관계를 나타낸 도면이다.

도 5는 SC-1 세정전의 V/G, PT 및 어닐 열처리와 COP의 관계를 나타낸 도면이다.

도 6은 SC-1 세정후의 V/G, PT 및 어닐 열처리와 COP의 관계를 나타낸 도면이다.

도 7은 SC-1 세정후의 V/G, PT 및 어닐 열처리와 COP의 관계를 나타낸 도면이다.

이하 본 발명의 실시예에 대하여 설명한다.

다만 본 실시예는 단지 예시인 것으로서 결코 본 발명을 한정하는 것은 아닌 것이다.

본 발명자들은 질소도프어닐웨이퍼의 원료로되는 질소도프 결정의 제조조건, 특히 결정열이력과 그론-인 결함과의 관계에 착안하여 연구한 결과 질소도프 결정에 있어서도 넌도프 결정과 마찬가지로 그론-인 결함은 결정열이력의 영향을 많이 받으나 그 영향을 미치는 온도대가 다르다는 것을 처음으로 발견하고, 그 발견을 이용하면 질소도프어닐웨이퍼의 원료로되는 질소도프 결정 그론-인 결함을 제어하여 엄격한 조건에서 검사하더라도 결함밀도가 적고, 제조조건에 의한 편차도 적게 질소도프어닐웨이퍼를 제조할 수 있다는 것을 발견하고 본 발명을 완성하였다.

본 발명의 설명에 앞서 각 용어, 특히 그론-인 결함을 중심으로 설명한다.

(1)FPD(Flow Pattern Defect)는, 성장후의 실리콘 단결정봉에서 웨이퍼를 제조하고, 표면의 변형층을 불산과 질산의 혼합액으로 에칭하여 제거한 후, K₂Cr₂O₇과 불산과 물의 혼합액으로 표면을 에칭(Secco 에칭)함으로써 요철(구멍) 및 흐름 모양이 생긴다.

그 흐름모양을 FPD라 하며, 웨이퍼 내면의 FPD 밀도가 높은 만큼 산화막 내압의 불량이 증대한다.(일본 특개평 4-192345호 공보참조)

(2)LSTD(Laser Scattering Tomography Defect)란, 예를들어 성장후의 실리콘 단결정봉으로 부터 웨이퍼를 절취하고, 표면 불균일층을 불산과 질산의 혼합액으로 에칭하여 제거한 후, 웨이퍼를 절개한다.

그 절개면에 적외선 광을 입사하고 웨이퍼표면에서 나오는 광을 검출함으로써 웨이퍼내에 존재하는 결함에 의한 산란광을 검출할 수 있다.

여기서 관찰되는 산란체에 대하여는 학회등에서 이미 보고가 있으며, 산소석출물로 간주되고 있다.(J.J.A.P. Vol.32, P3679, 1993참조). 또한 최근연구에서는 8면체의 보이드(구멍)이라는 결과도 보고되어 있다.

(3)COP(Crystal Originated Particle)란, 웨이퍼 중심부의 산화막 내압을 열화시키는 원인이 되는 결함으로서, 세코에칭에서는 FPD로 되는 결함이 SC-1세정 (NH₄OH : H₂O₂ : H₂O = 1:1:10의 혼합액으로 세정)에서는 선택에칭되며, 요철(구멍)로서 나타나게 된다. 이 구멍의 직경은 1㎛이하이며 광산란법으로 측정할 수 있다.

상기 질소도프어닐웨이퍼는 먼저 베이스로 되는 CZ결정의 그론-인 결함크기 ·밀도가 아주 중요하며, 그래서 어닐조건이 중요하게 된다.

이 중에서 베이스로 되는 CZ결정의 그론-인 결함 크기·밀도인데, 그 종래의 질소도프어닐웨이퍼는 질소효과만에 의존하였으며 다른 조건의 최적화가 불충분하였다. 결국 지금까지의 표준조건(또는 인상속도를 고속으로 하는 정도)에 질소를 도프했을 뿐이었다. 그것만으로도 충분히 넌도프어닐웨이퍼보다는 결함이 잘 제거되었다.

여기서 질소농도외에 그론-인 결함에 영향을 미치는 파라메터로써, 결정인상중의 열이력이나 산소농도를 들 수 있다. 결정열이력은 그 경우 2가지이며, 첫번째 1개는 결정의 인상속도 V와 결정인상중의 고액계면 온도구배 G의 비인 V/G이며, 이는 적어도 통상의 질소 넌도프 결정의 경우에는 응집하기 전의 점결함의 농도를 결정하는 파라메터인 것으로 일컬어진다.

다음 2번째는 점결함이 응집하여 그론-인 결함으로 되는 온도대의 통과시간 PT이며, 이는 응집을 결정하는 파라메터이다.

질소도프의 경우는 그 응집하는 온도대가 통상의 질소 넌도프결정과는 다른 것에 유의할 필요가 있다.(일본 특개평11-243961참조)

그래서 본 발명자들은 먼저 질소도프결정 인상중의 열이력과, 그론-인 결함의 크기·밀도분포에 부여되는 영향을 조사하기 위해, 질소농도가 3.9 X 10¹³개/㎤(결정의 어깨부위에서의 계산값), 산소농도를 13-15ppma(JEIDA: 일본전자공업진흥협회규격) 정도로, 결정육성중의 V/G를 0.27, 0.325(㎟/kmin)의 2수준으로 하고, 질소농도가 13승대인 경우의 응집온도대는 1050℃-1000℃이고, 그 통과시간이 5, 13, 20, 30, 40, 60분으로 되는 6수준에서, 함께 12종류의 샘플제작을 행하고, 그론-인 결함과 열이력과의 관계를 조사하였다.

그 결과 V/G가 적고, 응집온도대의 통과시간도 짧은 쪽이 결함의 크기·밀도 모두 적게되었다. 이로부터 질소도프한 샘플에 있어서도 넌도프샘플과 마찬가지로 그론-인 결함은 열이력의 영향을 강하게 받는다고 말할 수 있다.

다음에 이들 샘플에 1200℃/1h과 1150℃/2h의 아르곤 100% 분위기 하에서의 어닐링을 행하고 MO-601에 의해 표면에서 5㎛까지의 깊이에서의 그론-인 결함(LSTD) 평가를 행하였다. 그 결과 V/G가 적고 통과시간이 짧은 샘플의 경우에 1200℃의 열처리에서 밀도가 6개/6"웨이퍼(0.03개/㎠), 1150℃의 열처리에서 10개/6"웨이퍼(0.06개/㎠)으로서 종래에는 얻을 수 없었던 극히 낮은 결함의 웨이퍼를 얻었다.

또한, 그 결과를 기본으로 약간 결함이 많은 1150℃/2h의 어닐링을 실시한 샘플을 기준으로 하고 LSTD가 10개/6"웨이퍼(0.06개/㎠)이하를 합부판단의 기준으로서 도1과 같이 V/G와 통과시간 PT와의 상관관계도를 작성하였다.

도 1에서, O는 10개/6"웨이퍼 이하의 기준에 합격한 것을 나타내며, X는 10개/6"웨이퍼 이하의 기준을 만족시키지 못한 것을 나타낸다.

결국, 도 1의 사선으로 나타낸 영역의 인상조건을 이용하여 질소도프된 실리콘 단결정을 제조하면, 그 단결정으로 제조된 실리콘웨이퍼는 최소한 1200℃에서 1시간이상 또는 1150℃에서 2시간 이상의 어닐링을 행함으로서 종래에는 존재하지 않았던 극저결함 웨이퍼를 제조할 수 있게 된다.

또한 상기 합부판단기준은 웨이퍼의 표면에서 5㎛깊이까지 존재하는 결함에 대하여 행하였으나 통상요구되는 무결함 영역은 웨이퍼 표면에서 3㎛정도이다.

그래서 1200℃에서 1시간 열처리한 후에 표면에서 3㎛연마한 표면에 대하여 산화막내압특성인 TZDB(Time Zero Dielectric Breakdown) 특성의 C모드 양품율(절연파괴 전계가 8MV/cm이상)이 95%이상인 것을 합부판단 기준으로 하면, 합부판단기준이 완화되기 때문에 경계선은 상방으로 이동하고, 도1의 파선으로 나타낸 영역으로 된다.

도 3에 본 발명의 극저결함의 웨이퍼와, 기타 종래부터 있는 저결함 결정과의 그론-인 결함밀도 비교를 나타내었다. 그 결과로부터 명백한 바와같이, 금번의 최적질소 도프 CZ + 아르곤어닐웨이퍼는 그 제조조건에 따라 기존의 어떠한 저결함 웨이퍼 보다도 극히 낮은 저결함인 웨이퍼가 얻어지게 된다.

질소도프 CZ-Si단결정 제조조건을 어닐조건에 대하여 최적화하고, 극저결함 웨이퍼를 제작하기 위해, 먼저 그론-인 결함의 크기·밀도를 결정하는 파라메터의 검토를 행하였다. 그론-인 결함의 크기·밀도를 결정하는 파라메터에는 질소농도, 산소농도, 결정인상중의 열이력으로서 인상속도 V와 결정고액계면의 온도구배의 비 V/G와 결함이 응집하는 온도대의 통과시간 PT가 있다.

그 가운데서, 먼저 산소농도에 대하여는, 통상은 유저의 사양에 의해 고정되어 있는 경우가 많으며, 또한 BMD 밀도에 직결하는 파라메터도 있으며, 고산소인 쪽이 열처리후의 BMD 밀도는 유지되나, 그론-인 결함의 크기가 크게 되기 쉬움으로, 적당한 범위(예를들어 12-18ppma, 바람직하게는 13-15ppma)로 고정하는 것이 좋다.

그리고 질소농도는 높은 쪽이, 앞서 기술한 응집억제 효과나 산소석출촉진 효과가 증가하여 바람직하였으나, OSF링 영역이 확대되거나, 전위루프등의 2차 결함이 발생하던지, 또한 산소와의 결합으로 N-0 도너가 발생하여 저항율을 변화시키기 때문에 지나치게 높은 것도 좋지 않다.

따라서 이것도 어느 범위(예를들어 1∼20 X 10¹³개/㎤)정도로 고정하고, 그론-인 결함제어에는 사용하지 않는 것이 바람직하다. 또한 N-0도너의 발생량은 질소도프 웨이퍼에 대해 N-O 도너를 형성하는 열처리로서 500-800℃정도의 열처리를 행하고, 열처리 전후에서 웨이퍼의 저항율을 측정하여 그 저항율의 변화로 부터 알 수도 있다.

또한 실리콘 단결정중의 질소농도 및 산소농도는 상기와 같은 폐해가 발생하지 않는 범위내에서, BMD 밀도가 바라는 값이 얻어지는 정도로 설정하는 것이 좋다. 예를들면 1.0 X 10⁸개/㎤이상의 BMD가 필요한 경우에는 산소농도로서 12-18ppma, 질소농도로서 1 x 10¹³∼2 x 10¹⁴개/㎤ 범위에서 선택하면 좋다.

이같이 산소농도 및 질소농도는 미리 설정되기 때문에 실제 결정의 육성조건으로서 그론-인 결함제어에 사용가능한 파라메터는 V/G와 응집온도대 통과시간 PT로 된다. 여기서 V/G는 통상의 결정에 있어서 그론-인 결함이 응집하기 전의 점결함의 농도를 좌우하는 파라메터이다.

이들 파라메터를 결정하기 위해, 우선 V/G 또는 PT가 다른 조건인, 혹은 V/G 및 PT가 다른 조건에서 제조된 실리콘 단결정의 각각에서 실리콘웨이퍼를 제조한 다. 이들 각각 조건이 다른 실리콘 단결정은 실리콘 인고트의 인상배치마다 V/G, PT 조건을 설정하여 인상하여도 좋으나, PT 조건변화는 1의 인고트를 인상시에 인상속도를 인상도중에 변화시키는 방법에 의해 제조할 수도 있다.

이 방법에서, V/G는 최초의 인상속도로 결정되며, PT는 후반의 인상속도로 결정되는 부분을, 결정의 어느 일부분으로 제조하는 것이 가능하다. 또한 이 방법이면 사용하는 HZ는 최저 1종류로 좋으며, 확인을 위해 HZ를 여러개 설계, 제조할 필요는 없는 것이다.

이때 V/G를 산출하는데 필요한 G, 및 PT는 통상 열해석(시뮬레이션) 결과를 이용하여 산출하는 경우가 많으나, 그 경우에는 결정의 비열을 고려한 비정상적인 해석결과를 이용하는 것이 좋다. 비열을 고려하지 않은 정상해석으로 PT를 산출하면 결정의 구경이 다른 경우에 불일치가 생기는 경우가 있어, 정상해석의 결과를 이용하는 경우에는 비열의 영향을 고려하여 각 구경마다 실험을 행하고 그 결과로부터 보정하는 것이 좋다.

또한 V/G를 산출하는데 필요한 G는 가능한 한 고액계면 근방의 G값을 사용하여 산출하는 것이 좋다. 본 발명에 있어서는, 실리콘의 융점에서 1400℃사이의 평균값을 이용하고 있다. 그래서 FEMAG(총합전열 해석소프트: F. Dupret, P. Nicodeme,Y.RycKmans, P.Wouters, and M.J.Crochet, Int. J. Heat Mass Transfer, 33, 1849(1990)의 준정상 모드로 실리콘 단결정을 인상하는 경우에 대하여 시뮬레이션을 행하고 G를 산출하고 있다.

또한 V/G 및 PT를 제어하기 위해서는 제조된 웨이퍼에 실시되는 필요한 열처 리에 의해 필요로 하는 웨이퍼의 특성값 (예를들어 그론-인 결함 밀도나 결함프리층의 깊이, 혹은 웨이퍼표면의 전기특성(산화막내압특성)등)을 얻기 위해 임계 그론-인 결함크기·밀도를 구할 필요가 있다.

그래서 V/G 및 PT를 변화시킨 실리콘 단결정으로 제조된 실리콘 웨이퍼에 어닐링을 행한다.

어닐링조건은, 예를들어 수소 어닐웨이퍼등에서 표준적으로 행해지는 1200℃에서 1시간의 어닐이나, 장래의 저온화를 고려하여 1150℃에서 2시간의 어닐등, 필요에 따라 적절히 설정하면 좋다. 어닐링 분위기도 수소, 아르곤 혹은 이들을 혼합한 가스분위기등에서 임의로 설정할 수가 있다.

그리고 어닐후의 웨이퍼의 특성값을 측정하고, 소정의 특성값을 기준으로 하여 합부판정을 행하고, 그 합부판정과 상기 V/G, PT와의 상관관계를 구한다. 그래서 웨이퍼의 특성값으로서 그론-인 결함밀도를 평가하는 경우에는 깊이방향으로 결함을 평가가능한 평가장치, 예를들어 MO-601(미쓰이 금속광업사 제품)을 이용하면 그 평가장치는 5㎛까지 깊이방향의 평가가 가능하기 때문에, 5㎛정도 결함프리층(결함이 없는 층)이 바라는 경우에는 그 평가장치로 평가가능하다. 또한 웨이퍼 표면의 그론-인 결함이 평가되지 않는 장치를 이용하는 경우에도 어닐후의 웨이퍼를 필요한 결함프리층의 깊이만 연마하여 측정하면 된다.

또한 웨이퍼의 특정값으로서 TZDB, TDDB(Time Dependent Dielectric Breakdown)과 같은 산화막내압의 양품율을 지표로 할수도 있다. 어떻게 하더라도 웨이퍼의 특성값의 합부판단은 임의의 값을 기준으로 행할 수가 있으며, 이를 기준으로 그 합부판단과 V/G 및 PT와의 상관관계를 구할 수가 있다.

도 1은 V/G 및 PT와 그론-인 결함밀도와의 상관관계를 나타내고 있으며, 그론-인 결함밀도(LSTD밀도)가 10개/6"웨이퍼 이하를 합부판단의 기준으로 한 것이다.

이 상관관계에 있어서, 사선부분의 영역에서 V/G 및 PT를 임의로 선택하고 그 조건에서 질소도프된 실리콘 단결정을 인상하고 그 단결정에서 실리콘 단결정을 제조하여 소정의 열처리중 가하면 LSTD 밀도가 10개/6"웨이퍼 이하의 소망하는 극저결함 웨이퍼가 얻어진다.

또한, 사선부분의 영역에서 선택된 V/G에 의해 질소도프된 실리콘 단결정을 인상하는 경우에는 적어도 결정의 중심이 V-리치영역으로 되도록 하는 것이 좋다.

이는 인상된 결정에서 제조된 웨이퍼의 면내에 I-리치영역이 혼재하면, I-리치영역에 존재하는 전위크라스터등의 결함을 열처리로 소멸시키거나 곤란하게 되기 때문이다.

이같이 상기 상관관계로부터, 먼저 제조 가능한 범위를 확인해 둠으로써, 그후는 필요에 따라 HZ 및 성장조건의 설계를 행하면 좋게되며, HZ의 제조등은 한번만이기 때문에 개발 단가가 낮춰진다. HZ설계는 먼저 적당히 임의의 인상속도를 인정하여 두고 다음에 HZ의 해석을 행하고, V/G 및 응집온도대의 통과시간이 소정범위에 있도록 설계하면 좋다.

예를들면 인상속도를 1.0mm/min, G가 3.5K/mm로 하면 V/G는 0.286㎟/Kmin으 로 되므로, 응집온도대의 통과시간은 적어도 30분이하(실제로는 35분정도도 가능하다고 생각된다)로 되게 1050-1000℃로 되는 영역을 3cm이하로 하면, 이같은 설계조건을 만족시킬 수가 있다.

실제로 이같은 HZ(HZ-A로 한다)를 제조하고, 인상속도 1.0mm/min, 산소농도는 약 14ppma, 질소농도는 5 X 10¹³개/㎤으로 설정하고, 결정을 육성하여 실리콘 웨이퍼를 제작하고, 1200℃, 1시간의 아르곤 어닐링을 행한 다음 웨이퍼표면에서 3㎛깊이 위치에서 0.09㎛이상 크기의 COP가 없는 결정을 구할수가 있었다.

그런데, 산소농도 및 질소농도를 변경하고 싶은 경우가 있으나 저산소(예를들어 BMD가 최소한 상관없는 등) 및 고질소(N-0 도너는 상관없는 등)의 방향으로 변경이라면 그리 신경쓸 필요는 없다. 왜냐하면 먼저 구한 V/G와 통과시간의 상관관계도 중에 있어서의 결함이 소거가능한가 여부의 경계선은 유리한 방향(도1의 상방)으로 이동하므로 이미 제작된 HZ 및 조업조건에서 제조가능하기 때문이다. 그러나 고산소(BMD가 더 필요하는 등)나 저질소(질소특유의 결함이 문제로 된다) 방향으로의 변경은 주의가 필요하며, 그 경계선이 불리한 방향으로 이동한다.

따라서 그 경우에는 임계선보다 불리한 방향의 실리콘 단결정을 V/G 및 PT를 변화시켜 제조하고 동일한 실험으로 경계를 구하는 것이 좋다.

이 경우는 이미 기본으로 되는 데이타가 있는 것으로써 샘플의 종류는 적게든다.

이하 본 발명의 실시예 및 비교예에 대하여 설명한다.

[실시예 1]

먼저 V/G 및 응집온도대 통과시간 PT를 변화시킨 직경 6인치, P형, 저항율 10Ω·㎝, 결정방위 <100>인 실리콘 단결정을 인상하고, 공지의 방법으로 거울면 연마 웨이퍼로 가공하였다. V/G는 0.27과 0.325㎟/Kmin (V/G의 G에 대하여는 앞서 기술한 FEMAG의 준정상 모드로 시뮬레이션을 행하여 산출하였다)로 응집온도대(1050-1000℃)의 통과 시간을 5, 13, 20, 30, 40, 60분의 6가지 수준으로 하였다. 이들 실리콘 단결정은 인상도중에 인상속도 V를 변화시키는 방법으로 PT를 변화시켜 제조하고, 질소농도는 3.9 X 10¹³개/㎤(결정의 어깨위치에서의 계산값), 산소농도를 13-15ppma(JEIDA)로 제어하였다.

구체적으로는, 먼저 결정의 어깨부터 직선길이가 50㎝가 되는 부위까지는 인상속도 V₁(1.0 또는 1.2mm/min)로 인상하고 50-51㎝사이에 직경을 될 수 있는 한 변화시키지 않도록 하면서 인상속도를 V₁에서 V₂(1.8∼0.3mm/min에서 선택된 속도)로 급변시키고 51㎝이후는 V₂로 인상하였다.

결정인상중의 G는 결정의 머리부터 약 10㎝를 제외하고 거의 일정하며, 인상결정의 직선몸통길이가 37-50㎝위치에서는 그 V/G는 V₁으로 정하고, PT는 V₂에 의해 정해지게 된다. 따라서 V₂를 설정한 조건에서 결정을 복수개 인상하면 결정을 50㎝까지 인상한 상태에서 결정온도가 1050℃(응집온도대의 상한)로 되어 있는 위치를 의미하고 있다.

또한 약 48∼50㎝까지는 급변한 인상속도 때문에 OSF링이 발생하며, 그 여향 을 제거하기 위해 37∼45㎝정도까지의 부분을 사용할 필요가 있다.

이같이 인상속도를 급변시키는 방법에 의해 V₂를 설정한 조건에서 결정을 복수개 인상하고, 각각의 직선본체 길이가 37∼45㎝ 위치에서 웨이퍼를 절출하고, V/G는 동일(본 실시예에서는 2수준)하고 PT가 다른 거울면 연마웨이퍼를 제조하였다.

여기서 얻은 웨이퍼의 성장상태(as-grown)의 COP를 측정(측정장치: KLA Tencor사 제품 SP1, 측정 COP, 크기 : 0.09㎛이상)한 결과, COP는 열이력과 분명한 상관관계에 있으며, V/G값이 높을수록 응집온도대 통과시간 PT가 길어질수록 크기·밀도가 함께 확대하는 결과로 되었다(도4,도5).

이들 웨이퍼에 대하여 2조건의 아르곤어닐링(1200℃/1시간 및 1150℃/2시간)을 행한 후, 필요한 COP 프리영역을 표면에서 3㎛로 설정하고 표면을 3㎛연마하였다.

그후 연마후의 표면(즉 원래의 웨이퍼표면에서 3㎛의 깊이)에 존재하는 크기가 0.09㎛이상의 COP를 측정하고 도 4 및 5에 나타내었다.

그후 이 COP 측정장치에서 검출될 수 없는 0.09㎛미만 크기의 COP를 구현화시키기 위해 SC-1 세정액에 의한 반복세탁후에 다시 측정하였다.

또한 열처리전의 웨이퍼의 SC-1 세정액에 의한 반복세정후의 COP에 대하여도 별도의 웨이퍼를 이용하여 측정하고 도 6 및 도 7에 기재하였다.

도 6 및 도 7의 결과로부터, 1200℃/1h어닐의 경우는 V/G가 0.27㎟/Kmin의 경우는, 통과시간 PT가 40분이하, 그리고 V/G가 0.325의 경우는 통과시간 PT가 30 분이하의 샘플이, COP는 아주양호하게 소멸하고 있다. 한편 1150℃/2h의 경우는 V/G가 0.27㎟/Kmin에서 통과시간 PT가 20분이하, V/G가 0.325의 경우는 통과시간 PT가 13분이하인 샘플로 상당한 감소가 발견되었다.

그래서 재측정후의 COP가 70개/웨이퍼를 합부판단의 기준으로 하고, V/G와 PT와의 상관관계를 나타내는 그래프를 작성하였다. 여기서 실리콘웨이퍼에 1150℃/2h 열처리를 행한 것은 도1(실선)에, 실리콘웨이퍼 1200℃/1h의 열처리를 실시한 것은 도2에 각각 기재하였다. 이에 따라 도 1, 도2의 경계선보다 하부조건에서 실리콘 단결정을 인상하고, 실리콘 웨이퍼를 제조하면, 각각 열처리를 가함에 의해 웨이퍼표면에서 깊이 3㎛까지의 영역에서 실질적으로 구멍이 없는 웨이퍼를 얻을 수 있음을 알 수 있다.

[실시예 2]

실시예 1과 동일 조건으로 제조한 실리콘 웨이퍼(열처리 및 3㎛연마한 웨이퍼)의 표면에 산화막을 형성하고, 하기 조건에 의해 산화막 내압(TZDB, TDDB)을 측정하고, TZDB의 C모드 양품율(절연파괴 전계가 8MV/㎝이상) 및 TDDB의 r모드 양품율(절연파괴시의 전하량이 25℃/㎠이상)의 양쪽이 95%로 되는 것을 합부판단의 기준으로 하고, V/G와 PT와의 상관관계를 나타내는 그래프를 작성하였다.

TZDB 및 TDDB의 측정조건을 이하에 나타내었다.

TZDB 측정조건

산화막 두께(25.5㎚), 게이트 면적(8㎟)

판정전류값(1mA), 측정수(100도트/웨이퍼)

TDDB 측정조건

산화막두께(25.5㎚), 게이트면적(4㎟)

스트레스전류값(0.01 A/㎠),

측정수(100도트/웨이퍼),

측정온도(100℃)

그 결과 산화막 내압특성과 V/G및 PT와의 상관관계는 도1, 도2와 거의 동일한 결과로 되었다. 이는 COP의 측정결과에서 내압이 예측될 수 있다는 것을 나타내는 것이다. 또한 COP 크기가 적은것(V/G가 적고, PT가 짧은 것)등 어닐후의 내압 양품율이 높게 되는 경향이 있었다.

이 결과로부터 예를들면 어닐조건을 1200℃, 1시간으로 설정한 경우에 3㎛깊에서 내압의 양품율이 95%이상인 웨이퍼를 바라는 경우는 도2의 경계선의 하부에서 질소도프결정을 제조하면 되게 된다. 이같이 제조조건을 결정하면 안정한 품질의 질소도프어닐웨이퍼가 얻어지게 된다.

[실시예 3]

도1의 경계선(실선)보다 하부의 인상조건으로서 V/G가 0.27㎟/Kmin(V/G의 G에 대하여는 전술한 FEMAG의 준정상 모우드에서 시뮬레이션을 행하여 산출하였다)에서 응집온도대(1050-1000℃)의 통과시간 PT를 13분으로 설정하고, P형, 저항율 10Ω·㎝, 결정방위 <100>인 실리콘 단결정을 인상하고, 거울면 연마웨이퍼로 가공하였다.

질소농도는 3.9 X 10¹³개/㎤ (결정의 어깨위치에서의 계산값), 산소농도를 13∼15ppma(JEIDA)로 제어하였다. 다음에 이들 웨이퍼에 1200℃/1h 과 1150℃/2h의 아르곤 100% 분위기하에서의 어닐링을 행하고 MO-601에 의해 깊이 5㎛까지 존재하는 크기 50㎚이상의 그론-인 결함(LSTD)측정을 행하였다. 그 결과 1200℃의 열처리에서는 6개/6"웨이퍼(약 0.03개/㎠), 1150℃의 열처리에서는 10개/6"웨이퍼 (약 0.06개/㎠)의 극저결함 웨이퍼가 얻어졌다.

[비교예]

실시예 3의 비교로서, 종래의 4종류의 저결함웨이퍼(6인치, P형, 저항율 10∼20Ω·㎝)에 대하여 깊이 5㎛까지 존재하는 크기 50㎚이상의 그론-인 결함(LSTD)의 측정을 행하였다. 측정결과는 실시예 3과 함께 도 3에 기재하였다. 이들 4종류의 저결함웨이퍼의 제조조건은 다음과 같다.

어닐웨이퍼

인상속도 약 1㎜/min인 통상의 CZ 웨이퍼에 수소어닐 1200℃ 1시간을 행한 웨이퍼.

질소도닐어닐웨이퍼

V/G가 0.51㎠/Kmin (V/G의 G는 상기 FEMAG의 준정상 모우드에서 시뮬레이션을 행하여 산출하였다), PT가 14min에서 인상된 질소도프웨이퍼(질소농도 4 X 10¹³개/㎤, 산소농도 15ppma)에 아르곤어닐 1200℃, 1시간을 행한 웨이퍼

전면N영역의 질소도프웨이퍼

질소농도가 4 X 10¹³개/㎤로, 전면 N영역이 되는 조건에서 인상한 CZ웨이퍼
에피택셜 웨이퍼
인상속도 약 1mm/min의 통상 CZ웨이퍼에, 원료가스에 트리클로로실란을 사용하여, 1125℃에서 7㎛의 에피택셜층을 형성한 에피택셜웨이퍼.

도3에서, 종래의 저결함 실리콘웨이퍼는, 어느 것도 본 발명의 웨이퍼에 비하여 웨이퍼 표면의 결함이 많은 것으로 판단된다. 또한 이미 설명한 바와같이 종래의 질소도프웨이퍼는 제조 로트마다의 결함밀도 차이가 큰 결점이 있어 에피택셜웨이퍼는 에피택셜층을 형성하는 공정을 요한다는 결점이 있다.

본 발명은 상기 실시예에 한정되지 않으며, 상기 실시예는 단지 예시인 것으로서 본 발명의 특허 청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고 동일한 효과를 나타내는 것은 본 발명의 기술적 범위에 포함된다.

예를들어 상기 실시예에서는 직경 6인치의 실리콘 단결정을 육성하는 경우의 예를들어 설명하였으나, 본 발명은 이에 한정되지 않고 직경 8-16인치 혹은 그 이상의 실리콘 단결정에도 적용될 수 있다.

또한 본 발명은 실리콘 융액에 수평자장, 종자장 및 기타 자장등을 인가하는 소위 MCZ법에도 적용될 수 있는 것은 말할 것도 없다.

Claims (25)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 실리콘 단결정의 제조조건을 결정하는 방법으로서, 쵸코랄스키법에 의해 질소가 도프된 단수내지는 복수의 실리콘 단결정을 인상속도 V와 고액계면의 온도구배 G의 비 V/G 및 그론-인(Grown-in) 결함이 응집하는 온도대의 통과시간 PT 중의 어느 하나, 또는 둘 모두를 변화시켜 인상하고, 상기 실리콘 단결정에서 실리콘웨이퍼를 제조하고, 그 실리콘웨이퍼에 열처리를 행한 후, 이 실리콘웨이퍼 표면의 그론-인(Grown-in) 결함밀도 또는 전기특성을 측정하여 이 그론-인(Grown-in) 결함밀도 또는 이 전기특성을 기준으로 합부(合否)판단을 행하고, 그 합부판단과 상기 V/G, PT와의 상관관계를 구하고, 그 상관관계에 따라 합격이 되는 제조조건을 결정하는 것을 특징으로 하는 실리콘 단결정의 제조조건 결정방법.
12. 삭제
13. 제11항에 있어서, 상기 실리콘웨이퍼 표면의 그론-인(Grown-in) 결함밀도 또는 전기특성 측정은 상기 열처리 후의 실리콘웨이퍼표면을 연마한 후에 행하는 것을 특징으로 하는 실리콘 단결정의 제조조건 결정방법.
14. 제11항에 있어서, 상기 쵸코랄스키법에 의해 질소가 도프된 실리콘 단결정을 인상할 때의 실리콘 단결정 중의 질소농도 및 산소농도를 미리 설정하여 두는 것을 특징으로 하는 실리콘 단결정의 제조조건 결정방법.
15. 제14항에 있어서, 상기 질소농도 및 산소농도는 요구하는 BMD밀도로부터 설정하는 것을 특징으로 하는 실리콘 단결정의 제조조건 결정방법.
16. 제14항에 있어서, 상기 질소농도는 요구하는 N-0 도너의 발생량으로부터 설정하는 것을 특징으로 하는 실리콘 단결정의 제조조건 결정방법.
17. 제11항에 있어서, 상기 쵸코랄스키법에 의해 질소가 도프된 실리콘 단결정을 인상할 때에 결정중심이 V-리치(rich)영역으로 되는 조건에서 인상하는 것을 특징으로 하는 실리콘 단결정의 제조조건 결정방법.
18. 제11항에 있어서, 상기 쵸코랄스키법에 의해 질소가 도프된 실리콘 단결정을 인상할 때에 인상결정의 경(徑)방향 전면에 전위크러스터가 발생되지 않고, 결정중심이 V-리치(rich)영역으로 되는 조건으로 인상하는 것을 특징으로 하는 실리콘 단결정의 제조조건 결정방법.
19. 제11항에 있어서, 상기 PT 변화는 실리콘 단결정의 인상 도중에 인상속도 V를 변화시키는 것에 의해 행해지는 것을 특징으로 하는 실리콘 단결정의 제조조건 결정방법.
20. 제11항에 있어서, 상기 열처리로서 1150℃이상 1300℃이하에서 1시간 이상 10시간 이하의 열처리를 행하는 것을 특징으로 하는 실리콘 단결정의 제조조건 결정방법.
21. 제11항 및 제13항 내지 제20항 중 어느 한 항에 기재된 실리콘 단결정 제조조건 결정방법에 의해 결정된 제조조건을 이용하여 실리콘 단결정을 제조하고, 그 실리콘 단결정으로부터 실리콘 웨이퍼를 제조하는 것을 특징으로 하는 실리콘 웨이퍼 제조방법.
22. 제21항에 기재된 제조방법으로 제조된 실리콘 웨이퍼에 1150℃이상 1300℃이하에서 1시간 이상 10시간 이하의 열처리를 행하는 것을 특징으로 하는 실리콘 웨이퍼 제조방법.
23. 삭제
24. 삭제
25. 삭제

Images