[go: up one dir, main page]

CN1397094A - 双极型晶体管 - Google Patents

双极型晶体管 Download PDF

Info

Publication number
CN1397094A
CN1397094A CN01804324.0A CN01804324A CN1397094A CN 1397094 A CN1397094 A CN 1397094A CN 01804324 A CN01804324 A CN 01804324A CN 1397094 A CN1397094 A CN 1397094A
Authority
CN
China
Prior art keywords
emitter
bipolar transistor
base stage
joint
bar shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01804324.0A
Other languages
English (en)
Other versions
CN100521233C (zh
Inventor
K·奥芬格
M·蔡勒
J·贝克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1397094A publication Critical patent/CN1397094A/zh
Application granted granted Critical
Publication of CN100521233C publication Critical patent/CN100521233C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126Top-view geometrical layouts of the regions or the junctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133Emitter regions of BJTs
    • H10D62/135Non-interconnected multi-emitter structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/281Base electrodes for bipolar transistors

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及一种双极型晶体管(10),通过优化布图,使基极-集电极电容和集电极电阻的乘积减小,因此能提高这些重要的晶体管参数。双极型晶体管(10)包括几个发射极元件组成的发射极(E)(22,25,26),几个基极接头(B)(40,41)和几个集电极接头(C)(50)。所述元件按照规定的顺序设置,以形成晶体管布图。根据本发明该发射极(20)有至少一个闭合区(21),该发射极区(21)界定至少一个内部发射极区域(27),它可分成几个子区域(28)。至少一个基极接头(41)设置在发射极内部区域(27)中。至少一个基极接头(40)和集电极接头(50)设置在发射极区(21)的外部。

Description

双极型晶体管
本发明涉及一种双极型晶体管。
双极型晶体管通常包括两个邻近并列设置的半导体晶体中的半导体pn结。它是在两个n型掺杂区之间形成一个p型掺杂区而形成的npn晶体管,或者在两个p型掺杂区之间形成一个n型掺杂区而形成的pnp晶体管。这三个不同的掺杂区形成了发射极(E)、基极(B)和集电极(C)。它可用各种方式和方法安装,双极型晶体管与所述单个晶体管之间的差别是,它安装在导电板上规定的外壳中,与同一半导体衬底上的其它半导体元件一起构成所述的集成晶体管。
除了涉及晶体管临界频率的跃迁频率外,基极电阻和基极—集电极电容也是晶体管的重要参数,其它的重要参数例如有:最大振荡频率、功率放大率、最小噪音量、栅极延迟时间以及其他类似的参数。所以适用如下方法: f max = f T 8 π × R B × C BC
其中,fmax代表最大振荡频率,fT表跃迁频率,RB代表基极电阻和CBC代表基极—集电极电容。
跃迁频率主要取决于晶体管有源区中的掺杂物分布形状。乘积RB*CBC由称作几何结构的晶体管布图决定。
现有的双极型晶体管,例如名为硅微波晶体管(Silizium-Mikrowellen-Transistoren)常常用于晶体管的布图,如图1中所示。这样的双极型晶体管包括至少一个由一个或几个发射极元件构成的发射极,一个或几个基极接头和一个或几个集电极接头。该至少一个发射极、至少一个基极接头和至少一个集电极接头按规定顺序互相连接构成晶体管布图。
如图1所示,该发射极(E)为条形的,发射极条宽度为印刷板所能达到的最小宽度,这能使其具有很小的基极电阻。为把所有的基极电阻减小到最低,可用两个基极条(B)围绕发射极条。在大多数情况下,人们采用两个发射极条,所以只需要三个(而非四个)基极条,因为中间的基极接头可以应用于两个发射极条。集电极接头(C)设置在基极接头的外侧。
下面将描述晶体管布图通过使用最小的印刷板宽度而使基极电阻达到最小。
通过发射极条的延长部分使基极电阻减小,因为基极电阻与l/lE成正比,lE是发射极长度。可是基极—集电极电容CBC与发射极长度lE成正比,所以乘积RB*CBC的近似值与发射极的长度lE无关。
公知的双极型晶体管要求合适的发射极面积,即在应用中,双极型晶体管总是要求希望的电流量。
这种公知的双极型晶体管可以采用所谓的自调整双—多晶硅工艺。
在现有技术的基础上,本发明的目的在于,通过最佳的晶体管布图来获得相关的双极性晶体管参数。
本发明的双极型晶体管,具有由至少一个或多个发射极元件构成的发射极,一个或几个基极接头和一个或几个集电极接头。该至少一个发射极、至少一个基极接头和至少一个集电极接头按最佳的顺序设置以形成该晶体管布图。本发明的双极型晶体管,发射极至少形成一个闭合的区域,该发射极区界定至少一个发射极内部区域,两个或多个基极接头设置在它上面,且至少另一个基极接头和至少一个集电极接头设置在发射极区的外侧。
通过相同的设计规则(Design-Regeln)(称作相同的技术要求),应用本发明可以形成最佳的晶体管结构,它与图1中所描述的现有的晶体管布图相比,可获得更小的乘积RB*CBC。因此,该改善得到了双极型晶体管的特性。具体地说,按本发明可以明显地改善双极型晶体管的高频特性有最大振荡频率和更小的噪声。
本发明的双极型晶体管同现有的双极型晶体管相比区别在于,它不是用来解决最小基极电阻RB的问题,而是要达到最佳的乘积RB*CBC。虽然它也可以达到很小的基极电阻RB以及更小的基极—集电极电容CBC,但是在其他部分没有更详细的说明。
与现有的晶体管布图的差别是,它界定至少一个闭合的发射极区域,这就意味着该发射极具有至少一个常用构件,这个常用构件形成或包含至少一个基极内部区域(Emitter-Innenraum)。至少一个基极接头设置在这个发射极内部区域中。
本发明不仅仅局限于本发明中的发射极区的确定构成方式,将结合附图进一步说明其他的实施方式。
本发明的双极型晶体管其它的优选实施方式将由从属权利要求提出。
有利的是,该发射极区可形成两个或多个发射极元件,它们互相连接构成该闭合的发射极区。
该发射极区形成两个或多个条形的发射极元件,它们相互平行隔开。此外,该条形发射极元件与外部发射极板在各个自由端相互联接。当发射极区设有多个条形发射极元件时,与它数目相同的子元件构成该外部发射极板,并且,这些子元件在整个布图中构成该外部发射极板。与现有的晶体管布图的差别是,不是仅仅由条形发射极直接连接,而是通过中间板来连接两个发射极板。
在另一实施方式中,在上述两个外部发射极板之间至少有一个其它的发射极板,这个内部发射极板设置在两个条形发射极元件之间,并与它们相互连接。因此,可界定两个或多个的子区域。因此当发射极区上仅有一个内部发射极板时,它的形状为“8字型”。本发明中,没有限定内部发射极的确切的数目。当应用多个条形发射极元件时,与它数目相同的发射极元件构成该内部发射极板。
在各个发射极板之间分别设置基极接头。这就是说,该基极接头可以按规定顺序设置在一个或多个子区域上。
选择表面长度和可选的内部发射极板以及条形发射极元件之间的分隔距离,本发明进行了非常精细的选择,所以,它遵循使基极接头达到最小尺寸的设计原则。
优选方式为该发射极由两个或多个的封闭发射极区组合而成。
更有利的是,可以在该发射极区外设置至少两个条形基极接头和/或两个条形集电极接头。
该条形基极接头可以设置成相互平行且与外部发射极板相互间隔开。
这也说明,该条形集电极接头也是相互平行且与条形发射极元件隔开的。
在后面进一步描述采用上述基极接头和/或集电极接头的结构。
另一优选方式为至少一个发射极可以包围或紧连一个第一金属层。
在另一实施方式中,至少一个基极接头上可以设置第二金属层,该第二金属层与第一金属层表面隔开,并与第一金属层平行。
下面举例说明,当发射极封闭在第一金属层中时,该基极接头在第二金属层中向上延伸并且在第二金属层中经过发射极板向上和下延伸到各自的接触区。采用这两个金属层,同现有的双极型晶体管相比,并没有增加额外的费用,因为通过这两个金属层可以实现与发射极、基极和集电极的接触,也可以实现在所述的焊盘设置接头。
另一优选方式为,在至少一个发射极和至少一个集电极接头之间的基极端采用基极多晶硅材料。这个基极端在双极型晶体管中有控制电极的功能。该基极端可以作为电流转换器来控制电流从发射极流向集电极。本发明中的双极型晶体管在发射极和至少一个集电极接头之间没有更多的特有的基极接头,这与现有的双极型晶体管不同。发射极和集电极接头之间的基极端采用基极多晶硅材料。
特别有利的是,上述材料可采用硅化物。与此同时,也可使双极型晶体管很经济。与多晶硅材料相比阻挡层采用硅材料,在发射极和集电极接头之间非接近金属接头处可以形成有更低电阻的基极端。
本发明中的双极型晶体管同采用同样大小发射极面积的现有的晶体管设计相比,具有更大的电流量,更紧密的结构以及更小的基极—集电极电容CBC。此外,集电极电阻RC将减小,以及发射极与集电极接头之间不用基极接头分隔开。因此,同样的设计将会使本发明中的晶体管的面积减小40%。
通过另一种模拟实验评估本发明中的双极型晶体管的布图方式对基极电阻RB、基极—集电极电容CBC的影响,该实验结果用表1表示:
表1
      类型    RB[Ω]    CBC[fF]    RB*CBC[fs]
    标准的     22.1     37.3     824
    标准硅化物     20.8     37.3     776
    新布图     25.2     23.8     600
    新硅化物布图     21.2     23.8     605
表1列出基极电阻RB、基极集电极电容CBC以及乘积RB*CBC的计算值,该值是针对现有技术中的以及本发明中的晶体管设计来计算的,两晶体管的发射极面积均为10μm2。表1中现有技术中的情况用“标准的”表示,现有技术中采用基极多晶硅硅化物情况用“标准硅化物”表示,本发明中的情况用“新布图”表示,本发明中采用基极多晶硅硅化物情况用“新硅化物布图”表示。
均没有采用硅化物的本发明中的双极型晶体管布图与现有技术中的晶体管布图相比,乘积RB*CBC将降低27%,而两者均采用硅化物结构则乘积RB*CBC降低将大于35%。
总之,采用本发明的双极型晶体管布图将能获得更好的性能。首先,乘积RB*CBC明显减小。其次,集电极电阻RC也将减小。另外,本发明中的双极型晶体管可以有更高的跃迁频率、最大振荡频率和更小的噪音。再者,集电极基极电容和功率损耗都将减小。再者,本发明中的双极型晶体管需占更少的面积,所以单位面积上可设置更多的晶体管,这将会使整个成本降低。即采用这种布图方式,可以实现更优的、完全合适的花费。再者,工艺模块不再是必不可少的了。最后,本发明中采用双极工艺的双极型晶体管有很多的用途,所以它将具有很大的市场份额。
更有利的是,本发明中的双极型晶体管为微波晶体管。但是,本发明并不局限于这几种双极型晶体管类型,它可采用其他的适用的电路。
下面结合附图所示的实施例详细说明本发明,附图中:
图1是现有技术双极型晶体管的布图示意图;
图2是按照本发明的晶体管的第一实施例布图的示意图;
图3是按照本发明的晶体管的另一实施例布图的示意图;
图4是按照本发明的晶体管的另一实施例布图示意图;
图5仍是按照本发明中的晶体管的另一实施例布图的示意图;
图6a和6b是根据图1示出的现有技术中的晶体管的实际等比例尺寸图(图6a)和根据图2所示出的本发明的晶体管的实际等比例尺寸图(图6b),它们具有相同的发射极面积,它称作相同的电流量。
图1中的双极型晶体管是由几个单独的硅微波晶体管组合而成。该双极型晶体管10是按现有设置方式构成的。该双极型晶体管10包括由两个条形发射极元件构成的发射极。每个发射极条22的宽度为印刷板所能达到的最小的宽度。为了把双极型晶体管的基极电阻降到最低,每个发射极元件22由两个基极接头(B)40所围绕。如图1所示有两个条形发射极元件22,所以需要有三个而非四个条形基极接头40。因为,中间的基极接头可以应用于两个发射极元件22上。基极接头40的外表面上再分别固定两个条形集电极接头(C)50。
优选的双极型晶体管布图方式,如前面所提到的本发明中的双极型晶体管10的布图方式,将在附图2中表示。
该双极型晶体管10包括一个发射极(E)20,该发射极由两个条形发射极元件22构成,两个条形发射极元件22设置成相互平行且相互隔开。在自由端23、24处,条形发射极元件22与外部发射极板25相互连接。因此,发射极20形成闭合的发射极区21,该发射极区又界定出发射极内部区域27。
在两个外部发射极板25中间,是另一个条形发射极板26,它与两个条形发射极元件22相连接。这个附加的内部发射极板26把发射极内部区域27分成两个子区域28,使该发射极20形成“8字型”。
在发射极板25、26中间的部分被称作子区域28,它上面设置基极接头(B1,B2)41。把条形发射极元件22间隔开的部分被称作表面内部发射极条25、26,这些条都如此小地选择。这样的设计可以使在子区域28中的基极接头41具有最小的电容。
在闭合的发射极区21之外,设置两个条形基极接头(B)40与外部发射极板25相互平行且相互隔开。同时在闭合的发射极区21之外,也设置两个条形集电极接头(C)51与发射极元件22相互平行且相互隔开。
发射极20形成在第一金属层中,基极接头40、41在第二金属层中向上延伸,该基极接点在第二金属层中然后能够在发射极板25,26上延伸到各自的接触区。
对照图1和图2,在图2所示的本发明中的双极型晶体管布图中,在发射极20和集电极接头50之间没有更多的、特有的基极接头。基极引线在这个位置,它采用基极多晶硅材料,且最好采用硅化物。
如图2所示,本发明中的双极型晶体管与图1中所示的具有相同发射极面积的晶体管布图方式相比,它具有相同的电流量,本发明中的双极型晶体管具有更紧密的结构并具有更小的基极—集电极电容。此外,由于发射极20和集电极接头50不是经过基极接头而分开的,所以集电极电阻将减小。
图6a和6b清楚地表示条形双极型晶体管的布图的缩小示意图,在图6a中表示。与图1示出的现有技术中的双极型晶体管10相应的实际等比例尺寸。图6b则是与图2中的本发明中的双极型晶体管10相应的实际等比例尺寸。
通过直接对比图6a和6b,在相同的设计规则时通过布图优化,对于各自相同大小的发射极面积,该晶体管面积减小了约40%。
图3所示为双极型晶体管10的实施例布图示意图。图3所示的基础结构和两个条形基极接头40和集电极接头50置于发射极20两侧的结构与图2中示出的双极型晶体管相对应。这里可以同时参阅图2以避免重复描述。
图3和图2所示的双极型晶体管的区别在于,图3中的双极型晶体管有两个以上的发射极板26。因此,同样会有发射极内部区域27两个以上的子区域28。其中,子区域的具体的个数可以任意选定,也可以根据具体应用中的需要选定。值得强调的是,在其它的变形中,设置在子区域28上的基极接头41并不像图3中示出的基极接头(B1、B2、…Bn)41那样只单独排成一列。
图4所示为本发明的双极型晶体管10的另一实施例布图,该双极型晶体管10中的发射极(E)20形成一个闭合的发射极区21。它与其它的实施例布图的区别在于该闭合发射极区21设置有两个以上的条形发射极元件22,它们相互平行且相互隔开。制造该闭合的发射极区21时,单个发射极板21与设置在外部发射极板上的部件25a通过各自的自由端23、24连接在一起。
在外部发射极板25上分开设置的部件25a之间固定部件26a,它也设置在内部发射极板26上。在图4示出的实施例布图中,只有一个内部发射极板26,所以该闭合发射极区21在内部发射极区域27中界定出两行且任意列数的子区域28。在图3示出的基础能量上,同样可以任意增加列数。
在图4的实施例布图中,采用任意列数的子区域28,它上面设置有任意数的基极接头(B11,B12,…B1n,B21,B22,…B2n)。
两个条形基极接头(B)40分别置于发射极板25的两侧,两个条形集电极接头(C)50分别在条形发射极元件22两侧。
图5表示双极型晶体管10的又一实施例布图,任意数目的闭合发射极区(E1,E2,…E3)21按彼此相邻的顺序排列构成该发射极(E)20。每一个发射极区21可以是图2中示出的那样,也可以是其他的结构。在每一个发射极区21的外部发射极板25的外侧,有条形基极接头(B)40分别置于它的两侧。在每个发射极区21的条形发射极元件22的外侧,有条形集电极接头(C)50置于它的两侧。在每两个发射极区21之间,仅有一个集电极接头50把它们隔开。所以该发射极20共包括n个闭合发射极区(E1,E2,…En)和n+1个集电极接头(C1,C2,…Cn,Cn+1)50。

Claims (14)

1.双极型晶体管,包括至少一个由一个或多个发射极元件构成的发射极,一个或多个基极接头和一个或多个集电极接头,该至少一个发射极、至少一个基极接头和至少一个集电极接头按规定的顺序互相连接,组成该晶体管布图,其特征在于,该发射极(20)含有至少一个闭合的发射极区(21),该至少一个发射极区(21)界定至少一个发射极内部区域(27),含有两个或多个基极接头(40,41),至少一个基极接头(41)设置在发射极内部区域(27)的内部,至少一个另外的基极接头(40)和至少一个集电极接头(50)设置在该发射极区(21)的外侧。
2.根据权利要求1的双极型晶体管,其特征在于,该发射极区(21)包括两个或多个互相连接的发射极元件(22,25,26)。
3.根据权利要求1或2的双极型晶体管,其特征在于,该发射极区(21)包括两个或多个条形发射极元件(22),它们互相平行且相互隔开,该条形发射极元件(22)与作为外部发射极板(25)构成的发射极元件在各自的自由端(23,24)互相连接。
4.根据权利要求3的双极型晶体管,其特征在于,把发射极内部区域(27)分成两个或多个的子区域(28),在两个外部发射极板(25)之间连接至少一个另外的内部发射极板(26),该发射极板(22)与两个条形的发射极元件(22)相连。
5.根据权利要求4的双极型晶体管,其特征在于,在一个或多个子区域(28)中,设置有基极接头(41)。
6.根据权利要求1至5中之一的双极型晶体管,其特征在于,该发射极(20)形成两个或多个闭合的发射极区(21)。
7.根据权利要求1至6中之一的双极型晶体管,其特征在于,至少两个条形基极接头(40)和/或至少两个条形集电极接头(50)设置在至少一个发射极区(21)的外侧。
8.根据权利要求7和权利要求3至6中之一的双极型晶体管,其特征在于,该条形基极接头(40)与该外部发射极板(25)相互平行且相互隔开。
9.根据权利要求7和权利要求3至6中之一的双极型晶体管,其特征在于,该条形集电极接头(50)与该条形发射极元件(22)相互平行且相互隔开。
10.根据权利要求1至9中之一的双极型晶体管,其特征在于,至少一个发射极(20)被包围或紧连一个第一金属层。
11.根据权利要求10的双极型晶体管,其特征在于,至少一个基极接头(40,41)延伸或可延伸到与第一金属层平行并且隔开的第二金属层。
12.根据权利要求1至11中之一的双极型晶体管,其特征在于,在至少一个发射极(20)和至少一个集电极接头(50)之间的基极端,采用基极多晶硅材料。
13.根据权利要求12的双极型晶体管,其特征在于,上述基极多晶硅材料为硅化物。
14.权利要求1至13中之一的双极型晶体管为微波晶体管。
CNB018043240A 2000-01-31 2001-01-24 双极型晶体管 Expired - Fee Related CN100521233C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10004111.6 2000-01-31
DE10004111A DE10004111A1 (de) 2000-01-31 2000-01-31 Bipolartransistor

Publications (2)

Publication Number Publication Date
CN1397094A true CN1397094A (zh) 2003-02-12
CN100521233C CN100521233C (zh) 2009-07-29

Family

ID=7629303

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018043240A Expired - Fee Related CN100521233C (zh) 2000-01-31 2001-01-24 双极型晶体管

Country Status (9)

Country Link
US (1) US6770953B2 (zh)
EP (1) EP1252660B1 (zh)
JP (1) JP2003522414A (zh)
KR (1) KR20020089335A (zh)
CN (1) CN100521233C (zh)
AT (1) ATE441210T1 (zh)
DE (2) DE10004111A1 (zh)
TW (1) TW497263B (zh)
WO (1) WO2001057916A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101599491A (zh) * 2008-06-05 2009-12-09 恩益禧电子股份有限公司 Esd保护电路和半导体器件
WO2023070477A1 (zh) * 2021-10-28 2023-05-04 华为技术有限公司 鳍式双极结型晶体管及其制备方法、电子设备

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10318422B4 (de) * 2003-04-23 2006-08-10 Infineon Technologies Ag Hochfrequenz-Bipolartransistor mit Silizidregion und Verfahren zur Herstellung desselben
KR100819558B1 (ko) 2006-09-04 2008-04-07 삼성전자주식회사 반도체 저항소자들 및 그의 형성방법들
US7439608B2 (en) * 2006-09-22 2008-10-21 Intel Corporation Symmetric bipolar junction transistor design for deep sub-micron fabrication processes
US8020128B2 (en) * 2009-06-29 2011-09-13 International Business Machines Corporation Scaling of bipolar transistors
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US9025357B2 (en) 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US9431127B2 (en) 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US8830720B2 (en) 2010-08-20 2014-09-09 Shine C. Chung Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US8488359B2 (en) 2010-08-20 2013-07-16 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US9042153B2 (en) 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
US8760904B2 (en) 2010-08-20 2014-06-24 Shine C. Chung One-Time Programmable memories using junction diodes as program selectors
US9019742B2 (en) 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US8913449B2 (en) 2012-03-11 2014-12-16 Shine C. Chung System and method of in-system repairs or configurations for memories
US8988965B2 (en) 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
US9076513B2 (en) 2010-11-03 2015-07-07 Shine C. Chung Low-pin-count non-volatile memory interface with soft programming capability
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
US9496265B2 (en) 2010-12-08 2016-11-15 Attopsemi Technology Co., Ltd Circuit and system of a high density anti-fuse
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
KR101300214B1 (ko) * 2011-02-21 2013-08-26 충남대학교산학협력단 정합 특성이 개선된 쌍극성 접합 트랜지스터
US8912576B2 (en) 2011-11-15 2014-12-16 Shine C. Chung Structures and techniques for using semiconductor body to construct bipolar junction transistors
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US9007804B2 (en) 2012-02-06 2015-04-14 Shine C. Chung Circuit and system of protective mechanisms for programmable resistive memories
US8861249B2 (en) 2012-02-06 2014-10-14 Shine C. Chung Circuit and system of a low density one-time programmable memory
US8917533B2 (en) 2012-02-06 2014-12-23 Shine C. Chung Circuit and system for testing a one-time programmable (OTP) memory
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
US9412473B2 (en) 2014-06-16 2016-08-09 Shine C. Chung System and method of a novel redundancy scheme for OTP
US9312371B2 (en) * 2014-07-24 2016-04-12 Globalfoundries Inc. Bipolar junction transistors and methods of fabrication
TWI677073B (zh) * 2016-04-27 2019-11-11 聯華電子股份有限公司 雙載子接面電晶體佈局結構
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
US20190181251A1 (en) * 2017-12-07 2019-06-13 Qualcomm Incorporated Mesh structure for heterojunction bipolar transistors for rf applications
US10811497B2 (en) * 2018-04-17 2020-10-20 Silanna Asia Pte Ltd Tiled lateral BJT
US10700187B2 (en) 2018-05-30 2020-06-30 Silanna Asia Pte Ltd Tiled lateral thyristor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1281036B (de) * 1965-07-31 1968-10-24 Telefunken Patent Transistor und Verfahren zu seiner Herstellung
US3922706A (en) 1965-07-31 1975-11-25 Telefunken Patent Transistor having emitter with high circumference-surface area ratio
JPS60165759A (ja) * 1984-02-07 1985-08-28 Nippon Denso Co Ltd 集積回路素子
JPH0611052B2 (ja) * 1984-07-18 1994-02-09 三洋電機株式会社 トランジスタ
US5341020A (en) * 1991-04-12 1994-08-23 Sanken Electric Co., Ltd. Integrated multicellular transistor chip for power switching applications
DE69402221T2 (de) * 1993-01-29 1997-08-14 Nat Semiconductor Corp Bipolartransistoren und deren Herstellungsverfahren
US5455449A (en) * 1994-06-30 1995-10-03 National Semiconductor Corporation Offset lattice bipolar transistor architecture
JPH11501465A (ja) * 1995-12-28 1999-02-02 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ Soi上にセルフアラインバーチカルバイポーラトランジスタを製造する方法
JP2000100826A (ja) * 1998-09-28 2000-04-07 Rohm Co Ltd パワートランジスタ及びそれを用いた半導体集積回路装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101599491A (zh) * 2008-06-05 2009-12-09 恩益禧电子股份有限公司 Esd保护电路和半导体器件
US8536680B2 (en) 2008-06-05 2013-09-17 Renesas Electronics Corporation ESD protection circuit and semiconductor device
WO2023070477A1 (zh) * 2021-10-28 2023-05-04 华为技术有限公司 鳍式双极结型晶体管及其制备方法、电子设备

Also Published As

Publication number Publication date
US20030052387A1 (en) 2003-03-20
JP2003522414A (ja) 2003-07-22
EP1252660B1 (de) 2009-08-26
DE10004111A1 (de) 2001-08-09
TW497263B (en) 2002-08-01
ATE441210T1 (de) 2009-09-15
WO2001057916A2 (de) 2001-08-09
US6770953B2 (en) 2004-08-03
CN100521233C (zh) 2009-07-29
DE50115071D1 (de) 2009-10-08
KR20020089335A (ko) 2002-11-29
EP1252660A2 (de) 2002-10-30
WO2001057916A3 (de) 2002-03-21

Similar Documents

Publication Publication Date Title
CN1397094A (zh) 双极型晶体管
CN1297014C (zh) 具有位于有源单元阵列外的屏蔽电极的晶体管排列
US8294206B2 (en) Integrated circuit device and method for its production
CN1653619A (zh) 沟槽dmos晶体管结构
CN1090680A (zh) 半导体器件
CN1442907A (zh) Mos晶体管组件
CN1799145A (zh) 具有边缘终止结构的半导体器件及其制造方法
CN1787136A (zh) 多层片状电容器和多层片状电容器阵列
US8420487B2 (en) Power MOS electronic device and corresponding realizing method
CN1933179A (zh) 半导体装置
CN1156014C (zh) 半导体器件
CN1166005C (zh) 半导体器件
US7217985B2 (en) Semiconductor device including a transistor having low threshold voltage and high breakdown voltage
CN1108814A (zh) 带有公共基区的晶体管
CN1127142C (zh) 半导体器件
CN1596463A (zh) 电容器及制造电容器之方法
CN1293644C (zh) 半导体器件
CN1320968A (zh) 半导体装置及其制造方法
TWI813004B (zh) 緊湊的電容結構
CN1215924A (zh) 半导体集成电路
CN1231514A (zh) 半导体存储器件
CN1232299A (zh) 半导体器件
CN1097311C (zh) 半导体装置的制造方法和半导体装置
CN200979884Y (zh) 一种复合型的场效应晶体管结构
CN1677664A (zh) 静电放电保护器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090729

Termination date: 20170124

CF01 Termination of patent right due to non-payment of annual fee