CN1293644C - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN1293644C CN1293644C CNB031063454A CN03106345A CN1293644C CN 1293644 C CN1293644 C CN 1293644C CN B031063454 A CNB031063454 A CN B031063454A CN 03106345 A CN03106345 A CN 03106345A CN 1293644 C CN1293644 C CN 1293644C
- Authority
- CN
- China
- Prior art keywords
- film
- crystalline film
- semiconductor device
- sige
- mobility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 92
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 230000003647 oxidation Effects 0.000 claims abstract description 20
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 20
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims abstract 3
- 239000010410 layer Substances 0.000 claims 8
- 230000002401 inhibitory effect Effects 0.000 claims 2
- 239000000126 substance Substances 0.000 claims 1
- 239000002344 surface layer Substances 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract 3
- 230000002269 spontaneous effect Effects 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 24
- 238000006701 autoxidation reaction Methods 0.000 description 18
- 230000005764 inhibitory process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/801—FETs having heterojunction gate electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
- H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种包括半导体衬底的半导体器件,其特征在于:所述半导体衬底具有:导电部;通过与该导电部的下表面相接,使得在构成该导电部的半导体中产生晶格畸变,使流过该导电部的电子的迁移率提高的迁移率提高部;以及氧化抑制部,构成上述半导体衬底的一个表面,并覆盖上述导电部的上表面,具有抑制上述导电部被自然氧化的功能;其中所述氧化抑制部配置在一个栅绝缘膜之下,该栅绝缘膜包括Al2O3膜或者HfO2膜;以及所述氧化抑制部和下面的导电部用作晶体管的沟道区。按照上述结构,SiGe结晶膜抑制了Si结晶膜的自然氧化。其结果是,得到消除因Si结晶膜表面的自然氧化引起的在Si结晶膜中的导电性降低而产生的问题的半导体器件。
Description
技术领域
本发明涉及具备半导体衬底的半导体器件。
背景技术
作为使用具备半导体衬底的半导体器件的一例的晶体管,DRAM(动态随机存储器)的晶体管广为人知。图5是现有的DRAM的晶体管的剖面图。图5所示的现有的DRAM晶体管具有如下的结构。
现有的晶体管在半导体衬底1上形成包含p型杂质的SiGe结晶膜衬底2。还有,在SiGe结晶膜衬底2上,形成具有作为沟道区功能的包含p型杂质的Si结晶膜4。还有,在Si结晶膜4的两侧形成具有作为源/漏区功能的包含n型杂质的Si结晶膜3。还有,在Si结晶膜4上通过栅绝缘膜5形成栅电极6。
由上述Si结晶膜3、Si结晶膜4、栅绝缘膜5及栅电极6构成n沟道晶体管7。
在上述现有的晶体管中,Si结晶膜4在SiGe结晶膜衬底2上形成。由此,在Si结晶膜4上产生晶格畸变。由此,提高了流过Si结晶膜4中的电子的迁移率。即,现有的晶体管由于利用在SiGe结晶膜衬底2上形成的Si结晶膜4作为构成沟道区的材料,漏电流增大。
此外,在现有的技术中,Si结晶膜4在半导体衬底内形成,在作为电子流过的导电部的一例而被记载的同时,SiGe结晶膜2通过与导电部的下表面相接,使在构成导电部的半导体中产生晶格畸变,作为提高流过该导电部的电子的迁移率的迁移率提高部的一例而被记载。
上述现有的晶体管是作为沟道区的Si结晶膜4的表面与栅绝缘膜接触的结构。因此,在形成栅绝缘膜5的阶段,Si结晶膜4的表面露出于外侧。因此,在导电部的一例的Si结晶膜4的表面上成为容易形成自然氧化膜等的结构。由此,在形成栅绝缘膜5后,因栅绝缘膜5的存在而引起Si结晶膜4的表面被氧化。其结果是,栅绝缘膜5自身的介电常数降低。据此,当在栅电极上施加电压的情况下,在Si结晶膜4上形成的沟道区成为不完全的沟道区。其结果是,产生不能得到所希望的漏电流的问题。
还有,在现有的晶体管中,作为源/漏区的Si结晶膜4的表面与在源/漏区上流过电流的导电构件(例如:接触栓)接触。即使在形成该导电构件的阶段,Si结晶膜3的表面也露出于外侧。因此,在现有的晶体管中,在导电部的一例的Si结晶膜3的表面上容易形成自然氧化膜等。由此,在导电构件和作为源/漏区的Si结晶膜3之间的接触电阻增加。其结果是,产生晶体管工作速度降低的问题。
发明内容
本发明的目的在于:提供消除因在导电部的表面的自然氧化引起的在导电部中的导电性降低而产生的问题的半导体器件。
另一目的在于:提供消除因在Si结晶膜的表面的自然氧化引起的在Si结晶膜中的导电性降低而产生的问题的半导体器件。
根据本发明的一个方面的一种包括半导体衬底的半导体器件,其特征在于:所述半导体衬底具有:导电部;通过与该导电部的下表面相接,使得在构成该导电部的半导体中产生晶格畸变,使流过该导电部的电子的迁移率提高的迁移率提高部;以及氧化抑制部,构成上述半导体衬底的一个表面,并覆盖上述导电部的上表面,具有抑制上述导电部被自然氧化的功能;其中所述氧化抑制部配置在一个栅绝缘膜之下,该栅绝缘膜包括Al2O3膜或者HfO2膜;以及所述氧化抑制部和下面的导电部用作晶体管的沟道区。
按照上述结构,由于半导体衬底的表面层由难于被自然氧化的氧化抑制部构成,能够消除因半导体衬底的表面层被自然氧化而产生的问题。还有,由于电子在因迁移率提高部的影响而产生晶格畸变的导电部移动,电子的迁移率得到提高。
根据本发明的另一方面的一种包括半导体衬底的半导体器件,其特征在于:半导体衬底具有:在第1SiGe层上形成的Si层;以及在该Si层上形成并与该Si层相接,而且构成所述半导体衬底的表面层的第2SiGe层,其中所述第2SiGe层配置在一个栅绝缘膜之下,该栅绝缘膜包括Al2O3膜或者HfO2膜;以及所述Si层和所述第2SiGe层用作晶体管的沟道区。
按照上述的结构,由于半导体衬底的表面层由难于被自然氧化的第2SiGe层构成,能够消除因半导体衬底的表面层被自然氧化而产生的问题。还有,由于电子在因第2SiGe层的影响而产生晶格畸变的Si层中移动,电子的迁移率并不降低。进而,由于设置在Si层的表面上的是使在Si层中产生晶格畸变的第1SiGe层,使电子迁移率降低的可能性降低了。
附图说明
图1是本发明的实施例1的半导体器件的剖面图。
图2是本发明的实施例2的半导体器件的剖面图。
图3是本发明的实施例3的半导体器件的剖面图。
图4是本发明的实施例4的半导体器件的剖面图。
图5是现有的半导体器件的剖面图。
具体实施方式
以下,使用图1~图4,说明本发明的实施例的半导体器件。
(实施例1)
首先,使用图1说明本发明的实施例1的半导体器件。
如图1所示,在本实施例的半导体器件中,在半导体衬底1上形成包含p型杂质的SiGe结晶膜衬底2。还有,在SiGe结晶膜衬底2上,形成具有作为沟道区功能的包含p型杂质的Si结晶膜4b。还有,在Si结晶膜4b上,形成具有作为沟道区功能的包含p型杂质的SiGe结晶膜4a。还有,在SiGe结晶膜4a及Si结晶膜4b的两侧,形成具有作为源/漏功能的包含n型杂质的Si结晶膜3。还有,在SiGe结晶膜4a上,通过栅绝缘膜5形成栅电极6。此外,SiGe结晶膜4a是极薄的膜。
由上述的Si结晶膜3、SiGe膜4a、Si膜4b、栅绝缘膜5及栅电极6构成n沟道晶体管7。
按照上述本实施例的半导体器件,在沟道区的表面上使用难于被自然氧化的SiGe结晶膜4a。因此,在沟道区的表面上能够不形成自然氧化膜而形成栅绝缘膜5。其结果是,能够抑制栅绝缘膜的介电常数的降低。所以,当在栅电极上施加电压时,能够抑制沟道区成为不完全的沟道区。因此,晶体管能够得到所希望的漏电流。
还有,在上述实施例的半导体器件中,在沟道区上形成有晶格畸变的Si结晶膜4b。因此,能够不使流过沟道区的电子的迁移率降低而得到所希望的漏电流。
进而,由于设置在Si结晶膜4b的表面上的是使在Si结晶膜4b中产生晶格畸变的SiGe结晶膜4a,使电子的迁移率降低的可能性降低了。
(实施例2)
其次,使用图2说明本发明的实施例2的半导体器件。如图2所示,在本实施例的半导体器件中,在半导体衬底1上形成包含p型杂质的SiGe结晶膜衬底2。还有,在结晶膜衬底2上形成具有作为沟道区功能的包含p型杂质的Si结晶膜4b。还有,在Si结晶膜4b上,形成具有作为沟道区功能的包含p型杂质的SiGe结晶膜4a。还有,在SiGe结晶膜4a及Si结晶膜4b的两侧形成具有作为源/漏区功能的、包含n型杂质的Si结晶膜3b和位于Si结晶膜3b之上的包含n型杂质的SiGe结晶膜3a。还有,在SiGe结晶膜4a上,通过栅绝缘膜5形成栅电极6。此外,包含p型杂质的SiGe结晶膜4a是极薄的膜。
由上述的SiGe结晶膜3a、Si结晶膜3b、SiGe膜4a、Si结晶膜4b、栅绝缘膜5及栅电极6构成n沟道晶体管7。
按照上述本实施例的半导体器件,在沟道区的表面上使用难于被自然氧化的SiGe结晶膜4a。因此,与实施例1的半导体器件同样,晶体管能够得到所希望的漏电流。
还有,在上述实施例的半导体器件中,在沟道区上形成有晶格畸变的Si结晶膜4b。因此,能够不使流过沟道区的电子的迁移率降低得到所希望的漏电流。
进而,由于设置在Si结晶膜4b的表面上的是使Si结晶膜4b中产生晶格畸变的SiGe结晶膜4a,使电子的迁移率降低的可能性降低了。
还有,采用本实施例的半导体器件,在源/漏区的表面上使用难于被自然氧化的SiGe结晶膜3a。因此,能够在源/漏区的表面上不形成自然氧化膜而在源/漏区表面上直接连接导电构件。其结果是,能够抑制在源/漏区和与源/漏区连接的导电构件之间的接触电阻的增加。因此,能够抑制晶体管的工作速度的降低。
还有,SiGe结晶膜3a的电阻率与Si结晶膜3b相比要低得多。因此,能够充分降低源/漏区的电阻。从而,能够促进晶体管工作的高速化。
进而,由于设置在Si结晶膜3b的表面上的是使Si结晶膜3b中产生晶格畸变的SiGe结晶膜3a,使电子的迁移率降低的可能性降低了。
(实施例3)
再次,使用图3说明本发明的实施例3的半导体器件。
如图3所示,在本实施例的半导体器件中,在半导体衬底1上形成包含n型杂质的SiGe结晶膜衬底2。还有,在SiGe结晶膜衬底2上,形成具有作为沟道区功能的包含n型杂质的Si结晶膜4b。还有,在Si结晶膜4b上,形成具有作为沟道区功能的包含n型杂质的SiGe结晶膜4a。还有,在SiGe结晶膜4a及Si结晶膜4b的两侧形成具有作为源/漏区功能的包含p型杂质的Si结晶膜3。还有,在SiGe的结晶膜4a上通过栅绝缘膜5形成栅电极6。此外,包含n型杂质的SiGE的结晶膜4a是极薄的膜。
由上述的Si结晶膜3、SiGe结晶膜4、Si结晶膜4b、栅绝缘膜5及栅电极6构成P沟道晶体管7。
即,当本实施例的半导体器件与实施例1的半导体器件进行比较时,除n型与p型互为相反以外没有不同点。
按照上述本实施例的半导体器件,与实施例1的半导体器件同样,在沟道区的表面上使用难于被自然氧化的SiGe结晶膜4a。因此,能够在沟道区的表面上不形成自然氧化膜而形成栅绝缘膜。其结果是,能够抑制栅绝缘膜的介电常数的降低。所以,当在栅电极上施加电压时,能够抑制沟道区成为不完全的沟道区。因此,晶体管能够得到所希望的漏电流。
还有,上述本实施例的半导体器件与实施例1的半导体器件同样,在沟道区上形成有晶格畸变的Si结晶膜4b。因此,能够不降低流过沟道区的电子的迁移率而得到所希望的漏电流。
进而,由于设置在Si结晶膜4b的表面上的是使Si结晶膜4b中产生晶格畸变的SiGe结晶膜4a,使电子的迁移率降低的可能性降低了。
(实施例4)
再次,使用图4说明本发明的实施例4的半导体器件。
如图4所示,在本实施例的半导体器件中,在半导体衬底上形成包含n型杂质的SiGe结晶膜衬底2。还有,在SiGe结晶膜衬底2上,形成具有作为沟道区功能的包含n型杂质的Si结晶膜4b。还有,在Si结晶膜4b上,形成具有作为沟道区功能的包含n型杂质的SiGe结晶膜4a。还有,在SiGe结晶膜4a及Si结晶膜4b的两侧形成具有作为源/漏区功能的包含p型杂质的Si结晶膜3b和位于Si结晶膜3b上的包含p型杂质的SiGe结晶膜3a。还有,在SiGe的结晶膜4a上通过栅绝缘膜5形成栅电极6。此外,包含n型杂质的SiGe的结晶膜4a是极薄的膜。
由上述的SiGe结晶膜3a、Si结晶膜3b、SiGe结晶膜4a、Si结晶膜4b、栅绝缘膜5及栅电极6构成P沟道晶体管7。
即,当本实施例的半导体器件与实施例2的半导体器件进行比较时,除n型与p型互为相反以外没有不同点。
按照上述本实施例的半导体器件,与实施例2所述的半导体器件同样,在沟道区的表面上使用难于被自然氧化的SiGe结晶膜4a。因此,与实施例2的半导体器件同样,晶体管能够得到所希望的漏电流。
还有,上述本实施例的半导体器件与实施例2的半导体器件同样,在沟道区上形成有晶格畸变的Si结晶膜4b。因此,能够不降低流过沟道区的电子的迁移率而得到所希望的漏电流。
进而,由于设置在Si结晶膜4b的表面上的是使Si结晶膜4b中产生晶格畸变的SiGe结晶膜4a,使电子的迁移率降低的可能性降低了。
还有,本实施例的半导体器件与实施例2的半导体器件同样,在源/漏区的表面上使用难于被自然氧化的SiGe结晶膜3a。因此,能够在源/漏区的表面上直接连接导电构件而在源/漏区的表面上不形成自然氧化膜。其结果是,能够抑制源/漏区与连接源/漏区的导电构件之间的接触电阻的增加。因此,能够抑制晶体管的工作速度的降低。
还有,SiGe结晶膜3a的电阻率比Si结晶膜3b低得多。因此,能够使源/漏区的电阻充分地降低。从而,能够促进晶体管工作的高速化。
进而,由于设置在Si结晶膜3b的表面上的是使Si结晶膜3b中产生晶格畸变的SiGe结晶膜3a,使电子的迁移率降低的可能性降低了。
(实施例5)
本实施例的半导体器件的结构与用图1~图4说明过的实施例1~4的任何一个所述的半导体器件的结构相同。但是,在实施例1~4的半导体器件的结构中,栅绝缘膜只是作为电介质膜被叙述,在本实施例的半导体器件中,绝缘膜使用的是高电介质膜AlO3膜或者HfO2膜。其结果是,按照本实施例的半导体器件,能够抑制因自然氧化而导致性能降低显著的高电介质膜的自然氧化。
此外,在上述的实施例1~4的半导体器件中,作为本发明的在半导体衬底内所形成的电子流过的导电部,使用Si结晶膜3b、4b。还有,作为本发明的、通过与导电部的下表面相接,使得在构成导电部的半导体中产生晶格畸变,从而使流过该导电部的电子的迁移率提高的迁移率提高部使用了SiGe结晶膜衬底。还有,通过一边构成半导体衬底的表面一边覆盖导电部的上表面,作为具有抑制导电区被自然氧化的功能的氧化抑制部使用了SiGe结晶膜3a、4a。
按照上述的结构,由于半导体衬底的表面层由难于被自然氧化的氧化抑制部构成,就能够消除因半导体衬底的表面层被自然氧化而产生的问题。还有,由于电子是在因迁移率提高部的影响而产生晶格畸变的导电部中迁移,电子的迁移率得到提高。
还有,作为氧化抑制部的SiGe结晶膜3a、4a具有提高流过作为导电部的Si结晶膜3b、4b的电子迁移率的功能。
按照上述的结构,能够进一步提高在导电部中的电子的迁移率。
进而,作为氧化抑制部的SiGe结晶膜3a、4a和作为迁移率提高部的SiGe结晶膜衬底2由相同的物质构成。
按照上述结构,由于在氧化抑制部上也具备使得在导电部中产生晶格畸变的功能,使电子迁移率降低的可能性降低了。
还有,在实施例1~4的半导体器件中,作为从上下夹持Si结晶膜的膜,使用的是SiGe结晶膜,但使用SiGeC结晶膜来代替SiGe结晶膜也能够得到与实施例1~4的半导体器件同样的效果。
Claims (4)
1、一种包括半导体衬底的半导体器件,其特征在于:
所述半导体衬底具有:
导电部;
通过与该导电部的下表面相接,使得在构成该导电部的半导体中产生晶格畸变,使流过该导电部的电子的迁移率提高的迁移率提高部;以及
氧化抑制部,构成上述半导体衬底的一个表面,并覆盖上述导电部的上表面,具有抑制上述导电部被自然氧化的功能;其中
所述氧化抑制部配置在一个栅绝缘膜之下,该栅绝缘膜包括Al2O3膜或者HfO2膜;以及
所述氧化抑制部和下面的导电部用作晶体管的沟道区。
2、如权利要求1所述的半导体器件,其特征在于:
上述氧化抑制部具有使流过该导电部的电子的迁移率提高的功能。
3、如权利要求1所述的半导体器件,其特征在于:
上述氧化抑制部和上述迁移率提高部由相同成分的物质构成。
4、一种包括半导体衬底的半导体器件,其特征在于:
半导体衬底具有:
在第1 SiGe层上形成的Si层;以及
在该Si层上形成并与该Si层相接,而且构成所述半导体衬底的表面层的第2 SiGe层,其中
所述第2 SiGe层配置在一个栅绝缘膜之下,该栅绝缘膜包括Al2O3膜或者HfO2膜;以及
所述Si层和所述第2 SiGe层用作晶体管的沟道区。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP240537/2002 | 2002-08-21 | ||
JP240537/02 | 2002-08-21 | ||
JP2002240537A JP2004079887A (ja) | 2002-08-21 | 2002-08-21 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1477718A CN1477718A (zh) | 2004-02-25 |
CN1293644C true CN1293644C (zh) | 2007-01-03 |
Family
ID=31884521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031063454A Expired - Fee Related CN1293644C (zh) | 2002-08-21 | 2003-02-25 | 半导体器件 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6825507B2 (zh) |
JP (1) | JP2004079887A (zh) |
KR (1) | KR100538192B1 (zh) |
CN (1) | CN1293644C (zh) |
TW (1) | TWI271854B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101425539B (zh) * | 2007-11-01 | 2010-12-22 | 万国半导体股份有限公司 | 高迁移率沟槽金属氧化物半导体场效应晶体管 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1435664A1 (en) * | 2002-01-21 | 2004-07-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
US7132338B2 (en) * | 2003-10-10 | 2006-11-07 | Applied Materials, Inc. | Methods to fabricate MOSFET devices using selective deposition process |
DE10360874B4 (de) * | 2003-12-23 | 2009-06-04 | Infineon Technologies Ag | Feldeffekttransistor mit Heteroschichtstruktur sowie zugehöriges Herstellungsverfahren |
TWI463526B (zh) | 2004-06-24 | 2014-12-01 | Ibm | 改良具應力矽之cmos元件的方法及以該方法製備而成的元件 |
US7227205B2 (en) * | 2004-06-24 | 2007-06-05 | International Business Machines Corporation | Strained-silicon CMOS device and method |
US7288448B2 (en) * | 2004-08-24 | 2007-10-30 | Orlowski Marius K | Method and apparatus for mobility enhancement in a semiconductor device |
US7335929B2 (en) * | 2004-10-18 | 2008-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transistor with a strained region and method of manufacture |
KR100592749B1 (ko) | 2004-11-17 | 2006-06-26 | 한국전자통신연구원 | 실리콘과 실리콘 게르마늄 이종 구조를 가지는 고전압전계효과 트랜지스터 및 그 제조 방법 |
US7193279B2 (en) * | 2005-01-18 | 2007-03-20 | Intel Corporation | Non-planar MOS structure with a strained channel region |
US9245971B2 (en) * | 2013-09-27 | 2016-01-26 | Qualcomm Incorporated | Semiconductor device having high mobility channel |
CN107852421B (zh) | 2015-03-11 | 2021-02-05 | 法斯埃托股份有限公司 | 用于web api通信的系统和方法 |
WO2019109033A1 (en) | 2017-12-01 | 2019-06-06 | Fasetto, Inc. | Systems and methods for improved data encryption |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05235334A (ja) | 1992-02-24 | 1993-09-10 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ |
US5461250A (en) | 1992-08-10 | 1995-10-24 | International Business Machines Corporation | SiGe thin film or SOI MOSFET and method for making the same |
JPH07288323A (ja) | 1994-04-19 | 1995-10-31 | Sony Corp | 絶縁ゲート型電界効果トランジスタとその製法 |
KR0135804B1 (ko) | 1994-06-13 | 1998-04-24 | 김광호 | 실리콘 온 인슐레이터(soi) 트랜지스터 |
WO2001093338A1 (en) * | 2000-05-26 | 2001-12-06 | Amberwave Systems Corporation | Buried channel strained silicon fet using an ion implanted doped layer |
US6680496B1 (en) * | 2002-07-08 | 2004-01-20 | Amberwave Systems Corp. | Back-biasing to populate strained layer quantum wells |
-
2002
- 2002-08-21 JP JP2002240537A patent/JP2004079887A/ja active Pending
- 2002-11-05 TW TW091132546A patent/TWI271854B/zh not_active IP Right Cessation
-
2003
- 2003-01-21 US US10/346,976 patent/US6825507B2/en not_active Expired - Fee Related
- 2003-02-25 CN CNB031063454A patent/CN1293644C/zh not_active Expired - Fee Related
- 2003-06-24 KR KR10-2003-0041033A patent/KR100538192B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101425539B (zh) * | 2007-11-01 | 2010-12-22 | 万国半导体股份有限公司 | 高迁移率沟槽金属氧化物半导体场效应晶体管 |
Also Published As
Publication number | Publication date |
---|---|
US20040036122A1 (en) | 2004-02-26 |
JP2004079887A (ja) | 2004-03-11 |
TW200403837A (en) | 2004-03-01 |
KR100538192B1 (ko) | 2005-12-22 |
TWI271854B (en) | 2007-01-21 |
CN1477718A (zh) | 2004-02-25 |
US6825507B2 (en) | 2004-11-30 |
KR20040018122A (ko) | 2004-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1190851C (zh) | 半导体器件及其制造方法 | |
CN1176498C (zh) | 氮化铝和氧化铝/氮化铝栅介质叠层场效应晶体管及形成方法 | |
CN1293644C (zh) | 半导体器件 | |
CN1238904C (zh) | 横向结型场效应晶体管 | |
CN1215570C (zh) | Mos晶体管组件 | |
CN1040814C (zh) | 一种用于半导体器件的表面耐压区 | |
CN1286186C (zh) | 开关晶体管能量损耗减少方法和横向薄膜硅上绝缘体器件 | |
CN1695255A (zh) | 半导体部件及其制造方法 | |
CN1767212A (zh) | 具有碳纳米管沟道的晶体管及其制造方法 | |
CN1855544A (zh) | 具有屏蔽电极的半导体器件及其方法 | |
CN1090680A (zh) | 半导体器件 | |
CN100340005C (zh) | 半导体组件、累积模式多重栅晶体管及其制造方法 | |
CN1941416A (zh) | Ldmos器件及其制造方法 | |
CN1242608A (zh) | 场效应晶体管 | |
CN1512584A (zh) | 采用垂直纳米管的存储器件 | |
CN101065847A (zh) | 碳化硅mos场效应晶体管以及其制造方法 | |
CN1433083A (zh) | 双重扩散型mosfet及其半导体装置 | |
CN101079442A (zh) | 场效应晶体管 | |
CN1855543A (zh) | 改进性能的功率半导体器件及其方法 | |
CN1450662A (zh) | 薄膜晶体管 | |
CN1714451A (zh) | 双晶体管或非器件 | |
CN1770467A (zh) | 采用载流子俘获材料的单极性纳米管晶体管及其制造方法 | |
JPS60249367A (ja) | 絶縁ゲ−ト形トランジスタ | |
CN1116703C (zh) | 用于改善静电击穿电压的半导体器件的输入保护电路 | |
CN1734784A (zh) | 绝缘横向双扩散金属氧化物半导体(ldmos)集成电路技术 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070103 |