CN1855543A - 改进性能的功率半导体器件及其方法 - Google Patents
改进性能的功率半导体器件及其方法 Download PDFInfo
- Publication number
- CN1855543A CN1855543A CNA2006100751275A CN200610075127A CN1855543A CN 1855543 A CN1855543 A CN 1855543A CN A2006100751275 A CNA2006100751275 A CN A2006100751275A CN 200610075127 A CN200610075127 A CN 200610075127A CN 1855543 A CN1855543 A CN 1855543A
- Authority
- CN
- China
- Prior art keywords
- doped region
- semiconductor device
- layer
- region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000000034 method Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims description 23
- 239000002019 doping agent Substances 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000009411 base construction Methods 0.000 claims 5
- 239000000463 material Substances 0.000 abstract description 18
- 239000010410 layer Substances 0.000 description 117
- 125000006850 spacer group Chemical group 0.000 description 31
- 210000000746 body region Anatomy 0.000 description 21
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- TVZRAEYQIKYCPH-UHFFFAOYSA-N 3-(trimethylsilyl)propane-1-sulfonic acid Chemical compound C[Si](C)(C)CCCS(O)(=O)=O TVZRAEYQIKYCPH-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 239000007943 implant Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 206010010144 Completed suicide Diseases 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- PQLZZALLLYUAKL-UHFFFAOYSA-N [Au].[Cr].[Ni] Chemical compound [Au].[Cr].[Ni] PQLZZALLLYUAKL-UHFFFAOYSA-N 0.000 description 1
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- QQMBHAVGDGCSGY-UHFFFAOYSA-N [Ti].[Ni].[Ag] Chemical compound [Ti].[Ni].[Ag] QQMBHAVGDGCSGY-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
- H10D30/0293—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using formation of insulating sidewall spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
- H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
- H10D62/156—Drain regions of DMOS transistors
- H10D62/157—Impurity concentrations or distributions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
- H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
- H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Bipolar Transistors (AREA)
Abstract
在一个实施方案中，半导体器件被形成在半导体材料的本体中。此半导体器件包括分隔于沟道区的反掺杂的漏区。
Description
技术领域
本发明一般涉及到半导体器件，更具体地说是涉及到功率开关器件及其制造方法，此功率开关器件包括诸如RF放大器之类的高速器件。
背景技术
金属氧化物半导体场效应晶体管(MOSFET)是一种普通的功率开关器件。MOSFET器件包括源区、漏区、延伸在源区与漏区之间的沟道区、以及提供在沟道区附近的栅结构。此栅结构包括排列在沟道区附近且被薄的介质层分隔于沟道区的导电的栅电极。
当MOSFET器件处于开通状态时，电压被施加到栅结构，以便在源区与漏区之间形成导电的沟道区，使电流能够流过器件。在关断状态下，施加到栅结构的任何电压都足够低，致使不形成导电沟道区，电流因而不流动。在关断状态过程中，器件必须承受源区与漏区之间的高电压。
在优化MOSFET器件的性能时，设计者常常面对器件参数性能的折中。具体地说，可得到的器件结构或制作工艺的选择可以改善一种器件参数，但这些选择可能同时使其它的一个或多个器件参数变坏。例如，对MOSFET器件的输出或驱动电流(IDS)容量和开态电阻有改善的可用结构和工艺，同时也使其击穿电压(BVDSS)容量变坏，还增大栅-漏电容。
因此，需要有改进了的半导体器件结构及其制造方法来解决上述和其它的问题。
发明内容
根据本发明的一方面，提供一种半导体器件，它包含：具有主表面的衬底，其中，衬底包含第一导电类型；重叠部分主表面的基座结构；沿基座结构侧面设置以确定半导体器件第一导电电极的边沿的导电材料；形成在第一导电电极附近的主表面中的第二导电类型的第一掺杂区，其中，当半导体器件工作时，部分第一掺杂区构成沟道区；形成在第一掺杂区中的第一导电类型的电流承载区；形成在沟道区漏边沿附近的衬底中的第二导电类型的第二掺杂区，以及耦合到第二掺杂区的第一导电层。
根据本发明的另一方面，提供一种半导体器件，它包含：半导体衬底；形成在半导体衬底上且具有主表面的第一导电类型的半导体层；设置在半导体层中用来形成半导体器件的沟道的第二导电类型的本体区；形成在本体区中的第一导电类型的电流传导区；形成在邻近沟道的主表面上的栅结构；形成在主表面附近的半导体层中且分隔于本体区的第二导电类型的第一掺杂区；当半导体器件工作时被耦合到第一掺杂区的用来控制半导体器件的击穿电压的第一导电层。
根据本发明的另一方面，提供一种制作半导体器件的方法，它包含下列步骤：提供具有主表面的衬底，其中，衬底包含第一导电类型；在部分主表面上形成基座结构；沿基座结构的侧面形成导电材料，以便确定半导体器件的第一导电电极的边沿；在邻近第一导电电极的主表面中形成第二导电类型的第一掺杂区，其中，当半导体器件工作时，部分第一掺杂区构成沟道区；在第一掺杂区中形成电流承载区；在沟道区的漏边沿附近的衬底中形成第二导电类型的第二掺杂区；以及形成耦合到第二掺杂区的第一导电层。
附图说明
图1示出了根据本发明一个实施方案的半导体结构高度放大的局部剖面图；
图2曲线示出了本发明各种实施方案的漏饱和电流(IDSat)与击穿电压(BVDSS)的函数关系；
图3曲线示出了本发明各种实施方案的开态电阻(RDSON)与BVDSS性能的函数关系；
图4曲线示出了BVDSS与单位电流增益的频率(fTau)之间的相互关系；
图5示出了本发明一个实施方案在制造的早期阶段高度放大的局部剖面图；
图6示出了本发明一个实施方案在制造稍后期阶段高度放大的局部剖面图；
图7示出了本发明一个实施方案在制造更后期阶段高度放大的局部剖面图；
图8示出了本发明一个实施方案在制造更后期阶段高度放大的局部剖面图；而
图9示出了本发明一个实施方案在制造更后期阶段高度放大的局部剖面图。
具体实施方式
为了易于理解，附图中的各元件无须按比例绘制，相似的参考号被用于所有附图的适当地方。虽然下面的讨论描述了一种n沟道器件，但本发明也涉及到可以借助于反转所述层和区的导电类型来制作的p沟道器件。
此外，本发明的器件可以包括网格设计(其中，本体区是多个网格区)或单体设计(其中，本体区由形成在典型为螺旋图形的长条状图形中的单个区域组成)。但为了易于理解，在整个描述中，本发明的器件将被描述成网格设计。应该理解的是，本发明包罗了网格设计和单体设计二者。
图1示出了根据本发明一个实施方案的绝缘栅场效应晶体管(IGFET)、MOSFET、功率晶体管、或开关器件或单元10的放大局部剖面图。举例来说，器件10是与逻辑和/或其它元件集成到一个半导体芯片中作为功率集成电路部分的许多这种器件中的一种。或者，器件10是集成到一起以形成分立晶体管器件的许多这种器件中的一种。
器件10包括半导体材料区11，此半导体材料区11包含例如电阻率约为0.001-0.005欧姆厘米的n型硅衬底12，并可以用砷来掺杂。在所示实施方案中，衬底12提供了漏接触即第一电流承载接触。半导体层或延伸的漏区14被形成在衬底12中或衬底12上。在一个实施方案中，用常规外延生长技术来形成半导体层14。或者，用常规的掺杂和扩散技术来形成半导体层14。在适合于50V器件的一个实施方案中，半导体层14是掺杂剂浓度约为每立方厘米1.0×1015原子且厚度约为3-5微米的n型。半导体层14的厚度和掺杂剂浓度依赖于器件10所希望的BVDSS额定值而被增大或减小。要理解的是，包括硅锗、硅锗碳、掺碳的硅、碳化硅等的其它材料也可以被用于半导体材料11的本体或其各个部分。此外，在一个变通实施方案中，衬底12的导电类型被转换成相反于半导体层14的导电类型，以便制作绝缘栅双极晶体管10。
器件10还包括形成在半导体材料区11上部或主表面18中或附近的n型区即满铺层17。n型区17提供了器件10的低阻电流通路。在一个示例性实施方案中，n型区17的最高浓度约为每立方厘米6.0×1016原子，深度约为0.4微米。
本体区、基区、或掺杂区31被形成在半导体层14中，并从主表面18延伸。举例来说，本体区31包含p型导电性，并具有适合于形成用作器件10导电沟道45的反型层的掺杂剂浓度。本体区31从主表面18延伸到例如约为0.5-3.0微米的深度。n型源区、电流传导区、或电流承载区33被形成在本体区31内，并从主表面18延伸到例如约为0.1-0.5微米的深度。p型本体接触即接触区36也被形成在本体区31中，并提供到主表面18处本体区31的较低的接触电阻。此外，接触区36降低了源区33下方的本体区31的薄层电阻，这就抑制了寄生双极效应。
第一介质层41被形成在部分主表面上或附近。例如，介质层41包含厚度约为0.05-0.2微米的热氧化物层。第二介质层42被形成在介质层41上。在一个实施方案中，第二介质层42包含氮化硅，且厚度约为0.05-0.1微米。
栅介质层43被形成在邻近本体区31的其它部分主表面18上或附近。栅介质层43包含例如氧化硅，且厚度约为0.01-0.1微米。在变通实施方案中，栅介质层43包含氮化硅、五氧化钽、二氧化钛、钛酸锶钡、或它们的组合，包括与氧化硅的组合等。
导电的隔板栅区、垂直隔板栅区、或确定栅区的隔板或导电电极57，被形成在栅介质层43上，并被介质隔板59隔离于导电层46。导电隔板栅区57与栅介质层43一起构成控制电极或栅结构58。导电隔板栅区57包含例如n型多晶硅，且厚度约为0.2-0.8微米。在一个示例性实施方案中，介质隔板59包含氮化硅，且厚度约为0.1微米。隔板栅区57被耦合到导电层53，以便提供导电的栅结构，此栅结构控制着沟道45的形成以及电流在器件10中的传导。在所示的实施方案中，导电连接部分77将隔板栅区57耦合到导电层53。导电连接部分77包含例如n型多晶硅。确定栅区的隔板指的是由淀积在一个表面上的栅材料形成以控制形成在另一与之垂直的表面上沟道的控制电极。在器件10的情况下，沟道45被形成在主表面18处，主表面18被认为是水平表面。用来形成隔板栅区57的控制电极膜沿垂直于表面18的垂直表面68被淀积。
与常规器件相比，导电隔板栅区57提供了最小的栅-漏重叠，从而显著地减少了栅电荷。此外，在器件10中，栅的电通路由抬高到主表面18上方的导电层53提供，从而进一步减少了栅电荷。而且，导电层46除了其它作用之外，还用作接地平面或插入在栅区与漏区之间的屏蔽层，以便进一步减小栅-漏电容。这些特点提供了提高的开关速度和降低了的输入电荷要求。
根据本发明，掺杂的多晶半导体层或导电层46被形成在介质层41和42上，并被耦合到形成在半导体材料11本体中的掺杂区或反掺杂的漏区23。在一个示例性实施方案中，导电层46包含多晶硅层，且厚度约为0.1微米，并具有n沟道器件的p型导电性。当被热处理时，p型掺杂剂从导电层46扩散进入到半导体材料11的本体，从而形成掺杂区23。在一个变通实施方案中，用离子注入技术来形成掺杂区23。在一个变通实施方案中，导电层46包含非晶硅、金属、硅化物、或它们的组合，包括与多晶硅的组合。若金属被用于导电层46，则p型掺杂剂被首先注入或淀积到半导体材料11的本体中，以便形成掺杂区23。导电层46处于浮置，或被耦合到诸如VS或地的固定电位。
根据本发明，各掺杂区23被分隔一个距离26，此距离26与本体区31到漏的结深度27为同一量级。在一个实施方案中，各掺杂区被分隔于本体区31一个约为0.5-3.0微米的距离26。在一个实施方案中，掺杂区23被置于不暴露于大电流的部分半导体层14中，以便避免影响漏电流特性。在另一实施方案中，掺杂区被分隔为距位于掺杂区23中点处的中心线123一个距离28。举例来说，距离28约为0.25-0.8微米。
第五介质层61被形成在部分器件10上，且包含例如厚度约为0.05微米的氮化硅。层间介质(ILD)层62被提供在部分器件10上，且包含例如厚度约为0.8微米的淀积的氧化硅。窗口被形成在这些介质层中，以便提供到源接触层63的器件10的接触。如所示，部分主表面18被腐蚀，使源接触层63形成到源区33和本体区36二者的接触。在一个实施方案中，源接触层63包含铝硅合金之类。漏接触层或导电电极66被形成在半导体材料区11的反面上，且包含诸如钛-镍-银、铬-镍-金之类的可焊接的金属结构。
器件10的工作如下进行。假设源或输入端子63工作于0V的电位VS，隔板栅区57接收大于器件10的导电阈值的控制电压VG＝2.5V，且漏或输出端子66工作于漏电位VD＝5.0V。VG和VD的数值引起隔板栅区57下方的本体区31反型而形成沟道45，使源区33电连接到层17。器件电流IDS从源端子63通过源区33、沟道45、层17、以及半导体层14流到漏端子66。在一个实施方案中，IDS＝1.0A。为了将器件10转换到关断状态，小于器件导电阈值的控制电压VG被施加到隔板栅57(例如VG小于2.5V)。这就消除了沟道45，IDS因而不再流过器件10。
根据本发明，掺杂区23用来改善形成在漏区或半导体层14中的电场的平面性，并进一步减少由高的漏电压在本体区31中感应的耗尽区电荷。这就提高了器件10的击穿电压。
图2曲线示出了器件10在偏压VGS为5.0V且导电层46连接到VS情况下的漏电流IDSat性能与击穿电压(BVDSS)的函数关系。图2还示出了掺杂区23的IDSat与各种距离28(图1所示)的如下函数关系：数据点1A相当于没有掺杂区23，点2A相当于距离28约为0.5微米，点3A相当于距离28约为0.6微米，点4A相当于距离28约为0.7微米，点5A相当于距离28约为0.8微米。如图2所示，掺杂区23改善了击穿电压性能而没有明显地影响IDSat性能。
图3曲线示出了在偏压VGS为5.0V且导电层46连接到VS情况下的开态漏电阻(Rdson)与击穿电压(BVDSS)的函数关系。图3还示出了Rdson与掺杂区23的各种距离28的函数关系。数据点1B-5B相当于与图2所述的点1A-5A相同的距离28。如图3所示，掺杂区23改善了器件10的击穿电压而没有明显地影响开态漏电阻。
图4曲线示出了在VDS偏压为30.0V，VGS为2.0V，且导电层46连接到VS情况下的单位电流增益(fTau)与击穿电压(BVDSS)的函数关系。图4还示出了fTau性能与各掺杂区23的宽度28的函数关系。数据点1C-5C相当于与图2所述的点1A-5A相同的距离28。如图4所示，掺杂区23改善了器件10的击穿电压而没有明显地影响单位电流增益的频率。
现在参照图5-9来描述根据本发明的制作器件10的工艺。图5示出了器件10在制造早期阶段中的放大局部剖面图。第一介质层41被形成在主表面18上，且包含例如厚度约为0.05-0.2微米的氧化硅。在大约900℃下生长的热氧化物是合适的。接着，第二介质层42被形成在介质41上，且包含例如约为0.05-0.1微米的氮化硅。然后，窗口44被形成在部分介质层41和42中，以便暴露部分主表面18。用常规的光刻和腐蚀技术来形成窗口44。
然后，导电层46被形成在第二介质层42上和窗口44中，使部分导电层46邻近主表面18。当器件10包含n沟道器件时，导电层46包含大约0.1微米的p型多晶硅，并被淀积成掺杂的或不掺杂的。若导电层46一开始被淀积成不掺杂的，则随后用例如离子注入技术来对导电层46进行掺杂。在一个实施方案中，用硼离子注入来对导电层46进行掺杂。大约每平方厘米5.0×1015原子～每平方厘米1.0×1016原子的剂量和大约30KeV的注入能量，足以对导电层46进行掺杂。在一个实施方案中，导电层46中的硼掺杂剂将从导电层46被扩散进入到半导体材料本体11中，从而形成掺杂区23。在一个变通实施方案中，在淀积导电层46之前，p型掺杂剂被离子注入或淀积在窗口44中。
接着第三介质层48被形成在导电层46上，且第四介质层51被形成在第三介质层48上。第三介质层48包含例如氮化硅(例如厚度约为0.05微米)，而介质层51包含淀积的氧化物(例如厚度约为0.7微米)。然后，导电层53被形成在第四介质层51上，且包含例如n型多晶硅(例如厚度约为0.3微米)。保护层54被形成在介质层53上，且包含大约0.15微米的氮化硅。
完成光刻和腐蚀步骤，以便腐蚀穿过部分层54、53、51、48、46、42，以提供窗口70。这也形成了由层42、46、48、51、53、54剩余部分组成的一些基座叠层结构56。在一个实施方案中，窗口70具有约为5.0-8.0微米的宽度73。
图6示出了器件10在形成介质隔板59的其它加工步骤之后的放大局部剖面图。在一个实施方案中，氮化硅膜被淀积在基座叠层结构56和第一介质层41上。举例来说，用化学气相淀积技术，淀积了大约0.1微米厚的氮化硅膜。接着，常规的各向异性回腐蚀步骤被用来清除基座叠层结构56和第一介质层41上的部分氮化硅层，同时留下侧壁即垂直表面68上的部分氮化硅层，以形成介质隔板59。
然后，在以下的步骤中，氧化硅湿法腐蚀被用来清除窗口70内的部分介质层41。举例来说，稀释的氢氟酸(例如50∶1)被用来腐蚀介质层41。在一个示例性实施方案中，腐蚀时间被延长(例如8-15分钟)，以便钻蚀，即从介质隔板59下方清除介质层41的材料，以形成凹陷部分74。以这种方式使介质层41凹陷，确保了形成在本体区31中的沟道45(图1所示)延伸进入到半导体层14中，以便使沟道电流能够更有效地流动。在一个示例性实施方案中，部分74在介质隔板59下方被凹陷一个小于大约0.1微米的距离。然后，热氧化硅被生长在窗口内的主表面18上，厚度约为0.0125微米，以便形成栅介质层43。
图7示出了器件10在其它加工之后的放大局部剖面图。厚度约为0.1-0.15微米的半导体材料的共形层571被淀积在器件10上。然后通过窗口70和半导体材料共形层571，将硼掺杂剂引入到主表面18中，以便提供本体区31的p型掺杂剂。举例来说，半导体材料的共形层571包含不掺杂的多晶硅，且通过不掺杂的多晶硅，硼被注入到半导体层14中。对于50V的器件，约为每平方厘米1.0×1013原子的离子注入剂量和大约120KeV的注入能量，是合适的。
图8示出了器件10在进一步加工之后的放大局部剖面图。第二半导体材料共形层被淀积在半导体材料共形层571上，并对二个层进行腐蚀，以便提供隔板栅57。举例来说，第二半导体材料共形层包含大约0.2微米的n型多晶硅，此n型多晶硅可以在淀积工艺过程中被掺杂，或随后用离子注入或其它掺杂技术来掺杂。在形成隔板栅57之后，额外的0.015微米的栅介质(例如氧化硅)被加于隔板栅57的表面，并暴露部分栅氧化物43。
在一个实施方案中，形成隔板栅57的腐蚀步骤也暴露了保护层54和介质隔板59的上部。然后，对保护层54和介质隔板59的上部进行腐蚀，致使保护层54被清除，并在隔板栅57与导电层53之间清除介质隔板59的上部。这就在导电层53与隔板栅57之间留下一个间隙。
在以下的步骤中，诸如多晶硅之类的导电材料被淀积，以便提供连接用的导电部分77。连接用的导电部分77填充了在保护层54和部分介质隔板59清除过程中所形成的间隙，并将隔板栅57耦合即电连接到导电层53。然后完成n型掺杂步骤，以便对连接用的导电部分77进行掺杂，并为源区33提供掺杂剂。在一个示例性实施方案中，每平方厘米3.0×1015原子的砷注入剂量和80KeV的注入能量，被用于此掺杂步骤。在一个实施方案中，第一退火步骤此时被用来激活和扩散各种掺杂剂，以便形成本体区31、掺杂区23、以及源区33。举例来说，器件10被暴露于大约1030℃的温度大约45秒钟。在变通实施方案中，掺杂剂在下面所述的稍后步骤中被激活和扩散。
图9示出了器件10在进一步制作步骤之后的放大局部剖面图。第五介质层61被淀积，且包含例如大约0.05微米的氮化硅。然后，ILD层62被淀积在第五介质层61上。在一个示例性实施方案中，ILD层62包含厚度约为0.8微米的淀积的氧化硅。可选的ILD锥形腐蚀被用来形成ILD层62的锥形部分62a，这有助于随后形成的各个层的台阶覆盖。
接着，常规的光刻和腐蚀步骤被用来形成暴露部分主表面18的接触窗口81。然后，利用p型离子注入步骤，通过窗口81来形成接触区36。举例来说，采用了每平方厘米3.0×1014原子的硼离子注入剂量和80KeV的注入能量。然后，共形隔板层被淀积和腐蚀，以便形成隔板82。在一个示例性实施方案中，0.3微米的氮化硅层被淀积和腐蚀，来形成隔板82。在一个实施方案中，快速退火步骤此时被用来激活和扩散各种离子注入剂。例如，器件10被暴露于大约1030℃的温度大约45秒钟。
然后，用腐蚀步骤来清除部分主表面18，以便形成凹陷部分84。这使源接触层63能够与源区33和接触区36二者相接触，将这些区域短路到一起。然后清除隔板82。在随后的加工中，源接触层63被淀积并图形化。然后可选地减薄衬底12，并淀积漏接触层66，以便提供图1所示的结构。还要理解的是，可以在淀积源接触层63之前来形成诸如硅化物层之类的其它导电层。
考虑到上述所有情况，显然公开了一种新颖的器件及其制造方法。除了其它特点之外，所包括的是一种在部分器件中形成有反掺杂区的半导体器件。除了其它情况外，此反掺杂区改善了击穿电压性能而不影响输出电流性能、开态电阻、或单位电流增益的频率。
虽然参照其具体实施方案已经描述了本发明，但不要认为本发明局限于这些示例性实施方案。本技术领域的熟练人员可以理解的是，能够作出各种修正和改变而不偏离本发明的构思。因此认为本发明包罗了所附权利要求范围内的所有这些改变和修正。
Claims (10)
1.一种半导体器件，它包含：
具有主表面的衬底，其中，衬底包含第一导电类型；
重叠部分主表面的基座结构；
沿基座结构侧面设置以确定半导体器件第一导电电极的边沿的导电材料；
形成在第一导电电极附近的主表面中的第二导电类型的第一掺杂区，其中，当半导体器件工作时，部分第一掺杂区构成沟道区；
形成在第一掺杂区中的第一导电类型的电流承载区；
形成在沟道区漏边沿附近的衬底中的第二导电类型的第二掺杂区，以及
耦合到第二掺杂区的第一导电层。
2.权利要求1的半导体器件，其中，第二掺杂区被耦合到电流承载区。
3.权利要求1的半导体器件，其中，第二掺杂区被分隔为距第一掺杂区约为0.5-3.0微米的距离。
4.权利要求1的半导体器件，其中，基座结构包含：
形成在衬底顶部表面上的第一介质层；
形成在第一介质层上的第二介质层；以及
形成在第二介质层上的第二导电层，其中，第二导电层被耦合到第一导电电极。
5.一种半导体器件，它包含：
半导体衬底；
形成在半导体衬底上且具有主表面的第一导电类型的半导体层；
设置在半导体层中用来形成半导体器件的沟道的第二导电类型的本体区；
形成在本体区中的第一导电类型的电流传导区；
形成在邻近沟道的主表面上的栅结构；
形成在主表面附近的半导体层中且分隔于本体区的第二导电类型的第一掺杂区；
当半导体器件工作时被耦合到第一掺杂区的用来控制半导体器件的击穿电压的第一导电层。
6.权利要求5的半导体器件，还包含形成在本体区与第一掺杂区之间的第一导电类型的第二掺杂区，其中，第二掺杂区的掺杂剂浓度高于半导体层。
7.权利要求5的半导体器件，其中，半导体衬底包含第二导电类型。
8.权利要求5的半导体器件，其中，当半导体器件工作时，第一掺杂区和电流传导区被偏置在相同的电位(Vs)。
9.一种制作半导体器件的方法，它包含下列步骤：
提供具有主表面的衬底，其中，衬底包含第一导电类型；
在部分主表面上形成基座结构；
沿基座结构的侧面形成导电材料，以便确定半导体器件的第一导电电极的边沿；
在邻近第一导电电极的主表面中形成第二导电类型的第一掺杂区，其中，当半导体器件工作时，部分第一掺杂区构成沟道区；
在第一掺杂区中形成电流承载区；
在沟道区的漏边沿附近的衬底中形成第二导电类型的第二掺杂区；以及
形成耦合到第二掺杂区的第一导电层。
10.权利要求9的方法，其中，形成第二掺杂区的步骤包括将第二掺杂区耦合到电流承载区。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/112,597 | 2005-04-25 | ||
| US11/112,597 US7446354B2 (en) | 2005-04-25 | 2005-04-25 | Power semiconductor device having improved performance and method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1855543A true CN1855543A (zh) | 2006-11-01 |
| CN1855543B CN1855543B (zh) | 2010-05-12 |
Family
ID=37187488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006100751275A Expired - Fee Related CN1855543B (zh) | 2005-04-25 | 2006-04-24 | 改进性能的功率半导体器件及其方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7446354B2 (zh) |
| KR (1) | KR101267293B1 (zh) |
| CN (1) | CN1855543B (zh) |
| HK (1) | HK1097101A1 (zh) |
| TW (1) | TWI421948B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7276747B2 (en) * | 2005-04-25 | 2007-10-02 | Semiconductor Components Industries, L.L.C. | Semiconductor device having screening electrode and method |
| US7858481B2 (en) | 2005-06-15 | 2010-12-28 | Intel Corporation | Method for fabricating transistor with thinned channel |
| US7736984B2 (en) * | 2005-09-23 | 2010-06-15 | Semiconductor Components Industries, Llc | Method of forming a low resistance semiconductor contact and structure therefor |
| JP5073992B2 (ja) * | 2006-08-28 | 2012-11-14 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
| US7825465B2 (en) | 2007-12-13 | 2010-11-02 | Fairchild Semiconductor Corporation | Structure and method for forming field effect transistor with low resistance channel region |
| US7994573B2 (en) * | 2007-12-14 | 2011-08-09 | Fairchild Semiconductor Corporation | Structure and method for forming power devices with carbon-containing region |
| US7868379B2 (en) | 2008-12-17 | 2011-01-11 | Semiconductor Components Industries, Llc | Electronic device including a trench and a conductive structure therein |
| US7902017B2 (en) * | 2008-12-17 | 2011-03-08 | Semiconductor Components Industries, Llc | Process of forming an electronic device including a trench and a conductive structure therein |
| US7989857B2 (en) * | 2008-12-17 | 2011-08-02 | Semiconductor Components Industries, Llc | Electronic device including an insulating layer having different thicknesses and a conductive electrode and a process of forming the same |
| US8779509B2 (en) * | 2012-07-02 | 2014-07-15 | Infineon Technologies Austria Ag | Semiconductor device including an edge area and method of manufacturing a semiconductor device |
| WO2015033181A1 (en) * | 2013-09-05 | 2015-03-12 | Freescale Semiconductor, Inc. | A power field effect transistor, a power field effect transistor device and a method of manufacturing a power field effect transistor |
| US9178054B2 (en) * | 2013-12-09 | 2015-11-03 | Micrel, Inc. | Planar vertical DMOS transistor with reduced gate charge |
| US9184278B2 (en) | 2013-12-09 | 2015-11-10 | Micrel, Inc. | Planar vertical DMOS transistor with a conductive spacer structure as gate |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5369045A (en) * | 1993-07-01 | 1994-11-29 | Texas Instruments Incorporated | Method for forming a self-aligned lateral DMOS transistor |
| US6303961B1 (en) * | 1998-04-29 | 2001-10-16 | Aqere Systems Guardian Corp. | Complementary semiconductor devices |
| EP0993033A1 (en) * | 1998-10-06 | 2000-04-12 | STMicroelectronics S.r.l. | Gate insulating structure for power devices, and related manufacturing process |
| KR20000051294A (ko) * | 1999-01-20 | 2000-08-16 | 김덕중 | 전기적 특성이 향상된 디모스 전계 효과 트랜지스터 및 그 제조 방법 |
| EP1162664A1 (en) * | 2000-06-09 | 2001-12-12 | Motorola, Inc. | Lateral semiconductor device with low on-resistance and method of making the same |
| US6506638B1 (en) * | 2000-10-12 | 2003-01-14 | Advanced Micro Devices, Inc. | Vertical double gate transistor structure |
| TW548835B (en) * | 2001-08-30 | 2003-08-21 | Sony Corp | Semiconductor device and production method thereof |
| US7045845B2 (en) * | 2002-08-16 | 2006-05-16 | Semiconductor Components Industries, L.L.C. | Self-aligned vertical gate semiconductor device |
| US6803317B2 (en) * | 2002-08-16 | 2004-10-12 | Semiconductor Components Industries, L.L.C. | Method of making a vertical gate semiconductor device |
| US7262476B2 (en) * | 2004-11-30 | 2007-08-28 | Agere Systems Inc. | Semiconductor device having improved power density |
| US7397084B2 (en) * | 2005-04-01 | 2008-07-08 | Semiconductor Components Industries, L.L.C. | Semiconductor device having enhanced performance and method |
-
2005
- 2005-04-25 US US11/112,597 patent/US7446354B2/en active Active
-
2006
- 2006-04-03 TW TW095111827A patent/TWI421948B/zh active
- 2006-04-24 CN CN2006100751275A patent/CN1855543B/zh not_active Expired - Fee Related
- 2006-04-25 KR KR1020060037187A patent/KR101267293B1/ko active IP Right Grant
-
2007
- 2007-02-15 HK HK07101799.4A patent/HK1097101A1/xx not_active IP Right Cessation
-
2008
- 2008-09-24 US US12/236,947 patent/US7768078B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7768078B2 (en) | 2010-08-03 |
| CN1855543B (zh) | 2010-05-12 |
| US7446354B2 (en) | 2008-11-04 |
| KR101267293B1 (ko) | 2013-05-24 |
| US20090014814A1 (en) | 2009-01-15 |
| HK1097101A1 (en) | 2007-06-15 |
| US20060240625A1 (en) | 2006-10-26 |
| KR20060111867A (ko) | 2006-10-30 |
| TW200723409A (en) | 2007-06-16 |
| TWI421948B (zh) | 2014-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1855544B (zh) | 具有屏蔽电极的半导体器件及其方法 | |
| CN1855543A (zh) | 改进性能的功率半导体器件及其方法 | |
| CN101142687B (zh) | 具有改进性能的半导体器件及方法 | |
| US10355125B2 (en) | Electrode contact structure for semiconductor device | |
| KR101332590B1 (ko) | 개선된 성능을 갖는 파워 반도체 장치 및 방법 | |
| CN101542738B (zh) | 可应用于高频的功率金氧半场效晶体管组件结构 | |
| US20040145011A1 (en) | Trench power MOSFET in silicon carbide and method of making the same | |
| CN1822390A (zh) | 半导体器件边缘终端结构及方法 | |
| CN1822389A (zh) | 具有深槽电荷补偿区的半导体器件及方法 | |
| CN100340005C (zh) | 半导体组件、累积模式多重栅晶体管及其制造方法 | |
| CN203242629U (zh) | 电极接触结构 | |
| CN1822391A (zh) | 超结半导体器件结构和方法 | |
| JP4990458B2 (ja) | 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ | |
| US20060091455A1 (en) | Trench MOSFET and method of manufacturing same | |
| US6268626B1 (en) | DMOS field effect transistor with improved electrical characteristics and method for manufacturing the same | |
| CN1251315C (zh) | 碳化硅沟槽式金属氧化物半导体场效应晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1097101 Country of ref document: HK |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1097101 Country of ref document: HK |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100512 Termination date: 20210424 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |