[go: up one dir, main page]

TWI677073B - 雙載子接面電晶體佈局結構 - Google Patents

雙載子接面電晶體佈局結構 Download PDF

Info

Publication number
TWI677073B
TWI677073B TW105113040A TW105113040A TWI677073B TW I677073 B TWI677073 B TW I677073B TW 105113040 A TW105113040 A TW 105113040A TW 105113040 A TW105113040 A TW 105113040A TW I677073 B TWI677073 B TW I677073B
Authority
TW
Taiwan
Prior art keywords
emitter
active region
layout structure
base
item
Prior art date
Application number
TW105113040A
Other languages
English (en)
Other versions
TW201739034A (zh
Inventor
曾元亨
Yuan-Heng Tseng
Original Assignee
聯華電子股份有限公司
United Microelectronics Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司, United Microelectronics Corp. filed Critical 聯華電子股份有限公司
Priority to TW105113040A priority Critical patent/TWI677073B/zh
Priority to CN201610351742.8A priority patent/CN107316900B/zh
Priority to US15/169,695 priority patent/US9899502B2/en
Publication of TW201739034A publication Critical patent/TW201739034A/zh
Application granted granted Critical
Publication of TWI677073B publication Critical patent/TWI677073B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/061—Manufacture or treatment of lateral BJTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/60—Lateral BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H10D62/134—Emitter regions of BJTs of lateral BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H10D62/184—Base regions of bipolar transistors, e.g. BJTs or IGBTs of lateral BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/281—Base electrodes for bipolar transistors

Landscapes

  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

一種雙載子接面電晶體佈局結構，包含有一第一射極，該第一射極包含有一對第一側邊與一對第二側邊，且該等第一側邊垂直於該等第二側邊。該BJT佈局結構尚包含有一對設置於該第一射極之該等第一側邊之集極，且該第一射極設置於該對集極之間，以及一對設置於該第一射極之該等第二側邊之基極，且該第一射極設置於該對基極之間。

Description

雙載子接面電晶體佈局結構
本發明有關於一種半導體雙載子接面電晶體(bipolar junction transistor，以下簡稱為BJT)之佈局結構，尤指一種具有射極中心(emitter-central)之BJT佈局結構。
BJT元件係為一三極裝置，其包含有射極(emitter)、基極(base)與集極(collector)，當於這些端點施加適當的電壓時，基極與射極之間的接面(即射極-基極接面(emitter-base junction))可為順向偏壓，而基極區與集極區之間的接面(即基極-集極接面(base-collector junction))可為逆向偏壓，並可因此操作成順向主動模式(forward-active mode)。此外，BJT元件因可使用互補金屬氧化物半導體(complementary metal-oxide-semiconductor，CMOS)相容製程來形成，而成為類比積體電路(如能隙參考電壓電路(band-gap voltage reference circuits))中的重要部件，常常使用在高電壓、高功率(high power)或是高頻率(high frequency)的部分，也可以用作須快速切換的開關(switch)。
典型的npn型BJT元件的n型集極是由形成於p型基底的n型 井區所構成，p型基極是由位於n型井區中的p型井區所構成，而n型射極則是由形成在p型井區中的n型摻雜區構成。Pnp型BJT元件則具有與上述導電型態互補的配置。為了增加射極的射入效率(emitter injection efficiency)，習知技術係已提出使基極接點與集極包圍射極的方案。在此方案中，相對小量的基極電流(輸入電流，I B )控制相對大量的集極電流(輸出電流I C )，且集極電流I C 與基極電流I B 係具有一比值，稱為增益常數β：β≡I C /I B
增益常數β的提昇，係可直接改善BJT的效能。因此，業界莫不以提昇增益常數β作為致力的目標。舉例來說，由於增益常數β可為基極區域面積的函數，亦可為集極區域面積的函數，是以當BJT之基極區域面積減少或集極區域面積增加時，增益常數β可被提高。然而，隘於現有設計規格(design rule)之限制，目前業界實無法在不違反設計規格的前提下，更動上述基極區域面積或集極區域面積，以達到提昇增益常數β的目的。
因此，目前仍需要一種可實現上述要求之BJT佈局結構。
因此，本發明之一目的係在於提供一種可提昇增益常數β之BJT佈局結構。
根據本發明所提供之申請專利範圍，係提供一種BJT佈局結構，包含有一第一射極，該第一射極包含有一對第一側邊與一對第二 側邊，且該等第一側邊垂直於該等第二側邊。該BJT佈局結構尚包含有一對設置於該第一射極之該等第一側邊之集極，且該第一射極設置於該對集極之間；以及一對設置於該第一射極之該等第二側邊之基極，且該第一射極設置於該對基極之間。
根據本發明所提供之申請專利範圍，另提供一種BJT佈局結構，包含有一沿一第一方向延伸之第一射極、至少一沿該第一方向延伸之集極、以及至少一第一基極。該集極在一第二方向上與該第一射極直接相鄰(immediately)，且該第二方向與該第一方向垂直，而該第一基極則在該第一方向上與該第一射極直接相鄰。
根據本發明所提供之BJT佈局結構，主要係提供一種以射極為中心，且集極與基極分別設置於射極不同對邊的佈局結構。換句話說，在射極的二鄰邊，係包含有集極-基極的佈局配置。據此，本發明可在不違反設計規格的前提下，使基極區域面積顯著地縮減，達到提昇增益常數β的目的，至終提昇BJT元件的效能。
100、200、200’‧‧‧雙載子接面電晶體佈局結構
102、202‧‧‧基底
104、204‧‧‧井區
110E、210E‧‧‧第一主動區域
110C、210C‧‧‧第二主動區域
110B、210B‧‧‧第三主動區域
212B‧‧‧中間主動區域
120E、220E‧‧‧第一閘極電極
120C、220C‧‧‧第二閘極電極
120B、220B‧‧‧第三閘極電極
130、230‧‧‧第一側邊
132、232‧‧‧第二側邊
C‧‧‧集極
E‧‧‧射極
E1‧‧‧第一射極
E2‧‧‧第二射極
B‧‧‧基極
Bm‧‧‧中間基極
D1‧‧‧第一方向
D2‧‧‧第二方向
L1、L2‧‧‧第一虛線
WB‧‧‧基極寬度
S‧‧‧射極-集極之間距
第1圖與第2圖為本發明所提供之BJT佈局結構之一第一較佳實施例之示意圖。
第3圖與第4圖為本發明所提供之BJT佈局結構之一第二較佳實施例之示意圖。
第5圖為本發明所提供之第二較佳實施例之一變化型之示意圖。
請參閱第1圖與第2圖，第1圖與第2圖係為本發明所提供之BJT佈局結構之一第一較佳實施例之示意圖。如第1圖所示，本較佳實施例所提供之BJT佈局結構100，包含一基底102，且基底102內係形成有一井區104，例如一n型井區。根據本發明之實施例，井區104之摻雜型態係與BJT元件之基極的摻雜型態相同。因此，當BJT佈局結構100為一pnp型的元件時，井區104係包含n型導電型態，而當BJT佈局結構100為一npn型的元件時，井區104係包含p型導電型態。基底102上，設置有一第一主動區域110E、一對第二主動區域110C與一對第三主動區域110B。如第1圖所示，第一主動區域110E係沿一第一方向D1延伸、第二主動區域110C亦沿第一方向D1延伸，換句話說第一主動區域110E之一延伸方向係與第二主動區域110C之一延伸方向平行。第二主動區域110C在一第二方向D2上設置於第一主動區域110E的相對二側，而第三主動區域110B則在第一方向D1上設置於第一主動區域110E的另外相對二側。在本較佳實施例中，第一方向D1與第二方向D2彼此垂直。
另外須注意的是，BJT之製造係可與傳統平面型MOS電晶體的製程整合。舉例來說，可在基底中形成BJT元件所需的集極，隨後利用平面型MOS電晶體在基底中形成橫向井區的步驟，於集極中形成BJT元件所需的基極。並且，利用形成橫向源極/汲極的步驟，於基極中形成BJT所需的射極。然而，與傳統平面型MOS電晶體整合之BJT製程所得之射極遠小於基極，且基極-射極接面定義不佳，因此習知之BJT元件具有很高的基極漏電流。是以，本較佳實施例更提供了一種鰭式 (fin-based)BJT元件，即第一主動區域110E包含至少一鰭片結構(fin structure)、第二主動區域110C分別包含至少一鰭片結構、而第三主動區域110B亦分別包含一鰭片結構。上述第一主動區域110E、第二主動區域110C與第三主動區域110B內鰭片結構之數量係可依各種平面-鰭片轉換方法運算而得，並可利用目前已知之合適的方法製作鰭片結構，故此處不多加贅述。此外，本較佳實施例更可於第一主動區域110E、第二主動區域110C與第三主動區域110B內形成鰭片結構之後，於鰭片結構上分別形成一磊晶層，以更降低接觸電阻。
請繼續參閱第1圖。在本較佳實施例中，BJT佈局結構100更包含複數個第一閘極電極120E，且第一閘極電極120E係沿第二方向D2延伸，並沿第一方向排列D1。更重要的是，第一閘極電極120E係與第一主動區域110E重疊，如第1圖所示。同理，BJT佈局結構100更包含複數個第二閘極電極120C，第二閘極電極120C係沿第二方向D2延伸，並沿第一方向排列D1，且第二閘極電極120C係與第二主動區域110C重疊，如第1圖所示。BJT佈局結構100更包含複數個第三閘極電極120B，第三閘極電極120B係沿第二方向D2延伸，並沿第一方向排列D1，且第三閘極電極120B係與第三主動區域110B重疊，如第1圖所示。此外，第一閘極電極120E係與第三閘極電極120B平行。第一閘極電極120E、第二閘極電極120C與第三閘極電極120B分別包含閘極介電層(圖未示)與閘極導電層(圖未示)。在本較佳實施例中。閘極導電層可包含多晶矽，多晶矽最好經摻雜，且可施加一電壓於其上以改變該BJT的特性。此外，本較佳實施例更可包含複數個接觸插塞，用以提供射極E、集極C與基極B之電性連接。
請參閱第1圖與第2圖。第一主動區域110E與第一閘極電極120E係構成一射極E(示於第2圖)，故射極E係沿第一方向D1延伸，第二主動區域110C與第二閘極電極120C係作為集極接點(pick-up)，在本較佳實施例中可視為集極C(示於第2圖)，故集極C亦沿第一方向D2延伸，而第三主動區域110B與第三閘極電極120B係作為基極接點，在本較佳實施例中係視為基極B(示於第2圖)。然而，熟習該項技藝之人士應可輕易了解基極B實際上包含了作為基極接點的第三主動區域110B與第三閘極電極120B，以及井區104。由第2圖可知，本較佳實施例所提供之BJT佈局結構100包含有一射極E，射極E包含有一對第一側邊130與一對第二側邊132，且第一側邊130垂直於第二側邊132。此外，第一側邊130之一長度較佳係大於第二側邊132之一長度，但不限於此。BJT佈局結構100尚包含有一對集極C，設置於射極E之第一側邊130，且射極E係設置於這一對集極C之間。BJT佈局結構100尚包含有一對基極B，設置於射極E之第二側邊132，且射極E係設置於這一對基極B之間。如第2圖所示，井區104即設置於射極E與這一對基極B下方。
更重要的是，集極C係與射極E在第二方向D2上直接相鄰(immediately adjacent)。在本較佳實施例中所指稱之直接相鄰，係指在集極C與射極E之間，係不再存在任何具有導電性質之元件或結構，例如閘極電極和/或主動區域。同理，基極B係與射極E在第一方向D2上直接相鄰，係指在基極B與射極E之間，亦不再存在任何具有導電性質之元件，例如閘極電極和/或主動區域。換句話說，射極E之任二鄰邊，皆為集極C-基極B之設置型態，且集極C-基極B彼此垂直而形成一L字 形，如第2圖所中之虛線所示。
請重新參閱第1圖與第2圖。根據本較佳實施例所提供之BJT佈局結構100，射極E更包含第一主動區域110E以及與其重疊的第一閘極電極120E，集極C更包含第二主動區域110C以及與其重疊的第二閘極電極120C，基極B則更包含第三主動區域110B以及與其重疊的第三閘極電極120B。更重要的是，由於集極C與射極E之間不再存在任何具有導電性質之元件或結構，射極E與集極C所隔開的距離S亦可因此縮到最小，而有利於電流的接收。更重要的是，井區104之寬度係可在符合設計規則的前提下，縮到最小。也就是說，基極B之寬度WB可縮到最小。而根據下列等式(1)：
Figure TWI677073B_D0001
可知集極電流IC係與基極B之寬度WB成反比，故根據本較佳實施例所提供之BJT佈局結構100，係可藉由縮減基極B之寬度WB，增加集極電流IC，藉以達到提昇增益常數β之目的。
請參閱第3圖與第4圖，第3圖與第4圖係為本發明所提供之BJT佈局結構之一第二較佳實施例之示意圖。如第3圖所示，本較佳實施例所提供之BJT佈局結構200，包含一基底202，且基底202內係形成有一井區204，例如一n型井區。如前所述，井區204之摻雜型態係與 BJT元件之基極相同。因此，當BJT佈局結構200為一pnp型的元件時，井區204係包含n型導電型態，而當BJT佈局結構200為一npn型的元件時，井區204係包含p型導電型態。基底202上，係設置有複數個第一主動區域210E、一對第二主動區域210C、一對第三主動區域210B、以及一中間主動區域212B，如第3圖所示。在本較佳實施例中，第一主動區域210E較佳為二個。第一主動區域210E、第二主動區域210C以及中間主動區域212B皆沿一第一方向D1延伸，換句話說第一主動區域210E之一延伸方向係與第二主動區域210C之一延伸方向以及中間主動區域212B之一延伸方向平行。第二主動區域210C在一第二方向D2上設置於第一主動區域210E的相對二側。更詳細地說，所有的第一主動區域210E係如第3圖所示，皆設置於第二主動區域210C之間。而第三主動區域210B則在第一方向D1上設置於各第一主動區域210E的另外相對二側。更詳細地說，所有的第一主動區域210E係如第3圖所示，皆設置於第三主動區域210B之間。在本較佳實施例中，第一方向D1與第二方向D2彼此垂直。更重要的是，本較佳實施例更提供一中間主動區域212B，設置於前述的二個第一主動區域210E之間。另外，在本較佳實施例中，第一主動區域210E包含至少一鰭片結構(fin structure)、第二主動區域210C分別包含至少一鰭片結構、而第三主動區域210B與中間主動區域212B亦分別包含一鰭片結構，但不限於此。
請繼續參閱第3圖。在本較佳實施例中，BJT佈局結構200更包含複數個第一閘極電極220E，且第一閘極電極220E係沿第二方向D2延伸，並沿第一方向排列D1。更重要的是，第一閘極電極220E係與二個第一主動區域210E重疊，如第3圖所示。同理，BJT佈局結構200更 包含複數個第二閘極電極220C，第二閘極電極220C係沿第二方向D2延伸，並沿第一方向排列D1，且第二閘極電極220C係與第二主動區域210C重疊，如第3圖所示。BJT佈局結構200更包含複數個第三閘極電極220B，第三閘極電極220B係沿第二方向D2延伸，並沿第一方向排列D1，且第三閘極電極220B係與第三主動區域210B重疊，如第3圖所示。此外，第一閘極電極220E係與第三閘極電極220B平行。更重要的是，本較佳實施例中，第一閘極電極220C係如第3圖所示，跨越過設置於二個第一主動區域210E之間的中間主動區域212B，並且與中間主動區域212B重疊。第一閘極電極220E、第二閘極電極220C與第三閘極電極220B分別包含閘極介電層(圖未示)與閘極導電層(圖未示)。在本較佳實施例中。閘極導電層可包含多晶矽，多晶矽最好經摻雜，且可施加一電壓於其上以改變該BJT的特性。此外，本較佳實施例更可包含複數個接觸插塞，用以提供射極E、集極C與基極B之電性連接。
請參閱第3圖與第4圖。二個第一主動區域210E分別與其上之第一閘極電極220E構成一第一射極E1與一第二射極E2(示於第4圖)，且第二射極E2係與第一射極E1平行。第二主動區域210C與第二閘極電極220C係作為一對集極接點(pick-up)，在本較佳實施例中可視為一對集極C(示於第4圖)，而第三主動區域210B與第三閘極電極220B係作為一對基極接點，在本較佳實施例中係視為一對基極B(示於第4圖)。另外須注意的是，在本較佳實施例中，設置於二個第一主動區域210E之間的中間主動區域212B與其上之部份閘極電極亦可作為一中間基極接點，在本較佳實施例中係視為一中間基極Bm(示於第4圖)，而此中間基極Bm即設置於第一射極E1與一第二射極E2之間。此外，中間主 動區域212B與前述的這一對第三主動區域210B可包含相同的摻雜質。中間基極Bm係與基極B電性連接，故中間基極Bm與前述這一對基極接點係可形成一H字形，如第4圖中虛線L1所示。然而，熟習該項技藝之人士應可輕易了解基極B實際上包含了作為基極接點的第三主動區域210B、第三閘極電極120B、中間基極接點(即中間基極Bm)以及井區204。由第4圖可知，本較佳實施例所提供之BJT佈局結構200包含有第一射極E1與第二射極E2，第一射極E1與第二射極E2分別包含有一對第一側邊230與一對第二側邊232，且第一側邊230垂直於第二側邊232。此外，第一側邊230之一長度較佳係大於第二側邊232之一長度，但不限於此。BJT佈局結構200尚包含有一對集極C，設置於第一射極E1與第二射極E2之第一側邊230，且第一射極E1與第二射極E2係設置於這一對集極C之間。BJT佈局結構200尚包含有一對基極B，設置於第一射極E1與第二射極E2之第二側邊132，且第一射極E1與第二射極E2係設置於這一對基極B之間。如第4圖所示，井區204即設置於第一射極E1與第二射極E2與這一對基極B與中間基極Bm的下方。
更重要的是，集極C係分別與第一射極E1與第二射極E2直接相鄰。在本較佳實施例中所指稱之直接相鄰，係指在集極C與第一射極E1之間，以及集極C與第二射極E2之間，係不再存在任何具有導電性質之元件或結構，例如閘極電極和/或主動區域。同理，基極B係與第一射極E1與第二射極E2直接相鄰，其係指在基極B與第一射極E1與第二射極E2之間，亦不再存在任何具有導電性質之元件，例如閘極電極和/或主動區域。換句話說，本較佳實施例中，第一射極E1有二鄰邊係具有基極B-集極C之設置型態，同理第二射極E2亦有二鄰邊具有基極B- 集極C之設置型態。此外，集極C-基極B彼此垂直而形成一L字形，如第4圖所中之虛線L2所示。
請重新參閱第3圖與第4圖。根據本較佳實施例所提供之BJT佈局結構200，第一射極E1與第二射極E2分別包含第一主動區域210E以及與其重疊的第一閘極電極220E，集極C更包含第二主動區域210C以及與其重疊的第二閘極電極220C，基極B包含第三主動區域210B以及與其重疊的第三閘極電極220B，中間基極Bm則包含中間主動區域212B以及與其重疊的部份第一閘極電極220E。更重要的是，由於集極C與第一射極E1和集極C與第二射極E2之間不再存在任何具有導電性質之元件或結構，第一射極E1與第二射極E2與集極C所隔開的距離S分別亦可因此縮到最小，而有利於電流的接收。更重要的是，井區204之寬度係可在符合設計規則的前提下，縮到最小。也就是說，基極B之寬度WB可縮到最小。如前述之等式(1)所示，由於集極電流IC係與基極B之寬度WB成反比，故根據本較佳實施例所提供之BJT佈局結構200，係可藉由縮減基極B之寬度WB，增加集極電流IC，藉以達到提昇增益常數β之目的。
另外請參閱第5圖，第5圖為本發明所提供之第二較佳實施例之一變化型之示意圖。首先須知的是，本變化型中與第二較佳實施例相同之組成元件係具有相同的符號說明，且該等相同之組成元件於此不再加以贅述。本變化形與第二較佳實施例不同之處在於，第二較佳實施例中第一射極E1與第二射極E2之間，係設置有中間基極Bm，但在本變化型中，係將中間基極Bm移除，同時，可將第一射極E1與第二射 極E2所包含之第一主動區域210E合併，如第5圖所示。然而，熟習該項技藝之人士應知，第一射極E1與第二射極E2分別包含之第一主動區域210E亦可獨立存在而不合併，而是藉由後續形成的閘極電極220E將第一射極E1與第二射極E2所包含之第一主動區域210E電性連接。據此，係可獲得元件高度至少為二倍，且面積至少增加為二倍的射極。此外，由於射極之內不再設置有中間基極，本變化型可更簡化平面-鰭片轉換步驟。
綜上所述，根據本發明所提供之BJT佈局結構，主要係提供一種以射極為中心，且集極與基極分別設置於射極二對邊的佈局結構。因此，在射極的至少二鄰邊，係包含有集極-基極的佈局配置。換句話說，在本較佳實施例中，集極與基極必定形成一L字形。據此，本發明係可在不違反設計規格的前提下，使基極的面積顯著地縮減，直接達到提昇增益常數β的目的，至終提昇BJT元件的效能。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

Claims (18)

  1. 一種雙載子接面電晶體(BJT)佈局結構，包含有：一第一射極，包含有一對第一側邊與一對第二側邊，且該等第一側邊垂直於該等第二側邊；一對集極，設置於該第一射極之該等第一側邊，且該第一射極設置於該對集極之間；以及一對基極，僅設置於該第一射極之該等第二側邊，且該第一射極設置於該對基極之間。
  2. 如申請專利範圍第1項所述之BJT佈局結構，更包含一井區，設置於該第一射極與該對基極下方。
  3. 如申請專利範圍第1項所述之BJT佈局結構，其中該第一射極之該等第一側邊之一長度係大於該等第二側邊之一長度。
  4. 如申請專利範圍第1項所述之BJT佈局結構，更包含一第二射極，且該第二射極係與該第一射極平行。
  5. 如申請專利範圍第4項所述之BJT佈局結構，更包含一中間基極，設置於該第一射極與該第二射極之間。
  6. 如申請專利範圍第5項所述之BJT佈局結構，其中該中間基極係與該對基極電性連接。
  7. 如申請專利範圍第1項所述之BJT佈局結構，其中該第一射極包含有至少一第一主動區域與複數個第一閘極電極，且該等第一閘極電極係與該第一主動區域重疊，該對集極分別包含有至少一第二主動區域與複數個第二閘極電極，且該等第二閘極電極係與該第二主動區域重疊，該對基極分別包含至少一第三主動區域與複數個第三閘極電極，且該等第三閘極電極係與該第三主動區域重疊。
  8. 如申請專利範圍第7項所述之BJT佈局結構，其中該第一主動區域之一延伸方向係與該第二主動區域之一延伸方向平行。
  9. 如申請專利範圍第7項所述之BJT佈局結構，其中該等第一閘極電極係與該等第三閘極電極平行。
  10. 如申請專利範圍第7項所述之BJT佈局結構，其中該第一主動區域、該第二主動區域與該第三主動區域分別包含至少一鰭片結構(fin structure)。
  11. 一種BJT佈局結構，包含有：一第一射極，沿一第一方向延伸；至少一集極，沿該第一方向延伸，該集極在一第二方向上與該第一射極直接(immediately)相鄰，且該第二方向與該第一方向垂直；以及至少一第一基極，且該第一基極在該第一方向上與該第一射極直接相鄰。
  12. 如申請專利範圍第11項所述之BJT佈局結構，更包含一井區，形成於該第一射極與該第一基極下方。
  13. 如申請專利範圍第11項所述之BJT佈局結構，更包含一第二射極，沿該第一方向延伸，且該第一射極與該第二射極沿該第二方向排列。
  14. 如申請專利範圍第13項所述之BJT佈局結構，更包含一第二基極，沿該第一方向延伸，且設置於該第一射極與該第二射極之間。
  15. 如申請專利範圍第14項所述之BJT佈局結構，其中該第二基極電性連接至該第一基極。
  16. 如申請專利範圍第11項所述之BJT佈局結構，其中該第一射極更包含至少一第一主動區域與複數個第一閘極電極，該第一主動區域沿該第一方向延伸，該等第一閘極電極沿該第二方向延伸且與該第一主動區域重疊，該集極更包含至少一第二主動區域與複數個第二閘極電極，該第二主動區域沿該第一方向延伸，該等第二閘極電極沿該第二方向延伸且與該第二主動區域重疊，該第一基極更包含至少一第三主動區域與複數個第三閘極電極，該等第三閘極電極沿該第二方向延伸且與該第三主動區域重疊。
  17. 如申請專利範圍第16項所述之BJT佈局結構，其中該第一主動區域、該第二主動區域與該第三主動區域分別包含有至少一鰭片結構。
  18. 如申請專利範圍第11項所述之BJT佈局結構，其中該集極與該第一基極形成一L字形。
TW105113040A 2016-04-27 2016-04-27 雙載子接面電晶體佈局結構 TWI677073B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105113040A TWI677073B (zh) 2016-04-27 2016-04-27 雙載子接面電晶體佈局結構
CN201610351742.8A CN107316900B (zh) 2016-04-27 2016-05-24 双载流子接面晶体管布局结构
US15/169,695 US9899502B2 (en) 2016-04-27 2016-05-31 Bipolar junction transistor layout structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105113040A TWI677073B (zh) 2016-04-27 2016-04-27 雙載子接面電晶體佈局結構

Publications (2)

Publication Number Publication Date
TW201739034A TW201739034A (zh) 2017-11-01
TWI677073B true TWI677073B (zh) 2019-11-11

Family

ID=60159050

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105113040A TWI677073B (zh) 2016-04-27 2016-04-27 雙載子接面電晶體佈局結構

Country Status (3)

Country Link
US (1) US9899502B2 (zh)
CN (1) CN107316900B (zh)
TW (1) TWI677073B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786246A (zh) * 2017-11-10 2019-05-21 中芯国际集成电路制造(上海)有限公司 鳍式双极结型晶体管及其形成方法
US10811497B2 (en) 2018-04-17 2020-10-20 Silanna Asia Pte Ltd Tiled lateral BJT
US10700187B2 (en) 2018-05-30 2020-06-30 Silanna Asia Pte Ltd Tiled lateral thyristor
WO2023070477A1 (zh) * 2021-10-28 2023-05-04 华为技术有限公司 鳍式双极结型晶体管及其制备方法、电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200428641A (en) * 2003-06-11 2004-12-16 Renesas Tech Corp Semiconductor device and method of manufacturing the same
US20100213507A1 (en) * 2009-02-20 2010-08-26 Ching-Chung Ko Lateral bipolar junction transistor
TWI503970B (zh) * 2011-06-20 2015-10-11 Mediatek Inc 雙載子接面電晶體

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654687A (en) * 1985-03-28 1987-03-31 Francois Hebert High frequency bipolar transistor structures
DE10004111A1 (de) * 2000-01-31 2001-08-09 Infineon Technologies Ag Bipolartransistor
US20050151159A1 (en) 2003-11-21 2005-07-14 Zhenqiang Ma Solid-state high power device and method
US7253498B2 (en) * 2004-07-06 2007-08-07 Legerity Inc. Bipolar transistor with geometry optimized for device performance, and method of making same
US8115280B2 (en) * 2005-10-31 2012-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Four-terminal gate-controlled LVBJTs
JP4524298B2 (ja) 2007-06-04 2010-08-11 パナソニック株式会社 半導体装置の製造方法
US7897995B2 (en) * 2009-04-07 2011-03-01 Mediatek Inc. Lateral bipolar junction transistor with reduced base resistance
US8415764B2 (en) * 2009-06-02 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. High-voltage BJT formed using CMOS HV processes
KR101228367B1 (ko) * 2011-10-14 2013-02-01 주식회사 동부하이텍 바이폴라 트랜지스터와 그 제조 방법
US8912576B2 (en) 2011-11-15 2014-12-16 Shine C. Chung Structures and techniques for using semiconductor body to construct bipolar junction transistors
US9035426B2 (en) * 2011-12-28 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like BJT
US9029952B2 (en) * 2012-04-19 2015-05-12 Macronix International Co., Ltd. Semiconductor structure and method of manufacturing the same
US8610241B1 (en) 2012-06-12 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Homo-junction diode structures using fin field effect transistor processing
US20140131831A1 (en) 2012-11-12 2014-05-15 GlobalFoundries, Inc. Integrated ciruit including an fin-based diode and methods of its fabrication
US9093566B2 (en) 2012-12-31 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. High efficiency FinFET diode
US9318621B2 (en) 2013-03-08 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Rotated STI diode on FinFET technology
US9419087B2 (en) 2013-11-04 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Bipolar junction transistor formed on fin structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200428641A (en) * 2003-06-11 2004-12-16 Renesas Tech Corp Semiconductor device and method of manufacturing the same
US20100213507A1 (en) * 2009-02-20 2010-08-26 Ching-Chung Ko Lateral bipolar junction transistor
TWI503970B (zh) * 2011-06-20 2015-10-11 Mediatek Inc 雙載子接面電晶體

Also Published As

Publication number Publication date
CN107316900A (zh) 2017-11-03
TW201739034A (zh) 2017-11-01
US20170317197A1 (en) 2017-11-02
US9899502B2 (en) 2018-02-20
CN107316900B (zh) 2022-05-03

Similar Documents

Publication Publication Date Title
US9780003B2 (en) Bipolar junction transistor formed on fin structures
TWI677073B (zh) 雙載子接面電晶體佈局結構
CN104681599B (zh) 晶体管、放大器电路和集成电路
US9123766B2 (en) Transistor and method of manufacturing a transistor
US20080224266A1 (en) Lateral bipolar transistor
CN103378139B (zh) 半导体结构及其制作方法
US8669639B2 (en) Semiconductor element, manufacturing method thereof and operating method thereof
CN102315256B (zh) 双极接面晶体管装置
TWI441330B (zh) 雙極接面電晶體裝置
CN110504326B (zh) 萧特基二极管
TWI532101B (zh) 雙極性接面電晶體及其操作方法與製造方法
US8581339B2 (en) Structure of NPN-BJT for improving punch through between collector and emitter
CN105355594B (zh) 集成电路结构
US8319315B2 (en) Bipolar junction transistor devices
CN104078495B (zh) 双极性结晶体管及其操作方法与制造方法
JPH10125692A (ja) バイポーラ・パワー・トランジスタ
KR920000633B1 (ko) Pnp 트랜지스터의 제조방법
TWI434410B (zh) 新穎的ｎ型雙載子電晶體架構改善集極與射極間的擊穿效應
JP2005026392A (ja) 半導体装置および半導体装置の製造方法
JPH10335346A (ja) ラテラルｐｎｐバイポーラ電子デバイスおよびその製造方法
CN113823678A (zh) 一种高压npn器件
JP2014229819A (ja) 半導体装置
CN111584623A (zh) 一种双极结型晶体管器件及其制造方法、电子产品
JP2000188295A (ja) 半導体装置及びその製造方法
KR20110077274A (ko) 수직형 바이폴라 트랜지스터 및 그 제조 방법