[go: up one dir, main page]

CN1144378A - 数字信号记录设备 - Google Patents

数字信号记录设备 Download PDF

Info

Publication number
CN1144378A
CN1144378A CN95118541A CN95118541A CN1144378A CN 1144378 A CN1144378 A CN 1144378A CN 95118541 A CN95118541 A CN 95118541A CN 95118541 A CN95118541 A CN 95118541A CN 1144378 A CN1144378 A CN 1144378A
Authority
CN
China
Prior art keywords
word
information
circuit
frequency
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN95118541A
Other languages
English (en)
Other versions
CN1080919C (zh
Inventor
金洵泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1144378A publication Critical patent/CN1144378A/zh
Application granted granted Critical
Publication of CN1080919C publication Critical patent/CN1080919C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
    • G11B15/46—Controlling, regulating, or indicating speed
    • G11B15/463—Controlling, regulating, or indicating speed by using pilot tracking tones embedded in binary coded signals, e.g. using DSV/CDS values of coded signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明通过采用并行位预编码快速产生供选择记录的通道字消除了以往数字信号记录设备中需要执行的间歇读或间歇写缓冲存储器的操作。两个预编码器都以比用于I-NRZI调制的系统时钟率低n倍的通道字率产生(n+1)并行位通道字，留下了充分的时间来执行确定应选择哪个预编码器产生的通道字进行记录的判决程序和对预编码器及其他有关运算器进行重新初始化的更新程序。

Description

数字信号记录设备
本发明与记录含有重放期间磁头跟踪所需的引导信号的交错非归零逢“1”反相(I-NRZI)调制的的数字信号记录设备有关。
在诸如盒带录象机之类的图象录放设备中，如果在重放期间磁头偏离了磁记录媒体上的磁道，磁头输出就会减小，出错率也会增大。这妨碍了图象的正常播放，因此要求磁头能精确跟踪目标磁道，不致偏离。为了延长家用数字式盒带录象机的录象时间，磁道非常窄，这增加了为了获得满意的放象质量而对磁头跟踪精度提出的要求。在检测磁头跟踪误差也就是偏离理想跟踪的偏差的各种方法中，有些方法是相继的磁道采用相应不同的引导信号，以有利于比较从最接近磁头所跟踪的那条磁导的上一条和下一条磁道来的引导信号的串扰，从而检测出磁头跟踪是偏向了前一磁道还是后一磁道。通过在两种交错非归零逢“1”反相(I-NRZI)调制之间加以选择，这些引导信号在录到磁道上的数字信号的频谱中分别呈现一些高峰和低谷的形式。同样的信息被编码成两个在时间上是并行的串行提供的通道字组，为了控制记录期间的I-NRZI调制而从这组或那组选择的通道字选择成对于每条记录的磁道I-NRZI调制偏离引导信号标准最小。当通道字选择完成时，存储在产生的通道字未被选择的预编码器内的预编码信息被改变为存储在产生的通道字被选择的预编码内的预编码信息。这样做是为了保证预编码程序的连续和以后重放时从记录媒体恢复I-NRZI调制和解调后的解码程序的连续。当通过字选择完成时，在确定要选择哪个通道字的电路内的一些积分器必需更新内容，反映实际上是选择了哪个通道未记录的。这类方法在1992年8月25日颁发给Kahlman等人的美国专利“在记录载体上记录数字信息信号的装置”(“Device for Recording a Digital Informa-tion Signal on a Record Carrier”)中作了介绍。该专利列为本发明的参考专利。
在上述专利中，I-NRZI调制是在串行位基础上产生的，这不利于要在满足选择电路需要的某些固定延迟后才能从串行位预编码器选出通道字记录到磁记录媒体上的流水操作。在一对相应的通道字产生后，判决程序确定其中哪一个要记录需要一定时间。判决后，更新预编码器内的存储信息又需要时间。这些判决和更新程序必需完成后才能再进行预编码，因此，由于这些判决和更新程序而产生的延迟将在用同步时钟有规律定时的连续位流中引入间隙。判决程序要进行数字乘法、加法、积分和平方运算，虽然可以用存储在只读存储器内的查找表来减少乘方运算时间，但总的延迟仍相当可观。因此，必需在串行位预编码器前配置能间歇读出的先进先出缓冲存储器，还必需为串行位预编码器产出的通道字准备能将被选择的通道字间歇地写入而以后连续读出的先进先出缓冲存储器。对于这种缓冲存缓器来说各种定时信号的产生有些复杂，因此希望避免要间歇写或读缓冲存储器的操作。
本发明消除了在用I-NRZI调制记录的数字信号记录设备中的间歇读或写缓冲存储器的操作。对产生I-NRZI调制加以控制的代码是通过在并行位的串行字基础上执行的预编码而产生的。预编码器改成采用替代后续位的行汲传送积分快速执行用来形成各通道字的预编码。两个预编码器均以比系统时钟率低几倍的通道字率产生(n＋1)并行位通道字。这在每个通道字间隔期间留下了额外时间来执行确定哪个通道字应选来记录的判决程序。还有充分的时间来完成随后的更新程序，如将存储在所产生的通道字未被选择的预编码器内的预编码信息改变为存储在所产生的通道字被选择的预编码器内的预编码信息。预编码器产生的被选来要记录在磁记录媒体上的串行的并行位通道字以等于记录I-NRZI调制用的系统时钟的位率变换成串行位格式。由预编码器提供的串行的并行位通道字代码流以充分高于系统时钟率的实际位率变换成串行位格式，从而及时地提供了执行判决和更新程序所需的信号。
在本发明的一些优选实施例中，预编码器提供的每个通道字在变换成串行位格式时分离为两个子字或分通道字，形成两个并行的位流，每个位流的位率与用来控制要记录的I-NRZI调制的系统时钟率相同。两个并行的位流为确定应记录哪个通道字的各种运算提供输入，这输入的实际位率为系统时钟率的两倍。
在本发明的另一些实施例中，为了产生据以完成确定应记录哪个通道字的各种运算的信号，预编码器提供的通道字变换成位率实际为用来控制要记录的I-NRZI调制的系统时钟率的两倍的串行位格式。位率为系统时钟率两倍的串行位通道字及时地为确定应记录哪个通道字而进行的那些运算提供了输入。
在本说明书的附图中：
图1示意性地画出了将一个通道字串行数据流记录到磁记录媒体表面各相邻平行磁道上的模式；
图2A、2B和2C示出了与图1中所示各模式相应的频谱；
图3为在美国专利No.5,142,421中所介绍的原有技术的数字信号记录设备的方框图；
图4为图3所示数字信号记录设备中一种经改进的控制信号产生器的部分详细电路图；
图5例示了由图4所示控制信号产生器的控制信号选择的通道字串行数据流模式的一个频谱；
图6为体现本发明的数字信号记录设备的方框图；
图7为体现本发明的另一种数字信号记录设备的方框图；
图8为图6数字信号记录设备的部分详细方框图；
图9为图8中“0”位输入器的详细电路图；
图10为图8中可预编码器的详细电路图；
图11为图8中并行/串行变换器的详细电路图；
图12为用于图6数字信号记录设备的控制信号产生器的方框图；
图13为图12所示控制信号产生器中PATH0的详细电路图；
图14A例示了图13中三角波产生器产生的信号波形；
图14B为用来实现三角波产生器的存储在只读存储器(ROM)内的一个数据表；
图15A、15B和15C示出了图13中所用的正弦波和方波信号；
图16A-16G示出了图6各方框的工作波形；
图17为图6所示控制信号产生器中结构与图13所示不同的PATH0的详细电路图；
图18为体现本发明的又一种数字信号记录设备的方框图；以及
图19示出了图8中各方框的工作波形。
在方框图中，带“P/P”的方框为将几个串行的并行位数据变换成并行位字的并行/并行变换器，带“P/S”的方框为将并行位数据变换成串行位数据的并行/串行变换器，带“INT”的方框为数字积分器，带“SQ”的方框为数字平方电路，而带“L”的方框为位锁存器。
图1例示了为了便于磁头跟踪螺旋扫描记录设备在磁记录媒体的各相继平行磁道上记录三种谱响应模式F0、F1、F2的通道字构成的串行数据流的情况。为了方便起见，各磁道示成比实际情况更短一些和斜离走带方向更多一些。引导信号出现在依次序F0、F1、F0、F2……记录在磁记录媒体相应磁道上的数字信号的频谱内。这些引导信号采取在某些规定的频率处出现低谷或高峰的形式，这些低谷或高峰就被引入录在磁道上的信号的频域谱能量响应(傅里叶变换)中。当重放一条具有某个具体模式的磁道时，可以确定频谱能量响应离各期望值的偏差。为了估计磁头相对接近前条磁道和后条磁道的程度，从中确定磁头的跟踪误差，认为这些偏差是由于从前条磁道和后条磁道检取了数字信号而引起的。所示的这种模式次序F0、F1、F0、F2……只是示例性的，因为在实际中模式的数量和记录的次序都可以与所示的有所不同。美国专利No.5,142,421介绍了一些不同的情况。
图2A、2B、2C分别示出了载有图1中所示的相应模式F0、F1、F2的各通道字串行位数据流的频谱。在模式F0的频谱中，在频率f1和f2处都有一个低谷，谱能量较小。在模式F1的频谱中，在频率f1＝ω1/2π处有一个引导信号(高峰)，谱能量较大，而在频率f2＝ω2/2π处有一个低谷，谱能量较小。在模式F2的频谱中，在频率f1处有一个低谷，谱能量较小，而在频率f2处有一个引导信号(高峰)，谱能量较大。
在重放模式F0期间，可以利用相邻磁道的模式F1和F2的引导信号(高峰频率分别为f1和f2)之间的串扰影响来确定跟踪误差。如果磁头从模式F0中心偏向模式F1，则来自模式F1的引导信号的串扰就大于来自模式F2的引导信号的串扰。因此，重放信号的频率分量f1增大，而频率分量f2减小。相反，如果磁头从模式F0中心偏向模式F2，则来自模式F2的引导信号的串扰就大于来自模式F1的引导信号的串扰。因此，平均来说，重放信号的频率分量f2增大，而频率分量f1减小。这样，在重放模式F0时，通过比较重放信号的在频率f1和f2处的平均谱能量能够检测磁头跟踪的偏差。利用这个结果，可以通过用一个电压加到装有磁头的压电件上控制磁头的高度，或者通过控制磁记录媒体(磁带)的行进速度，就能进行精确跟踪。
图3为在1992年8月25颁发给Kahlman等人的美国专利No.5,142,421“在记录载体上记录数字信息信号的装置(Device forRecording a Digital Information Signals on a Record Carrier”)中所揭示的一种数字信号记录设备的方框图，该专利在此列作参考专利。下面就记录模式F0、F1、F2的常规方法简要地说明这种设备的配置和工作原理。
在图3中，8并行位数字字通过输入口1送到并行/串行(P/S)变换器2。P/S变换器2例如将每三个相继的8并行位数字字变换成单个24串行位数字信息字，通过变换器输出口3输出。信号插入部4包括均以在P/S变换器2的输出口3出现的24串行位数字信息字流作为输入信号的“0”位插入器4.1和“1”位插入器4.2。“0”位插入器4.1在每个24串行位信息字的最高有效位(MSB)前都插入一个由“0”构成的单位数字前缀，产生一个相应的25串行位“正”信息字，从“0”位插入器4.1的输出口5输出。“1”位插入器4.2在每个24串行位信息字的最高有效位(MSB)前都插入一个由“1”构成的单位数字前缀，产生一个相应的25串行位“负”信息字，从“1”位插入器4.2的输出口7输出。
编码器6包括将“正”信息字变换成相应25串行位通道字加到连接线9上的预编码器6.1和将“负”信息字变换成相应25串行位通道字加到连接线11上的预编码器6.2。在该说明书的其余部分和所附权利要求中，为了区别由预编码器6.1输出的通道字和由预编码器6.2输出的通道字，将由预编码6.1输出的通道字称为“正”信息通道字，而将由预编码器6.2输出的通道字称为“负”信息通道字。如果预编码器6.1和6.2都是2T预编码器，那么单位前缀代码将使这两个预编器产生两个25串行位通道字，这两个通道字的各对应偶数位是相同的，而各对应奇数位则是位互补的。一个2T预编码器包括一个2输入异门和一个提供从异门输出端到其第一输入端的积分反馈连接线的2级移位寄存器。异门的第二输入端接收预编码器的输入信号，异门的输出端输出预编码器的输出信号，而异门的第一输入端接收经2级移位寄存器延迟了2T的预编码器的输出信号。间隔T为预编码器输入信号的采样间隔，也就是2级移位寄存器移位时钟周期。由2级移位寄存器提供的异门的反馈连接称为“积分反馈连接线”，或简称为“积分连接线”。
预编码器6.1通过连接线9供给作为它的输出信号的25串行位“正”信息通道字，而预编码器6.2通过连接线11供给作为它的输出信号的25串行位“负”信息通道字。根据由预编码器6.1和6.2并行提供的这些25串行位通道字，控制信号产生器10将每个字的相应频域谱能量特性与要由数字记录器14记录的这条磁道的所规定的谱能量特性进行比较，确定哪个通道字偏离这规定的谱响应最小。控制信号产生器10产生一个控制信号CS，指示由预编码器6.1和6.2提供的通道字中偏离规定的谱响应最小从而应该选出进行记录的字。控制信号CS通过连接线17送到选择器12的选择控制口，从预编码器6.1和6.2的输出信号(经时间补偿器8延迟)中选出偏离规定的谱响应最小的这个输出信号，加到数字磁带记录器14。补偿器8的延迟器8.1和8.2用来补偿控制信号产生器10为了产生加到选择器12的控制信号CS所需要的时间。控制信号CS还通过连接线17分别提供给预编码器6.1和6.2的相应控制器进行控制，将在预编码器6.1和6.2中输出被选来记录的这个预编码器内的移位寄存器的内容调给在另一个预编码器内的移位寄存器，以保证编码的连续性。
选择器12通过连接线13接收经延迟器8.1延迟的预编码器6.1的“正”信息输出和通过连接线15接收经延迟器8.2延迟的预编码器6.2的“负”信息输出。选择器12根据控制信号CS将经延迟的预编码器6.1和6.2的输出信号中所选出的这个输出信号通过连接线19送到数字记录器14作为输入信号记录进行记录。为了使数字记录器14能以恒定的位速率记录位调制，要求有某些速率缓冲。延迟器8.1和8.2可以是固定延迟器，但在选择器12后要加速率缓冲。或者，延迟器8.1和8.2可以是先进先出(FIFO)速率缓冲存储器，在这种情况下，延迟器8.1和8.2除了始终提供足够的延迟以补偿为了确定要记录的是哪个预编码器的输出信号进行计算所需的时间外，还提供了必需的速率缓冲。
图4为用于图3所示数字信号记录设备的一种改进的控制信号产生器的详细电路图。这种改进的控制信号产生器可以产生频率响应谱如图5所示的通道字串行数据流。与图2B所示的模式F1的谱相比，在图5所示的谱中，f1的两侧都有一个凹陷。这两个凹陷表示，在引导信号频率f1附近谱的噪声功率有所降低，这就增加了用来检测在频率f1处的引导信号的信噪比。
图4这种改进的控制信号产生器与Kahlman等人所介绍的不同之处在于具有代码算术/映射器10.1和10.2。代码算术/映射器10.1将预编码器6.1的“正”信息输出的这些“1”和“0”变换成在振幅相同的负、正算术值之间来回转换而没有直流项的I-NRZI调制的算术表示。代码/算术映射器10.2在结构上与代码/算术映射器10.1相同，不过是将预编码器6.2的“负”信息输出的这些“1”和“0”变换成在振幅相同的负、正算术值之间来回转换而没有直流项的I-NRZI调制的算术表示。例如，映射器10.1和10.2都可以用所供给的这些“1”和“0”作为在一个不变的“1”前的一个改变符号位，因此这种调制可以用一些2的补码算术项来表示。
存储在未示出的只读存储器(ROM)中的一个正弦/余弦查找表产生一个频率为f1的复载波，该复载波由角频率为ω1＝2πf1的sinω1t和cosω1t两个分量组成。存储在ROM中的另一个正弦/余弦查找表产生一个频率为f2的复载波，该复载波由角频率为(ω2＝2πf2的sinω2t和cosω2t的两个分量组成。三角波产生器18产生一个频率为通道字串行数据流的应该频率(f1)、与数字和值对应的三角信号，而方波产生器38产生频率为f1的方波。三角波产生器18和方波产生器38也可以由存储在ROM中的相应查找表提供。用ROM产生所有系统函数而不是用普通的位指令简化了对通道字的处理。
滤波电路PATH0确定根据预编码器6.1所提供的“正”信息通道字而产生的I-NRZI调制的谱能量分布偏离对于以F1模式记录的磁道所要求的谱能量分布(频率f1处有一个高峰，频率f1两侧各有一个凹陷，频率f2处有一个低谷)的程度。加权相加电路52.1将由平方电路22.1提供的所算出的离所要求的零频率处低谷和频率f1处高峰的偏差与所算出的一些离其他所要求特性的偏差进行适当加权后相加。由平方电路28.1和34.1为频率为f2的两个正交分量提供的所算出的离所要求的频率f2处低谷的偏差在加权相加电路52.1内部受到类似的加权。电平方电路44.1和50.1为频率为f1的两个正交分量提供的所算出的离频率f1两侧凹陷的偏差在加权相加电路52.1内也都受到类似的加权。对从平方电路28.1和34.1加到加权相加电路52.1的这两个输入的有效加权大于对从平方电路22.1加到加权相加电路52.1的输入的加权，因为重放期间使用的跟踪校正电路对没有正确引导频率f1比有错误引导频率f2可容忍一些。对从平方电路44.1和50.1加到加权相加电路52.1的输入的有效加权小于对从平方电路22.1加到加权相加电路52.1的输入的加权。滤波电路PATH0将加权相加电路52.1输出的加权和输出信号作为第一误差信号e1输出。
在PATH0中计算根据预编码器6.1所提供的“正”信息通道字而产生的I-NRZI调制的谱能量分布离所要求的零频率处低谷和频率f1处高峰的偏差量的情况如下。积分电路16.1接收来自预编码器6.1的当前“正”信息通道字(经代码算术映射器10.1变换成算术形成)，用一个预存值对它进行积分。减法器20.1将积分电路16.1的输出减去三角波产生器18的输出信号，所得到的差由平方电路22.1进行平方后送至加权相加电路52.1，从而提供了第一误差信号e1的一个分量。三角波产生器18和减法器20.1构成了用来检测积分电路16.1提供的数字和值离要维持所要求的引导信号所需的规定数字和值的偏差的检测电路。平方电路22.1计算出这个偏差的能量。
在PATH0中计算根据预编码器6.1所提供的“正”信息通道字而产生的I-NRZI调制的谱能量分布离所要求的零频率处低谷和频率f1处高峰的偏差量的情况如下。积分电路16.1接收来自预编码器6.1的当前“正”信息通道字(经代码算术映射器10.1变换成算术形式)，用一个预存值对它进行积分。减法器20.1将积分电路16.1的输出减去三角波产生器18的输出信号，所得到的差由平方电路22.1进行平方后送至加权相加电路52.1，从而提供了第一误差信号e1的一个分量。三角波产生器18和减法器20.1构成了用来检测积分电路16.1提供的数字和值高要维持所要求引导信号所需的规定数字和值的偏差的检测电路。平方电路22.1计算出这个偏差的能量。
在PATH0中计算根据预编码器6.1所提供的“正”信息通道高而产生的I-NRZI调制的谱能量分布离所要求的频率f2处低谷的偏差量的情况如下。乘法器24.1将预编码器6.1的输出乘以频率为f1的正弦波系统函数sinω1t，权分电路26.1对乘法器24.1得出的乘积进行积分，所得到的结果由平方电路28.1进行平方后送至加权相加电路52.1。乘法器30.1将预编码器6.1的输出乘以频率为f2的余弦波系统函数cosω2t，积分电路32.1对乘法器30.1得出的乘积进行积分，所得到的结果由平方电路34.1进行平方后送至加权相加电路52.1。(短语“系统函数”在数字电子学中是指一个模拟领域的函数经数字采样后的采样数据表示形式。)
在PATH0中计算根据预编码器6.1所提供的“正”信息通道字而产生的I-NRZI调制的谱能量分布离所要求的在频率f1处高峰两侧的凹陷的偏差量的情况如下。减法器36.1将预编码器6.1的输出信号减去由方波产生器38提供的频率为f1的方波。方波产生器38和减法器36.1构成了用来检测由预编码器6.1提供的这个“正”信息串行位通道字(经代码/算术映射器10.1变换成算术形式)离规定的方波的偏差的检测电路。乘法器40.1将减法器36.1的差输出信号乘以频率为f1的正弦波系统函数sinω1t，积分电路42.1对乘法器40.1得出的乘积进行积分，所得到的结果由平方电路44.1进行平方送至加权相加电路52.1。乘法器46.1将减法器36.1的差输出信号乘以频率为f1的余弦波系统函数cosω1t，积分电路48.1对乘法器46.1得出的乘积进行积分，所得到的结果由平方电路50.1进行平方后送至加权相加电路52.1。
滤波电路PATH1确定根据预编码器6.2所提供的“负”信息通道字而产生的I-NRZI调制的谱能量分布偏离对于以F1模式记录的磁道所要求的谱能量分布(频率f1处有一个高峰，频率f1两侧各有一个凹陷，频率f2处有一个低谷)的程度。滤波电路PATH1的加权相加电路52.2将由平方电路22.2提供的所算出的离所要求的零频率处低谷和频率f1处高峰的偏差与由平方电路28.2，34.2，44.2和50.2提供的所算出的一些离其他所要求特性的偏差进行适当加权后相加。加权相加电路52.2以所得出的和输出信号作为第二误差信号e2输出。比较器54通过比较误差信号e1和e2，产生控制信号CS，送至选择器12的选择控制口，选择误差信号值较小的那个通道字。
在PATH1中计算根据预编码器6.2所提供的“负”信息通道字而产生的I-NRZI调制的谱能量分布离所要求的零频率处低谷和频率f1处高峰的偏差量的情况如下。积分电路16.2接收来自预编码器6.2的当前“负”信息通道字(经代码算术映射器10.2变换成算术形式)，用一个预存值对它进行积分。减法器20.2将积分电路16.2的输出减去三角波产生器18的输出信号，所得到的差由平方电路22.2进行平方后送至加权相加电路52.2，从而提供了第二误差信号e2的一个分量。三角波产生器18和减法器20.2构成了用来检测积分电路16.2提供的数字和的值离要维持所要求的引导信号所需的规定数字和的偏差的检测电路。平方电路22.2计算出这个偏差的能量。
在PATH1中计算根据预编码器6.2所提供的“负”信息通道字而产生的I-NRZI调制的谱能量分布离所要求的频率f2处低谷的偏差量的情况如下。乘法器24.2将预编码器6.2的输出乘以频率为f2的正弦波系统函数sinω2t，积分电路26.2对乘法器24.2得出的乘积进行积分，所得到的结果由平方电路28.2进行平方后送至加权相加电路52.2。乘法器30.2将预编码器6.2的输出乘以频率为f2的余弦波系统函数cosω2t，积分电路32.2对乘法器30.2得出的乘积进行积分，所得到的结果由平方电路34.2进行平方后送至加权相加电路52.2。
在PATH1中计算根据预编码器6.2所提供的“负”信息通道字而产生的I-NRZI调制的谱能量分布离所要求的在频率f1处高峰两侧的凹陷的偏差量的情况如下。减法器36.2将预编码器6.2的输出信号减去由方波产生器38提供的频率为f1的方波。方波产生器38和减法器36.2构成了用来检测由预编码器6.2提供的这个“负”信息串行位通道字(经代码/算术映射器10.2变换成算术形式)离规定的方波的偏差的检测电路。乘法器40.2将减法器36.2的差输出信号乘以频率为f2的正弦波系统函数sinω2t，积分电路42.2对乘法器40.2得出的乘积进行积分，所得到的结果由平方电路44.2进行平方后适至加权相加电路52.2。乘法器46.2将减法器36.2的差输出信号乘以频率为f1的余弦波系统函数cosω1t，积分电路48.2对乘法器46.2得出的乘积进行积分，所得到的结果由平方电路50.2进行平方后送至加权相加电路52.2。
以上说明了控制信号产生器10在产生F1模式时的工作情况。在产生F2模式时，通过置换f1和f2，从而也置换ω1和ω2，来修正控制信号产生器10的工作。在产生F0模式时，通过停用三角波发生器18和方波产生器38，来修正控制信号产生器10的工作。无论是要产生F0、F1还是F2模式，在作出了是选择由预编码器6.1提供的一个“正”信息通道字还是选择由预编码器6.2提供的一个“负”信息通道字来确定所要记录的I-NRZI调制的判决后，必需执行一些重新初始化程序。这些重新初始化程度保证了编码的连续性，而且还为控制信号产生器建立一个基础，使得控制信号产生器能在这个基础上对下一对通道字进行处理后作出应选择下一对通道字中哪一个通道字的判决。
就后一点来说，在已经确定下次要记录的通道字时，必需改变积分电路16.1，26.1，32.1，42.1和48.1的内容或者积分电路16.2，26.2，32.2，42.2和48.2的内容。如果新选择的通道字是“负”信息型，那么分别按照积分电路16.2，26.2，32.2，42.2和48.2的内容相应改变积分电路16.1，26.1，32.1，42.1和48.1的内容。如果新选择的通道字是“正”信息型，那么分别按照积分电路16.1，26.1，32.1，42.1和48.1的内容相应改变积分电路16.2，26.2，32.2，42.2和48.2的内容。
如前面所述，在已经确定下次要记录的通道字时，来自预编码器6.1和6.2中提供选来记录的通道字这个预编码器的“积分反馈连接线”的预编码信息必需调入另一个预编码器的“积分反馈连接线”。如果选来下次记录的通道字由预编码器6.1提供，那么在它的异门的积分反馈连接线中的移位寄存器的那些内容分别调入在预编码器6.2的异门的积分反馈连接线中的移位寄存器的相应单元。相反，如果选来下次记录的通道字由预编码器6.2提供，那应在它的异门的积分反连接线中的移位寄存器的那些内容分别调入在编码器6.1的异门的积分反馈连接线中的移位寄存器的相应单元。
然而，实际上在美国专利No.5,142,421所揭示的这种原有技术的数字信号记录设备中，在执行这种传输前就有相当时间延迟，这延迟是由控制信号产生器10内的各数字乘法器、积分电路和平方电路引起的。这延迟要求间歇地写编码器6后的缓冲存储器(可由时间补偿器8提供)和间歇地读编码器6前的缓冲存储器(可由并行/串行变换器2提供)。这样间歇读写缓冲存储器在定时按排上实际相当困难，但按照本发明通过执行按并行位字进行预编码能够避免。
如图6所示，接收串行提供的8并行位字的输入口101与并行/并行(P/P)变换器102的输入口连接。P/P变换器102将相继加到输入口的每三个串行的8并行位字的组变换成三个并行的8并行位数字字，也就是一个24位信息字，通过它的输入口103输出。
信号插入部104在从P/P变换器102的输出口103以并行位形式送来的每个24位信息字前加上一个单位数字字的前缀。信号插入部104包括一个用来将一个“0”位作为前缀加到24位信息字上的“0”位插入器104.1和一个用来将一个“1”位作为前缀加到24位信息字上的“1”位插入器104.2。
由此得到的25位信息字分别从输出口105和107送至编码部106的预编码器106.1和1 06.2。对于预编码器106.1和106.2来说，最好采用2T预编码器，将25位信息字变换成25位通道字。这两个2T预编码器适合按并行位字处理，其结构不同于在美国利NO.5,142,421中所用的适合按串行位字处理的那些预编码器。预编码器106.1和106.2各有25个异门，具体结构将在本说明书中下面结合图8和图10进行详细说明(图中，信号插入部104包括在编码部106内)。预编码还需要根据将早些记录的位来确定将晚些记录的位。因此，在预编码期间需要时间对用来形成每个通道字的初始化位和相继位进行行波传送积分。但是，在预编码期间对这些位的行波传送积分所需的时间仅是通道字间隔的几分之一。
第一信号变换器108的并行/串行(P/S)变换器108.1和108.2的输入口分别与预编码器106.1和106.2的输出口109和111连接，而变换器108.1和108.2的输出口分别与时间补偿器114的延迟器114.1和114.2的输入口连接。变换器108.1和108.2各将送来的每个25并行位通道字变换成一个25串行位通道字，以与记录在磁记录媒体上的I-NRZI调制相应的位速率输出。
第二信号变换器110的P/S变换器110.1和110.2分别将从预编码器106.1和106.2以并行形式送来的由25位通道字中的各奇数位构成的相应的“奇通道”字变换成串行位形式。第三信号变换器112的P/S变换器112.1和112.2分别将从预编码器106.1和106.2以并行形式送来的由25位通道字中的各偶数位构成的相应“偶通道”字变换成串行位形式。
时间补偿器114中的延迟器114.1和114.2所引起的固定延迟补偿了控制信号产生器116为了产生向选择器118指示选择分别由预编码器106.1和106.2产生的、由延迟器114.1和114.2延迟的通道字中的哪一个通道字送至记录部120的控制信号所需的时间。
控制信号产生器116根据分别从P/S变换器110.1，110.2，112.1和112.2的相应输出口117，119，121和123送来的各通道字信号产生第一，第二和第三控制信号CS1，CS2和CS3。控制信号产生器116中的判决要记录的是由预编码器106.1和106.2产生的信道字中的哪一个信道字的电路对从P/S变换器110.1送来的奇通道字和从P/S变换器112.1送来的偶通道字进行并行处理，该电路还对从P/S变换器110.2送来的奇通道字和从P/S变换器112.2送来的偶通道字进行并行处理。这些并行处理程序使执行判决程序所需的时间减少了一半，而执行程序所进行的这些运算的节拍与要记录的I-NRZI信号的位速率相同。因此，这些运算能在稍小于信道字时钟周期的二分之一的时间内完成(信道字率为记录I-NRZI信号的位率的二十五分之一)。进行这些计算的时间加上在编码部106的预编码器106.1和106.2中进行行波传送积分的时间很小于通道字时钟之间的时间间隔，是以留出充分时间重新初始化控制信号产生器116内的各积分器和进行在下个串行字定时进入预编码器106.1和106.2时需要进行的为行波传送积分建立初始条件。控制信号产生器116通过它的输出口125和127输出的第一和第二控制信号CS1和CS2送至预编码器106.1和106.2的相应控制口。控制信号产生器116通过它的输出口129输出的第三控制信号CS3送至选择器118的选择控制口。
选择器118按照第三控制信号CS3在由P/S变换器108.1供的25串行位“正”信息通道字和由P/S变换器108.2提供的25串行位“负”信息通道字之间选择较接近所要求的频率特性那个通道字，发送给记录部120。
图6这种数字信号记录设备可以加以紧缩。如果预编码器106.1和106.2都是2T型，而用的又是独位前缀，那么由预编码器106.1和106.2并行提供的偶通道字的各对应位都是相同的，因此可以省去P/S变换器112.1和112.2中的一个，而原来由这个P/S变换器的输出口送至控制信号产生器116的信号则由留下的那个P/S变换器的输出口代为供给。如果预编码器106.1和106.2都是2T型，而用的又是独位前缀，那么由预编器106.1和106.2并行提供的奇通道字的各对应位都是相互的位补码，因此可以省去P/S变换器110.1和110.2中的一个，而原来由这个P/S变换器的输出口送至控制信号产生器116的信号则由将留下的那个P/S变换器的输出口送出的信号经过位求补后代为供给。
图7为本发明提出的数字信号记录设备的另一个实施例的方框图。图中，与图6中相同的标号标记的是与图6设备中相同的部件。因此，相同部分的配置和工作情况不再说明。由图7可见，第一信号变换器108的输出口117’，119’，121’和123’分别直接与经修改的控制信号产生器116’的相应输入口连接，这样，这个电路就省去了图6中的第二和第三信号变换器110和112。
在图7中，第一信号变换器108内的P/S变换器108.3在收到从预编码器106.1送来的25平行位“正”信息通道字后，将这通道字的第一至第十三位(下面称为“前位组”)通过输出口117’送至控制信号产生器116’。同时，P/S变换器108.3还将这通道字的第十四至第二十五位(下面称为“后位组”)通过输出口121’送至控制信号产生器116’。
第一信号变换器108内P/S变换器108.4在收到从预编码器106.2送来的25并行位“负”信息通道字后，将这通道字的第一至第十三位(下面称为“前位组”)通过输出口119’送至控制信号产生器116’。同时，P/S变换器108.4还将这通道字的第十四至第二十五位(下面称为“后位组”)通过输出口123’送至控制信号产生器116’。
经修改的控制信号产生器116’进行与控制信号产生器116相同的一般运算，但次序销有不同，需要在三角波产生器18，方波产生器38，以及正弦和余弦信号产生器这些方面对图4的滤波电路进行一些修改。对于原来就熟悉数字系统设计领域的人来说，这些修改都是非常容易的。特别是，这些产生器都是用只读存储器(ROM)来实现的，改变依次读出各系统函数的采样值的次序非常容易。
图8为图6中所示的“0”位插入器104.1，预编码器106.1，以及P/S变换器108.1，110.1和112.1的详细方框图。在图8中，“0”位插入器104.1由25个锁存器104.a至104.y构成。一个“0”位按系统时钟(CLOCK1)和装入命令信号LOAD装入存储最高有效位的锁存器104.a。其余的锁存器104.6至104.8y接收从P/P变换器102的输出口103并行送来的24位信息字。
图9示出了“0”位插入器104.1的详细电路图，25个锁存器每个都由一个D触发器，两个AND门和一个OR门构成。在对插入部104.1进行操作的过程中，当LOAD命令信号为逻辑高时，加到锁存器104.a的数据口的一个“0”位和从P/P变换器102送来的24位信息字分别被锁存和从相应的D触发器的Q输出端输出。当LOAD命令信号为逻辑低时，各锁存器均保持相应D触发器的输出信号。
如图8所示，预编码器106.1的XOR门106.a至106.y的各第一输入口分别与“0”位插入器104.1的锁存器104.a至104.y的相应输出口连接。XOR门106.a和106.y的第二输入端分别接到锁存器106.3和106.4的相应输出端。XOR门106.a至106.w的相应输出端分别接到XOR门106.c至106.y的第二输入端。XOR门106.x和106.y的输出端分别接到锁存器106.3和106.4的相应输入端。
下面将说明预编码器106的工作情况。
上一通道字的第二最小有效位和当前25位通道字的最高有效位(这里，是插入的“0”位)送至XOR门106.a。上一通道字的最低有效位(LSB)和当前25位通道字的第二最高有效位(这里，是输入数据的第一位)至XOR门106.b。XOR门106.a的输出和输入数据的第二位送至XOR门106.c。XOR门的106.b的输出和输入数据的第三位送至XOR门106.d。
XOR门106.e至106.y对这25位通道字的其余数据以同样的方式进行预编码。XOR门106.a至106.y的输出即是由预编码器106.1并行提供的25位通道字(经预编码的数据)。
图10示出了预编码器106.1的锁存器106.3和106.4的详细电路图。由图可见，在LOAD信号为逻辑高时，通过门G8和G9送到D触发器D2的数据口的XOR门106.x的输出信号24作为上一通道字的第二LSB24’按系统时钟(CLOCK1)送至图8的XOR门106.a的第二输入口。同时，通过门G2、G3、G5和G6送至D触发器D1的数据口的XOR门106.y的输出信号25作为上一通道字的LSB25’按系统时钟(CLOCK1)送至图8的XOR门106.6的第二输入口。在LOAD命令信号为低时，D触发器D1和D2的输出就一直保持不变。
由于D触发器D1的输出受到从图6所示控制信号产生器116的控制信号输出口125送来的第一控制信号CS1的控制，因此，如果第一控制信号CSI为高，则XOR门106.y的输出25不加改变送至门G2。如果第一控制信号CS1为低，则对XOR门106.y的输出进行求补。
例如，在XOR门106.y的输出25为逻辑高而第一控制信号CS1为逻辑低时，D触发器D1的输出为低。如果第一控制信号CS1和输出25均为高，则D触发器D1的输出为高。
如果第一控制信号CS1为逻辑高，表示所选的是“正”信息通道字，那么预编码器106.1的锁存器106.3的初始值保持不变。如果控制信号CS1的逻辑低，表示所选的是“负”信息通道字，那么预编码器106.1的锁存器106.3的初始值就要受到求补操作。
图8的P/S变换器108.1按系统时钟和LOAD命令信号并行接收XOR门106.a至106.y的相应输出，然后以串行25位通道字提供所接收的这些输出。如图8所示，P/S变换器108.1由25个锁存器108.a至108.y，这在图11中表示得更为详细。由图11可见，每个锁存器都是由两个AND门、一个OR门和一个D触发器构成。
在LOAD命令信号为逻辑高时，这些D触发器每个都接收预编码器106.1中的一个相应XOR门的输出，将它送至高一位的锁存器的第一AND门作为输入。如果LOAD命令信息为逻辑低，D触发器保持各自的Q输出，直至LOAD命令信号变高。串行25位通道字从输出口113送出，作为最终输出信号。
图7的P/S变换器108.3在结构上与图11的P/S变换器108.1相同。不同的是锁存器108.a的输出口117’和锁存器108.n的输出口121’接到控制信号产生器116。
图8的P/S变换器110.1由13个锁存器110.a，110.c……和110.y组成。这些锁存器在结构上与图11所示P/S变换器108.1的各锁存器相同。在同时得到LOAD命令信号和时钟信号时，就从25位通道字(由预编码器106.1并行提供)中选出奇通道字并行装入这13个锁存器110.a，110.c，……和110.y.13位奇通道字从锁存器110.a的输出口117串行送出。
图8的P/S变换器112.1有12个锁存器112.b，112.d……和112.x。这些锁存器在结构上与图11所示P/S变换器108.1的那些锁存器相同。在同时得到LOAD命令信号和时钟信号时，就从25位通道字(由预编码器106.1并行提供)中选出偶通道字并行装入这12个锁存器112.b，112.d，……和112.x.12位偶通道字从锁存器112.b的输出口121串行送出。
图12为图6中所示的控制信号产生器116的方框图。控制信号产生器116包括PATH0单元116.1，PATH1单元116.2，检测器116.3和代码/算术映射器116.4到116.7。代码/算术映射器116.4将从图6的P/S变换器110.1的输出口117送来的这些“1”和“0”变换成在振幅相同的负、正算术值之间来回转换而没有直流项的NRIZ调制的算术表示，从代码/算术映射器116.4的输出口117’送出。代码/算术映射器116.5将从图6的P/S变换器110.1的输出口121送来的这些“1”和“0”变换成在振幅相同的负、正算术值之间来回转换而没有直流项的NRZI调制的算术表示，从代码/算术映射器116.5的输出口121’送出。代码/算术映射器116.6将从图6的P/S变换器110.2的输出口119送来的这些“1”和“0”变换成在振幅相同的负、正算术值之间来回转换而没有直流项的NRZI调制的算术表示，从代码/算术映射器116.6的输出口119’送出。代码/算术映射器116.7将从图6的P/S变换器110.2的输出口123送来的这些“1”和“0”变换成在振幅相同的负、正算术值之间来回转换而没有直流项的NRZI调制的算术表示，从代码/算术映射器116.7的输出口123’送出。
PATH0单元116.1的第一和第二输入口分别接到代码/算术映射器116.4和116.5的相应输出口117’和121’。PATH1单元116.2的预置信号输出口137接到PATH0单元116.1的预置输入口。PATH0单元116.1的输出误差信号e1的输出口接到检测器116.3的第一输入口。PATH1单元116.2的第一和第二输入口分别接到代码/算术映射器116.6和116.7的相应输出口119’和123’。PATH0单元116.1的预置信号输出口135接到PATH1单元116.2的预置输入口。PATH1单元116.2的输出误差信号e2的输出口接到检测器116.3的第二输入口。检测器116.3的第一和第二控制信号输出口125和127分别接到图6的预编码器106.1和106.2的相应控制口以及单元116.1和116.2的相应控制口。第三控制信号输出口129接到选择器118的选择控制口。
图13示出了图12的控制信号产生器中的PATH0单元的详细方框图。PATH0单元116.1的第一和第二输入口分别接到图12的代码/算术映射器116.4和116.5的相应输出口117’和121’，以接收表示I-NRZI调制的各个2的补数，作为运算器122，124，134，138，146，150，158和174的输入信号。单元116.1包括：用来在25位串行数据流的频谱上形成一个处于预定频率(在这里为f1)的引导信号和一个在零频率处的低谷的积分电路122、124至平方电路132，用来形成一个处于预定频率(在这里为f2)的低谷的积分电路134、138至平方电路156，用来形成处于引导信号(f1)两侧缘的两个凹陷的减法器158，174至平方电路188，以及用来对平方电路132、144、156、172和188进行加权相加从而产生误差信号e1的加权相加网络190。
从输出口117’输入的奇通道字和从输出口121’输入的偶通道字分别与一个预先存储在相应积分电路122和124内的值(前一个25位通道字的数字和的值)相加。积分电路122和124的相应输出在加法器126内相加后送至减法器130的第一输出口。
三角波产生器128由ROM形成，产生一个与表示规定频率(这里为f1)的通道字的串行数据流的数字和的值(DSV)相应的三角波信号，DSV相当于这三角波的基频分量。如果通过ROM形成的信号是一个如图14A所示的频率为f1(例如，1/90T)的三角波，则用表示值0至16的5位地址将8位数据(例如，90A至90L)存在图14B所示的ROM表内。减法器130将加法器126的输出减去三角波产生器128的输出，所得到的差值由平方电路132平方后送至加权相加网络190。三角波产生器128和减法器130构成了用来检测加法器126所提供的数字和的值离保持所要求的引导信号所需的规定数字和的偏差的检测电路，而平方电路132用来计算这偏差的能量。这些计算实现了在f＝0赫处(即，直流分量处)形成一个低谷和在频率f1处形成一个引导信号。
为了每当由预编码器106.1提供的“正”信息通道字的频谱中在频率f2(ω2/2π)处有能量时，通过产生送至加权相加网络190的被加输入信号在频率f2处引入一个低谷，也进行一些计算，情况如下。
乘法器134将奇通道字乘以奇正弦信号0-sinω2t，得到的乘积在积分电路136内积分。乘法器138将偶通道字乘以偶正弦信号e-sinω2t，得到的乘积在积分电路140内积。积分电路136和140得到的积分结果在加法器142内相加。所得到的和由平方电路144平方后送至加权相加网络190。
乘法器164将奇通道字乘以奇余弦信号0-cosω2t，得到的乘积在积分电路148内积分。偶通道字和偶余弦信号e-cosω2t由乘法150相乘后在积分电路152内积分。加法器154将积分电路148和152得到的积分结果相加在一起。所得到的和由平方电路156平方后作为被加数送至加权相加网络190。
有一个ROM(未示出)用来产生送至乘法器134和138的正弦信号。存储在ROM内的正弦表分为奇样点正弦表和偶样点正弦表。如果正弦信号的波形例如是如图15A所示，频率f2为1/60T，那么这个正弦信号的一个周期就有60个采样点，采样得到的离散正弦信号的数据存储在正弦表的各地址内。与奇采样点对应的离散正弦信号的数据存储在奇样点正弦表内，而与偶采样点对应的离散正弦信号的数据存储在偶样点正弦表内。如图15B所示，与位(圆点)相应的点交替成为用25位通道字周期采样的正弦信号的奇采样点或偶采样点。在图中，字符EB(附加位)表示插入一个“0”位之处，亦即MSB位置。同样，送至乘法器146和150的余弦信号可以由具有一个奇样点余弦表和一个偶样点余弦表的ROM产生。在需要正弦信号和余弦信号由同一个ROM产生时，可将地址相当对正弦信号偏移90度，读出相应的余弦信号值。
每当由预编码器106.1提供的“正”信息通道字的频谱中在频率f1＝(ω1/2π)周围一些部分有能量时，通过产生送至加权相加网络190的被加输入信号还在这些部分引入一个凹陷，执行情况如下。
减法器158将奇通道字减去由方波产生器160产生的离散方波信号(图15C)的奇样点值。方波产生器160和减法器158构成了用来检测由P/S变换器110.1提供的“正”信息串行位奇通道字(经代码/算术映射器116.4变换成算术形式)离规定方波的偏差的检测电路。乘法器162将减法器158的输出乘以奇正弦信号0-sinω1t，得到的乘积在积分电路164内积分。乘法器166将减法器158的输出乘以奇余弦信号0-cosω1t，得到的乘积在积分电路168内积分。
减法器174将偶通道字减去由方波产生器176产生的离散方波信号的偶样点值。方波产生器176和减法器174构成了用来检测由P/S变换器112.1提供的“正”信息串行位奇通道字(经代码/算术映射器116.5变换成算术形式)离规定方波的偏差的检测电路。乘法器178将减法器174的输出乘以偶样点正弦信号e-sinω1t，得到的乘积在积分电路180内积分。乘法器182将减法器174的输出乘以偶样点余弦信号e-cosω1t，得到的乘积在积分电路184内积分。
加法器170将积分电路164和180的相应输出相加，所得到的和由平方电路172平方后送至加权相加网络190。加法器186将积分电路168和184的相应输出相加，所得到的和由平方电路188平方后送至加权相加网络190。然后，加权相加网络190对平方电路132、144、156、172和188的输出进行加权相加，形成误差信号e1。
在图12的PATH1单元116.2中执行与图13所示类似的操作。所不同的是输入单元116.2的相应各积分电路(未示出)的控制信号是第二控制信号CS2，而单元116.2的加权相加网络(未示出)形成的是误差信号e2。如果预编码器106.1和106.2用的是2T型的，那么在PATH0和PATH1中积分程序以前执行的某些运算实际上是相同的，如果需要的话，部分硬件可以共享。误差信号e1表示，如果下次选择“正”信息字，那么形成的串行数据流中的DSV偏离规定的DSV有多大。而误差信号e2表示，如果下次选择“负”信息字，那么形成的串行数据流中的DSV偏离规定的DSV有多大。如果误差信号e1小于误差信号e2，则选择预编码器106.1提供的“正”信息字进行记录。如果误差信号e2小于误差信号e1，则选择预编码器106.2提供的“负”信息字进行记录。如果误差信号e1和e2相差不大，最好记录预编码器106.1提供的“正”信息字。
图12的检测器116.3有一个比较器，用来确定误差信号e1和e2中哪个值较小一些，并提供第三控制信号CS3。这个比较器通常做成一个2的补码减法器，接收带有“0”位符号扩展的误差信号e1和e2作为被减数和减数，得到的差的符号位用作第三控制信号CS3。第三控制信号CS3确定在接近该通道字间隔终了的时刻将产生第一还是第二控制信号CS1或CS2。
按照图12的检测器116.3产生的第一和第二控制信号CS1和CS2，PATH0和PATH1进行动作。例如，当第一控制信号CS1为高而第二控制信号CS2为低时，选择的是产生误差信号e1的PATH0，于是，PATH1的各积分电路的值分别用存储在图13所示的PATH0的相应积分电路122、124、136、140、148、152、164、168、182和184中的值(通过预置接口131)代替。
图16A-16G分别为图6所示各方框的工作波形图。
图16A示出了将编码部106提供的“正”信息25并行位通道字按图16D所示系统时钟(CLOCK1)变换成一个25串行位通道字的第一变换器108的P/S变换器1 08.1的输出波形。图16B示出了接收由编码部106提供的“正”信息25并行位通道字，按系统时钟(图16D)同步只串行输出从中选出的奇通道字的第二变换器110的P/S变换器110.1的输出波形。图16C示出了接收由编码部106提供的“正”信息25并行位通道字、按系统时钟同步只串行输出从中选出的偶通道字的第三变换器112的P/S变换器112.1的输出波形。
图16E、16F和16G分别示出了控制信号产生器116产生的第一、第二和第三控制信号CS1、CS2和CS3。
在25位长的各周期终了处第一或是第二控制信号CS1或CS2变高。第一和第二控制信号CS1和CS2分别送至第一和第二预编码器106.1和106.2。第三控制信号CS3送至选择器118。如果第三控制信号CS3为高，选择器118在整个以下25位长的周期里选择经延迟器114.1延迟的P/S变换器108.1的输出。如果第三控制信号CS3为低，则选择器118在整个以下25位长的周期里选择经延迟器114.2延迟的P/S变换器108.2的输出。
因此，如果数据分路成如图16B和16C所示同时的奇通道字和偶通道字进行处理，那么虽然图13所示的控制信号产生器中的各积分电路、乘法器、平方电路等都会产生延迟，但对于每个通道字占25个系统时钟周期来说，节约的至少12个系统时钟周期足以满足计算控制信号的需要。如果将数据分路成同时的前位组和偶位组进行处理，也能节约同样多的时间，满足计算控制信号的需要。这使得控制信号能实时产生，以实时从由P/S变换器108.1和108.2提供的输出中选择一个具有所要求的谱特性的那个输出。
图17为图12所示PATH0的另一个详细电路图，示出了在图13的PATH0电路中可以采取紧缩的措施。图13中用虚线围起来的两个积分电路122、124和一个加法器126在图17中用一个更为简单的仅由一个加法器192和一个积分电路194构成的等效电路代替。图13中用虚线围起来的两个积分电路136、140和一个加法器142在图17中用一个更为简单的仅由一个加法器206和一个积分电路208构成的等效电路代替。图13中用虚线围起来的两个积分电路148、152和一个加法器154在图17中用一个更为简单的仅由一个加法器216和一个积分电路218构成的等效电路代替。图13中用虚线围起来的两个积分电路164、180和一个加法器170在图17中用一个更为简单的仅由一个加法器230和一个积分器232构成的等放电路代替。图13中用虚线围起来的两个积分电路168、184和一个加法器186在图17中用一个更为简单的仅由一个加法器244和一个积分电路246构成的等效电路代替。在预编码器106.1和106.2是2T型的情况下，如果需要的话，在PATH0和PATH1中积分程序以前执行的某些实际上是相同的运算可以共享部分硬件。
图18示出了体现本发明的另一种数字信号记录设备。在这种设备中，预编码器串行提供的并行位字变换成串行位格式的位速率是数字记录时所用的位速率的几倍。与在图6中所用的那些相同的部件分别标着相应相同的标号，其工作情况不再重复。
图18的结构与图6的相同，但是第二变换器310是按频率为系统时钟信号(CLOCK1)频率两倍的第二时钟(CLOCK2)将由编码部106并行提供的25位通道字变成一个串行的25位通道字的。第二变换器310代替了图6中将由编码部106提供的25并行位通道字中的奇通道字变换成一个串行位通道字的第二变换器110和将由编码部106提供的25并行位通道字中的偶通道字变换成一个串行位通道字的第三变换器112。
下面将结合图19A至19D对图18进行说明。
在图18中，P/P变换器102、信号插入部104、编码部106和第一变换器108的详细配置和工作情况都与在图8至图11的那些相同。
图19A示出了将由预编码器106.1提供的25并行位“正”信息通道字变换成一个25串行位“正”信息通道字的第一P/S变换器108的P/S变换器108.1的输出波形。
图19B示出了对第一变换器108提供的串行位信号进行同步定时的第一时钟信号(CLOCK1)。
图19C示出了将由预编码器106.1提供的25并行位“正”信息通道字变换成一个以位速率为P/S变换器108.1输出25串行位通道字的位速率的两倍，输出的25串行位通道字的第二变换器310的P/S变换器的输出波形。
图19D示出了对第二变换器310提供的串行位信号进行同步定时的第二时钟信号(CLOCK2)。
在图18的数字信号记录设备中，控制信号产生器116’接收第二变换器310的输出，该输出按第二时钟信号在时间上压缩了一倍，因而字周期相当于原25并行位通道字周期的二分之一。在一个25并行位通道字的周期内，可以很好地执行对并行送来的时间压缩“正”信息25串行位通道字和时间压缩“负”信息25串行位通道字的相应频谱分量之间的比较操作，尽管控制信号产生器116’中的与在图13或图17中所示的那些相同的各积分电路、乘法器和平方电路等在执行相应操作中会引起延迟。因此，可以在不纺对通道字的流水处理情况下产生选择对于所要求通道的25并行位通道字的控制信号。一般来说，一倍时间压缩就足够了，值得推荐，因为用简单的计数电路很容易产生两个频率比为2∶1的时钟信号，而且时钟频率高一倍并不算高。
对于熟悉数字磁带记录器设计领域和领会了以上说明的人来说显然理解，除了上述那些以外，还有许多其他可供选择的实施本发明的方式，这些实施方式应该也属于所附权利要求提出的本发明专利保护范围。具体举例来说，按照本发明，第一变换器108后用来使预编码器106.1和106.2的输出信号延迟加到选择器118的时间补偿器114不仅可以是固定延迟器，在某些如图6这种结构的设计中也可以通过延迟将2T预编码器106.1和106.2输出的通道字锁存入P/S变换器108.1和108.2来获得至少部分时间补偿。再例如，在本发明的其他一些实施方式中，使预编码器106.1和106.2的输出信号延迟加到选择器118不是在第一变换器108后而是在第一变换器108之前进行的(例如用纳字锁存器)。在本发明的还有一些实施方式中，在进行选择预编码器106.1和106.2的输出信号时，这两个信号仍然还是处在25并行位格式，一直到通道字选择结束才变换成用来记录的串行位格式。
图13的三角波产生器128可以用一个产生与三角波产生器128产生的三角波互补的补码三角波的三角波产生器代替，而减法器130用一个加法器代替，作用不变。同样，图13的方波产生器160和176可以用产生相应补码方波的方波产生器代替，而减法器158和174分别用加法器代替，作用不变。对于图4和图17的控制信号产生器的相应部分也可进行同样的修改。
对于数字系统的设计者来说显然知道可以采用绝对值代替平方项来估计偏差的方法，采用这种方法的电路与在图13和17中所示的平方电路是等效的。也可以想象本发明的各实施方式中预编码器106.1和106.2可以不用2T型的，而用3T型的或更高整数型的。

Claims (33)

1.一种数字信号记录设备，其特征是所述设备包括：
一个将数字信号调制的平行磁道记录在磁记录媒体上的记录器；
一个串行接收n位信息字的输入口；
一个用来在所接收的每个所述n位信息字中插入一个“0”位产生一个相应的(n＋1)并行位“正”信息字并以一个比系统时钟率低几倍的信息字率输出的电路；
一个用来在所接收的每个所述n位信息字中插入一个“1”位产生一个相应的(n＋1)并行位“负”信息字并以所述信息字率输出的电路，所述(n＋1)并行位“负”信息字与从同一个所述n位信息字产生的所述(n＋1)位“正”信息字同时输出；
一个第一预编码器，其作用是对每个(n＋1)并行位“正”信息字进行编码，将它变换成一个相应的“正”信息(n＋1)并行位通道字，以一个比所述系统时钟率低几倍的通道字率输出；
一个第二预编码器，其作用是对每个(n＋1)并行位“负”信息字进行编码，将它变换成一个相应的“负”信息(n＋1)并行位通道字，以所述通道字率输出；
一个选择装置，其作用是在每对同时的“正”信息和“负”信息(n＋1)并行位通道字中选择一个将用来以所述系统时钟率进行串行记录的(n＋1)并行位通道字，所述选择装置包括
一个选择开关，其作用是根据一个控制信号选择将按串行位形式以所述系统时钟率送至所述记录器的信号，和
一个第一并行/串行变换装置，其作用是通过将由所述选择开关选择的将以所述系统时钟率进行串行记录的(n＋1)并行位通道字变换成串行位形式，产生第一并行/串行变换结果；
一个第二并行/串行变换装置，其作用是通过将每对同时的(n＋1)并行位通道字中的至少一个(n＋1)并行位通道字变换成串行位形式，产生第二并行/串行变换结果；以及
一个控制信号产生器，其作用是为所述磁记录媒体上平行磁道中当前要进行记录的这条磁道选择一个规定频谱响应，从所述第二并行/串行变换结果中确定由所述第一和第二预编码器最近产生的“正”信息和“负”信息(n＋1)并行位通道字如果按规定的非归零逢“1”反相格式记录相应的频谱响应在能量上偏离所述规定频谱响应的偏差是多大，以及比较由所述第一和第二预编码器最近产生的“正”信息和“负”信息(n＋1)并行位通道字的相应偏差结果的大小，从而产生一个控制信号，指出在所述“正”信息和“负”信息(n＋1)并行位通道字中哪一个通道字具有偏离所述规定频谱响应最小的频谱响应。
2.如在权利要求1中所提出的数字信号记录设备，其特征是其中所述第一预编码器主要包括一个对每个(n＋1)并行位“正”信息字进行aT编码的第一aT编码器，其中所述第二预编码器主要包括一个对每个(n＋1)并行位“负”信息字进行aT编码的第二aT编码器，而其中所述数字信号记录设备还包括：
一个用来在所述控制信号产生器指出所述“正”信息(n＋1)位通道字具有偏离所述规定频谱响应最小的频谱响应时，所述第二预编码器继续进行aT编码的条件设置成与所述第一预编码器继续进行aT编码的现存条件相同的电路；以及
一个用来在所述控制信号产生器指出所述“负”信息(n＋1)位通道字具有偏离所述规定频谱响应最小的频谱响应时将所述第一预编码器继续进行aT编码的条件设置成与所述第二预编码器继续进行aT编码的现存条件相同的电路。
3.如在权利要求2中所提出的数字信号记录设备，其特征是其中所述控制信号产生器包括：
一个用来产生一个规定数据和值的电路；
一个比较器，其作用是根据第一和第二所述偏差结果之差的极性产生所述控制信号；
一个第一检测电路，其作用是检测以前选来记录的各通道字和在当前由所述第二并行/串行变换装置提供的所述第二并行/串行变换结果中的相继各位的数字和值偏离所述规定数字的值的大小，产生一个第一检测结果；
一个用来计算纳入所述第一偏差结果的所述第一检测结果的能量的电路；
一个第二检测电路，其作用是检测以前选来记录的各通道字和在由所述第二并行/串行变换装置，当前提供的所述第二并行/串行变换结果中的相继各位的数字和值偏离所述规定数字的值的大小，产生一个第二检测结果；以及
一个用来计算纳入所述第二偏差结果的所述第二检测结果的能量的电路。
4.如在权利要求3中所提出的数字信号记录设备，其特征是其中所述控制信号产生器还包括：
一个用来产生一个频率为一个谷点频率的正弦波系统函数的各采样值和一个频为所述谷点频率的余弦波系统函数的各采样值的电路；
一个第一乘法装置，其作用是将在由所述第二并行/串行变换装置当前提供的表示“正”信息通道字的所述第二并行/串行变换结果中的各位分别乘以频率为所述谷点频率的所述正弦波系统函数的相应采样值，从而产生一个第一组乘积；
一个第一累加电路，其作用是通过累加所述第一组乘积产生一个第一累加结果；
一个用来计算纳入所述第一偏差结果的所述第一累加结果的能量的电路；
一个第二乘法装置，其作用是将在由所述第二并行/串行变换装置当前提供的表示“正”信息通道字的所述第二并行/串行变换结果中的各位分别乘以频率为所述谷点频率的所述余弦波系统函数的相应采样值，从而产生一个第二组乘积；
一个第二累加电路，其作用是通过累加所述第二组乘积产生一个第二累加结果；
一个用来计算纳入所述第一偏差结果的所述第二累加结果的能量的电路；
一个第三乘法装置，其作用是将在由所述第二并行/串行变换装置当前提供的表示“负”信息通道字的所述第二并行/串行变换结果中的各位分别乘以频率为所述谷点频率的所述正弦波系统函数的相应采样值，从而产生一个第三组乘积；
一个第三累加电路，其作用是通过累加所述第三组乘积产生一个第三累加结果；
一个用来计算纳入所述第二偏差结果的所述第三累加结果的能量的电路；
一个第四乘法装置，其作用是将在由所述第二并行/串行变换装置当前提供的表示“负”信息通道字的所述第二并行/串行变换结果中的各位分别乘以频率为所述谷点频率的所述余弦波系统函数的相应采样值，从而产生一个第四组乘积；
一个第四累加电路，其作用是通过累加所述第四组乘积产生一个第三累加结果；
一个用来计算纳入所述第二偏差结果的所述第四累加结果的能量的电路；
一个每当选择一个“正”信息通道字来记录时使所述第三和第四累加结果分别为所述第一和第二累加结果的电路；以及
一个每当选择一个“负”信息通道字来记录时使所述第一和第二累加结果分别为所述第三和第四累加结果的电路。
5.如在权利要求3中所提出的数字信号记录设备，其特征是其中所述规定数字和值在记录所述平行磁道中应具有一个第一规定频谱响应的第一种磁道期间是一个频率为一个第一频率的三角波系统函数。
6.如在权利要求5中所提出的数字信号记录设备，其特征是其中所述规定数字和值在记录所述平行磁道中应具有一个第二规定频谱响应的第二种磁道期间是一个频率为一个第二频率的三角波系统函数，而所述规定数字和值在记录所述平行磁道中第一种和第二种以外的应具有一个第零规定频谱响应的磁道期间为零。
7.如在权利要求6中所提出的数字信号记录设备，其特征是其中所述控制信号产生器还包括：
一个用来产生一个频率为一个第二频率的正弦波系统函数的各采样值和一个频率为所述第二频率的余弦波系统函数的各采样值的电路；
一个第一乘法装置，其作用是将在由所述第二并行/串行变换装置当前提供的表示“正”信息通道字的所述第二并行/串行变换结果中的各位分别乘以一个第一乘函数的相应采样值，从而产生一个第一组乘积，而所述第一乘函数的采样值在记录所述第一种平行磁道期间与频率为所述第二频率的所述正弦波系统函数的采样值对应；
一个第一累加电路，其作用是通过累加所述第一组乘积产生一个第一累加结果；
一个用来计算纳入所述第一偏差结果的所述第一累加结果的能量的电路；
一个第二乘法装置，其作用是将在由所述第二并行/串行变换装置当前提供的表示“正”信息通道字的所述第二并行/串行变换结果中的各位分别乘以一个第二乘函数的相应采样值，从而产生一个第二组乘积，而所述第二乘函数的采样值在记录所述第一种平行磁道期间与频率为所述第二频率的所述余弦波系统函数的采样值对应；
一个第二累加电路，其作用是通过累加所述第二组乘积产生一个第二累加结果；
一个用来计算纳入所述第一偏差结果的所述第二累加结果的能量的电路；
一个第三乘法装置，其作用是将在由所述第二并行/串行变换装置当前提供的表示“负”信息通道字的所述第二并行/串行变换结果中的各位分别乘以所述第一乘函数的相应采样值，从而产生一个第三组乘积；
一个第三累加电路，其作用是通过累加所述第三组乘积产生一个第三累加结果；
一个用来计算纳入所述第二偏差结果的所述第三累加结果的能量的电路；
一个第四乘法装置，其作用是将在由所述第二并行/串行变换装置当前提供的表示“负”信息通道字的所述第二并行/串行变换结果中的各位分别乘以所述第二乘函数的相应采样值，从而产生一个第四组乘积；
一个第四累加电路，其作用是通过累加所述第四组乘积产生一个第四累加结果；
一个用来计算纳入所述第二偏值结果的所述第四累加结果的能量的电路；
一个每当选择一个“正”信息通道字来记录时使所述第三和第四累加结果分别为所述第一和第二累加结果的电路；以及
一个每当选择一个“负”信息通道字来记录时使所述第一和第二累加结果分别为所述第三和第四累加结果的电路。
8.如在权利要求7中所提出的数字信号记录设备，其特征是其中所述控制信号产生器还包括：
一个用来产生一个频率为所述第一频率的正弦波系统函数的各采样值和一个频率为所述第一频率的余弦波系统函数的各采样值的电路；其中所述第一乘函数在记录所述第二种平行磁道期间与频率为所述第一频率的所述正弦波系统函数的采样值对应；而其中所述第二乘函数在记录所述第二种平行磁道期间与频率为所述第一频率的所述余弦波系统函数的采样值对应。
9.如在权利要求8中所提出的数字信号记录设备，其特征是其中所述控制信号产生器还包括：
一个用来产生一个规定方波系统函数的各采样值的电路，所述规定方波系统函数的频率在记录所述第一种平行磁道期间为所述第一频率，而在记录所述第二种平行磁道期间为所述第二频率；
一个第三检测电路，其作用是检测在由所述第二并行/串行变换装置当前提供的所述第二并行/串行变换结果中的各位分别偏离所述规定方波系统函数的值，从而产生一个第三检测结果，指示在所述“正”信息通道字中的各位分别偏离所述规定方波系统函数的偏差；
一个第四检测电路，其作用是检测在由所述第二并行/串行变换装置当前提供的所述第二并行/串行变换结果中的各位分别偏离所述规定方波系统函数的值，从而产生一个第四检测结果，指示在所述“负”信息通道字中的各位分别偏离所述规定方波系统函数的偏差；
一个第五乘法装置，其作用是将在所述第三检测结果中的各位分别乘以一个第三乘函数的相应采样值，从而产生一个第五组乘积，所述第三乘函数的采样值在记录所述第一种平行磁道期间与频率为所述第一频率的所述余弦波系统函数的采样值对应，而在记录所述第二种平行磁道期间与频率为所述第二频率的所述正弦波系统函数的采样值对应；
一个第五累加电路，其作用是通过累加所述第五组乘积产生一个第五累加结果；
一个用来计算纳入所述第一偏差结果的所述第五累加结果的能量的电路；
一个第六乘法装置，其作用是将在所述第三检测结果中的各位分别乘以一个第四乘函数的相应采样值，从而产生一个第六组乘积，所述第四乘函数的采样值在记录所述第一种平行磁道期间与频率为所述第一频率的所述正弦波系统函数的采样值对应，而在记录所述第二种平行磁道期间与频率为所述第二频率的所述余弦波系统函数的采样值对应；
一个第六累加电路，其作用是通过累加所述第六组乘积产生一个第六累加结果；
一个用来计算纳入所述第一偏差结果的所述第六累加结果的能量的电路；
一个第七乘法装置，其作用是将在所述第四检测结果中的各位分别乘以所述第三乘函数的相应采样值，从而产生一个第七组乘积；
一个第七累加电路，其作用是通过累加所述第七组乘积产生一个第七累加结果；
一个用来计算纳入所述第二偏差结果的所述第七累加结果的能量的电路；
一个第八乘法装置，其作用是将在所述第四检测结果中的各位分别乘以所述第四乘函数的相应采样值，从而产生一个第八组乘积；
一个第八累加电路，其作用是通过累加所述第八组乘积产生一个第八累加结果；
一个用来计算纳入所述第二偏差结果的所述第八累加结果的能量的电路；
一个每当选择一个“正”信息通道字来记录时使所述第七和第八累加结果分别为所述第五和第六累加结果的电路，以及
一个每当选择一个“负”信息通道字来记录时使所述第五和第六累加结果分别为所述第七和第八累加结果的电路。
10.如在权利要求1中所提出的数字信号记录设备，其特征是其中所述第二并行/串行变换装置将每个所述“正”信息(n＋1)并行位通道字变换m个相应串行位通道字，以所述系统时钟率送至所述控制信号产生器，以及将每个所述“负”信息(n＋1)并行位通道字变换成m个相应串行位通道字，以所述系统时钟率送至所述控制信号产生器，而m为一个最小是2的正整数。
11.如在权利要求10中所提出的数字信号记录设备，其特征是其中m为2。
12.如在权利要求1中所提出的数字信号记录设备，其特征是其中所述第二并行/串行变换装置将所述“正”信息和“负”信息(n＋1)并行位通道字变换成相应的(n＋1)串行位通道字。均以一个充分高于所述系统时钟率的第二时钟率送至所述控制信号产生器。
13.如在权利要求12中所提出的数字信号记录设备，其特征是其中所述第二时钟率是所述系统时钟率的倍数。
14.如在权利要求13中所提出的数字信号记录设备，其特征是其中所述第二时钟率是所述系统时钟率的两倍。
15.一种将相继提供的n位信息字逐个变换成相应的(n＋1)位通道字并将经变换的字作为平行磁道之一内的数字信息录到磁记录媒体上的数字信号记录设备，其特征是所述设备包括：
一个接收按并行位形式相继提供n位信息字的输入口；
一个用来在所接收的每个所述n位信息字中插入一个“1”位产生一个相应的(n＋1)并行位“负”信息字并以所述信息字率输出的电路，所述(n＋1)并行位“负”信息字与从同一个所述n位信息字产生的所述(n＋1)并行位“正”信息字同时输出；
一个第一预编码器，其作用是对每个(n＋1)并行位“正”信息字进行编码，将它变换成一个相应的“正”信息(n＋1)并行位通道字，以一个比所述系统时钟率低几倍的通道字率输出；
一个第二预编码器，其作用是对每个(n＋1)并行位“负”信息字进行编码，将它变换成一个相应的“负”信息(n＋1)并行位通道字，以所述通道字率输出；
一个第一分时多路器，其作用是将由所述第一预编码器提供的每个所述“正”信息(n＋1)并行位通道字分离为相应一对“正”信息分通道字，并将所述分通道字变换成按所述系统时钟同步的串行位形式；
一个第二分时多路器，其作用是将由所述第二预码器提供的每个所述“负”信息(n＋1)并行位通道字分离为相应一对“负”信息分通道字，并将所述分通道字变换成按所述系统时钟同步的串行位形式；
一个控制信号产生器，其作用是为所述磁记录媒体上平行磁道中当前要进行记录的这条磁道选择一个规定频谱响应，确定每对串行位分通道字的频谱响应在能量上偏离所述规定频谱响应的偏差是多大，从而产生相应的偏差结果，以及比较同时产生的所述相应偏差结果的大小，从而产生一个控制信号，用来选择所述“正”信息和“负”信息(n＋1)位通道字中频谱响应偏离所述规定频谱响应最小的那个(n＋1)位通道字，因此控制了所选择的这些所述(n＋1)位通道字的数字和值；从而形成符合要求的时间函数模式；以及
一个记录装置，其作用是将根据所述控制信号产生器提供的所述控制信号从由所述第一和第二预编码器并行提供的通道字中选择的那个偏离所述规定频谱响应最小的通道字的(n＋1)并行位作为一个位按所述系统时钟同步的串行位通道字记录在所述磁记录媒体上平行磁道中当前所要记录的所述磁道上。
16.如在权利要求15中所提出的数字信号记录设备，其特征是其中所述记录装置包括：
一个并行/串行信号变换装置，其作用是将由所述第一和第二预编码器提供的(n＋1)并行位通道字中每个都根据所述控制信号产生器的所述控制信号选来记录的通道字变换成用来以一个与所述系统时钟一致的位率进行记录的一个(n＋1)串行位通道字。
17.如在权利要求15中所提出的数字信号记录设备，其特征是其中所述记录装置包括：
一个第一并行/串行变换器，其作用是将由所述第一预编码器当前提供的每个所述“正”信息(n＋1)并行位通道字变换成一个各位按所述系统时钟信号产生的相应“正”信息(n＋1)串行位通道字；
一个第二并行/串行变换器，其作用是将由所述第二预编码器当前提供的每个所述“负”信息(n＋1)并行位通道字变换成一个各位按所述系统时钟信号产生的相应“负”信息(n＋1)串行位通道字；以及
一个选择开关，其作用是根据所述控制信号选择当前产生的所述“正”信息和“负”信息(n＋1)串行位通道字中那个偏离所述规定频谱响应最小的通道字，以便记录在所述磁记录媒体上的平行磁道中当前所要记录的所述磁上。
18.如在权利要求15中所提出的数字信号记录设备，其特征是其中所述第一预编码器主要包括一个对每个(n＋1)并行位“正”信息字进行2T编码的第一2T编码器；其中所述第二预编码器主要包括一个对每个(n＋1)并行位“负”信息字进行2T编码的第二2T编码器；而所述数字信号记录设备还包括：
一个第一预编码器初始化电路，其作用是在所述控制信号产生器指出所述“负”信息(n＋1)位通道字具有偏离所述规定频谱响应最小的频谱响应时，将所述第一预编码器继续进行2T编码的条件设置成与所述第二预编码器继续进行2T编码的现存条件相同；以及
一个第二预编码器初始化电路，其作用是在所述控制信号产生器指出所述“正”信息(n＋1)位通道字具有偏离所述规定频谱响应最小的频谱响应时，将所述第二预编码器继续进行2T编码的条件设置成与所述第一预编码器继续进行2T编码的现存条件相同。
19.如在权利要求18中所提出的数字信号记录设备，其特征是其中所述控制信号产生器根据从所述第一和第二分时多路器以串行位形式送来的各所述分通道字产生一个用来选择所述第一和第二2T预编码器提供的、应记录在所述磁记录媒体上的平行磁道中当前所要记录的那条所述磁道上的通道字的控制信号，还产生分别用来控制所述第一和第二预编码器初始化电路的控制信号。
20.如在权利要求15中所提出的数字信号记录设备，其特征是其中所述第一分时多路器将由所述第一编码器当前提供的每个所述“正”信息(n＋1)并行位通道字分离为串行位的奇和偶“正”信息通道字，而所述第二分时多路器将由所述第二预编码器当前提供的每个所述“负”信息(n＋1)并行位通道字分离为串行位的奇和偶“负”信息通道字。
21.如在权利要求20中所提出的数字信号记录设备，其特征是其中所述控制信号产生器包括：
一个用来产生一个规定数字和值的电路；
一个比较器，其作用是根据第一和第二所述偏差结果的差的极性产生所述控制信号；
一个第一检测电路，其作用是检测以前选来记录的各通道字和在由所述第一分时多路器提供的所述“正”信息分通道字对中相继串行位的数字和值偏离所述规定数字和值的大小，产生一个第一检测结果；
一个用来计算纳入所述第一偏差结果的所述第一检测结果的能量的电路；
一个第二检测电路，其作用是检测以前选来记录的各通道字和在由所述第二分时多路器提供的所述“负”信息分通道字对中相继串行位的数字和值偏离所述规定数字和值的大小，产生一个第二检测结果；
一个用来计算纳入所述第二偏差结果的所述第一检测结果的能量的电路。
22.如在权利要求21中所提出的数字信号记录设备，其特征是其中所述规定数字和值在记录所述平行磁道中的第一种磁道期间是一个频率为一个第一频率的三角波系统函数。
23.如在权利要求22中所提出的数字信号记录设备，其特征是其中所述规定数字和值在记录所述平行磁道中的第二种磁道期间是一个频率为一个第二频率的三角波系统函数，而所述规定数字和值在记录所述磁记录媒体上的所述平行磁道中第一种和第二种以外的磁道期间为零。
24.如在权利要求22中所提出的数字信号记录设备，其特征是其中所述控制信号产生器还包括：
一个用来产生频率为一个第二频率的正弦波系统函数的各奇、偶采样值和一个频率为所述第二频率的余弦波系统函数的各奇、偶采样值的电路；
一个第一累加电路，其作用是通过将由所述第一分时多路器串行提供的“正”信息奇通道字的各位分别乘以一个第一乘函数的相应奇采样值和分别乘以一个第二乘函数的相应奇采样值所得到的各乘积进行累加产生一个第一累加结果，所述第一乘函数的采样值在记录所述第一种磁道期间与频率为所述第二频率的所述正弦波系统函数的采样值对应，而所述第二乘函数的采样值在记录所述第一种磁道期间与频率为所述第二频率的所述余弦波系统函数的采样值对应；
一个用来计算纳入所述第一偏差结果的所述第一累加结果的能量的电路；
一个第二累加电路，其作用是通过将由所述第一分时多路器串行提供的“正”信息偶通道字的各位分别乘以所述第一乘函数的相应奇采样值和分别乘以所述第二乘函数的相应偶采样值所得到的各乘积进行累加产生一个第二累加结果；
一个用来计算纳入所述第一偏差结果的所述第二累加结果的能量的电路；
一个第三累加电路，其作用是通过将由所述第二分时多路器串行提供的“负”信息奇通道字的各位分别乘以所述第一乘函数的相应奇采样值和分别乘以所述第二乘函数的相应偶采样值所得到的各乘积进行累加产生一个第三累加结果；
一个用来计算纳入所述第二偏差结果的所述第三累加结果的能量的电路；
一个第四累加电路，其作用是通过将由所述第二分时多路器串行提供的“负”信息偶通道字的各位分别乘以所述第一乘函数的相应偶采样值和分别乘以所述第二乘函数的相应偶采样值所得到的各乘积进行累加产生一个第四累加结果；
一个用来计算纳入所述第二偏差结果的所述第四累加结果的能量的电路；
一个每当选择一个“正”信息通道字来记录时使所述第三和第四累加结果分别为所述第一和第二累加结果的电路；以及
一个每当选择一个“负”信息通道字来记录时使所述第一和第二累加结果分别为所述第三和第四累加结果的电路。
25.如在权利要求24中所提出的数字信号记录设备，其特征是其中所述控制信号产生器还包括：
一个用来产生一个频率为所述第一频率的正弦波系统函数的各奇、偶采样值和一个频率为所述第一频率的余弦波系统函数的各奇、偶采样值的电路；其中所述第一乘函数的采样值在记录所述第二种平行磁道期间与频率为所述第一频率的所述正弦波系统函数的采样值对应，而所述第二乘函数的采样值在记录所述第二种平行磁道期间与频率为所述第一频率的所述余弦波系统函数的采样值对应。
26.如在权利要求25中所提出的数字信号记录设备，其特征是其中所述控制信号产生器还包括：
一个用来产生一个规定方波系统函数的各奇、偶采样值的电路，所述规定方波系统函数的频率在记录所述第一种平行磁道期间为所述第一频率，而在记录所述第二种平行磁道期间为所述第二频率；
一个第三检测电路，其作用是检测在由所述第一分时多路器当前提供的所述“正”信息奇通道字中的各位分别偏离所述规定方波系统函数的值，从而产生一个第三检测结果，指示在所述“正”信息奇通道字中的各位分别偏离所述规定方波系统函数的偏差；
一个第四检测电路，其作用是检测在由所述第一分时多路器当前提供的所述“正”信息偶通道字中的各位分别偏离所述规定方波系统函数的值，从而产生一个第四检测结果，指示在所述“正”信息偶通道字中的各位分别偏离所述规定方波系统函数的偏差；
一个第五检测电路，其作用是检测在由所述第二分时多路器当前提供的所述“负”信息奇通道字中的各位分别偏离所述规定方波系统函数的值，从而产生一个第五检测结果，指示在所述“负”信息奇通道字中的各位分别偏离所述规定方波系统函数的偏差；
一个第六检测电路，其作用是检测在由所述第二分时多路器当前提供的所述“负”信息偶通道字中的各位分别偏离所述规定方波系统函数的值，从而产生一个第六检测结果，指示在所述“负”信息偶通道字中的各位分别偏离所述规定方波系统函数的偏差；
一个第五累加电路，其作用是通过将由所述第三检测电路串行提供的所述第三检测结果的各位分别乘以一个第三乘函数的相应奇采样值和分别乘以一个第四乘函数的相应奇采样值所得到的各乘积进行累加产生一个第五累加结果，所述第三乘函数的采样值在记录所述第一种平行磁道期间与频率为所述第一频率的所述正弦波系统函数的采样值对应，而在记录所述第二种磁道期间与频率为第二频率的所述正弦波系统函数的采样值对应，所述第四乘函数的采样值在记录所述第一种平行磁道期间与频率为所述第一频率的所述余弦波函数的采样值对应、而在记录所述第二种平行磁道期间与频率为所述第二频率的所述余弦波系统函数的采样值对应；
一个用来计算纳入所述第一偏差结果的所述第五累加结果的能量的电路；
一个第六累加电路，其作用是通过将由所述第四检测电路串行提供的所述第四检测结果的各位分别乘以所述第三乘函数的相应偶采样值和分别乘以所述第四乘函数的相应偶采样值所得到的各乘积进行累加产生一个第六累加结果；
一个用来计算纳入所述第一偏差结果的所述第六累加结果的能量的电路；
一个第七累加电路，其作用是通过将由所述第五检测电路串行提供的所述第五检测结果的各位分别乘以所述第三乘函数的相应奇采样值和分别乘以所述第四乘函数的相应奇采样值所得到的各乘积进行累加产生一个第七累加结果；
一个用来计算纳入所述第二偏差结果的所述第七累加结果的能量的电路；
一个第八累加电路，其作用是通过将由所述第六检测电路串行提供的所述第六检测结果的各位分别乘以所述第三乘函数的相应偶采样值和分别乘以所述第四乘函数的相应偶采样值所得到的各乘积进行累加产生一个第八累加结果；
一个用来计算纳入所述第二偏差的所述第八累加结果的能量的电路；
一个每当选择一个“正”信息通道字来记录时使所述第七和第八累加结果分别为所述第五和第六累加结果的电路；以及
一个每当选择一个“负”信息通道字来记录时使所述第五和第六累加结果分别为所述第七和第八累加结果的电路。
27.如在权利要求15中所提出的数字信号记录设备，其特征是其中所述控制信号产生器包括：
一个用来产生一个规定数字和值的电路；
一个比较器，其作用是根据第一和第二所述偏差结果的差的极性产生所述控制信号；
一个第一检测电路，其作用是检测以前选来记录的各通道字和在由所述第一分时多路器提供的所述“正”信息分通道字对中相继串行位的数字和值偏离所述规定数字和值的大小，产生一个第一检测结果；
一个用来计算纳入所述第一偏差结果的所述第一检测结果的能量的电路；
一个第二检测电路，其作用是检测以前选来记录的各通道字和在由所述第二分时多路器提供的所述“负”信息分通道字对中相继串行位的数字和值偏离所述规定数字和值的大小，产生一个第二检测信号；以及
一个用来计算纳入所述第二偏差结果的所述第二检测结果的能量的电路；
28.如在权利要求27中所提出的数字信号记录设备，其特征是其中所述规定数字和值在记录所述平行磁道中应具有一个第一规定频谱响应的第一种磁道期间是一个频率为一个第一频率的三角波系统函数。
29.如在权利要求28中所提出的数字信号记录设备，其特征是其中所述规定数字和值在记录所述平行磁道中应具有一个第二规定频谱响应的第二种磁道期间是一个频率为一个第二频率的三角波系统函数，而所述规定数字和值在记录所述平行磁道中第一种和第二种以外的应具有一个第零规定频谱响应的磁道期间为零。
30.如在权利要求29中所提出的数字信号记录设备，其特征是其中所述控制信号产生器还包括：
一个用来产生一个频率为所述第一频率的正弦波系统函数的各采样值和一个频率为所述第一频率的余弦波系统函数的各采样值的电路；
一个用来产生一个频率为所述第二频率的正弦波系统函数的各采样值和一个频率为所述第二频率的余弦波系统函数的各采样值的电路；
一个第一累加电路，其作用是通过将由所述第一分时多路器串行提供的前“正”信息分通道字的各位分别乘以一个第一乘函数的相应采样值和分别乘以一个第二乘函数的相应采样值所得到的各乘积进行累加产生一个第一累加结果，所述第一乘函数的采样值在记录所述第一种平行磁道期间与频率为所述第二频率的所述正弦波系统函数的采样值对应、而在记录所述第二种平行磁道期间与频率为所述第一频率的所述正弦波系统函数的采样值对应，所述第二乘函数的采样值在记录所述第一种平行磁道期间与频率为所述第二频率的余弦波系统函数的采样值对应，而在记录所述第二种平行磁道期间与频率为所述第一频率的余弦波系统函数的采样值对应；
一个用来计算纳入所述第一偏差结果的所述第一累加结果的能量的电路；
一个第二累加电路，其作用是通过将由所述第一分时多路器串行提供的后“正”信息分通道字的各位分别乘以所述第一乘函数的相应采样值和分别乘以所述第二乘函数的相应采样值所得到的各乘积进行累加产生一个第二累加结果；
一个用来计算纳入所述第一偏差结果的所述第二累加结果的能量的电路；
一个第三累加电路，其作用是通过将由所述第二分时多路器串行提供的前“负”信息分通道字的各位分别乘以所述第一乘函数的相应采样值和分别乘以所述第二乘函数的相应采样值所得到的各乘积进行累加产生一个第三累加结果；
一个用来计算纳入所述第二偏差结果的所述第三累加结果的能量的电路；
一个第四累加电路，其作用是通过将由所述第二分时多路器串行提供的后“负”信息分通道字的各位分别乘以所述第一乘函数的相应采样值和分别乘以所述第二乘函数的相应采样值所得到的各乘积进行累加产生一个第四累加结果；
一个用来计算纳入所述第二偏差结果的所述第四累加结果的能量的电路；
一个每当选择一个“正”信息通道字来记录时使所述第三和第四累加结果分别为所述第一和第二累加结果的电路；以及
一个每当选择一个“负”信息通道字来记录时使所述第一和第二累加结果分别为所述第三和第四累加结果的电路。
31.如在权利要求30中所提出的数字信号记录设备，其特征是其中所述控制信号产生器还包括：
一个用来产生一个规定方波系统函数的各采样值的电路，所述规定方波系统函数的频率在记录所述第一种平行磁道期间为所述第一频率，而在记录所述第二种平行磁道期间为所述第二频率；
一个第三检测电路，其作用是检测在由所述第一分时多路器当前提供的所述前“正”信息分通道字中的各位分别偏离所述规定方波系统函数的值，从而产生一个第三检测结果，指示在所述前“正”信息分通道字中的各位分别偏离所述规定方波系统函数的偏差；
一个第四检测电路，其作用是检测在由所述第一分时多路器当前提供的所述后“正”信息分通道字中的各位分别偏离所述规定方波系统函数的值，从而产生一个第四检测结果，指示在所述后“正”信息分通道字中的各位分别偏离所述规定方波系统函数的偏差；
一个第五检测电路，其作用是检测在由所述第二分时多路器当前提供的所述前“负”信息分通道字中的各位分别偏离所述规定方波系统函数的值，从而产生一个第五检测结果，指示在所述前“负”信息分通道字中的各位分别偏离所述规定方波系统函数的偏差；
一个第六检测电路，其作用是检测在由所述第二分时多路器当前提供的所述后“负”信息分通道字中的各位分别偏离所述规定方波系统函数的值，从而产生一个第六检测结果，指示在所述后“负”信息分通道字中的各位分别偏离所述规定方波系统函数的偏差；
一个第五累加电路，其作用是通过将由所述第三检测电路串行提供的所述第三检测结果的各位分别乘以一个第三乘函数的相应采样值和分别乘以一个第四乘函数的相应采样值所得到的各乘积进行累加产生一个第五累加结果，所述第三乘函数的采样值在记录所述第一种平行磁道期间与频率为所述第一频率的所述正弦波系统函数的采样值对应、而在记录所述第二种平行磁道期间与频率为所述第二频率的所述正弦波系统函数的采样值对应，所述第四乘函数的采样值在记录所述第一种平行磁道期间与频率为所述第一频率的所述余弦波系统函数的采样值对应、而记录所述第二种平行磁道期间与频率为所述第二频率的所述余弦波系统函数的采样值对应；
一个用来计算纳入所述第一偏差结果的所述第五累加结果的能量的电路；
一个第六累加电路，其作用是通过将由所述第四检测电路串行提供的所述第四检测结果的各位分别乘以所述第三乘函数的相应采样值和分别乘以所述第四乘函数的相应采样值所得到的各乘积进行累加产生一个第六累加结果；
一个用来计算纳入所述第一偏差结果的所述第六累加结果的能量的电路；
一个第七累加电路，其作用是通过将由所述第五检测电路串行提供的所述第五检测结果的各位分别乘以所述第三乘函数的相应采样值和分别乘以所述第四乘函数的相应采样值所得到的各乘积进行累加产生一个第七累加结果；
一个用来计算纳入所述第二偏差结果的所述第七累加结果的能量的电路；
一个第八累加电路，其作用是通过将由所述第六检测电路串行提供的所述第六检测结果的各位分别乘以所述第三乘函数的相应采样值和分别乘以所述第四乘函数的相应采样值所得到的各乘积进行累加产生一个第八累加结果；
一个用来计算纳入所述第二偏差结果的所述第八累加结果的能量的电路；
一个每当选择一个“正”信息通道字来记录时使所述第七和第八累加结果分别为所述第五和第六累加结果的电路；以及
一个每当选择一个“负”信息通道字来记录时使所述第五和第六累加结果分别为所述第七和第八累加结果的电路。
32.一种将相继提供的n位信息字逐个变换成相应的(n＋1)位通道字并将经变换的字作为平行磁道之一内的数字信息录到磁记录媒体上的数字信号记录设备，其特征是所述设备包括：
一个接收按并行位形式相继提供的n位信息字的输入口；
一个用来在所接收的每个所述n位信息字中插入一个“0”位产生一个相应的(n＋1)并行位“正”信息字并以一个比系统时钟率低n倍的信息字率输出的电路；
一个用来在所接收的每个所述n位信息字中插入一个“1”位产生一个相应的(n＋1)并行位“负”信息字并以所述信息字率输出的电路，所述(n＋1)并行位“负”信息字与从同一个所述n位信息字产生的所述(n＋1)并行位“正”信息字同时输出；
一个第一预编码器，其作用是对每个(n＋1)并行位“正”信息字进行编码，将它变换成一个相应的“正”信息(n＋1)并行位通道字，以一个比所述系统时钟低n倍的通道字率输出；
一个第二预编码器，其作用是对每个(n＋1)并行位“负”信息字进行编码，将它变换成一个相应的“负”信息(n＋1)并行位通道字，以所述通道字率输出；
一个第一时间压缩装置，其作用是将由所述第一预编码器提供的所述“正”信息(n＋1)并行位通道字按照一个频率为所述系统时钟频率的倍数的加速时钟变换成相应的时间压缩“正”信息(n＋1)串行位通道字；
一个第二时间压缩装置，其作用是将由所述第二预编码器提供的所述“负”信息(n＋1)并行位通道字接照所述加速时钟变换成相应的时间压缩“负”信息(n＋1)串行位通道字；
一个控制信号产生器，其作用是为所述磁记录媒体上的平行磁道中当前要进行记录的这条磁道选择一个规定频谱响应，将每个所述时间压缩串行位通道字的频谱响应分别与所述规定频谱响应进行相关产生相应的相关结果，以及通过比较同时产生的各所述相应的相关结果产生一个控制信号，用来选择由所述第一和第二预编码器提供的与所述规定频谱响应相关较好的那个所述(n＋1)位通道字进行记录，因此控制了所选择的这些所述(n＋1)通道字的数字和值，从而形成符合要求的时间函数模式；以及
一个记录装置，其作用是将由所述第一和第二预编码器以并行形式提供的所述第一和第二(n＋1)并行位通道字中由所述控制信号产生器的所述控制信号选择的那个字作为串行位通道字记录在所述磁记录媒体上的平行磁道中当前所要记录的所述磁道上。
33.如在权利要求32中所提出的数字信号记录设备，其特征是其中所述记录装置包括：
一个并行/串行信号变换装置，其作用是将由所述第一和第二预编码器以并行形式提供的所述第一和第二(n＋1)位通道字都变换成按照所述系统时钟信号产生的相应(n＋1)串行位信道字；以及
一个选择开关，其作用是根据所述控制信号选择按照所述系统时钟信号产生的所述相应(n＋1)串行位通道字中的一个通道字，以便记录在所述磁记录媒体上的平行磁道中当前所要记录的所述磁道上。
CN95118541A 1994-10-31 1995-10-30 数字信号记录设备 Expired - Fee Related CN1080919C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR19940028377 1994-10-31
KR28377/94 1994-10-31

Publications (2)

Publication Number Publication Date
CN1144378A true CN1144378A (zh) 1997-03-05
CN1080919C CN1080919C (zh) 2002-03-13

Family

ID=19396701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95118541A Expired - Fee Related CN1080919C (zh) 1994-10-31 1995-10-30 数字信号记录设备

Country Status (10)

Country Link
US (3) US6384996B1 (zh)
EP (1) EP0709845B1 (zh)
JP (1) JP2877743B2 (zh)
CN (1) CN1080919C (zh)
BR (1) BR9504306A (zh)
CA (1) CA2161609C (zh)
DE (1) DE69524712T2 (zh)
ES (1) ES2167406T3 (zh)
RU (1) RU2150149C1 (zh)
TW (1) TW274137B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1297980C (zh) * 2002-04-25 2007-01-31 三洋电机株式会社 数据记录控制装置
CN102904577A (zh) * 2011-07-26 2013-01-30 上海华虹集成电路有限责任公司 一种nrzi编解码并行电路

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0152049B1 (ko) * 1995-08-03 1998-10-15 김광호 디지탈 변조시스템의 제어신호 부가장치
JP3744285B2 (ja) * 1999-10-29 2006-02-08 日本電気株式会社 シフトレジスタ及びその制御方法
EP1538741A1 (en) * 2003-12-05 2005-06-08 Semiconductor Ideas to The Market (ItoM) BV Multiplier device
US11550982B2 (en) 2015-11-04 2023-01-10 Chronos Tech Llc Application specific integrated circuit interconnect
US9977853B2 (en) 2015-11-04 2018-05-22 Chronos Tech Llc Application specific integrated circuit link
US10073939B2 (en) * 2015-11-04 2018-09-11 Chronos Tech Llc System and method for application specific integrated circuit design
US10181939B2 (en) 2016-07-08 2019-01-15 Chronos Tech Llc Systems and methods for the design and implementation of an input and output ports for circuit design
US10637592B2 (en) 2017-08-04 2020-04-28 Chronos Tech Llc System and methods for measuring performance of an application specific integrated circuit interconnect
US11087057B1 (en) 2019-03-22 2021-08-10 Chronos Tech Llc System and method for application specific integrated circuit design related application information including a double nature arc abstraction

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5654140A (en) * 1979-10-09 1981-05-14 Sony Corp Transmission method for pcm signal
CH666975A5 (de) * 1984-12-18 1988-08-31 Studer Willi Ag Verfahren und vorrichtung zur aufzeichnung und wiedergabe codierter digitaler signale.
US4719624A (en) * 1986-05-16 1988-01-12 Bell Communications Research, Inc. Multilevel multiplexing
DE3887249T2 (de) * 1987-10-09 1994-06-16 Toshiba Kawasaki Kk Digitaler Multiplexer.
JP2534778B2 (ja) * 1989-09-26 1996-09-18 株式会社日立製作所 情報記録／再生方式および情報記録／再生装置
NL9002772A (nl) * 1990-09-21 1992-04-16 Philips Nv Inrichting voor het optekenen van een digitaal informatiesignaal in een registratiedrager.
NL9002070A (nl) * 1990-09-21 1992-04-16 Philips Nv Inrichting voor het optekenen van een digitaal informatiesignaal in een registratiedrager.
US5235590A (en) * 1991-03-20 1993-08-10 Fujitsu Limited Read out apparatus for reading out information from magneto-optic disk
KR0141126B1 (ko) * 1992-08-31 1998-07-15 윤종용 디지탈 기록재생시스템에 있어서 코드변환제어장치 및 방법
KR0152049B1 (ko) * 1995-08-03 1998-10-15 김광호 디지탈 변조시스템의 제어신호 부가장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1297980C (zh) * 2002-04-25 2007-01-31 三洋电机株式会社 数据记录控制装置
CN102904577A (zh) * 2011-07-26 2013-01-30 上海华虹集成电路有限责任公司 一种nrzi编解码并行电路

Also Published As

Publication number Publication date
TW274137B (en) 1996-04-11
US6384996B1 (en) 2002-05-07
CN1080919C (zh) 2002-03-13
US5745312A (en) 1998-04-28
CA2161609C (en) 2002-02-05
CA2161609A1 (en) 1996-05-01
EP0709845A3 (en) 1998-12-30
DE69524712T2 (de) 2002-06-13
RU2150149C1 (ru) 2000-05-27
EP0709845A2 (en) 1996-05-01
EP0709845B1 (en) 2001-12-19
DE69524712D1 (de) 2002-01-31
JPH08255433A (ja) 1996-10-01
US20020105745A1 (en) 2002-08-08
ES2167406T3 (es) 2002-05-16
BR9504306A (pt) 1997-04-08
JP2877743B2 (ja) 1999-03-31

Similar Documents

Publication Publication Date Title
CN1104722C (zh) 用独一预编码器产生交错－ｎｒｚｉ调制的数字信号记录装置
CN1080919C (zh) 数字信号记录设备
JPH0296982A (ja) Ｍスクランブル回路
CN1069991C (zh) 数字信号记录器
US5867330A (en) Reproducing apparatus detecting pilot signals by binary data processing
US5877712A (en) I-NRZI modulator using parallel-bit-word at precoder, as for inclusion in magnetic recording apparatus
CN1151507C (zh) 再生信号处理装置
EP0197758A2 (en) Tone restoring apparatus
US5859600A (en) Apparatus for modulating digital data and adding control data
CN1410994A (zh) 信息录放装置
JPH03273574A (ja) ディジタル信号記録再生装置
KR0160733B1 (ko) 디지탈 신호 기록장치
KR0160732B1 (ko) 디지탈 신호 기록장치
CN1042865C (zh) 检测导频信号分量的检测部件和方法以及重放设备
JPH09130273A (ja) データ検出回路
JP2637644B2 (ja) 情報変換方法及びパイロット信号生成方法及び回転磁気ヘッド装置
JPH0653837A (ja) ディジタル変調装置
JPH08161834A (ja) 符号化装置
US5898531A (en) Signal processing apparatus for digitally modulating input data
JPH05284034A (ja) 符号化装置
JPH04313863A (ja) クロック信号再生装置
JP2005025935A (ja) 符号化装置
CN1007113B (zh) 数字数据的转换方法及其设备
JPH066217A (ja) ビット長拡張装置
JPH063942B2 (ja) ディジタル変調方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020313

Termination date: 20091130