JPH08161834A

JPH08161834A - 符号化装置

Info

Publication number: JPH08161834A
Application number: JP29717094A
Authority: JP
Inventors: Michihiro Fukushima; 道弘福島
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1994-11-30
Filing date: 1994-11-30
Publication date: 1996-06-21

Abstract

(57)【要約】【目的】変調出力のランレングス検出のための処理時間
の制約を緩和する。【構成】プリコーダ12からの変換出力をランレングス検
出回路14に与えて最大ランレングスを検出する。この場
合には、ランレングス検出回路14は、ランレングスの算
出については、現ワードの変調出力として取り得るパタ
ーンが、変調出力の最終ビットと先頭ビットとの極性が
同一であるか異なるかに基づく２パターンであることを
利用して、前ワードの変調出力が確定する前に、これら
の各パターンについて夫々最大ランレングスを検出す
る。そして、前ワードの変調出力が確定した後に、その
最終ビットに基づいて現ワードの制御ビットを選択する
ための選択信号を出力する。この選択信号に基づいて現
ワードのランレングスを制限する。ランレングス検出の
演算を前ワードの変調出力確定前において開始してお
り、最終ビットための十分な処理時間を得ることができ
る。

Description

【発明の詳細な説明】

【０００１】［発明の目的］

【産業上の利用分野】本発明は、２４−２５変調装置等
に好適な符号化装置に関する。

【０００２】

【従来の技術】近年、ディジタル技術の進歩に伴い、画
像情報もディジタル処理されるようになり、例えばディ
ジタルのビデオテープレコーダ（以下、ＶＴＲともい
う）も開発されている。ディジタル信号の伝送及び記録
においては、低周波領域の信号成分を高効率で伝送又は
記録することが困難であることから、直流及び低周波領
域の信号成分を抑制するための平衡符号への変調、すな
わち、ＤＣフリー変調が多く用いられている。

【０００３】ＤＣフリー変調においては、一般的に、記
録変調信号の電荷蓄積値（ＤＳＶ）（Digital Sum Valu
e ）の絶対値を小さくするようにしている。即ち、１コ
ードに対して、ＣＤＳ（Code Digital Sum ）（コード
の記録波形の“０”と“１”の数の差を示す）が異なる
複数のコードを割当て、ＤＳＶの絶対値を小さくするた
めのコードを選択することで、ＤＣフリーを達成する。

【０００４】ところで、ＶＴＲにおいては、磁気ヘッド
が記録トラックを確実にトレースするように、トラッキ
ング制御を行っている。この場合、高密度記録を達成す
るために、パイロット信号を用いたトラッキング法を採
用することが考えられる。パイロット信号はアジマス角
度が相違する隣接したトラックから再生する。従って、
パイロット信号の周波数としてはアジマスロス効果が比
較的小さい低域周波数を選択する。アナログＶＴＲにお
いてパイロット方式を採用した場合には、主信号である
ＦＭ変調輝度信号及び低域変換色信号は低域にスペクト
ラムを有していないので、パイロット信号による妨害は
発生しない。しかし、ディジタルＶＴＲでは、主信号の
占有帯域が限定されないので、パイロット信号と主信号
とを相互に独立して周波数多重することはできず、相互
に妨害成分となってしまう。

【０００５】そこで、ディジタルＶＴＲにおいては、記
録変調信号のＤＳＶを故意に変動させることで、パイロ
ット信号となる低域成分（以下、ディジタルパイロット
トーンという）を発生させる変調方法を採用する。この
変調方法では、主信号自体のスペクトラムが特定の低域
に集中するだけで、特に他の信号が発生しているのでは
なく、主信号に対する妨害波を多重するのではないから
有効である。このようなトラッキングのためのディジタ
ルパイロットトーンを発生させる従来の符号化装置につ
いては、２４−２５変調を採用した特開平５−２８４０
３４号公報にて開示されたものがある。

【０００６】また、磁気記録においては、記録周波数が
高くなるにつれて出力特性が劣化する。従って、ディジ
タル記録では最小磁化反転間隔を大きくすること、即
ち、最小パルス幅が大きい変調信号に変換する必要があ
る。また、同様に、直流及び低周波領域の成分について
も十分な出力を得ることができない。このため、記録信
号のランレングス（同極性のビットの連続数）を制限し
て変調信号の最大パルス幅を小さくし、直流成分だけで
なく低域成分全体を抑圧したＤＣフリー特性を得る必要
がある。変調コードのランを制限することにより、高密
度記録、アジマス記録及び重ね書き記録が可能となる。

【０００７】図５はこのようなランレングスを検出する
ランレングス検出回路を備えた従来の符号化装置を示す
ブロック図であり、２４−２５変調を採用した例を示し
ている。

【０００８】この提案に示す２４−２５変調方式は、２
４ビットの入力データ列に１ビット付加して２５ビット
にすることによりディジタルパイロットトーンを発生さ
せるものであり、付加する１ビット（以下、制御ビット
という）を適宜設定することにより、３種類の周波数ｆ
0 ，ｆ1 ，ｆ2 のディジタルパイロットトーンを発生さ
せると共に、ランレングスが設定値を越えることがない
ようにしている。

【０００９】入力される被変調データには「０」付加回
路１によって制御ビットとして“０”を付加する。ま
た、被変調データには「１」付加回路２によって制御ビ
ットとして“１”を付加する。「０」付加回路１の出力
及び「１」付加回路２の出力は、夫々プリコーダ３，４
に与えて、２クロック前後のビット同士の排他的論理和
を求めるＩ−ＮＲＺＩ（インターリーブドＮＲＺＩ）変
換を行う。所定ワードに対するＩ−ＮＲＺＩ変換には、
前ワードに対する変調出力の最終ビットが必要であり、
プリコーダ２，３は保持回路10からの前ワードの変調出
力に基づいてＩ−ＮＲＺＩ変換を行う。

【００１０】プリコーダ３，４の出力は選択回路９に与
え、選択回路９は決定回路８からの選択信号に制御され
て、プリコーダ３，４の出力のいずれか一方を選択する
ことにより、制御ビットとして“０”を付加した変調出
力を出力するか又は制御ビットとして“１”を付加した
変調出力を出力するようになっている。保持回路１０は
選択回路９の出力を保持してワード単位の変調出力を出
力する。

【００１１】決定回路８は、最大ランレングスと周波数
成分を決定する外的要因とに基づいて、制御ビットとし
て“１”を用いるか“０”を用いるかを決定する。最大
ランレングスはランレングス検出回路５，６によって検
出するようになっている。ランレングス検出回路５，６
には夫々プリコーダ３，４の出力を与え、ランレングス
検出回路５，６は、最大のランレングスを求める。この
場合には、前ワードの変調出力と現ワードの変調出力と
にまたがるランレングスを検出するために、前ワードの
変調出力終端までのランレングスが保持回路７から供給
される。ランレングス検出回路５，６は、夫々保持回路
７の出力とプリコーダ３，４の出力とに基づいて最大の
ランレングスを検出して決定回路８に出力する。また、
ランレングス検出回路５，６は次ワードのランレングス
の検出のために、現ワードの最終ビットから先頭ビット
側へのランレングス（以下、累積ランレングスともい
う）も求めて決定回路８に出力する。

【００１２】決定回路８はランレングス検出回路５，６
からの最大ランレングスがいずれも設定値Ｎを越えない
場合には、外的要因に基づいて制御ビットを決定するた
めの選択信号を出力し、最大ランレングスが設定値Ｎを
越える場合には、最大ランレングスが小さくなる変調出
力を選択するための選択信号を出力する。なお、ランレ
ングス検出回路５，６のうち決定回路８が選択した回路
から出力された累積ランレングスは保持回路７に与え、
保持回路７は次ワードのランレングス検出時にランレン
グス検出回路５，６に出力する。

【００１３】このように、図５の装置は、１ワード毎に
変調出力のランレングスを求め，外的要因に基づいて制
御ビットを決定すると変調出力のランレングスが所定の
設定値Ｎ以上になる場合には、ランレングスを小さくす
る変調出力を選択するようにしており、これにより、変
調出力の周波数成分を制御して所定のパイロットトーン
を発生させると共に、ランレングスを制限して良好な磁
化特性を得ている。

【００１４】ところで、上述したように、プリコーダ
３，４におけるＩ−ＮＲＺＩ変換には前ワードの変調出
力の最終ビットが必要であり、前ワードの変調出力確定
後でなければプリコーダ３，４からは変換出力が得られ
ない。一方、次のワードの被変調データに対するＩ−Ｎ
ＲＺＩ変換処理前には変調出力を出力させる必要があ
り、前ワードの変調出力が確定してプリコーダ３，４か
ら変換出力が出力された後にランレングスの検出を開始
させると、ランレングス検出回路５，６の処理時間が著
しく制約を受けるという問題があった。

【００１５】

【発明が解決しようとする課題】このように、上述した
従来の符号化装置においては、前ワードの変調出力が確
定するまではプリコーダにおける変調処理を行うことが
できないことから、ランレングス検出のための処理時間
が制約されてしまうという問題点があった。

【００１６】本発明は、ランレングス検出のための処理
時間の制約を緩和することができる符号化装置を提供す
ることを目的とする。

【００１７】［発明の構成］

【課題を解決するための手段】本発明に係る符号化装置
は、入力される被変調データのＬビット（Ｌは正の整
数）毎に１ビットの所定極性の制御ビットを付加する制
御ビット付加手段と、この制御ビット付加手段の出力に
対しその先頭に所定極性の１ビットが付加されているも
のとしてＩ−ＮＲＺＩ変換を行って（Ｌ＋１）ビットの
ワード単位の変換出力を出力する変調手段と、前記変換
出力の各ビットのうち前記制御ビットの極性を変化させ
た場合にビット反転する反転ビット群を反転又は非反転
させる第１のビット反転手段及び前記変換出力の各ビッ
トのうち前記制御ビットの極性を変化させてもビット反
転しない共通ビット群を反転又は非反転させる第２のビ
ット反転手段を有し、前記変換出力の各ビットを反転又
は非反転させて変調出力として出力すると共に、１ワー
ド前の変調出力に基づいて前記第２のビット反転手段の
反転又は非反転を制御するビット反転手段と、前ワード
の変調出力の最終ビットと現ワードの変調出力の先頭ビ
ットとが同一極性であるものとした場合の現ワードの最
大ランレングスを検出する第１のランレングス検出手段
と、前ワードの変調出力の最終ビットと現ワードの変調
出力の先頭ビットとが異なる極性であるものとした場合
の現ワードの最大ランレングスを検出する第２のランレ
ングス検出手段と、前記第１のランレングス検出手段が
検出した最大ランレングスと前記第２のランレングス検
出手段が検出した最大ランレングスとを比較して小さい
最大ランレングスを与える前記第１及び第２のランレン
グス検出手段のうちのいずれか一方を示す比較結果を出
力する比較手段と、前ワードの変調出力確定後において
その変調出力の最終ビットに基づいて前記比較結果を反
転又は非反転させて選択信号として出力する反転手段
と、前記選択信号に基づいて前記反転ビット群の反転又
は非反転を制御するための信号を前記ビット反転手段に
与える決定手段とを具備したものである。

【００１８】

【作用】本発明において、被変調データには制御ビット
付加手段によって所定極性の制御ビットを付加し、変調
手段は先頭に所定極性の１ビットが付加されているもの
としてＩ−ＮＲＺＩ変換を行う。前ワードの変調出力が
確定する前に、第１及び第２のランレングス検出手段
は、夫々、１ワード前の変調出力の最終ビットと現ワー
ドの変調出力の先頭ビットとが同一であるか又は相違す
るものとして、最大ランレングスを求める。これらの最
大ランレングスを比較手段によって比較し、比較手段は
小さい最大ランレングスを与える第１又は第２のランレ
ングス検出手段を示す比較結果を出力する。前ワードの
変調出力が確定すると、反転手段はこの変調出力に基づ
いて比較結果を反転又は非反転させて選択信号として出
力する。決定手段は選択信号に基づいて第１のビット反
転手段を制御する。こうして、変調出力のランレングス
を小さくする。

【００１９】

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図１は本発明に係る符号化装置の一実施例
を示すブロック図である。

【００２０】入力される被変調データは「０」付加回路
11に与える。「０」付加回路11は被変調データに制御ビ
ットとして“０”を付加してプリコーダ12に与える。プ
リコーダ12は「０」付加回路１の出力をＩ−ＮＲＺＩ変
換する。所定ワードに対するＩ−ＮＲＺＩ変換には、前
ワードに対する変調出力の最終ビットが必要であるが、
プリコーダ12は前ワードの変調出力の最終ビットとして
常時“００”を用いて変換を行う。

【００２１】プリコーダ12の変換出力はビット反転回路
13を介して保持回路10に供給する。ビット反転回路13
は、変調出力及び後述する決定回路15の出力に基づい
て、プリコーダ12の変換出力の各ビットを反転又は非反
転させて保持回路10に出力するようになっている。保持
回路10はビット反転回路13の出力を保持すると共に、ワ
ード単位で変調出力として出力するようになっている。
保持回路10の最終ビットはビット反転回路13及びランレ
ングス検出回路14に出力するようになっている。下記表
１はビット反転回路13の動作を説明するためのものであ
る。

【００２２】

【表１】いま、入力される２４ビットの被変調データが表１に示
すように、“０００００００００００００００００００
０００００”であるものとする。上記表１は付加する制
御ビットが“０”又は“１”であり、前ワードの最終ビ
ットが“０”又は“１”である場合のＩ−ＮＲＺＩ変換
結果を示している。Ｉ−ＮＲＺＩ変換結果の“１”を正
レベルの信号に対応させ、“０”を負レベルの信号に対
応させると、前ワードの最終ビットと制御ビットとが
“０”，“０”の場合（以下、（ａ）の場合という）に
は、変換結果のＤＳＶは次第に増加し、“１”，“１”
の場合（以下、（ｄ）の場合という）には、変換結果の
ＤＳＶは次第に減少する。同様に、前ワードの最終ビッ
トと制御ビットとが“０”，“１”の場合（以下、
（ｂ）の場合という）及び“１”，“０”の場合（以
下、（ｃ）の場合という）には、変換結果のＤＳＶは変
化しない。即ち、前ワードの最終ビットに応じて適宜制
御ビットを設定することにより、ＤＳＶを制御すること
ができ、Ｉ−ＮＲＺＩ変換結果に所定周波数のディジタ
ルパイロットトーンを発生させると共に、最大ランレン
グスを所定の設定値Ｎを越えない値に制限することがで
きる。

【００２３】上記表１から明らかなように、（ａ）の場
合、即ち、前ワードの最終ビットが“０”で制御ビット
も“０”である場合には、被変調データはそのまま変換
結果として出力される。（ｂ）の場合には、Ｉ−ＮＲＺ
Ｉ変換結果は被変調データを１ビットおきに反転させた
ものとなる。Ｉ−ＮＲＺＩ変換結果のビット列のうち制
御ビット“１”によって反転した各ビットを反転ビット
群とすると、表１の（ｃ）の場合と（ｄ）の場合との比
較から明らかなように、前ワードの最終ビットが“１”
である場合においても、制御ビットが“０”のときと
“１”のときとでは反転ビット群の各ビットは反転して
いることが分かる。

【００２４】即ち、制御ビットとして“１”又は“０”
を付加する代わりに、制御ビットとして常に“０”を付
加し、反転ビット群を反転又は非反転させても同一の変
調出力が得られる。この理由から、「０」付加回路11は
制御ビットとして常に“０”を付加し、ビット反転回路
13が反転ビット群を反転又は非反転させることにより、
制御ビットとして“１”又は“０”を付加したときと同
一の変調出力を得ている。

【００２５】また、反転ビット群以外の各ビットを共通
ビット群とすると、前ワードの最終ビットが“０”であ
る場合には、共通ビット群は被変調データと同極性とな
り、“１”である場合には、被変調データを反転させた
ものとなる。この理由から、プリコーダ12は前ワードの
最終ビットが常に“００”であるものとしてＩ−ＮＲＺ
Ｉ変換を行い、ビット反転回路13は実際の変調出力の最
終ビットに基づいて共通ビット群を反転又は非反転させ
るようになっている。即ち、ビット反転回路13の共通ビ
ット群に対する反転又は非反転処理は、前ワードの最終
ビットに対応するものであり、保持回路10からの前ワー
ドの変調出力の最終ビットが“０”である場合にはビッ
ト反転回路13は共通ビット群をそのまま出力し、“１”
である場合には共通ビット群を反転させて出力する。

【００２６】ビット反転回路13は決定回路15に制御され
て、プリコーダ12の反転ビット群を反転又は非反転させ
るようになっている。ランレングス検出回路14は、プリ
コーダ12の変換出力及び保持回路10からの変調出力に基
づいて、制御ビットが“１”である場合の現ワードの最
大ランレングスと制御ビットが“０”である場合の現ワ
ードの最大ランレングスとを求めて、小さい最大ランレ
ングスを与える制御ビットを選択するための選択信号を
決定回路15に出力すると共に、選択した制御ビットに基
づく最大ランレングスが設定値Ｎを越えるか否かを示す
制御信号を決定回路15に出力するようになっている。決
定回路15は、ランレングス検出回路14からの選択信号及
び制御信号と外的要因に基づいてビット反転回路13の反
転ビット群に対するビット反転処理を制御するようにな
っている。本実施例においては、ランレングス検出回路
14は、前ワードの変調出力が確定する前に、ランレング
スの検出を開始するようになっている。

【００２７】図２は図１中のランレングス検出回路14の
具体的な構成を示すブロック図である。

【００２８】本実施例のランレングス検出回路14は、前
ワードの変調出力に拘らず、常に後述する３パターンの
ランレングス計算を行う。ランレングス検出回路14は、
前ワードの変調出力確定前に算出演算を開始し、前ワー
ドの変調出力が確定した後に、この変調出力を用いて３
パターンのランレングスのうちの２つを選択し、選択し
た２つのランレングスの大小比較によって選択信号を求
めるようになっている。

【００２９】即ち、図２において、プリコーダ12からの
変換出力は排他的論理和回路21に与える。排他的論理和
回路21はワード毎にビット列の１ビット前後のビット同
士で排他的論理和演算を行う。ランレングス検出回路14
は、“０”の連続数と“１”の連続数とを求める必要が
ある。しかし、“０”の連続であるか“１”の連続であ
るかに拘らず、ランレングス検出回路14はランレングス
の最大値を検出すればよい。そこで、ランレングス検出
回路14は排他的論理和演算を行うようになっている。排
他的論理和演算結果は前後のビットの極性が同一であれ
ば“０”となり、相違する毎に“１”となる。即ち、排
他的論理和演算結果の“０”の連続数＋１が“０”又は
“１”のランレングスとなる。変換出力の１ワード長が
（Ｌ＋１）ビットであるものとすると、排他的論理和演
算回路21の出力はワード毎にＬビットとなる。

【００３０】ところで、前ワードの変調出力の最終ビッ
トと現ワードの先頭ビット（制御ビット）とが同一極性
である場合には、ランレングスの検出に前ワードまでの
ランレングスを用いる必要がある。いま、１ワードを
（Ｌ＋１）ビットとし、Ｌ＝２４とするものとする。図
３はこの場合において、前ワードの変調出力を“０００
００００００００００００００００００００００”と
し、現ワードの被変調データを“１０１０１０１０１０
１０１０１０１００１０１０”とすることにより、最も
ランレングスが長くなる変調出力を示す説明図である。
図３（ａ）は制御ビットが“０”の場合を示し、図３
（ｂ）は制御ビットが“１”の場合を示している。

【００３１】図３においてａは現ワードのランレングス
検出のために必要な前変調出力までのビット数を示して
いる。いま、前変調出力の全ビットが“０”でその前の
変調出力も最終ビットから逆方向に“０”が連続してい
るものとする。この場合には、制御ビットとして“１”
を付加することにより、“０”が連続することを防止し
て、現ワードにおける最大ランレングスを小さくするこ
とができる。下記表２はａと最大ランレングスとの関係
を示している。

【００３２】

【表２】上記表２に示すように、ａがＬ−１（＝２３）である場
合には、制御ビットが“０”のときには最大ランレング
スはＬであり、“１”のときにはＬ＋１である。即ち、
この場合には制御ビットを“０”にすることにより最大
ランレングスをＬ（＝２４）に抑制することができる。
また、ａがＬの場合には、上記表２に示すように、制御
ビットが“０”であっても“１”であっても、最大ラン
レングスはＬ＋１である。また、ａがＬ＋１である場合
には、制御ビットの“０”で最大ランレングスはＬ＋２
となり、“１”でＬ＋１となる。即ち、この場合には、
制御ビットを“１”にすることにより、最大ランレング
スをＬ＋１に抑制することができる。更に、ａがＬ＋２
の場合には、上記表２から明らかなように、制御ビット
を“１”とすることにより最大ランレングスをＬ＋１に
抑制することができる。以下同様に、ａがＬ以上である
場合には、最大ランレングスはＬ＋１となる。換言する
と、図３ではａを無制限に大きくしたが、実際には、最
大ランレングスはＬ＋１よりも大きな値とはならないの
で、ａとしてＬ＋１を設定することにより、正確に現ワ
ードの最大ランレングスを求めることができる。

【００３３】図４は変調出力の最終ビット及び先頭ビッ
ト（制御ビット）と最大ランレングスの算出に必要な範
囲との関係を説明するための説明図である。図４におい
てfirst0，first1は夫々現ワード又は前ワードの先頭ビ
ット（制御ビット）を示し、last1 ，last2 は夫々前ワ
ード又は２ワード前の最終ビットを示している。また、
矢印は最大ランレングスの算出に必要な範囲を示してい
る。

【００３４】上述したように、現ワードの最大ランレン
グスの検出には２ワード前の変調出力まで考慮すればよ
いので、考えられるパターンは図４の４パターンであ
る。即ち、図４（ａ）はfirst0＝last1 ，first1＝last
2 である場合である。また、図４（ｂ）はfirst0≠last
1 ，first1＝last2 である場合であり、図４（ｃ）はfi
rst0＝last1 ，first1≠last2 である場合であり、図４
（ｄ）はfirst0≠last1，first1≠last2 である場合で
ある。これらの４パターン（以下、夫々Ａパターン乃至
Ｄパターンという）のうちＢパターン，Ｄパターンは、
図４（ｂ），（ｄ）の矢印に示すように、必要な範囲は
同じである。従って、Ａ，Ｂ，Ｃパターンのみについて
最大ランレングスの検出を行えばよい。

【００３５】ところで、１ワード前の変調出力の確定前
においては、現ワードの変調出力として考えられるパタ
ーンは、上記表１に示すように、前ワードの変調出力の
最終ビットに基づく２パターンと制御ビットの極性に基
づく２パターンとの計４パターンである。下記表
（３），（４）は被変調データが“０１１０１００１１
１００１００００１０１００１１”である場合につい
て、４パターンの変調出力と排他的論理和演算結果との
関係を示している。

【００３６】

【表３】

【表４】上記表４（ａ）乃至（ｄ）の場合は、夫々上記表３の
（ａ）乃至（ｄ）の場合に対応する。上記表３，４の
（ａ），（ｄ）の場合及び（ｂ），（ｃ）の場合の比較
から明らかなように、前変調出力の最終ビットの極性と
現変調出力の先頭ビット（制御ビット）の極性が同一で
あるか否かによって、排他的論理和演算結果は２パター
ンに集約され、また、これらの２パターンは相互にビッ
ト反転の関係を有することが分かる。

【００３７】図２においては、排他的論理和回路21の出
力はビット反転回路25に与えると共に、最大ランレング
ス検出回路22，23にも与える。排他的論理和回路21の出
力は上記表３，４の（ａ）の場合に相当する。また、表
４に示すように、この場合のランレングスは（ｄ）の場
合のランレングスと同じである。従って、（ａ）の場
合、即ち、前ワードの変調出力の最終ビットが“０”で
制御ビットが“０”の場合についてランレングスを検出
し、表４の（ａ），（ｄ）の場合の変調出力を選択する
場合には、最終ビットが確定した段階で最終ビットが
“０”のときには制御ビットとして“０”を選択し、最
終ビットが“１”のときには制御ビットとして“１”を
選択するようにすればよい。

【００３８】表４の（ａ）の場合及び（ｄ）の場合とし
て考えられるパターンは、図４のＡパターン又はＣパタ
ーンである。最大ランレングス検出回路22はＡパターン
の最大ランレングスを検出し、最大ランレングス検出回
路23はＣパターンの最大ランレングスを検出するための
ものである。最大ランレングス検出回路22，23は、夫々
後述する保持回路26，27から前変調出力までのランレン
グスが初期値として与えられ、この初期値に１を加算す
ると共に、排他的論理和回路21の出力を用いて、Ｌビッ
トの現ワードの最大ランレングスを検出して選択回路28
に出力する。また、最大ランレングス検出回路22は、現
ワードの最終ビットから先頭ビット方向へのランレング
スを検出して、次ワードの最大ランレングスの初期値と
して保持回路26に出力するようになっている。

【００３９】ビット反転回路25は、排他的論理和回路21
の出力をビット反転させて最大ランレングス検出回路24
に出力する。これにより、最大ランレングス検出回路24
によって、上記表４の（ｂ），（ｃ）の場合の最大ラン
レングスの検出が可能となる。上記表４の（ｂ），
（ｃ），の場合、即ち、前変調出力の最終ビットと現ワ
ードの制御ビットとが異なる極性である場合には、図４
に示すように、最大ランレングスの検出に必要なパター
ンは図４のＢ，Ｄパターンである。つまり、この場合に
は、前ワードのランレングスを考慮する必要はない。最
大ランレングス検出回路24は、ビット反転した排他的論
理和結果の最大ランレングスを検出して比較回路29に出
力する。また、最大ランレングス検出回路24は、現ワー
ドの最終ビットから先頭ビット方向へのランレングスを
検出して次ワードの最大ランレングスの初期値として保
持回路27に出力するようになっている。

【００４０】保持回路26，27は、夫々Ａパターン又はＣ
パターンの最大ランレングスを検出するための前ワード
までのランレングスを保持し、次ワードの最大ランレン
グス検出時に、最大ランレングス検出回路22，23に初期
値として供給するようになっている。

【００４１】選択回路28は２ワード前の最終ビットlast
2 及び前ワードの先頭ビットfirst1が与えられ、両者が
相互に同極性である場合には、最大ランレングス検出回
路22からのＡパターンの最大ランレングスを比較回路29
に与え、異なる極性である場合には、最大ランレングス
検出回路23からのＣパターンの最大ランレングスを比較
回路29に与える。

【００４２】比較回路29は選択回路28からのＡパターン
又はＣパターンの最大ランレングスと、最大ランレング
ス検出回路24からのＢ，Ｄパターンの最大ランレングス
とを比較して、いずれの最大ランレングスが小さいかを
判断して、表４の（ａ），（ｄ）の場合の変調出力を選
択するか又は表４の（ｂ），（ｃ）の場合の変調出力を
選択するかを示す信号を反転回路30に与える。また、比
較回路29は入力された最大ランレングスが設定値Ｎを越
えたか否かを示す制御信号も出力する。反転回路30は、
前ワードの変調出力確定後において、前ワードの変調出
力の最終ビットlast1 が入力され、last1 が“０”であ
る場合には、比較回路29の出力をそのまま選択信号とし
て出力し、last1 が“１”である場合には、比較回路29
の出力を反転させて選択信号として出力する。

【００４３】図１において、ランレングス検出回路14か
らの選択信号及び制御信号は決定回路15に与える。決定
回路15は、制御信号によって最大ランレングスが設定値
Ｎを越えないことが示された場合には、周波数成分を決
定する外的要因に基づいてビット反転回路13の反転ビッ
ト群に対する反転又は非反転処理を制御する。また、決
定回路15は、制御信号によって最大ランレングスが設定
値Ｎを越えることが示された場合には、選択信号に基づ
いてビット反転回路13の反転ビット群に対する反転又は
非反転処理を制御するようになっている。

【００４４】次に、このように構成された実施例の動作
について説明する。

【００４５】入力される被変調データは「０」付加回路
11に与える。「０」付加回路11は被変調データに制御ビ
ットとして“０”を付加してプリコーダ12に与え、プリ
コーダ12は前ワードの変調出力の最終ビットを“００”
であるものとして、「０」付加回路11の出力をＩ−ＮＲ
ＺＩ変換する。変換出力はビット反転回路13及びランレ
ングス検出回路14に与える。

【００４６】前ワードの変調出力の確定前においては、
ビット反転回路13は、反転又は非反転処理を行わない。
これに対し、ランレングス検出回路14は、最大ランレン
グスの算出を開始する。

【００４７】前ワードの変調出力が確定していない時点
では、入力された被変調データに対する変調出力として
は上記表３，４に示す４パターンが考えられる。これら
の４パターンのうち（ａ）の場合と（ｄ）の場合とはラ
ンレングスは同一であり、また、（ｂ）の場合と（ｃ）
の場合もランレングスは一致する。そこで、ランレング
ス検出回路14は（ａ），（ｄ）の場合及び（ｂ），
（ｃ）の場合の２パターンについて最大ランレングスを
求める。

【００４８】即ち、プリコーダ12の変換出力は排他的論
理和回路21に与える。排他的論理和回路21は、前後のビ
ット間で排他的論理和を求める。排他的論理和演算結果
の“０”の連続数＋１はランレングスを示す。なお、
「０」付加回路11及びプリコーダ12によって、前ワード
の最終ビット及び現ワードの制御ビットとして“０”が
用いられているので、排他的論理和回路21の出力は上記
表３，４の（ａ）の場合に対応する。

【００４９】排他的論理和演算結果は最大ランレングス
検出回路22，23及びビット反転回路25に出力する。上記
表４に示すように、（ａ），（ｄ）の場合と（ｂ），
（ｃ）の場合とでは、排他的論理和演算結果はビット反
転したものであるので、ビット反転回路25が排他的論理
和回路21の出力をビット反転させることにより、上記表
３，４の（ｂ），（ｃ）の場合に対応する排他的論理和
演算結果が得られる。

【００５０】上記表３，４の（ｂ），（ｃ）の場合は、
図４のＢ，Ｄパターンに相当し、現ワードのランレング
スのみを考慮すればよく、最大ランレングス検出回路24
はビット反転回路25の出力から最大ランレングスを求め
と共に、現ワードの最終ビットから先頭ビット方向への
ランレングスを検出して次ワードの初期値として保持回
路27に与えて記憶させる。上記表３，４の（ａ），
（ｄ）の場合は、図４のＡ，Ｃパターンに相当する。最
大ランレングス検出回路23はＣパターンにおける最大ラ
ンレングスを検出するものであり、保持回路27から前ワ
ードまでのランレングスが初期値として与えられて、現
ワードの最大ランレングスを検出する。また、最大ラン
レングス検出回路22はＡパターンにおける最大ランレン
グスを検出するものであり、保持回路26から前ワードま
でのランレングスが初期値として与えられて、現ワード
の最大ランレングスを検出する。最大ランレングス検出
回路22は、現ワードの最終ビットから先頭ビット方向へ
のランレングスを検出して次ワードの初期値として保持
回路26に与えて記憶させる。

【００５１】ＡパターンとＣパターンとは前ワードの先
頭ビットと２ワード前の最終ビットとの極性に基づくも
のであり、選択回路28は保持回路10から前ワードの変調
出力の確定後においてこれらのビットfirst1,last2 が
与えられて、実際に取り得るパターンに基づく最大ラン
レングスを比較回路29に出力する。こうして、比較回路
29には現ワードの変調出力として取り得る（ａ），
（ｄ）の場合と（ｂ），（ｃ）の場合とについて求めた
最大ランレングスが供給される。比較回路29は入力され
た最大ランレングスが設定値Ｎを越えているか否かを示
す制御信号を出力すると共に、選択回路28からの最大ラ
ンレングスと最大ランレングス検出回路24からの最大ラ
ンレングスとを比較して、いずれのランレングスが小さ
いかを示す信号を反転回路30に出力する。

【００５２】即ち、反転回路30には表３の（ａ），
（ｄ）の場合の変調出力を選択することを示す信号か又
は表３の（ｂ），（ｃ）の場合の変調出力を選択するこ
とを示す信号が与えられる。反転回路30は、前ワードの
最終ビットが与えられ、この最終ビットが“０”である
場合には、表３の（ａ）の場合又は表３の（ｂ）の場合
を選択するための選択信号を出力し、“１”である場合
には、表３の（ｄ）の場合又は表３の（ｃ）の場合を選
択するための選択信号を出力する。

【００５３】決定回路15は、制御信号よっていずれの変
調出力を選択しても最大ランレングスが設定値Ｎを越え
ないことが示された場合には、外的要因に基づいて制御
ビットを決定するための信号をビット反転回路13に与え
る。ビット反転回路13は、保持回路10から前ワードの最
終ビットが与えられ、最終ビットが“０”である場合に
は、共通ビット群をそのまま出力し、反転ビット群を決
定回路15からの指示に基づいて反転又は非反転処理す
る。また、ビット反転回路13は、前ワードの最終ビット
が“１”である場合には、共通ビット群を反転させると
共に、反転ビット群を決定回路15からの指示に基づいて
反転又は非反転処理する。

【００５４】また、決定回路15は、制御信号よって最大
ランレングスが設定値Ｎを越えることが示された場合に
は、選択信号に基づいて制御ビットを決定するための信
号をビット反転回路13に与える。ビット反転回路13が決
定回路15の出力に基づいて反転ビット群を反転又は非反
転処理することは最大ランレングスが設定値Ｎを越えな
い場合と同様である。

【００５５】このように、本実施例においては、変調出
力の最終ビットと先頭ビットとの極性に応じて現ワード
の変調出力として取り得るパターンが２パターンである
ことを利用して、前ワードの変調出力が確定する前に、
これらの各パターンについて最大ランレングスを検出
し、前ワードの変調出力が確定した後に、その最終ビッ
トに基づいて現ワードの制御ビットを選択しており、ラ
ンレングスの検出のための十分な処理時間を得て、処理
時間の制約を緩和している。

【００５６】

【発明の効果】以上説明したように本発明によれば、ラ
ンレングス検出のための処理時間の制約を緩和すること
ができるという効果を有する。

【図面の簡単な説明】

【図１】本発明に係る符号化装置の一実施例を示すブロ
ック図。

【図２】図１中のランレングス検出回路14の具体的な構
成を示すブロック図。

【図３】最もランレングスが長くなる変調出力を示す説
明図。

【図４】変調出力の最終ビット及び先頭ビットと最大ラ
ンレングスの算出に必要な範囲との関係を説明するため
の説明図。

【図５】従来の符号化装置を示すブロック図。

【符号の説明】

11…「０」付加回路、12…プリコーダ、13…ビット反転
回路、14…ランレングス検出回路、15…決定回路

Claims

【特許請求の範囲】

【請求項１】入力される被変調データのＬビット（Ｌ
は正の整数）毎に１ビットの所定極性の制御ビットを付
加する制御ビット付加手段と、この制御ビット付加手段の出力に対しその先頭に所定極
性の１ビットが付加されているものとしてＩ−ＮＲＺＩ
変換を行って（Ｌ＋１）ビットのワード単位の変換出力
を出力する変調手段と、前記変換出力の各ビットのうち前記制御ビットの極性を
変化させた場合にビット反転する反転ビット群を反転又
は非反転させる第１のビット反転手段及び前記変換出力
の各ビットのうち前記制御ビットの極性を変化させても
ビット反転しない共通ビット群を反転又は非反転させる
第２のビット反転手段を有し、前記変換出力の各ビット
を反転又は非反転させて変調出力として出力すると共
に、１ワード前の変調出力に基づいて前記第２のビット
反転手段の反転又は非反転を制御するビット反転手段
と、前ワードの変調出力の最終ビットと現ワードの変調出力
の先頭ビットとが同一極性であるものとした場合の現ワ
ードの最大ランレングスを検出する第１のランレングス
検出手段と、前ワードの変調出力の最終ビットと現ワードの変調出力
の先頭ビットとが異なる極性であるものとした場合の現
ワードの最大ランレングスを検出する第２のランレング
ス検出手段と、前記第１のランレングス検出手段が検出した最大ランレ
ングスと前記第２のランレングス検出手段が検出した最
大ランレングスとを比較して小さい最大ランレングスを
与える前記第１及び第２のランレングス検出手段のうち
のいずれか一方を示す比較結果を出力する比較手段と、前ワードの変調出力確定後においてその変調出力の最終
ビットに基づいて前記比較結果を反転又は非反転させて
選択信号として出力する反転手段と、前記選択信号に基づいて前記反転ビット群の反転又は非
反転を制御するための信号を前記ビット反転手段に与え
る決定手段とを具備したことを特徴とする符号化装置。
【請求項２】前記比較手段は、前記第１又は第２のラ
ンレングス検出手段が検出した最大ランレングスが所定
の設定値を越えたか否かを示す制御信号を前記比較結果
と共に出力し、前記決定手段は、前記制御信号によって前記第１又は第
２のランレングス検出手段が検出した最大ランレングス
が所定の設定値を越えていないことが示された場合に
は、最大ランレングス以外の他の要因に基づいて前記ビ
ット反転手段を制御し、所定の設定値を超えたことが示
された場合には、前記選択信号に基づいて前記ビット反
転手段を制御することを特徴とする請求項１に記載の符
号化装置。
【請求項３】前記第１のランレングス検出手段は、前ワードまでのランレングスを保持する第１の保持手段
と、この第１の保持手段の出力と前記変換出力とに基づいて
現ワードの最大ランレングスを検出して前記第１の保持
手段に与えると共に出力する第１の最大ランレングス検
出手段と、前記第２のランレングス検出手段の出力を前ワードまで
のランレングスとして保持する第２の保持手段と、この第２の保持手段の出力と前記変換出力とに基づいて
現ワードの最大ランレングスを検出して出力する第２の
最大ランレングス検出手段と、前記第１及び第２の最大ランレングス検出手段の出力の
いずれか一方を２ワード前の変調出力の最終ビットと前
ワードの変調出力の先頭ビットとが同一極性であるか否
かに基づいて選択して前記比較手段に与える選択手段と
を具備したことを特徴とする請求項１に記載の符号化装
置。
【請求項４】前記第１及び第２のランレングス検出手
段は、前記変換出力の１ビット前後の排他的論理和演算
結果に基づいて最大ランレングスを検出することを特徴
とする請求項１に記載の符号化装置。