JPH0296982A - Ｍスクランブル回路 - Google Patents
Ｍスクランブル回路Info
- Publication number
- JPH0296982A JPH0296982A JP63126606A JP12660688A JPH0296982A JP H0296982 A JPH0296982 A JP H0296982A JP 63126606 A JP63126606 A JP 63126606A JP 12660688 A JP12660688 A JP 12660688A JP H0296982 A JPH0296982 A JP H0296982A
- Authority
- JP
- Japan
- Prior art keywords
- signals
- supplied
- signal
- series
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタルＶ ’ｌ’ Ｈのチャンネルコー
ディング等に用いられるＭスクランブル装置に関する。
ディング等に用いられるＭスクランブル装置に関する。
本発明はＭスクランブル装置に関し、複数のＭ系列信号
を用意し、これらでスクランブルされた生成系列中の最
良の系列を選択して出力系列とすると共に、それに用い
たＭ系列信号に対応する情報を付加するごとにより、極
少の冗長性で良好なチャンネルコーディングが行われる
ようにするものである。
を用意し、これらでスクランブルされた生成系列中の最
良の系列を選択して出力系列とすると共に、それに用い
たＭ系列信号に対応する情報を付加するごとにより、極
少の冗長性で良好なチャンネルコーディングが行われる
ようにするものである。
（従来の技術〕
ディジタル■′ｌ″Ｒの一般的な構成は例えば第４図に
示すようになっている。
示すようになっている。
し１において、入力端子（４１）には例えばＮ１°ｓｃ
方式のビデオ信号が供給され、この信号がＡｔ）変換回
Ｍ＆（４２）で変換されて符号（データ）化される。
方式のビデオ信号が供給され、この信号がＡｔ）変換回
Ｍ＆（４２）で変換されて符号（データ）化される。
このデータ信号が回路（４３）でビットリダクシッンさ
れ、ＥＣＣエンコーダ（４４）でエラー訂正のためのパ
リティコード等の付加が行われる。このパリティコード
の付加されたデータ信号がチャンネルコーダ（４５）に
供給され、テープヘッド系の特性に対応したデータ列に
変換される。このデータ列が付加回路（４６）に供給さ
れて発生回路（４７）からの所定の同期（ＳＹＮＣ）コ
ードが付加される。
れ、ＥＣＣエンコーダ（４４）でエラー訂正のためのパ
リティコード等の付加が行われる。このパリティコード
の付加されたデータ信号がチャンネルコーダ（４５）に
供給され、テープヘッド系の特性に対応したデータ列に
変換される。このデータ列が付加回路（４６）に供給さ
れて発生回路（４７）からの所定の同期（ＳＹＮＣ）コ
ードが付加される。
そしてこの同期コードの付加された記録データ信号が記
録アンプ（４８）を通して記録ヘッド（４９）に供給さ
れてテープ（５０）に記録される。
録アンプ（４８）を通して記録ヘッド（４９）に供給さ
れてテープ（５０）に記録される。
また再生時には、テープ（５０）から再生ヘッド（５１
）で再生された信号は再生アンプ（５２）を通じてイコ
ライザ（５３）に供給され、所定のスリミングの行われ
た後、再生回路（５４）に供給されてデータ及び伝送り
ロックの再生が行われる。この再生されたデータ列が上
述の記録側のチャンネルコータ（４５）と逆の変換を行
うチャンネルデコーダ（５５）に供給され、このデコー
ドされた信号がＥＣＣデコーダ（５６）に供給されて上
述のパリティコードを用いたエラー訂正が行われる。こ
のエラー訂正された信号が回路（５７）でビットリダク
ションされ、ＤＡ変換回路（５Ｂ）でアナログ化される
。そしてアナログ化され再生されたビデオ信号が出力端
子（５９）に取出される。
）で再生された信号は再生アンプ（５２）を通じてイコ
ライザ（５３）に供給され、所定のスリミングの行われ
た後、再生回路（５４）に供給されてデータ及び伝送り
ロックの再生が行われる。この再生されたデータ列が上
述の記録側のチャンネルコータ（４５）と逆の変換を行
うチャンネルデコーダ（５５）に供給され、このデコー
ドされた信号がＥＣＣデコーダ（５６）に供給されて上
述のパリティコードを用いたエラー訂正が行われる。こ
のエラー訂正された信号が回路（５７）でビットリダク
ションされ、ＤＡ変換回路（５Ｂ）でアナログ化される
。そしてアナログ化され再生されたビデオ信号が出力端
子（５９）に取出される。
このようにして例えばビデオ信号のデイう２り／Ｌ−記
録再生が行われる。
録再生が行われる。
し発明が解決しようとする課題〕
とごろで上述の装置において、ディジタル記録では信号
の書替えの場合に一般にオーツベーライトが採用される
。その場合に記録信号に低域成分が存在していると、低
域成分は記録深度が深いために、次回のオーバーライド
時の消去特性が不充分となるおそれがある。
の書替えの場合に一般にオーツベーライトが採用される
。その場合に記録信号に低域成分が存在していると、低
域成分は記録深度が深いために、次回のオーバーライド
時の消去特性が不充分となるおそれがある。
また記録媒体（テープ（５０） ）上の隣接ｉ−ラ・ツ
クからのクコストークについても、記録信号中の１１′
５域成分はクロ２、トークとなるおそれが大きい。
クからのクコストークについても、記録信号中の１１′
５域成分はクロ２、トークとなるおそれが大きい。
さらにヘット系にロータリートランスが設けられている
場合には、トランスによって低域が制限されるために、
記録信号中に低域成分があると再生波形に歪−みを発生
ずるおそれがあった。
場合には、トランスによって低域が制限されるために、
記録信号中に低域成分があると再生波形に歪−みを発生
ずるおそれがあった。
そこで従来から、図中に示すようにチャンネルコータ（
４５）及びチャンネルデコーダ（５５）を設けて、低域
成分を減少させることが行われている。
４５）及びチャンネルデコーダ（５５）を設けて、低域
成分を減少させることが行われている。
Ｊ゛なわち第５図はそのための具体回路構成を示し、こ
の回路は擬似ランダム信号としていわゆるＭ系列信号を
用いることがらＭスクランブル回路と称せられるもので
ある。
の回路は擬似ランダム信号としていわゆるＭ系列信号を
用いることがらＭスクランブル回路と称せられるもので
ある。
この図においてＡはチャンネルコータ（４５）に相当す
るもので、ＥＣＣエンコーダ（４４）からの信号が入力
端子（６１）からＭｏｄ、２の加算器（６２）に供給さ
れると共に、所定の同期ブロックに関連したリセント信
号が端子（６３）を通してＭ系列発生器（６４）に供給
される。そしてこの発生器（６４）からのＭ系列信号が
加算器（６２）に供給されてＭスクランフ゛ル（チャン
ネルコーディング）が行われる。なお端子（６３）から
の信号が発生回路（４７）に供給されて上述の同期コー
ドが発生される。そしてこの同期コードが付加回路（４
６）にて加算器（６２）からのデータ列に付加されて、
記録アンプ（４８）へ信号を供給するための出力端子（
６５）に取出される。
るもので、ＥＣＣエンコーダ（４４）からの信号が入力
端子（６１）からＭｏｄ、２の加算器（６２）に供給さ
れると共に、所定の同期ブロックに関連したリセント信
号が端子（６３）を通してＭ系列発生器（６４）に供給
される。そしてこの発生器（６４）からのＭ系列信号が
加算器（６２）に供給されてＭスクランフ゛ル（チャン
ネルコーディング）が行われる。なお端子（６３）から
の信号が発生回路（４７）に供給されて上述の同期コー
ドが発生される。そしてこの同期コードが付加回路（４
６）にて加算器（６２）からのデータ列に付加されて、
記録アンプ（４８）へ信号を供給するための出力端子（
６５）に取出される。
これに対して図のＢはチャンネルデコーダ（５５）に相
当するもので、再生回路（５４）からの信号が入力端子
（６６）からＭｏｄ、２の加Ｗ、器（６７）に供給され
ると共に、この端子（６６）からのイａ号が検出回路（
６８）に供給されて上述の同期コードが検出される。こ
の検出（８号がＭ系列発生器（６９）に供給される。そ
してこの発生器（６９）からのＭ系列信号が加算器（６
７）に供給されてＭスクランブルのデコード（ナヤンネ
ルデコーディング）が行われる。さらにこのデコードさ
れた信号がＥＣＣデコーダ（５６）へ１４号を供給する
ための出力端子（ＴＯ）に取出される。
当するもので、再生回路（５４）からの信号が入力端子
（６６）からＭｏｄ、２の加Ｗ、器（６７）に供給され
ると共に、この端子（６６）からのイａ号が検出回路（
６８）に供給されて上述の同期コードが検出される。こ
の検出（８号がＭ系列発生器（６９）に供給される。そ
してこの発生器（６９）からのＭ系列信号が加算器（６
７）に供給されてＭスクランブルのデコード（ナヤンネ
ルデコーディング）が行われる。さらにこのデコードさ
れた信号がＥＣＣデコーダ（５６）へ１４号を供給する
ための出力端子（ＴＯ）に取出される。
これによって記録信号中の低域成分はＭ系列信号による
擬似ランダム信号のＭｏｄ、２の加算によっζ減少され
、低域成分の少ない記録データｆｉｊ号が形成されると
共に、再往時には記録時と同一の擬似ランダム信号が＋
ｌＦ度Ｍｏｄ、２の加算されることによって元の信号が
復元されている。
擬似ランダム信号のＭｏｄ、２の加算によっζ減少され
、低域成分の少ない記録データｆｉｊ号が形成されると
共に、再往時には記録時と同一の擬似ランダム信号が＋
ｌＦ度Ｍｏｄ、２の加算されることによって元の信号が
復元されている。
ところが上述の回路において、単純にＭ系列の信号のＭ
ｏｄ、２の加算を行っているのみでは、記録（ｉ？号の
パターンとＭ系列信号のパターンとが特定の関係となっ
たときに、逆に低域成分が発生されてしまう可能性があ
る。この可能性は純粋に確率的なものであって、これを
零にすることは不可能であった。
ｏｄ、２の加算を行っているのみでは、記録（ｉ？号の
パターンとＭ系列信号のパターンとが特定の関係となっ
たときに、逆に低域成分が発生されてしまう可能性があ
る。この可能性は純粋に確率的なものであって、これを
零にすることは不可能であった。
従ってこのように低域成分が発生されると、上述したよ
うにオーバーライド特性、クロストーク特性、波形特性
等が劣化されてしまうおそれがあった。
うにオーバーライド特性、クロストーク特性、波形特性
等が劣化されてしまうおそれがあった。
この出願はこのような点に鑑みてなされたものである。
本発明は、互いに異なる複数のＭ系列信号を用意（発生
回路（４１）Ｌ、入力信号（端子（ｌ））を上記複数の
Ｍ系列信号でそれぞれスクランブル（加算器（２ａ）〜
（２ｄ） ） Ｌ、このスクランブルされたそれぞれの
生成系列中のランレングス及びまたは直流成分の変化を
計測（回路（５１）Ｌ、、この計測された値が最良とな
る上記生成系列を出方系列として選択（スイッチ（７）
）すると共に、この選択された上記生成系列のスクラン
ブルに用いられた上記Ｍ系列信号に対応する情報を上記
出力系列に付加（回路ｔ８１） して記録データ信号と
することを特徴とするＭスクランブル回路である。
回路（４１）Ｌ、入力信号（端子（ｌ））を上記複数の
Ｍ系列信号でそれぞれスクランブル（加算器（２ａ）〜
（２ｄ） ） Ｌ、このスクランブルされたそれぞれの
生成系列中のランレングス及びまたは直流成分の変化を
計測（回路（５１）Ｌ、、この計測された値が最良とな
る上記生成系列を出方系列として選択（スイッチ（７）
）すると共に、この選択された上記生成系列のスクラン
ブルに用いられた上記Ｍ系列信号に対応する情報を上記
出力系列に付加（回路ｔ８１） して記録データ信号と
することを特徴とするＭスクランブル回路である。
これによれば、複数のＭスクランブル信号の中から最良
のものを選択することによって良好なチャンネルコーデ
ィングが行われると共に、このコーディングに用いるＭ
系列信号に対応する情報を付加することにより冗長性の
増加は極めて少量とすることができる。
のものを選択することによって良好なチャンネルコーデ
ィングが行われると共に、このコーディングに用いるＭ
系列信号に対応する情報を付加することにより冗長性の
増加は極めて少量とすることができる。
第１図において、＋１１は所定の入力データ信号の供給
される入力端子であって、この端子＋１）からの人力デ
ータ信号がそれぞれＭｏｄ、２の加算器（２ａ）〜（２
ｄ）に供給される。また所定の同期ブロックに関連した
リセット信号が端子（３）を通じてＭ系列発生器（４）
に供給される。ここでこの発生器（４）には例えは４個
の出力端子が設けられ、それぞれ位相の異なるＭ系列信
号が取出されるようになっている。この４棟のＭ系列信
号がそれぞれ加算器（２ａ）〜（２ｄ）に供給される。
される入力端子であって、この端子＋１）からの人力デ
ータ信号がそれぞれＭｏｄ、２の加算器（２ａ）〜（２
ｄ）に供給される。また所定の同期ブロックに関連した
リセット信号が端子（３）を通じてＭ系列発生器（４）
に供給される。ここでこの発生器（４）には例えは４個
の出力端子が設けられ、それぞれ位相の異なるＭ系列信
号が取出されるようになっている。この４棟のＭ系列信
号がそれぞれ加算器（２ａ）〜（２ｄ）に供給される。
この加算器（２ａ）〜（２ｄ）からの信号（生成系列）
が、それぞれの信号中のランレングス及び直流成分の変
化に相当するディジタルサムヴァリュ−（ＤＳＶ）を計
測する回路（５）に供給され、この回路（５）は同期ブ
ロックごとにリセットされて、次の同期時にそれまでの
信号中の最長のランレングスが一番短かいもの、及びま
たは、最大のＤＳＶが一番小さいものが判別される。な
お優先順位はランレングスを先とする。
が、それぞれの信号中のランレングス及び直流成分の変
化に相当するディジタルサムヴァリュ−（ＤＳＶ）を計
測する回路（５）に供給され、この回路（５）は同期ブ
ロックごとにリセットされて、次の同期時にそれまでの
信号中の最長のランレングスが一番短かいもの、及びま
たは、最大のＤＳＶが一番小さいものが判別される。な
お優先順位はランレングスを先とする。
一方加算器（２ａ）〜（２ｄ）からの信号はそれぞれ１
同期ブロック分の記録容量を有するバッファメモリ （
６ａ）〜（６ｄ）に供給され、それぞれファーストイン
・ファーストアウト形式で出力される。
同期ブロック分の記録容量を有するバッファメモリ （
６ａ）〜（６ｄ）に供給され、それぞれファーストイン
・ファーストアウト形式で出力される。
このメモリ （６ａ）〜（６ｄ）からの信号がスイッチ
（７）の各固定接点に供給される。
（７）の各固定接点に供給される。
そして上述の回路（５）における判別結果に基づいて妓
良の系の信号がスイッチ（７）で選択されると共に、こ
の選択された信号が情報付加回路（８）に供給されて、
回路（５）からの選択された系に対応する情報コードが
付加される。
良の系の信号がスイッチ（７）で選択されると共に、こ
の選択された信号が情報付加回路（８）に供給されて、
回路（５）からの選択された系に対応する情報コードが
付加される。
さらに付加回路（８）からの信号が同期付加回路（９）
に供給されると共に、端子（３）からの信号が発生回路
（１０）に供給されて同期コードが発生され、この同期
コードが付加回路（９）に供給され、この付加回路（９
）からの信号が出力端子（１１）に取出される。
に供給されると共に、端子（３）からの信号が発生回路
（１０）に供給されて同期コードが発生され、この同期
コードが付加回路（９）に供給され、この付加回路（９
）からの信号が出力端子（１１）に取出される。
従ってこの回路によれば、複数のＭスクランブル信号の
中から最良のものを選択することにょっＣ良好なチャン
ネルコーディングが行われると共に、このコーディング
に用いるＭ系列信号に対応する情報を付加することによ
り冗長性の増加は極めて少量とすることができる。
中から最良のものを選択することにょっＣ良好なチャン
ネルコーディングが行われると共に、このコーディング
に用いるＭ系列信号に対応する情報を付加することによ
り冗長性の増加は極めて少量とすることができる。
なお上述の回路において、出力端子（１１）に取出され
る記録データ信号のフォーマットは例えば第２図に示す
ようになっている０図において人力データの前にコーデ
ィングに用いるＭ系列信号に対応する情報コードが設け
られ、さらにその前に同期コードが設けられる。ここで
情報コードは上述したようにＭ系列の種類が４の場合に
は、例えばａ＝ （０，０） 、 ｂ −（０，１）
、 ｃ −（１゜０）、ｄ−（１，１）として２ビツト
で足り、冗長性の増加は極めて少量である。
る記録データ信号のフォーマットは例えば第２図に示す
ようになっている０図において人力データの前にコーデ
ィングに用いるＭ系列信号に対応する情報コードが設け
られ、さらにその前に同期コードが設けられる。ここで
情報コードは上述したようにＭ系列の種類が４の場合に
は、例えばａ＝ （０，０） 、 ｂ −（０，１）
、 ｃ −（１゜０）、ｄ−（１，１）として２ビツト
で足り、冗長性の増加は極めて少量である。
そしてこの回路を上述のディジタルＶ Ｔ Ｒに通用す
る場合には、ＥＣＣエンコーダ（４４）の出力を入力端
子（１）に供給し、出力端子（１１）からの信号を記録
アンプ（４８）に供給することによって従来と同様に記
録を行うことができる。
る場合には、ＥＣＣエンコーダ（４４）の出力を入力端
子（１）に供給し、出力端子（１１）からの信号を記録
アンプ（４８）に供給することによって従来と同様に記
録を行うことができる。
さらに第３図は再生時のデコーダの一例を示し、入力端
子（１２）からの信号はＭｏｄ、２の加算器（１３）に
供給されると共に、端子（１２）からの信号が検出回路
（１４）に供給されて上述の同期コードが検出される。
子（１２）からの信号はＭｏｄ、２の加算器（１３）に
供給されると共に、端子（１２）からの信号が検出回路
（１４）に供給されて上述の同期コードが検出される。
この検出信号が上述の発生器（４）と同一のＭ系列発生
器（１５）に供給される。そしてこの発生器（１５）か
らの４種のＭ系列信号がスイッチ（１６）の各固定接点
に供給されると共に、端子（１２）からの信号が識別回
路（１７）に供給され、上述の情報コードが識別されて
、記録時と等しいＭ系列信号が選択されるようにスイッ
チ（１７）が制御される。
器（１５）に供給される。そしてこの発生器（１５）か
らの４種のＭ系列信号がスイッチ（１６）の各固定接点
に供給されると共に、端子（１２）からの信号が識別回
路（１７）に供給され、上述の情報コードが識別されて
、記録時と等しいＭ系列信号が選択されるようにスイッ
チ（１７）が制御される。
このスイッチ（１７）で選択されたＭ系列信号が加算器
（１３）に供給され、この加算器（１３）からの信号が
出力端子（１８）に取出される。
（１３）に供給され、この加算器（１３）からの信号が
出力端子（１８）に取出される。
このようにしてデコードを行うことができる。
なお上述のディジタルＶ ’１’ Ｈに通用する場合に
は、再生回路（５４）の出力を入力端子（１２）に供給
し、出力端子（１８）からの信号をＥＣＣデコーダ（５
６）に供給する。
は、再生回路（５４）の出力を入力端子（１２）に供給
し、出力端子（１８）からの信号をＥＣＣデコーダ（５
６）に供給する。
なお上述の回路において、Ｍ系列発生器（４１（１５）
は単に位相の違いだけでなく、繰り返し周期の異なる別
の発生器を併用してもよい。
は単に位相の違いだけでなく、繰り返し周期の異なる別
の発生器を併用してもよい。
また上述の回路を用いることにより、再生時のクロック
信号の再生も容易に行うことができるようになる。
信号の再生も容易に行うことができるようになる。
この発明によれば、複数のＭスクランブル信号の中から
最良のものを選択することによって良好なチャンネルコ
ーディングが行われると共に、このコーディングに用い
るＭ系列信号に対応する情報を付加することにより冗長
性の増加は極めて少量とすることができるようになった
。
最良のものを選択することによって良好なチャンネルコ
ーディングが行われると共に、このコーディングに用い
るＭ系列信号に対応する情報を付加することにより冗長
性の増加は極めて少量とすることができるようになった
。
第１図は本発明の一例の構成図、第２図、第３図はその
説明のための図、第４図、第５図は従来技術の説明のた
めの図である。 （１） １３）は入力端子、（２ａ） 〜（２ｄ）は加
算器、（４）はＭ系列発生器、（５１は計測判別回路、
（６ａ）〜（６ｄ）はバッフ１メモリ、（７）はスイッ
チ、１８） ＋９）は付加回路、（１０）は同期コード
の発生回路、（１１）は出力端子である。 実旅例の檎へ図 第１図
説明のための図、第４図、第５図は従来技術の説明のた
めの図である。 （１） １３）は入力端子、（２ａ） 〜（２ｄ）は加
算器、（４）はＭ系列発生器、（５１は計測判別回路、
（６ａ）〜（６ｄ）はバッフ１メモリ、（７）はスイッ
チ、１８） ＋９）は付加回路、（１０）は同期コード
の発生回路、（１１）は出力端子である。 実旅例の檎へ図 第１図
Claims (1)
- 【特許請求の範囲】 互いに異なる複数のＭ系列信号を用意し、 入力信号を上記複数のＭ系列信号でそれぞれスクランブ
ルし、 このスクランブルされたそれぞれの生成系列中のランレ
ングス及びまたは直流成分の変化を計測し、 この計測された値が最良となる上記生成系列を出力系列
として選択すると共に、 この選択された上記生成系列のスクランブルに用いられ
た上記Ｍ系列信号に対応する情報を上記出力系列に付加
して記録データ信号とすることを特徴とするＭスクラン
ブル回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63126606A JP2666367B2 (ja) | 1988-05-24 | 1988-05-24 | Ｍスクランブル回路 |
| US07/353,815 US5122912A (en) | 1988-05-24 | 1989-05-18 | Signal processing apparatus selecting a scrambled signal having a desired dc component from among a plurality of scrambled signal obtained by scrambling an input-data signal with respective pseudo-random signals |
| AU34972/89A AU609298B2 (en) | 1988-05-24 | 1989-05-18 | Digital signal processing apparatus |
| EP89305208A EP0343930B1 (en) | 1988-05-24 | 1989-05-23 | Data signal processing apparatus |
| KR1019890006860A KR0127908B1 (ko) | 1988-05-24 | 1989-05-23 | 입력 데이타 신호 처리 장치 |
| DE68914716T DE68914716T2 (de) | 1988-05-24 | 1989-05-23 | Verarbeitungsverfahren für Datensignale. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63126606A JP2666367B2 (ja) | 1988-05-24 | 1988-05-24 | Ｍスクランブル回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0296982A true JPH0296982A (ja) | 1990-04-09 |
| JP2666367B2 JP2666367B2 (ja) | 1997-10-22 |
Family
ID=14939358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63126606A Expired - Lifetime JP2666367B2 (ja) | 1988-05-24 | 1988-05-24 | Ｍスクランブル回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5122912A (ja) |
| EP (1) | EP0343930B1 (ja) |
| JP (1) | JP2666367B2 (ja) |
| KR (1) | KR0127908B1 (ja) |
| AU (1) | AU609298B2 (ja) |
| DE (1) | DE68914716T2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0582122A1 (en) * | 1992-07-21 | 1994-02-09 | Matsushita Electric Industrial Co., Ltd. | Scramble apparatus and descramble apparatus |
| EP0932258A4 (en) * | 1996-10-13 | 1999-12-08 | Sanyo Electric Co | DIGITAL MODULATION METHOD AND CIRCUIT AND DIGITAL DEMODULATION METHOD AND CIRCUIT |
| EP0886275A4 (en) * | 1996-10-11 | 2000-03-08 | Sanyo Electric Co | DIGITAL RECORDING METHOD, DIGITAL DISK, DIGITAL DISK RECORDING DEVICE, AND DIGITAL DISK PLAYER |
| JP2006157269A (ja) * | 2004-11-26 | 2006-06-15 | Pioneer Electronic Corp | 送信装置および受信装置 |
| JP2014072897A (ja) * | 2012-09-28 | 2014-04-21 | Anapass Inc | データ伝送方法及びデータ復元方法 |
| US9729681B2 (en) | 2012-09-28 | 2017-08-08 | Anapass Inc. | Data transmission method and data restoration method |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DK0573406T3 (da) * | 1989-08-23 | 1997-12-29 | Delta Beta Pty Ltd | Programtransmissionsoptimering |
| US7594250B2 (en) | 1992-04-02 | 2009-09-22 | Debey Henry C | Method and system of program transmission optimization using a redundant transmission sequence |
| US5421031A (en) * | 1989-08-23 | 1995-05-30 | Delta Beta Pty. Ltd. | Program transmission optimisation |
| KR910013186A (ko) * | 1989-12-29 | 1991-08-08 | 강진구 | Efm 변조회로 |
| JP2900507B2 (ja) * | 1990-04-26 | 1999-06-02 | ソニー株式会社 | デジタルデータ再生装置 |
| KR920003289A (ko) * | 1990-07-30 | 1992-02-29 | 정용문 | 디지틀 비데오 테이프 레코더의 기록 및 재생시스템 |
| US5384666A (en) * | 1990-11-14 | 1995-01-24 | Sony Corporation | Digital picture signal recording apparatus in which a field interval is recorded in a plurality of tracks exhibiting a track pitch no greater than 5.5 μm by a rotary drum having a diameter no greater than 25 mm and a rotary speed no less than 150 rps |
| KR950007199B1 (ko) * | 1992-04-24 | 1995-07-03 | 삼성전자주식회사 | 위성방송수신기의 스크램블 유무판정회로 |
| US5267311A (en) * | 1992-12-08 | 1993-11-30 | Bakhoum Ezzat G | Intelligent diskette for software protection |
| US5463606A (en) * | 1992-12-22 | 1995-10-31 | Olympus Optical Co., Ltd. | Optical information reading and reproducing apparatus using pseudo DC-free codes |
| US5424881A (en) | 1993-02-01 | 1995-06-13 | Cirrus Logic, Inc. | Synchronous read channel |
| US5949750A (en) * | 1993-11-30 | 1999-09-07 | Victor Company Of Japan, Ltd. | Method and apparatus for recording an information signal with scrambling thereof |
| JP2927163B2 (ja) * | 1993-11-30 | 1999-07-28 | 日本ビクター株式会社 | 情報信号記録方法及び情報信号記録装置 |
| US5657013A (en) * | 1994-05-25 | 1997-08-12 | Sony Corporation | Data recording apparatus |
| JP2944895B2 (ja) | 1994-09-02 | 1999-09-06 | 株式会社日立製作所 | 情報再生装置及び情報記録方法 |
| JP2897679B2 (ja) * | 1995-03-28 | 1999-05-31 | 株式会社日立製作所 | ディジタル信号記録装置 |
| US5699434A (en) * | 1995-12-12 | 1997-12-16 | Hewlett-Packard Company | Method of inhibiting copying of digital data |
| US5613001A (en) * | 1996-01-16 | 1997-03-18 | Bakhoum; Ezzat G. | Digital signature verification technology for smart credit card and internet applications |
| US6543024B2 (en) | 1996-02-09 | 2003-04-01 | Overland Storage, Inc. | Write format for digital data storage |
| US6167550A (en) * | 1996-02-09 | 2000-12-26 | Overland Data, Inc. | Write format for digital data storage |
| WO1997029486A2 (en) * | 1996-02-09 | 1997-08-14 | Overland Data, Inc. | Encoder for digital data storage |
| US5931968A (en) | 1996-02-09 | 1999-08-03 | Overland Data, Inc. | Digital data recording channel |
| US5898394A (en) * | 1996-07-31 | 1999-04-27 | Matsushita Electric Industrial Co., Ltd. | Code conversion method and apparatus, code recording medium, code recording apparatus and code reproducing apparatus |
| USRE39771E1 (en) * | 1996-07-31 | 2007-08-14 | Matsushita Electric Industrial Co., Ltd. | Code conversion method and apparatus, code recording medium, code recording apparatus and code reproducing apparatus |
| US6195764B1 (en) | 1997-01-30 | 2001-02-27 | Fujitsu Network Communications, Inc. | Data encoder/decoder for a high speed serial link |
| US7034719B2 (en) | 2002-09-27 | 2006-04-25 | Samsung Electronics Co., Ltd. | Data modulating method and apparatus, data demodulating method and apparatus, and code arranging method |
| US6597526B1 (en) | 1998-08-14 | 2003-07-22 | Overland Storage, Inc. | Magnetic tape drive apparatus including a variable rate encoder |
| DK1344212T3 (da) | 2000-12-14 | 2008-12-08 | Ecd Systems Inc | Fremgangsmåde til bestemmelse af autenticiteten af et optisk registreringsmedium og optisk registreringsmedium |
| US7562396B2 (en) * | 2001-08-21 | 2009-07-14 | Ecd Systems, Inc. | Systems and methods for media authentication |
| US7643393B2 (en) * | 2001-12-12 | 2010-01-05 | Ecd Systems, Inc. | Systems and methods for optical media modification |
| US7716485B2 (en) | 2002-02-01 | 2010-05-11 | Sca Ipla Holdings Inc. | Systems and methods for media authentication |
| JP4581686B2 (ja) * | 2002-05-10 | 2010-11-17 | ソニー株式会社 | 暗号化装置及び復号化装置 |
| US7330320B1 (en) | 2003-06-16 | 2008-02-12 | Marvell International Ltd. | Method and apparatus to limit DC-level in coded data |
| CN104219847B (zh) * | 2014-09-16 | 2016-09-07 | 宁波江东波莫纳电子科技有限公司 | 室内自动照明电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4301537A (en) * | 1979-11-06 | 1981-11-17 | Bunker Ramo Corporation | Means and method for maintaining synchronization of a spread spectrum or other receiver clock |
| NL8203619A (nl) * | 1982-09-20 | 1984-04-16 | Philips Nv | Werkwijze voor het optekenen van een digitaal informatiesignaal op een registratiedrager, een registratiedrager voorzien van een dergelijk informatiesignaal en een inrichting voor het uitlezen respectievelijk inschrijven van een dergelijke registratiedrager. |
| NL8303859A (nl) * | 1983-11-10 | 1985-06-03 | Philips Nv | Selektief scramblen bij compact disc. |
-
1988
- 1988-05-24 JP JP63126606A patent/JP2666367B2/ja not_active Expired - Lifetime
-
1989
- 1989-05-18 AU AU34972/89A patent/AU609298B2/en not_active Ceased
- 1989-05-18 US US07/353,815 patent/US5122912A/en not_active Expired - Lifetime
- 1989-05-23 DE DE68914716T patent/DE68914716T2/de not_active Expired - Fee Related
- 1989-05-23 KR KR1019890006860A patent/KR0127908B1/ko not_active IP Right Cessation
- 1989-05-23 EP EP89305208A patent/EP0343930B1/en not_active Expired - Lifetime
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0582122A1 (en) * | 1992-07-21 | 1994-02-09 | Matsushita Electric Industrial Co., Ltd. | Scramble apparatus and descramble apparatus |
| US5377266A (en) * | 1992-07-21 | 1994-12-27 | Matsushita Electric Industrial Co., Ltd. | Scramble apparatus and descramble apparatus |
| US6324138B1 (en) | 1996-10-11 | 2001-11-27 | Sanyo Electric Co., Ltd. | Digital disk recording and reproduction apparatus |
| EP0886275A4 (en) * | 1996-10-11 | 2000-03-08 | Sanyo Electric Co | DIGITAL RECORDING METHOD, DIGITAL DISK, DIGITAL DISK RECORDING DEVICE, AND DIGITAL DISK PLAYER |
| US6198710B1 (en) | 1996-10-11 | 2001-03-06 | Sanyo Electric Co., Ltd. | Digital recording method, digital disk, digital disk recording device, and digital disk reproducing device |
| EP1336964A1 (en) * | 1996-10-11 | 2003-08-20 | SANYO ELECTRIC Co., Ltd. | Digital disk recording apparatus, and digital disk reproduction apparatus, with DC component reduction |
| EP1087532A1 (en) * | 1996-10-13 | 2001-03-28 | SANYO ELECTRIC Co., Ltd. | Digital modulation method, digital modulation circuit, digital demodulation circuit and digital demodulation method |
| EP0932258A4 (en) * | 1996-10-13 | 1999-12-08 | Sanyo Electric Co | DIGITAL MODULATION METHOD AND CIRCUIT AND DIGITAL DEMODULATION METHOD AND CIRCUIT |
| JP2006157269A (ja) * | 2004-11-26 | 2006-06-15 | Pioneer Electronic Corp | 送信装置および受信装置 |
| JP4533111B2 (ja) * | 2004-11-26 | 2010-09-01 | パイオニア株式会社 | 送信装置および受信装置 |
| JP2014072897A (ja) * | 2012-09-28 | 2014-04-21 | Anapass Inc | データ伝送方法及びデータ復元方法 |
| JP2015057891A (ja) * | 2012-09-28 | 2015-03-26 | アナパス・インコーポレーテッド | データ伝送方法及びデータ復元方法 |
| US9166769B2 (en) | 2012-09-28 | 2015-10-20 | Anapass Inc. | Data transmission method and data restoration method |
| JP2016140100A (ja) * | 2012-09-28 | 2016-08-04 | アナパス・インコーポレーテッド | データ伝送方法及びデータ復元方法 |
| US9729681B2 (en) | 2012-09-28 | 2017-08-08 | Anapass Inc. | Data transmission method and data restoration method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR890017689A (ko) | 1989-12-16 |
| AU609298B2 (en) | 1991-04-26 |
| DE68914716T2 (de) | 1994-11-17 |
| AU3497289A (en) | 1989-11-30 |
| DE68914716D1 (de) | 1994-05-26 |
| EP0343930A2 (en) | 1989-11-29 |
| JP2666367B2 (ja) | 1997-10-22 |
| EP0343930A3 (en) | 1990-09-05 |
| US5122912A (en) | 1992-06-16 |
| EP0343930B1 (en) | 1994-04-20 |
| KR0127908B1 (ko) | 1998-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0296982A (ja) | Ｍスクランブル回路 | |
| JP3130345B2 (ja) | 記録担体上にデジタル情報信号を記録する装置及び方法 | |
| JPH0262914B2 (ja) | ||
| JP3638616B2 (ja) | 記録担体上にデジタル情報信号を記録するための装置 | |
| JPS6028455B2 (ja) | デジタル情報処理装置 | |
| JPH1098691A (ja) | タイムコード処理方法及び装置 | |
| EP0343929B1 (en) | Digital signal decoding apparatus | |
| JP2592054B2 (ja) | データ記録方法 | |
| US4680791A (en) | Digital video signal process apparatus for use in a video tape recorder | |
| JPS6313425A (ja) | 情報デ−タ復元装置 | |
| KR920006997B1 (ko) | 디지탈데이터변복조회로와 디지탈데이터변조방법 | |
| JPH0332132A (ja) | デジタル信号復号装置 | |
| KR100451099B1 (ko) | 부호화 장치를 구비한 자기 테이프 기록/재생장치 | |
| JPH0537389A (ja) | デイジタル変調装置 | |
| JPH05109202A (ja) | デイジタル記録再生装置 | |
| JPS628861B2 (ja) | ||
| JPH07106976A (ja) | 符号変換方法、符号伝送装置及び磁気記録再生装置 | |
| JP2646530B2 (ja) | デコード装置 | |
| JP3321813B2 (ja) | Ｍスクランブル回路 | |
| JPH0574146B2 (ja) | ||
| KR860000164B1 (ko) | Pcm 신호처리장치 | |
| JPH1055627A (ja) | 同期回路 | |
| JPS60248025A (ja) | ２進デ−タ変換・復号方式 | |
| JPH05120800A (ja) | デイジタル記録再生装置 | |
| JPH0982034A (ja) | ビットスリップのキャンセル方法及びキャンセル回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |