[go: up one dir, main page]

CN113724771A - 存储器的修复电路及方法 - Google Patents

存储器的修复电路及方法 Download PDF

Info

Publication number
CN113724771A
CN113724771A CN202010381917.6A CN202010381917A CN113724771A CN 113724771 A CN113724771 A CN 113724771A CN 202010381917 A CN202010381917 A CN 202010381917A CN 113724771 A CN113724771 A CN 113724771A
Authority
CN
China
Prior art keywords
bits
groups
group
repair
mth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010381917.6A
Other languages
English (en)
Inventor
林金溪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai North South Technology Co ltd
Original Assignee
Zhuhai North South Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai North South Technology Co ltd filed Critical Zhuhai North South Technology Co ltd
Publication of CN113724771A publication Critical patent/CN113724771A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/82—Solving problems relating to consistency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种存储器的修复方法，是将多个一般位元分为多个第一群组，并将多个多余位元分为多个第二群组，当任一个第一群组中具有不佳位元时，选择一个第二群组来取代该第一群组。由于是以群组为修复单位，因此修复电路较为简单且面积较小，处理速度也更快。

Description

存储器的修复电路及方法
技术领域
本发明涉及存储器领域，具体涉及一种存储器的修复电路及方法，特别是涉及一种以位元群组为单位的修复电路及方法。
背景技术
存储器会因为在制造过程中的各种非理想因素而产生不佳位元，因此在设计存储器时，除了原本的一般位元之外，还会利用内部的部分空间设置多余位元，当存储器经由测试发现一般位元中具有不佳位元时，可以使用多余位元取代这些不佳位元，以发挥修复效能，提升存储器的制造良率。传统的修复存储器方式是在设计时加入多余列(rowredundancy)或多余行(columnredundancy)的辅助电路，以在发现存储器中具有不佳位元时，可以取代包含该不佳存储器位元的行或列。
然而，传统的方法是替换一整行或一整列的位元，因此除了替换不佳位元之外，也会替换一行或一列中的良好位元，造成浪费。此外随着存储器尺寸缩小及存储器容量增大，存储器位元阵列密度随之提高，因此不佳存储器位元的数量也随之增多，设置多余行或多余列的空间需求也变多，导致若要配置足够的多余行或多余列的存储器位元进行替换，则所需额外的面积相当庞大。因此替换一整行或一整列的存储器位元的方式已不适用在小体积且大容量的存储器中。
发明内容
本发明的目的是提供一种以位元群组为单位的修复电路及方法。
为实现上述目的，本发明提供了如下方案：
根据本发明，一种存储器的修复方法包括将多个一般位元分成多个第一群组及将该多个多余位元分成多个第二群组，最后根据第一群组所对应的修补资料决定是否选取其中一个第二群组来取代该第一群组。其中该修补资料可包含所要选取的第二群组的相关资料。该第一群组及第二群组皆具有t个位元，t为大于或等于2的整数。
根据本发明，一种存储器的修复电路包括一解码器及一选择电路，该解码器解码对应的第一群组的修补资料产生一选择信号，该选择电路根据该选择信号从多个第二群组中选取其中一个来取代该第一群组。其中该修补资料可包含所要选取的第二群组的相关资料。该第一群组及第二群组皆具有t个位元，t为大于或等于2的整数。
根据本发明提供的具体实施例，本发明公开了以下技术效果：本发明位元群组为单位的修复方法可以减少修复电路的面积，还能加快修复电路的处理速度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明以位元替换位元的方式的电路图；
图2为本发明图1中修复电路的实施例电路图；
图3为本发明图2中解码器的实施例电路图；
图4为本发明以位元群组为单位的修复方法的第一实施例电路图；
图5为本发明以位元群组为单位的修复方法的第二实施例电路图；
图6为本发明以位元群组为单位的修复方法的第三实施例电路图；
图7为本发明图6中修复电路的实施例电路图；
图8为本发明图7中解码器的实施例电路图。
符号说明：
10、存储器；11、暂存器；12、修复电路；14、多余位元排序电路；20、解码器；21、选择电路；22、解码器；23、选择电路；24、解码器；25、选择电路；26、解码器；27、选择电路；30、存储器；301、暂存器；302、第一群组；304、第一群组；306、第一群组；308、第一群组；310、第二群组；312、第二群组；314、第二群组；316、修复电路；318、输入输出端；320、输入输出端；322、输入输出端；324、输入输出端；326、输入输出端；328、输入输出端；330、输入输出端；332、输入输出端；334、第二群组；336、第二群组；340、解码器；342、解码器；344、解码器；346、解码器；348、选择电路；350、选择电路；352、选择电路；354、选择电路。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的是提供一种以位元群组为单位的修复电路及方法。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
为了改善传统方法的缺点，图1为以位元替换位元的方式的电路图，存储器10包括暂存器11、修复电路12及多个输入输出端I/O1～I/Om。暂存器11连接从一存储器阵列(图中未示)中被选取的多个存储器位元G1～Gm及R1～Rn，图1将存储器位元G1～Gm及R1～Rn放置在暂存器11中只是为了表达这些存储器位元是连接至暂存器11，实际上存储器位元G1～Gm及R1～Rn并不在暂存器11内部，暂存器11是用于暂存存储器位元G1～Gm及R1～Rn输出的资料DG1～DGm及DR1～DRn或是暂存要写入存储器位元G1～Gm及R1～Rn的资料，由于被选取的存储器位元G1～Gm及R1～Rn是在同一列上，故暂存器11也被称为列暂存器(row buffer)。存储器位元G1～Gm为一般位元，而存储器位元R1～Rn为多余位元，资料DG1至资料DGm为存储器位元G1～Gm中储存的资料，资料DR1至资料DRn为存储器位元R1～Rn中储存的资料，存储器位元G1～Gm及R1～Rn是在同一次内部存取，被同时选取。内部存取是指存储器10从存储器阵列中选取要使用的存储器位元，例如每一次内部存取是选取同一列上的所有存储器位元。经内部存取选取存储器位元G1～Gm及R1～Rn并连接至暂存器11后，修复电路12再从存储器位元G1～Gm及R1～Rn选择要对应至多个输入输出端I/O1～I/Om的存储器位元。存储器10在经过检测后产生多个修补资料RPG1～RPGm及RPR1～RPRn，其中修补资料RPG1～RPGm分别对应一般位元G1～Gm，修补资料RPR1～RPRn分别对应多余位元R1～Rn，多个修补资料RPG1～RPGm及RPR1～RPRn是用于标记对应的存储器位元是否为不佳位元。修补资料RPG1～RPGm及RPR1～RPRn可由暂存器11提供给修复电路12，但并不限于由暂存器11提供。在图1中，位元G2、位元Gm-1及位元R1为不佳位元，当修复电路12要将存储器位元对应到输入输出端I/O1～I/Om时，修复电路12根据修补资料RPG1判断第一个一般位元G1为良好存储器位元，因此将位元G1耦接至第一输入输出端I/O1，因而可从输入输出端I/O1存取位元G1的资料DG1。接着修复电路12从修补资料RPG2得知第二个一般存储器位元G2为不佳位元，因此舍弃位元G2并从多余位元R1～Rn中选择一个来替换位元G2，此时修复电路12可由修补资料RPR1及RPR2得知第一个多余位元R1为不佳位元及第二个多余位元R2为良好存储器位元，因此修复电路12将选择第二个多余位元R2来取代位元G2，并将其耦接至第二个输入输出端I/O2。依此类推，修复电路12根据修补资料RPG3～RPGm依序判断位元G3至位元Gm是否为良好位元，若是则耦接至输入输出端I/O3～I/Om，若为不佳位元，例如位元Gm-1，则从多余位元中选取良好且未被使用的位元R3，并将其耦接至输入输出端I/Om-1。产生修补资料RPG1～RPGm及RPR1～RPRn的方法可以参考US20190220350。
在图1的实施例中，使用暂存器11来存取存储器位元G1～Gm及R1～Rn，但在另一实施例中也可以省略暂存器11，在经内部存取选取存储器位元G1～Gm及R1～Rn后，耦接至修复电路12。
图2为图1中修复电路12的实施例电路图，修复电路12包括多个解码器20、22、24、26、多个选择电路21、23、25、27以及多余位元排序电路14。第一个解码器20根据修补资料RPG1产生一选择信号Se1及一累计信号Sol。第二个解码器22根据修补资料RPG2及累计信号So1产生选择信号Se2及累计信号So2。第三个解码器24根据修补资料RPG3及累计信号So2产生选择信号Se3及累计信号So3。以此类推，多个解码器20、22、24及26各自接收一个修补资料RPG1～RPGm，并各自输出一个选择信号Se1～Sem，而除了第一个解码器20外，其余的解码器22、24及26都是根据所接收的修补资料及前一个解码器输出的累计信号So1～Som-1产生选择信号Se2～Sem，其中该多个累计信号So1～Som-1记录下一个可被使用的多余位元或记录已被使用的多余位元的数量。多余位元排序电路14根据多个修补资料RPR1～RPRn将多余位元R1～Rn(DR1～DRn)中的良好位元连接至每一个选择电路21、23、25及27。参照图1，在此实施例中，位元R1具有缺陷，因此多余位元排序电路14会排除位元R1，使得多余位元排序电路14的输出RI为DR2～DRn(R2～Rn)。多个选择电路21、23、25及27的输出端各自连接一个输入输出端I/O1～I/Om，选择电路21、23、25及27可以用多工器(multiplexer，MUX)来实现。第一个选择电路21根据修补资料RPG1及选择信号Se1决定将一般位元G1或多余位元R2至位元Rn(DG1或DR2～DRn)的其中一个耦接至第一输入输出端I/O1，在此实施例中，一般位元G1为良好位元，故选择电路21选择将一般位元G1(DG1)耦接到输入输出端I/O1。第二个选择电路23根据修补资料RPG2及选择信号Se2将一般位元G2或多余位元R2至位元Rn的其中一个耦接至第二个输入输出端I/O2，在此实施例中，一般位元G2为不佳位元，故选择电路23从多余位元R2～Rn(DR2～DRn)中选取位元R2(DR2)耦接至输入输出端I/O2。以此类推，每一个选择电路21、23、25及27都会将一个存储器位元耦接至对应的输入输出端I/O1～I/Om。
图3为图2中解码器的实施例电路图，每一个解码器20、22及24都是由多个逻辑电路构成，以解码器20为例说明，在解码器20中与非门202、206及208以及反相器204组成一基本电路，解码器20由多于n个基本电路叠接构成，其中n为多余位元的数量。解码器20中的每一个基本电路的与非门208所输出的信号RENB11、RENB12及RENB13组成图2中的选择信号Se1，而与非门206及208所输出的信号Sa11、Sa12、Sa13、RENB11、RENB12及RENB13组成图2中判断电路20的累计信号So1。在此实施例中，反应资料为GND＝“0”，故选择信号Se1中的“0”的位置代表所要选择的多余位元，例如当选择信号为“101”时，会选择第二个良好的多余位元R3耦接至输入输出端I/O，而当选择信号为“110”时，会选择第三个良好的多余位元R4耦接至输入输出端I/O。在此实施例中，当第M个一般位元为不佳位元时，会通过第一个修补资料RPG1到第M个修补资料RPGM决定第M个选择信号SeM，从该多个多余位元中选取其中一个取代该第M个一般位元，M为大于0的整数。
图3中仅显示判断电路20、22及24的部分电路，本领域技术人员可从图5所揭示的内容推得判断电路20、22及24的完整电路。在图3的实施例中，判断电路20、22及24是用多个与非门202、206及208来实现，但判断电路20、22及24并不只限于用与非门来实现，也可以用多个或非门或其他逻辑门元件来实现，例如预设的反应资料为“1(VDD)”时，与非门202、206及208可用或非门取代。
然而，图1的修复电路12中，每一个修补资料RPG1～RPGm都需要一个解码器20、22及24来进行解码来判断要被替换的一般位元及要用来替换的多余位元，如图2所示，因此图1的修复电路会占用较大的面积，而且每一个解码器20会将其输出提供给下一个解码器22以计数已被使用的多余位元，因此第一个解码器完成操作到最后一个解码器完成操作之间会有一延迟时间，解码器的数量越多，该延迟时间越长，导致修复电路12的处理速度越慢。
图4为本发明以位元群组为单位的修复方法的第一实施例电路图。图4的存储器30包括一暂存器301、一修复电路316及多个输入输出端318、320、322、324、326、328、330及332。暂存器301连接从一存储器阵列(图中未示)中被选取的多个一般位元G1～G8、多个多余位元R1～R6，图4将存储器位元G1～G8及R1～R6放置在暂存器301中只是为了表达这些存储器位元是连接至暂存器301，实际上存储器位元G1～G8及R1～R6并不在暂存器11内部。存储器位元G1～G8及R1～R6是在同一次内部存取，被同时选取，多个一般位元G1～G8与多个多余位元R1～R6可以在存储器阵列的同一列上。在此实施例中，是以2个位元为一个群组，故8个连接至暂存器301的一般位元G1～G8分为4个第一群组302、304、306及308，而6个连接至暂存器301的多余位元R1～R6分为3个第二群组310、312及314。接着检测第一群组302、304、306及308及第二群组310、312及314中是否有不佳位元而产生群组的修补资料RPG1～RPG4及RPR1～RPR3，其中修补资料RPG1～RPG4是分别标记第一群组302、304、306及308中是否具有不佳位元，修补资料RPR1～RPR3是分别标记第二群组310、312及314中是否具有不佳位元。在此实施例中，修补资料RPG1～RPG4及RPR1～RPR3是由暂存器301提供给修复电路316，但并不限于只能由暂存器301提供。修复电路316可根据修补资料RPR1～RPR3剔除第二群组310、312及314中具有不佳位元的第二群组310，以避免该第二群组310被用来取代具有不佳位元的第一群组，例如利用图2中的多余位元排序电路14来去除第二群组310。修复电路316根据修补资料RPG1～RPG4判断第一群组302、304、306及308是否具有不佳位元，当第一群组302、304、306或308中有不佳位元时，修复电路316从剩余的第二群组312及314中选取一个取代具有不佳位元的第一群组，例如通过图2中的解码器及选择电路来选取第二群组。如图4的实施例所示，修复电路316根据修补资料RPG1判断第一群组302中未出现不佳位元，因此会将第一群组302中的一般位元G1及G2分别连接至输入输出端318及320。修复电路316根据修补资料RPG2判断第一群组304中有不佳位元，因此选取第二群组312取代第一群组304，将第二群组312中的多余位元R3及R4分别连接至输入输出端322及324。修复电路316根据修补资料RPG3判断第一群组306中未出现不佳位元，因此会将第一群组306中的一般位元G5及G6分别连接至输入输出端3326及328。修复电路316根据修补资料RPG4判断第一群组308中有不佳位元，因此选取第二群组314取代第一群组308，将第二群组314中的多余位元R5及R6分别连接至输入输出端330及332。修复电路316的电路架构可参照图2。
在图4的实施例中，群组的修补资料RPG1～RPG4及RPR1～RPR3是根据群组中的所有位元的修补资料来决定，例如在第一群组302中，位元G1及G2的修补资料皆为“0”，代表第一群组302中皆为良好位元，因此群组的修补资料RPG1设为“0”，而在第一群组304中，位元G3及G4的修补资料分别为“1”及“0”，代表第一群组304中有不佳位元，因此群组的修补资料RPG2设为“1”。群组的修补资料RPG1～RPG4及RPR1～RPR3可以预先设定，也可以对位元G1～G8及R1～R6的修补资料进行运算而得，例如，利用或门处理位元G1及G2的修补资料产生群组的修补资料RPG1。在其他实施例中，具有不佳位元的群组的修补资料也可以标记为“0”，而未包含不佳位元的群组的修补资料则标记为“1”。
在图4的实施例中，使用暂存器301来存取一般位元G1～G8与多余位元R1～R6，但在另一实施例中也可以省略暂存器301，在经内部存取选取的存储器位元G1～G8与R1～R6后，耦接至修复电路316。
在图1以一个位元为单位的修复方法中，若一般位元的数量为8个，则修复电路12需要8个解码器20、22或24分别处理8个一般位元G1～G8的修补资料，但在图4以位元群组为单位的修复方法，修复电路316只需要4个解码器20、22或24来处4个第一群组302、304、306及308的修补资料RPG1～RPG4，故图4的修复电路316能减少一半的解码器使得电路架构更为简单，而且能减少修复电路316面积，也减少了解码器之间资料传输所产生的延迟时间，加快了修复电路316的处理速度。在图4的实施例中是以2个位元为一个群组，但本发明并不以此为限，本发明也可以使用2个以上的位元为一个群组，在其他实施例中，每个群组可以由t个位元组成，t为大于或等于2的整数。
图5显示本发明以位元群组为单位的修复方法的第二实施例电路图，图5的存储器30同样包括连接一般位元G1～G8及多余位元R1～R6的暂存器301、一修复电路316及多个输入输出端318、320、322、324、326、328、330及332，一般位元G1～G8分为多个第一群组302、304、306及308。与图4的差异在于，图5的多余位元R1～R6是先进行检测，接着剔除其中的不佳位元R2，最后将良好的多余位元R1、R3～R6分成多个第二群组334及336，修复电路316根据修补资料RPG1～RPG4判断第一群组302、304、306及308是否具有不佳位元，当第一群组302、304、306或308中有不佳位元时，修复电路316从剩余的第二群组334及336中选取一个取代具有不佳位元的第一群组。如图5的实施例所示，修复电路316根据修补资料RPG1判断第一群组302中未出现不佳位元，因此会将第一群组302中的一般位元G1及G2分别连接至输入输出端318及320。修复电路316根据修补资料RPG2判断第一群组304中有不佳位元，因此选取第二群组334取代第一群组304，将第二群组334中的多余位元R1及R3分别连接至输入输出端322及324。修复电路316根据修补资料RPG3判断第一群组306中未出现不佳位元，因此会将第一群组306中的一般位元G5及G6分别连接至输入输出端3326及328。修复电路316根据修补资料RPG4判断第一群组308中有不佳位元，因此选取第二群组336取代第一群组308，将第二群组336中的多余位元R5及R6分别连接至输入输出端330及332。
图6显示本发明以位元群组为单位的修复方法的第三实施例电路图，图6的存储器30与图4同样具有连接一般位元G1～G8及多余位元R1～R6的暂存器301、一修复电路316及多个输入输出端318、320、322、324、326、328、330及332，一般位元G1～G8分为四个第一群组302、304、306及308，而多个多余位元R1～R6分为二个第二群组334及336。图6的存储器30对多个一般位元G1～G8进行检测以判断一般位元G1～G8中是否有不佳位元并产生对应的修补资料RPG1～RPG8，若第一群组中的一般位元皆为良好位元，则修补资料标记为“00”，若第一群组中具有至少一个不佳位元，则修补资料标记为“01”、“10”或“11”。修补资料RPG1～RPG8可由暂存器301提供给修复电路316，但并不限于只能由暂存器301提供。以图6的实施例来说，其中一般位元G3、G7及G8为不佳位元，可判断出一般位元G3所在的第一群组304为第一个出现不佳位元的群组，而一般位元G7及G8所在的第一群组308为第二个出现不佳位元的群组，因此可将第一群组304的修补资料RPG3及RPG4设为“01”，使修复电路316可通过第一群组304所对应的修补资料“01”而选取第一个第二群组334来取代第一群组304。同样的，第一群组308中一般位元G7及G8的修补资料RPG7及RPG8设为“10”，使修复电路316可通过第一群组308所对应的修补资料“10”而选取第二个第二群组336来取代第一群组308。在存储器30中有第三个第一群组具有不佳位元且有第三个第二群组时，该第三个具有不佳位元的第一群组所对应的修补资料可设为“11”，以使修复电路选取该第三个第二群组来取代该第三个具有不佳位元的第一群组。另一方面，第一群组302及306中皆为良好位元，故修补资料RPG1及RPG2与修补资料RPG5及RPG6皆设为“00”。在此实施例中，由于是二个位元组成一个群组，因此只能设定三种不同的修补资料“01”、“10”及“11”来对应三个第二群组，若是以三个位元组成一个群组的情况下，可以设定七种不同的修补资料“001”～“111”来对应七个第二群组，随着群组中的位元数量越多，可设定的第二群组就越多。此实施例是以资料“00”来表示群组中的位元皆为良好位元，但在其他实施例中，也可改用其他资料来表示，例如用资料“11”。
图7为图6中修复电路316的实施例电路图，其包括解码器340、342、344及346以及选择电路348、350、352及354，其中选择电路348、350、352及354可以用多工器来实现。图8为图7中解码器340的实施例电路图，解码器342、344及346的电路与解码器340相同。参照图7及图8，解码器340接收对应的第一群组302的修补资料“00”，图8中输入端In1接收修补资料“00”中的第一个资料“0”，输入端In2接收修补资料“00”中的第二个资料“0”，因此解码器340根据修补资料“00”产生选择信号“1000”。选择电路348可根据解码器340所提供的选择信号“1000”将第一群组302连接至输入输出端318及320。解码器342接收对应的第一群组304的修补资料“01”，以产生选择信号“0100”使选择电路350选取第一个第二群组334连接至输入输出端322及324。解码器344接收对应的第一群组306的修补资料“00”，以产生选择信号“1000”使选择电路352将第三个第一群组306连接至输入输出端326及328。解码器346接收对应的第一群组308的修补资料“10”以产生选择信号“0010”，使选择电路354选取第二个第二群组336连接至输入输出端330及332。
相较于图3的解码器20，本发明图8的解码器340电路较简单所需面积较小，而且本发明图7中的解码器340、342、344及346之间没有资料传输，因此不会随着解码器数量的增加而导致修复电路316的处理速度变慢。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (28)

1.一种存储器的修复方法，其特征在于，该存储器包括多个一般位元及多个多余位元，该修复方法包括下列步骤：
A.将该多个一般位元分成多个第一群组，其中该多个第一群组各具有t个一般位元，t为大于或等于2的整数；
B.将该多个多余位元分成多个第二群组，其中该多个第二群组各具有t个多余位元；
C.检测该多个第一群组以产生多个第一修补资料，其中该多个第一修补资料用于分别标记该多个第一群组是否具有不佳位元；以及
D.使用该多个第二群组中的一个第二群组取代具有不佳位元的第一群组；
其中，该多个一般位元及多个多余位元在内部存取时被同时选取。
2.根据权利要求1所述的修复方法，其特征在于，该多个一般位元及多个多余位元位于同一列。
3.根据权利要求1所述的修复方法，其特征在于，还包括将该多个一般位元及该多个多余位元连接至一暂存器后，进行步骤A及B。
4.根据权利要求1所述的修复方法，其特征在于，还包括：
检测该多个第二群组以产生多个第二修补资料，其中该多个第二修补资料用于分别标记该多个第二群组是否具有不佳位元；以及
根据该多个第二修补资料排除具有不佳位元的第二群组，以避免该具有不佳位元的第二群组被用来取代该具有不佳位元的第一群组。
5.根据权利要求1所述的修复方法，其特征在于，该步骤B包括将该多个多余位元中的良好位元分成该多个第二群组。
6.根据权利要求1所述的修复方法，其特征在于，该步骤D包括在该多个第一群组中的第M个第一群组具有不佳位元时，根据对应该第一个第一群组至第M个第一群组的第一修补资料从该多个第二群组中选取其中一个第二群组取代该第M个第一群组，M为大于0的整数。
7.根据权利要求1所述的修复方法，其特征在于，该步骤D包括在该多个第一群组中的第M个第一群组具有不佳位元时，根据该多个第一修补资料中对应该第M个第一群组的第M个第一修补资料从该多个第二群组中选取其中一个第二群组取代该第M个第一群组，M为大于0的整数。
8.根据权利要求7所述的修复方法，其特征在于，该第M个第一修补资料包含要被选取的第二群组的信息。
9.根据权利要求7所述的修复方法，其特征在于，还包括解码该第M个第一修补资料产生一选择信号以选取要取代该第M个第一群组的第二群组。
10.一种存储器的修复方法，其特征在于，该存储器包括多个一般位元及多个多余位元，该修复方法包括下列步骤：
A.将连接至暂存器该多个一般位元分成多个第一群组，其中该多个第一群组各具有t个一般位元，t为大于或等于2的整数；
B.将连接至该暂存器该多个多余位元分成多个第二群组，其中该多个第二群组各具有t个多余位元；
C.检测该多个第一群组以产生多个第一修补资料，其中该多个第一修补资料用于分别标记该多个第一群组是否具有不佳位元；以及
D.使用该多个第二群组中的一个第二群组取代具有不佳位元的第一群组。
11.根据权利要求10所述的修复方法，其特征在于，该多个一般位元及多个多余位元位于同一列。
12.根据权利要求10所述的修复方法，其特征在于，还包括：
检测该多个第二群组以产生多个第二修补资料，其中该多个第二修补资料用于分别标记该多个第二群组是否具有不佳位元；以及
根据该多个第二修补资料排除具有不佳位元的第二群组，以避免该具有不佳位元的第二群组被用来取代该具有不佳位元的第一群组。
13.根据权利要求10所述的修复方法，其特征在于，该步骤B包括将该多个多余位元中的良好位元分成该多个第二群组。
14.根据权利要求10所述的修复方法，其特征在于，该步骤D包括在该多个第一群组中的第M个第一群组具有不佳位元时，根据对应该第一个第一群组至第M个第一群组的第一修补资料从该多个第二群组中选取其中一个第二群组取代该第M个第一群组，M为大于0的整数。
15.根据权利要求10所述的修复方法，其特征在于，该步骤D包括在该多个第一群组中的第M个第一群组具有不佳位元时，根据该多个第一修补资料中对应该第M个第一群组的第M个第一修补资料从该多个第二群组中选取其中一个第二群组取代该第M个第一群组，M为大于0的整数。
16.根据权利要求15所述的修复方法，其特征在于，该第M个第一修补资料包含要被选取的第二群组的信息。
17.根据权利要求15所述的修复方法，其特征在于，还包括解码该第M个第一修补资料产生一选择信号以选取要取代该第M个第一群组的第二群组。
18.一种存储器的修复电路，其特征在于，该存储器包括多个一般位元及多个多余位元，该修复电路包括：
一解码器，用于解码多个第一群组中第M个第一群组的修补资料产生一选择信号，其中该多个第一群组各自具有t个一般位元，M为大于0的整数，t为大于或等于2的整数；以及
一选择电路，连接该解码器及该存储器的多个输入输出端，用于根据该选择信号从该第M个第一群组及多个第二群组中选择一组连接至该多个输入输出端，其中该多个第二群组各自具有t个多余位元；
其中，该多个一般位元及多个多余位元在内部存取时被同时选取。
19.根据权利要求18所述的修复电路，其特征在于，该多个一般位元及多个多余位元位于同一列。
20.根据权利要求18所述的修复电路，其特征在于，还包括一暂存器连接该解码器，用于连接该多个一般位元及该多个多余位元。
21.根据权利要求18所述的修复电路，其特征在于，该解码器包括多个逻辑门。
22.根据权利要求18所述的修复电路，其特征在于，该选择电路包括一多工器。
23.根据权利要求18所述的修复电路，其特征在于，该修补资料是由该第M个第一群组提供。
24.一种存储器的修复电路，其特征在于，该存储器包括多个一般位元及多个多余位元，该修复电路包括：
一暂存器，用于连接该多个一般位元及该多个多余位元；
一解码器，连接该暂存器，用于解码多个第一群组中第M个第一群组的修补资料产生一选择信号，其中该多个第一群组各自具有t个一般位元，M为大于0的整数，t为大于或等于2的整数；以及
一选择电路，连接该解码器及该存储器的多个输入输出端，用于根据该选择信号从该第M个第一群组及多个第二群组中选择一组连接至该多个输入输出端，其中该多个第二群组各自具有t个多余位元。
25.根据权利要求24所述的修复电路，其特征在于，该多个一般位元及多个多余位元位于同一列。
26.根据权利要求24所述的修复电路，其特征在于，该解码器包括多个逻辑门。
27.根据权利要求24所述的修复电路，其特征在于，该选择电路包括一多工器。
28.根据权利要求24所述的修复电路，其特征在于，该修补资料是由该第M个第一群组提供。
CN202010381917.6A 2020-01-22 2020-05-08 存储器的修复电路及方法 Pending CN113724771A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109102347A TWI711036B (zh) 2020-01-22 2020-01-22 記憶體的修復電路及方法
TW109102347 2020-01-22

Publications (1)

Publication Number Publication Date
CN113724771A true CN113724771A (zh) 2021-11-30

Family

ID=74202661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010381917.6A Pending CN113724771A (zh) 2020-01-22 2020-05-08 存储器的修复电路及方法

Country Status (3)

Country Link
US (1) US11468964B2 (zh)
CN (1) CN113724771A (zh)
TW (1) TWI711036B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504784B1 (en) * 2001-07-19 2003-01-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device with reduced standby current
CN1494085A (zh) * 2002-09-11 2004-05-05 ��ʿͨ��ʽ���� 具有冗余结构的存储器电路
US20110267899A1 (en) * 2010-04-29 2011-11-03 Hyung-Gon Kim Non-volatile memory device and non-volatile memory system having the same
US20120120733A1 (en) * 2010-11-15 2012-05-17 Samsung Electronics Co., Ltd. Semiconductor device including fuse array and method of operation the same
CN103000216A (zh) * 2011-09-15 2013-03-27 华邦电子股份有限公司 读出装置
TW201419297A (zh) * 2012-11-02 2014-05-16 Elite Semiconductor Esmt 用於記憶體電路中之修復電路及其修復方法與記憶體電路
US20150003141A1 (en) * 2013-06-26 2015-01-01 Samsung Electronics Co., Ltd. Semiconductor memory device and repair method thereof
CN110322923A (zh) * 2018-03-29 2019-10-11 三星电子株式会社 半导体存储器装置和操作半导体存储器装置的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000182390A (ja) * 1998-12-11 2000-06-30 Mitsubishi Electric Corp 半導体記憶装置
US20130117636A1 (en) * 2011-11-07 2013-05-09 Su-a Kim Semiconductor memory device and system having redundancy cells
JP2013196711A (ja) * 2012-03-16 2013-09-30 Elpida Memory Inc 半導体装置及びその製造方法
TWI502601B (zh) * 2013-04-24 2015-10-01 Ind Tech Res Inst 混合式錯誤修復方法及其記憶體裝置
CN103310851B (zh) * 2013-06-13 2016-08-10 苏州国芯科技有限公司 一种用于dtmb解调芯片的自修复sram控制器设计
JP6231837B2 (ja) 2013-09-24 2017-11-15 株式会社Ｎｔｔドコモ 移動通信方法及び無線基地局
KR20170036884A (ko) * 2015-09-18 2017-04-03 에스케이하이닉스 주식회사 리페어 회로, 이를 이용한 반도체 장치 및 반도체 시스템
KR20180124568A (ko) * 2017-05-12 2018-11-21 에스케이하이닉스 주식회사 리페어 회로 및 이를 포함하는 메모리 장치
US10381103B2 (en) * 2017-08-18 2019-08-13 Micron Technology, Inc. Apparatuses and methods for latching redundancy repair addresses to avoid address bits overwritten at a repair block
KR102451163B1 (ko) * 2018-02-01 2022-10-06 삼성전자주식회사 반도체 메모리 장치 및 그것의 리페어 방법
KR102467455B1 (ko) * 2018-03-13 2022-11-17 에스케이하이닉스 주식회사 리던던시 영역을 리페어 하는 반도체 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504784B1 (en) * 2001-07-19 2003-01-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device with reduced standby current
CN1494085A (zh) * 2002-09-11 2004-05-05 ��ʿͨ��ʽ���� 具有冗余结构的存储器电路
US20110267899A1 (en) * 2010-04-29 2011-11-03 Hyung-Gon Kim Non-volatile memory device and non-volatile memory system having the same
US20120120733A1 (en) * 2010-11-15 2012-05-17 Samsung Electronics Co., Ltd. Semiconductor device including fuse array and method of operation the same
CN103000216A (zh) * 2011-09-15 2013-03-27 华邦电子股份有限公司 读出装置
TW201419297A (zh) * 2012-11-02 2014-05-16 Elite Semiconductor Esmt 用於記憶體電路中之修復電路及其修復方法與記憶體電路
US20150003141A1 (en) * 2013-06-26 2015-01-01 Samsung Electronics Co., Ltd. Semiconductor memory device and repair method thereof
CN110322923A (zh) * 2018-03-29 2019-10-11 三星电子株式会社 半导体存储器装置和操作半导体存储器装置的方法

Also Published As

Publication number Publication date
US11468964B2 (en) 2022-10-11
US20210224170A1 (en) 2021-07-22
TWI711036B (zh) 2020-11-21
TW202129642A (zh) 2021-08-01

Similar Documents

Publication Publication Date Title
US4747080A (en) Semiconductor memory having self correction function
JP4062247B2 (ja) 半導体記憶装置
US10403387B2 (en) Repair circuit used in a memory device for performing error correction code operation and redundancy repair operation
US7376025B2 (en) Method and apparatus for semiconductor device repair with reduced number of programmable elements
GB2265031A (en) Row redundancy circuit for a semiconductor memory device.
JPS59135700A (ja) 半導体記憶装置
US7730383B2 (en) Structure and method for detecting errors in a multilevel memory device with improved programming granularity
US6611469B2 (en) Asynchronous FIFO memory having built-in self test logic
KR101282967B1 (ko) 리던던시 메모리 블록을 가지는 반도체 메모리 장치 및그의 셀 어레이 구조
US6295595B1 (en) Method and structure for accessing a reduced address space of a defective memory
CN1421868A (zh) 具有测试压缩功能的存储电路
KR950001835B1 (ko) 인터디지테이션된 비트 라인 롬
CN113724771A (zh) 存储器的修复电路及方法
US6535436B2 (en) Redundant circuit and method for replacing defective memory cells in a memory device
US7826285B2 (en) Memory column redundancy scheme
KR100413235B1 (ko) 반도체 기억 장치 및 리던던시 회로 치환 방법
US20040076042A1 (en) High performance memory column group repair scheme with small area penalty
JP2790746B2 (ja) 半導体記憶装置
EP1049017A1 (en) Semiconductor memory device with redundancy
US6249466B1 (en) Row redundancy scheme
US20040208065A1 (en) Row redundancy memory repair scheme with shift ot eliminate timing penalty
TWI764297B (zh) 累加電路
TWI709143B (zh) 記憶體的重新排序電路以及重新排序記憶體位元的方法
KR100491052B1 (ko) 시스템온칩 시험 회로 및 시험 방법
JPS6063651A (ja) 記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination