[go: up one dir, main page]

CN111785774A - Bcd工艺中cmos器件及其制造方法 - Google Patents

Bcd工艺中cmos器件及其制造方法 Download PDF

Info

Publication number
CN111785774A
CN111785774A CN202010541634.3A CN202010541634A CN111785774A CN 111785774 A CN111785774 A CN 111785774A CN 202010541634 A CN202010541634 A CN 202010541634A CN 111785774 A CN111785774 A CN 111785774A
Authority
CN
China
Prior art keywords
region
doped
gate structure
ldmos
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010541634.3A
Other languages
English (en)
Other versions
CN111785774B (zh
Inventor
许昭昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010541634.3A priority Critical patent/CN111785774B/zh
Publication of CN111785774A publication Critical patent/CN111785774A/zh
Application granted granted Critical
Publication of CN111785774B publication Critical patent/CN111785774B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/158—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0191—Manufacturing their doped wells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/151—LDMOS having built-in components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种BCD工艺中CMOS器件，CMOS器件包括沟道导电类型为第一导电类型的第一MOS晶体管，LDMOS器件包括沟道导电类型为第二导电类型的第一LDMOS；第一MOS晶体管的源区侧的第二导电类型的第一阱区中形成有第二导电类型掺杂的第一掺杂区，第一掺杂区也组成第一LDMOS的漂移区。第一MOS晶体管的漏区侧的第一阱区中形成有第一导电类型掺杂的第一轻掺杂漏区。第一源区和第一漏区分别形成于第一栅极结构两侧的第一掺杂区和第一轻掺杂漏区表面。本发明还公开了一种BCD工艺中CMOS器件的制造方法。本发明无需增加额外工艺即可实现高压CMOS器件并能延缓器件的短沟道效应并保证器件的击穿电压，从而能进一步缩短器件的尺寸，提高导通电流，降低导通电阻。

Description

BCD工艺中CMOS器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种BCD工艺中CMOS器件。本发明还涉及一种BCD工艺中CMOS器件的制造方法。
背景技术
BCD工艺即为双极晶体管(Bipolar)-CMOS-DMOS工艺，能同时在半导体衬底如硅衬底上集成双极晶体管、CMOS和DMOS。CMOS包括NMOS和PMOS，DMOS包括LDMOS。
如图1所示，是现有BCD工艺中CMOS器件的MOS晶体管的结构示意图，MOS晶体管包括NMOS和PMOS，以NMOS为例，所述MOS晶体管包括：
P型掺杂的第一阱区2，第一阱区2形成于半导体衬底1上；通常，所述半导体衬底1为硅衬底，掺杂类型为P型，也能在所述半导体衬底1上形成有P型外延层，所述第一阱区2形成于所述P型外延层上。
在所述第一阱区2表面上形成有栅极结构。通常，所述栅极结构由栅介质层3和多晶硅栅4叠加而成。通常，所述栅介质层3包括栅氧化层。
在所述栅极结构的侧面形成有侧墙6。
在所述栅极结构的两侧的所述第一阱区2中都形成有轻掺杂漏区(LDD)5，所述轻掺杂漏区5通常和所述多晶硅栅4的侧面自对准。
在所述栅极结构的两侧的所述轻掺杂漏区5中分别形成有源区7和漏区8，源区7和漏区8分别和对应的所述侧墙6的侧面自对准。
由图1所示可知，为了得到高压(High-Voltage,HV)NMOS器件结构，需要提高器件的可靠性和器件的击穿电压，这时，通常需要在源漏重掺杂注入之前注入形成轻掺杂漏区5以改善电场分布。为了不断提高HV CMOS器件的性能以及降低器件的导通电阻，同时保证足够的击穿电压，HV CMOS的沟道长度也被不断的缩短。随着器件沟道的不断缩短，LDD的引入导致的器件沟道有效长度的缩短变得不可忽略。因此，如何在进一步缩短CMOS器件的多晶硅栅长度的情况下延缓器件的短沟道效应将有利于提高HV CMOS的综合性能，提高其竞争力。
发明内容
本发明所要解决的技术问题是提供一种BCD工艺中CMOS器件，无需增加额外工艺即可实现高压CMOS器件并能延缓器件的短沟道效应并保证器件的击穿电压，从而能进一步缩短器件的尺寸，提高导通电流，降低导通电阻。为此，本发明还公开了一种BCD工艺中CMOS器件的制造方法。
为解决上述技术问题，本发明提供的BCD工艺中CMOS器件和LDMOS器件同时集成在同一半导体衬底上。
所述CMOS器件包括沟道导电类型为第一导电类型的第一MOS晶体管，所述LDMOS器件包括沟道导电类型为第二导电类型的第一LDMOS。
所述第一LDMOS的漂移区由第二导电类型掺杂的第一掺杂区组成。
所述第一MOS晶体管包括：第二导电类型掺杂的第一阱区，形成于所述第一阱区表面上的第一栅极结构。
在所述第一栅极结构的第一侧的所述第一阱区中也形成有所述第一掺杂区，所述第一掺杂区还延伸到所述第一栅极结构的底部，在所述第一栅极结构的第一侧的所述第一掺杂区的表面形成有第一导电类型重掺杂的第一源区。
在所述第一栅极结构的第二侧的所述第一阱区中形成第一导电类型掺杂的第一轻掺杂漏区，所述第一轻掺杂漏区还延伸到所述第一栅极结构的底部，在所述第一栅极结构的第二侧的所述第一轻掺杂漏区的表面形成有第一导电类型重掺杂的第一漏区。
第一沟道区由位于所述第一源区和所述第一轻掺杂漏区之间的所述第一掺杂区和所述第一阱区组成。
进一步的改进是，所述第一MOS晶体管中，所述第一掺杂区还延伸到所述第一栅极结构的第二侧外的所述第一阱区中且将所述第一轻掺杂漏区和所述第一漏区都包覆。
进一步的改进是，所述CMOS器件还包括沟道导电类型为第二导电类型的第二MOS晶体管，所述LDMOS器件还包括沟道导电类型为第一导电类型的第二LDMOS。
所述第二LDMOS的漂移区由第一导电类型掺杂的第二掺杂区组成。
所述第二MOS晶体管包括：第一导电类型掺杂的第二阱区，形成于所述第二阱区表面上的第二栅极结构。
在所述第二栅极结构的第一侧的所述第二阱区中也形成有所述第二掺杂区，所述第二掺杂区还延伸到所述第二栅极结构的底部，在所述第二栅极结构的第一侧的所述第二掺杂区的表面形成有第二导电类型重掺杂的第二源区。
在所述第二栅极结构的第二侧的所述第二阱区中形成第二导电类型掺杂的第二轻掺杂漏区，所述第二轻掺杂漏区还延伸到所述第二栅极结构的底部，在所述第二栅极结构的第二侧的所述第二轻掺杂漏区的表面形成有第二导电类型重掺杂的第二漏区。
第二沟道区由位于所述第二源区和所述第二轻掺杂漏区之间的所述第二掺杂区和所述第二阱区组成。
进一步的改进是，所述第二MOS晶体管中，所述第二掺杂区还延伸到所述第二栅极结构的第二侧外的所述第二阱区中且将所述第二轻掺杂漏区和所述第二漏区都包覆。
进一步的改进是，第一导电类型为N型，第二导电类型为P型；或者，第一导电类型为P型，第二导电类型为N型。
为解决上述技术问题，本发明提供的BCD工艺中CMOS器件和LDMOS器件同时集成在同一半导体衬底上。
所述CMOS器件包括沟道导电类型为第一导电类型的第一MOS晶体管，所述LDMOS器件包括沟道导电类型为第二导电类型的第一LDMOS和沟道导电类型为第一导电类型的第二LDMOS。
所述第一LDMOS的漂移区由第二导电类型掺杂的第一掺杂区组成。
所述第二LDMOS的漂移区由第一导电类型掺杂的第二掺杂区组成。
所述第一MOS晶体管包括：第二导电类型掺杂的第一阱区，形成于所述第一阱区表面上的第一栅极结构。
在所述第一栅极结构的第一侧的所述第一阱区中也形成有所述第一掺杂区，所述第一掺杂区还延伸到所述第一栅极结构的底部，在所述第一栅极结构的第一侧的所述第一掺杂区的表面形成有第一导电类型重掺杂的第一源区。
在所述第一栅极结构的第二侧的所述第一阱区中也形成所述第二掺杂区，所述第二掺杂区还延伸到所述第一栅极结构的底部，在所述第一栅极结构的第二侧的所述第二掺杂区的表面形成有第一导电类型重掺杂的第一漏区。
第一沟道区由位于所述第一源区和所述第二掺杂区之间的所述第一掺杂区和所述第一阱区组成。
进一步的改进是，所述第一MOS晶体管中，在所述第一栅极结构底部，所述第一掺杂区和所述第二掺杂区横向接触。
进一步的改进是，所述CMOS器件还包括沟道导电类型为第二导电类型的第二MOS晶体管。
所述第二MOS晶体管包括：第一导电类型掺杂的第二阱区，形成于所述第二阱区表面上的第二栅极结构。
在所述第二栅极结构的第一侧的所述第二阱区中也形成有所述第二掺杂区，所述第二掺杂区还延伸到所述第二栅极结构的底部，在所述第二栅极结构的第一侧的所述第二掺杂区的表面形成有第二导电类型重掺杂的第二源区。
在所述第二栅极结构的第二侧的所述第二阱区中也形成所述第一掺杂区，所述第一掺杂区还延伸到所述第二栅极结构的底部，在所述第二栅极结构的第二侧的所述第一掺杂区的表面形成有第二导电类型重掺杂的第二漏区。
第二沟道区由位于所述第二源区和所述第一掺杂区之间的所述第二掺杂区和所述第二阱区组成。
进一步的改进是，所述第二MOS晶体管中，在所述第二栅极结构底部，所述第一掺杂区和所述第二掺杂区横向接触。
进一步的改进是，第一导电类型为N型，第二导电类型为P型；或者，第一导电类型为P型，第二导电类型为N型。
为解决上述技术问题，本发明提供的BCD工艺中CMOS器件的制造方法中，CMOS器件和LDMOS器件同时集成在同一半导体衬底上，所述CMOS器件包括沟道导电类型为第一导电类型的第一MOS晶体管，所述LDMOS器件包括沟道导电类型为第二导电类型的第一LDMOS；形成步骤包括：
步骤一、进行离子注入在所述半导体衬底上的选定区域中形成第二导电类型掺杂的第一阱区，所述第一阱区的形成区域位于所述第一MOS晶体管的形成区域。
步骤二、进行离子注入在所述半导体衬底上的选定区域中形成第二导电类型掺杂的第一掺杂区，所述第一掺杂区的形成区域包括所述第一LDMOS的漂移区的形成区域并用于组成所述第一LDMOS的漂移区，所述第一掺杂区的形成区域还包括位于所述第一MOS晶体管的所述第一阱区的选定区域。
步骤三、在所述第一阱区的表面形成第一栅极结构，所述第一掺杂区位于所述第一栅极结构的第一侧的所述第一阱区中并延伸到所述第一栅极结构的底部。
步骤四、以所述第一栅极结构的第二侧为自对准条件在所述第一栅极结构的第二侧的所述第一阱区中形成第一导电类型掺杂的第一轻掺杂漏区，所述第一轻掺杂漏区还延伸到所述第一栅极结构的底部。
步骤五、进行第一导电类型重掺杂源漏注入形成第一源区和第一漏区，所述第一源区自对准形成在所述第一栅极结构的第一侧的所述第一掺杂区的表面，所述第一漏区自对准形成在所述第一栅极结构的第二侧的所述第一轻掺杂漏区的表面；第一沟道区由位于所述第一源区和所述第一轻掺杂漏区之间的所述第一掺杂区和所述第一阱区组成。
进一步的改进是，所述第一MOS晶体管中，所述第一掺杂区还延伸到所述第一栅极结构的第二侧外的所述第一阱区中且将所述第一轻掺杂漏区和所述第一漏区都包覆。
进一步的改进是，所述CMOS器件还包括沟道导电类型为第二导电类型的第二MOS晶体管，所述LDMOS器件还包括沟道导电类型为第一导电类型的第二LDMOS。
步骤一中，还包括进行离子注入在所述半导体衬底上的选定区域中形成第一导电类型掺杂的第二阱区，所述第二阱区的形成区域位于所述第二MOS晶体管的形成区域。
步骤二中，还包括进行离子注入在所述半导体衬底上的选定区域中形成第一导电类型掺杂的第二掺杂区，所述第二掺杂区的形成区域包括所述第二LDMOS的漂移区的形成区域并用于组成所述第二LDMOS的漂移区，所述第二掺杂区的形成区域还包括位于所述第二MOS晶体管的所述第二阱区的选定区域。
步骤三中，还包括在所述第二阱区的表面形成第二栅极结构，所述第二掺杂区位于所述第二栅极结构的第一侧的所述第二阱区中并延伸到所述第二栅极结构的底部。
步骤四中还包括以所述第二栅极结构的第二侧为自对准条件在所述第二栅极结构的第二侧的所述第二阱区中形成第二导电类型掺杂的第二轻掺杂漏区，所述第二轻掺杂漏区还延伸到所述第二栅极结构的底部。
步骤五中还包括进行第二导电类型重掺杂源漏注入形成第二源区和第二漏区，所述第二源区自对准形成在所述第二栅极结构的第一侧的所述第二掺杂区的表面，所述第二漏区自对准形成在所述第二栅极结构的第二侧的所述第二轻掺杂漏区的表面；第二沟道区由位于所述第二源区和所述第二轻掺杂漏区之间的所述第二掺杂区和所述第二阱区组成。
为解决上述技术问题，本发明提供的BCD工艺中CMOS器件的制造方法中，CMOS器件和LDMOS器件同时集成在同一半导体衬底上；所述CMOS器件包括沟道导电类型为第一导电类型的第一MOS晶体管，所述LDMOS器件包括沟道导电类型为第二导电类型的第一LDMOS和沟道导电类型为第一导电类型的第二LDMOS；形成步骤包括：
步骤一、进行离子注入在所述半导体衬底上的选定区域中形成第二导电类型掺杂的第一阱区，所述第一阱区的形成区域位于所述第一MOS晶体管的形成区域。
步骤二、进行离子注入在所述半导体衬底上的选定区域中形成第二导电类型掺杂的第一掺杂区，所述第一掺杂区的形成区域包括所述第一LDMOS的漂移区的形成区域并用于组成所述第一LDMOS的漂移区，所述第一掺杂区的形成区域还包括位于所述第一MOS晶体管的所述第一阱区的选定区域。
进行离子注入在所述半导体衬底上的选定区域中形成第一导电类型掺杂的第二掺杂区，所述第二掺杂区的形成区域包括所述第二LDMOS的漂移区的形成区域并用于组成所述第二LDMOS的漂移区，所述第二掺杂区的形成区域还包括位于所述第一MOS晶体管的所述第一阱区的选定区域。
步骤三、在所述第一阱区的表面形成第一栅极结构。
所述第一MOS晶体管的形成区域中，所述第一掺杂区位于所述第一栅极结构的第一侧的所述第一阱区中并延伸到所述第一栅极结构的底部，所述第二掺杂区位于所述第一栅极结构的第二侧的所述第一阱区中并延伸到所述第一栅极结构的底部。
步骤四、进行第一导电类型重掺杂源漏注入形成第一源区和第一漏区，所述第一源区自对准形成在所述第一栅极结构的第一侧的所述第一掺杂区的表面，所述第一漏区自对准形成在所述第一栅极结构的第二侧的所述第二掺杂区的表面；第一沟道区由位于所述第一源区和所述第二掺杂区之间的所述第一掺杂区和所述第一阱区组成。
进一步的改进是，所述CMOS器件还包括沟道导电类型为第二导电类型的第二MOS晶体管。
步骤一中，还包括进行离子注入在所述半导体衬底上的选定区域中形成第一导电类型掺杂的第二阱区，所述第二阱区的形成区域位于所述第二MOS晶体管的形成区域。
步骤二中，所述第一掺杂区的形成区域还包括位于所述第一MOS晶体管的所述第二阱区的选定区域；所述第二掺杂区的形成区域还包括位于所述第一MOS晶体管的所述第二阱区的选定区域。
步骤三中，还包括在所述第二阱区的表面形成第二栅极结构；所述第二MOS晶体管的形成区域中，所述第二掺杂区位于所述第二栅极结构的第一侧的所述第二阱区中并延伸到所述第二栅极结构的底部，所述第一掺杂区位于所述第二栅极结构的第二侧的所述第二阱区中并延伸到所述第二栅极结构的底部。
步骤四中还包括进行第二导电类型重掺杂源漏注入形成第二源区和第二漏区，所述第二源区自对准形成在所述第二栅极结构的第一侧的所述第二掺杂区的表面，所述第二漏区自对准形成在所述第二栅极结构的第二侧的所述第一掺杂区的表面；第二沟道区由位于所述第二源区和所述第一掺杂区之间的所述第二掺杂区和所述第二阱区组成。
本发明中，CMOS器件的MOS晶体管的源区侧的阱区中不再形成轻掺杂漏区，而是形成导电类型和源区相反的LDMOS器件的漂移区对应的掺杂区，LDMOS的漂移区的掺杂区的结深更深且和源区的掺杂类型相反，故能增加有效沟道注入，从而能延缓器件的短沟道效应，这样能进一步缩短器件的尺寸，提高导通电流，降低导通电阻。
同时，本发明的CMOS器件的MOS晶体管的漏区侧的阱区依然采用轻掺杂漏区或者采用和漏区导电类型相同的LDMOS器件的漂移区对应的掺杂区，轻掺杂漏区或和漏区导电类型相同的LDMOS器件的漂移区对应的掺杂区都能很好的将漏区包围，从而能改善重掺杂的漏区和阱区之间的掺杂梯度，保证器件的击穿电压。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有BCD工艺中CMOS器件的MOS晶体管的结构示意图；
图2是本发明第一实施例BCD工艺中CMOS器件的第一MOS晶体管的结构示意图；
图3是本发明第二实施例BCD工艺中CMOS器件的第一MOS晶体管的结构示意图；
图4是本发明第三实施例BCD工艺中CMOS器件的第一MOS晶体管的结构示意图；
图5A-图5B是本发明第一实施例BCD工艺中CMOS器件的制造方法中各步骤中的第一MOS晶体管的结构示意图；
图6A-图6C是本发明第二实施例BCD工艺中CMOS器件的制造方法中各步骤中的第一MOS晶体管的结构示意图；
图7A-图7B是本发明第三实施例BCD工艺中CMOS器件的制造方法中各步骤中的第一MOS晶体管的结构示意图。
具体实施方式
本发明第一实施例BCD工艺中CMOS器件：
如图2所示，是本发明第一实施例BCD工艺中CMOS器件的第一MOS晶体管201的结构示意图；本发明第一实施例BCD工艺中CMOS器件和LDMOS器件同时集成在同一半导体衬底101上。
所述CMOS器件包括沟道导电类型为第一导电类型的第一MOS晶体管201，所述LDMOS器件包括沟道导电类型为第二导电类型的第一LDMOS。图2中，未显示所述第一LDMOS的形成区域。
所述第一LDMOS的漂移区由第二导电类型掺杂的第一掺杂区103组成。由于，未显示所述第一LDMOS的形成区域，故组成所述第一LDMOS的漂移区的所述第一掺杂区103未在图2中显示。
所述第一MOS晶体管201包括：第二导电类型掺杂的第一阱区102，形成于所述第一阱区102表面上的第一栅极结构。本发明第一实施例中，所述第一栅极结构由栅介质层104和多晶硅栅105叠加而成。通常，所述栅介质层104包括栅氧化层。
在所述第一栅极结构的第一侧的所述第一阱区102中也形成有所述第一掺杂区103，所述第一掺杂区103还延伸到所述第一栅极结构的底部，在所述第一栅极结构的第一侧的所述第一掺杂区103的表面形成有第一导电类型重掺杂的第一源区108。
在所述第一栅极结构的第二侧的所述第一阱区102中形成第一导电类型掺杂的第一轻掺杂漏区106，所述第一轻掺杂漏区106还延伸到所述第一栅极结构的底部，在所述第一栅极结构的第二侧的所述第一轻掺杂漏区106的表面形成有第一导电类型重掺杂的第一漏区109。
通常，在所述第一栅极结构的侧面形成有侧墙107，所述第一源区108和所述第一漏区109分别和所述第一栅极结构两侧的所述侧墙107自对准。
第一沟道区由位于所述第一源区108和所述第一轻掺杂漏区106之间的所述第一掺杂区103和所述第一阱区102组成。
本发明第一实施例中，所述CMOS器件还包括沟道导电类型为第二导电类型的第二MOS晶体管，所述LDMOS器件还包括沟道导电类型为第一导电类型的第二LDMOS。所述第二MOS晶体管的形成区域未显示，通常，将所述第一MOS晶体管的各掺杂区域相反即可得到所述第二MOS晶体管，也即所述第一MOS晶体管和所述第二MOS晶体管会同时集成在同一所述半导体衬底101上。所述第二LDMOS的形成区域也未显示。
所述第二LDMOS的漂移区由第一导电类型掺杂的第二掺杂区组成。图2中未显示所述第二掺杂区。
所述第二MOS晶体管包括：第一导电类型掺杂的第二阱区，形成于所述第二阱区表面上的第二栅极结构。
在所述第二栅极结构的第一侧的所述第二阱区中也形成有所述第二掺杂区，所述第二掺杂区还延伸到所述第二栅极结构的底部，在所述第二栅极结构的第一侧的所述第二掺杂区的表面形成有第二导电类型重掺杂的第二源区。
在所述第二栅极结构的第二侧的所述第二阱区中形成第二导电类型掺杂的第二轻掺杂漏区，所述第二轻掺杂漏区还延伸到所述第二栅极结构的底部，在所述第二栅极结构的第二侧的所述第二轻掺杂漏区的表面形成有第二导电类型重掺杂的第二漏区。
通常，在所述第二栅极结构的侧面形成有侧墙，所述第二源区和所述第二漏区分别和所述第二栅极结构两侧的所述侧墙自对准。
第二沟道区由位于所述第二源区和所述第二轻掺杂漏区之间的所述第二掺杂区和所述第二阱区组成。
本发明第一实施例中，第一导电类型为N型，第二导电类型为P型，这样第一MOS晶体管为NMOS，第二MOS晶体管为PMOS，第一LDMOS为P型LDMOS，第二LDMOS为N型LDMOS。在其他实施例中也能为：第一导电类型为P型，第二导电类型为N型，这样第一MOS晶体管为PMOS，第二MOS晶体管为NMOS，第一LDMOS为N型LDMOS，第二LDMOS为P型LDMOS。
本发明第一实施例中，CMOS器件的MOS晶体管的源区侧的阱区中不再形成轻掺杂漏区，而是形成导电类型和源区相反的LDMOS器件的漂移区对应的掺杂区，LDMOS的漂移区的掺杂区的结深更深且和源区的掺杂类型相反，故能增加有效沟道注入，从而能延缓器件的短沟道效应，这样能进一步缩短器件的尺寸，提高导通电流，降低导通电阻。
同时，本发明第一实施例的CMOS器件的MOS晶体管的漏区侧的阱区依然采用轻掺杂漏区，轻掺杂漏区能很好的将漏区包围，从而能改善重掺杂的漏区和阱区之间的掺杂梯度，保证器件的击穿电压。
本发明第二实施例BCD工艺中CMOS器件：
如图3所示，是本发明第二实施例BCD工艺中CMOS器件的第一MOS晶体管202的结构示意图；本发明第二实施例BCD工艺中CMOS器件和本发明第二实施例BCD工艺中CMOS器件的区别之处为：
所述第一MOS晶体管202中，所述第一掺杂区103还延伸到所述第一栅极结构的第二侧外的所述第一阱区102中且将所述第一轻掺杂漏区106和所述第一漏区109都包覆。
所述第二MOS晶体管中，所述第二掺杂区还延伸到所述第二栅极结构的第二侧外的所述第二阱区中且将所述第二轻掺杂漏区和所述第二漏区都包覆。
本发明第三实施例BCD工艺中CMOS器件：
如图4所示，是本发明第三实施例BCD工艺中CMOS器件的第一MOS晶体管203的结构示意图；本发明第三实施例BCD工艺中CMOS器件和LDMOS器件同时集成在同一半导体衬底101上。
所述CMOS器件包括沟道导电类型为第一导电类型的第一MOS晶体管203，所述LDMOS器件包括沟道导电类型为第二导电类型的第一LDMOS和沟道导电类型为第一导电类型的第二LDMOS。图4中，未显示所述第一LDMOS和所述第二LDMOS的形成区域。
所述第一LDMOS的漂移区由第二导电类型掺杂的第一掺杂区103组成。由于，未显示所述第一LDMOS的形成区域，故组成所述第一LDMOS的漂移区的所述第一掺杂区103未在图4中显示。
所述第二LDMOS的漂移区由第一导电类型掺杂的第二掺杂区103a组成。由于，未显示所述第二LDMOS的形成区域，故组成所述第二LDMOS的漂移区的所述第二掺杂区103a未在图4中显示。
所述第一MOS晶体管203包括：第二导电类型掺杂的第一阱区102，形成于所述第一阱区102表面上的第一栅极结构。本发明第三实施例中，所述第一栅极结构由栅介质层104和多晶硅栅105叠加而成。通常，所述栅介质层104包括栅氧化层。
在所述第一栅极结构的第一侧的所述第一阱区102中也形成有所述第一掺杂区103，所述第一掺杂区103还延伸到所述第一栅极结构的底部，在所述第一栅极结构的第一侧的所述第一掺杂区103的表面形成有第一导电类型重掺杂的第一源区108。
在所述第一栅极结构的第二侧的所述第一阱区102中也形成所述第二掺杂区103a，所述第二掺杂区103a还延伸到所述第一栅极结构的底部，在所述第一栅极结构的第二侧的所述第二掺杂区103a的表面形成有第一导电类型重掺杂的第一漏区109。
通常，在所述第一栅极结构的侧面形成有侧墙107，所述第一源区108和所述第一漏区109分别和所述第一栅极结构两侧的所述侧墙107自对准。
所述第一MOS晶体管203中，在所述第一栅极结构底部，所述第一掺杂区103和所述第二掺杂区103a横向接触。
第一沟道区由位于所述第一源区108和所述第二掺杂区103a之间的所述第一掺杂区103和所述第一阱区102组成。
本发明第三实施例中，所述CMOS器件还包括沟道导电类型为第二导电类型的第二MOS晶体管，所述第二MOS晶体管的形成区域未显示，通常，将所述第一MOS晶体管的各掺杂区域相反即可得到所述第二MOS晶体管，也即所述第一MOS晶体管和所述第二MOS晶体管会同时集成在同一所述半导体衬底101上。
所述CMOS器件还包括沟道导电类型为第二导电类型的第二MOS晶体管。
所述第二MOS晶体管包括：第一导电类型掺杂的第二阱区，形成于所述第二阱区表面上的第二栅极结构。
在所述第二栅极结构的第一侧的所述第二阱区中也形成有所述第二掺杂区103a，所述第二掺杂区103a还延伸到所述第二栅极结构的底部，在所述第二栅极结构的第一侧的所述第二掺杂区103a的表面形成有第二导电类型重掺杂的第二源区。
在所述第二栅极结构的第二侧的所述第二阱区中也形成所述第一掺杂区103，所述第一掺杂区103还延伸到所述第二栅极结构的底部，在所述第二栅极结构的第二侧的所述第一掺杂区103的表面形成有第二导电类型重掺杂的第二漏区。
通常，在所述第二栅极结构的侧面形成有侧墙，所述第二源区和所述第二漏区分别和所述第二栅极结构两侧的所述侧墙自对准。
所述第二MOS晶体管中，在所述第二栅极结构底部，所述第一掺杂区103和所述第二掺杂区103a横向接触。
第二沟道区由位于所述第二源区和所述第一掺杂区103之间的所述第二掺杂区103a和所述第二阱区组成。
本发明第三实施例中，第一导电类型为N型，第二导电类型为P型，这样第一MOS晶体管为NMOS，第二MOS晶体管为PMOS，第一LDMOS为P型LDMOS，第二LDMOS为N型LDMOS。在其他实施例中也能为：第一导电类型为P型，第二导电类型为N型，这样第一MOS晶体管为PMOS，第二MOS晶体管为NMOS，第一LDMOS为N型LDMOS，第二LDMOS为P型LDMOS。
同样，本发明第三实施例中，CMOS器件的MOS晶体管的源区侧的阱区中不再形成轻掺杂漏区，而是形成导电类型和源区相反的LDMOS器件的漂移区对应的掺杂区，LDMOS的漂移区的掺杂区的结深更深且和源区的掺杂类型相反，故能增加有效沟道注入，从而能延缓器件的短沟道效应，这样能进一步缩短器件的尺寸，提高导通电流，降低导通电阻。
同时，本发明第三实施例的CMOS器件的MOS晶体管的漏区侧的阱区采用和漏区导电类型相同的LDMOS器件的漂移区对应的掺杂区，和漏区导电类型相同的LDMOS器件的漂移区对应的掺杂区能很好的将漏区包围，从而能改善重掺杂的漏区和阱区之间的掺杂梯度，保证器件的击穿电压。
本发明第一实施例BCD工艺中CMOS器件的制造方法：
本发明第一实施例BCD工艺中CMOS器件的制造方法用于制作图2所示的本发明第一实施例BCD工艺中CMOS器件以及图3所示的本发明第二实施例BCD工艺中CMOS器件，下面以制作图2所示的本发明第一实施例BCD工艺中CMOS器件为例进行说明，如图5A至图5B所示，是本发明第一实施例BCD工艺中CMOS器件的制造方法中各步骤中的第一MOS晶体管的结构示意图；本发明第一实施例BCD工艺中CMOS器件的制造方法中，CMOS器件和LDMOS器件同时集成在同一半导体衬底101上，所述CMOS器件包括沟道导电类型为第一导电类型的第一MOS晶体管201，所述LDMOS器件包括沟道导电类型为第二导电类型的第一LDMOS；形成步骤包括：
步骤一、如图5A所示，进行离子注入在所述半导体衬底101上的选定区域中形成第二导电类型掺杂的第一阱区102，所述第一阱区102的形成区域位于所述第一MOS晶体管201的形成区域。
通常，在进行所述第一阱区102的离子注入之前还会在所述半导体衬底101的表面上形成屏蔽氧化层(sreen oxide)151。
步骤二、如图5A所示，进行离子注入在所述半导体衬底101上的选定区域中形成第二导电类型掺杂的第一掺杂区103，所述第一掺杂区103的形成区域包括所述第一LDMOS的漂移区的形成区域并用于组成所述第一LDMOS的漂移区，所述第一掺杂区103的形成区域还包括位于所述第一MOS晶体管201的所述第一阱区102的选定区域。图5A中，并未显示所述第一LDMOS的形成区域。
步骤三、图5B中，在所述第一阱区102的表面形成第一栅极结构，所述第一掺杂区103位于所述第一栅极结构的第一侧的所述第一阱区102中并延伸到所述第一栅极结构的底部。
本发明第一实施例方法中，形成所述第一栅极结构的分步骤包括：
去除所述屏蔽氧化层151。
依次生长栅介质层104和多晶硅栅105。通常，所述栅介质层104为栅氧化层，采用热氧化工艺形成。
光刻定义出所述第一栅极结构的形成区域，之后，根据光刻定义依次对所述多晶硅层105和所述栅介质层104进行刻蚀，由刻蚀后的所述栅介质层104和所述多晶硅栅105叠加形成所述第一栅极结构。
步骤四、如图5B所示，以所述第一栅极结构的第二侧为自对准条件在所述第一栅极结构的第二侧的所述第一阱区102中形成第一导电类型掺杂的第一轻掺杂漏区106，所述第一轻掺杂漏区106还延伸到所述第一栅极结构的底部。
本发明第一实施例方法中，在进行所述第一轻掺杂漏区106的离子注入之前，需要采用光刻工艺形成光刻胶152的图形结构，所述光刻胶152的图形结构将所述第一栅极结构的第二侧的区域打开，由图5B可以看出，打开区域包括了所述第一栅极结构的第二侧内部的所述第一栅极结构的表面以及所述第一栅极结构的第二侧外的所述第一阱区102的表面。之后进行如标记301所示的所述第一轻掺杂漏区106的离子注入即第一导电类型的轻掺杂漏注入。之后去除所述光刻胶152。
步骤五、如图2所示，进行第一导电类型重掺杂源漏注入形成第一源区108和第一漏区109，所述第一源区108自对准形成在所述第一栅极结构的第一侧的所述第一掺杂区103的表面，所述第一漏区109自对准形成在所述第一栅极结构的第二侧的所述第一轻掺杂漏区106的表面；第一沟道区由位于所述第一源区108和所述第一轻掺杂漏区106之间的所述第一掺杂区103和所述第一阱区102组成。
通常，在进行所述第一导电类型重掺杂源漏注入之前还包括在所述第一栅极结构的侧面形成侧墙107的步骤，所述第一导电类型重掺杂源漏注入和所述第一栅极结构两侧的所述侧墙107自对准。
步骤二中，对所述第一掺杂区103的形成区域进行设置能得到图3所示的本发明第二实施例BCD工艺中CMOS器件的第一MOS晶体管202的结构，具体为：所述第一掺杂区103还延伸到所述第一栅极结构的第二侧外的所述第一阱区102中且将所述第一轻掺杂漏区106和所述第一漏区109都包覆。
本发明第一实施例方法还包括：
所述CMOS器件还包括沟道导电类型为第二导电类型的第二MOS晶体管，所述LDMOS器件还包括沟道导电类型为第一导电类型的第二LDMOS。
步骤一中，还包括进行离子注入在所述半导体衬底101上的选定区域中形成第一导电类型掺杂的第二阱区，所述第二阱区的形成区域位于所述第二MOS晶体管的形成区域。
步骤二中，还包括进行离子注入在所述半导体衬底101上的选定区域中形成第一导电类型掺杂的第二掺杂区103a，所述第二掺杂区103a的形成区域包括所述第二LDMOS的漂移区的形成区域并用于组成所述第二LDMOS的漂移区，所述第二掺杂区103a的形成区域还包括位于所述第二MOS晶体管的所述第二阱区的选定区域。
步骤三中，还包括在所述第二阱区的表面形成第二栅极结构，所述第二掺杂区103a位于所述第二栅极结构的第一侧的所述第二阱区中并延伸到所述第二栅极结构的底部。所述第二栅极结构和所述第一栅极结构同时形成。
步骤四中还包括以所述第二栅极结构的第二侧为自对准条件在所述第二栅极结构的第二侧的所述第二阱区中形成第二导电类型掺杂的第二轻掺杂漏区，所述第二轻掺杂漏区还延伸到所述第二栅极结构的底部。所述第二轻掺杂漏区的形成工艺和所述第一轻掺杂漏区的形成工艺类似，需要先形成光刻胶图形将所述第二栅极结构的第二侧的区域打开，之后进行第二导电类型的轻掺杂漏注入。
步骤五中还包括进行第二导电类型重掺杂源漏注入形成第二源区和第二漏区，所述第二源区自对准形成在所述第二栅极结构的第一侧的所述第二掺杂区103a的表面，所述第二漏区自对准形成在所述第二栅极结构的第二侧的所述第二轻掺杂漏区的表面；第二沟道区由位于所述第二源区和所述第二轻掺杂漏区之间的所述第二掺杂区103a和所述第二阱区组成。通常，在进行所述第二导电类型重掺杂源漏注入之前还包括在所述第二栅极结构的侧面形成侧墙的步骤，所述第二导电类型重掺杂源漏注入和所述第二栅极结构两侧的所述侧墙自对准。步骤五中，进行所述第一导电类型重掺杂源漏注入之前需要进行光刻工艺并形成光刻胶图形将所述第一MOS晶体管201的形成区域打开，所述第一导电类型重掺杂源漏注入完成之后再去除光刻胶；同样，进行所述第二导电类型重掺杂源漏注入之前需要进行光刻工艺并形成光刻胶图形将所述第二MOS晶体管的形成区域打开，所述第二导电类型重掺杂源漏注入完成之后再去除光刻胶。
本发明第一实施例方法中，第一导电类型为N型，第二导电类型为P型，这样第一MOS晶体管为NMOS，第二MOS晶体管为PMOS，第一LDMOS为P型LDMOS，第二LDMOS为N型LDMOS；所述第一掺杂区103的离子注入的工艺条件为：注入杂质为硼，注入分为低能量和中能量两次，第一次注入的能量为范围为60KeV～300KeV，剂量范围为1e12cm-2～2e13cm-2；第二次注入的能量为范围为10KeV～50KeV，剂量为2e12cm-2～3e13cm-2。所述第二掺杂区103a的离子注入的工艺条件为：注入杂质为磷，注入分为低能量和中能量两次，第一次注入的能量为范围为100KeV～500KeV，剂量范围为1e12cm-2～2e13cm-2；第二次注入的能量为范围为20KeV～90KeV，剂量为2e12cm-2～3e13cm-2。
在其他实施例中也能为：第一导电类型为P型，第二导电类型为N型，这样第一MOS晶体管为PMOS，第二MOS晶体管为NMOS，第一LDMOS为N型LDMOS，第二LDMOS为P型LDMOS。
本发明第二实施例BCD工艺中CMOS器件的制造方法：
如图6A至图6C所示，是本发明第二实施例BCD工艺中CMOS器件的制造方法中各步骤中的第一MOS晶体管的结构示意图；图6A对应的工艺和图5A对应的工艺相同。本发明第二实施例BCD工艺中CMOS器件的制造方法和本发明第二实施例BCD工艺中CMOS器件的制造方法的区别之处为：
步骤三中，如图6B所示，形成所述第一栅极结构的分步骤中，在依次生长栅介质层104和多晶硅栅105之后，先采用光刻工艺定义出所述第一栅极结构的第一侧面位置，之后进行所述多晶硅栅和所述栅介质层的刻蚀形成所述第一栅极结构的第一侧面结构，之后去除光刻工艺对应的光刻胶。
如图6C所示，之后，进行光刻工艺形成光刻胶153的图形定义出所述第一栅极结构的第二侧面位置，之后所述多晶硅栅和所述栅介质层的刻蚀形成所述第一栅极结构的第二侧面结构。
之后，在去除所述光刻胶153的图形之前，进行直接进行步骤四的所述所述第一轻掺杂漏区106的离子注入工艺，如标记302所示；通常，和图5B的光刻胶152相比，图6C中的光刻胶153的厚度需要满足所述多晶硅栅105的刻蚀的需要，故光刻胶153的厚度会较厚，这时所述所述第一轻掺杂漏区106的离子注入的注入能量会较大，如注入能量为80KeV～300KeV。之后，去除所述光刻胶153。
本发明第三实施例BCD工艺中CMOS器件的制造方法：
本发明第三实施例BCD工艺中CMOS器件的制造方法用于制作图4所示的本发明第三实施例BCD工艺中CMOS器件，如图7A至图7B所示，是本发明第三实施例BCD工艺中CMOS器件的制造方法中各步骤中的第一MOS晶体管的结构示意图；本发明第三实施例BCD工艺中CMOS器件的制造方法中，CMOS器件和LDMOS器件同时集成在同一半导体衬底101上；所述CMOS器件包括沟道导电类型为第一导电类型的第一MOS晶体管203，所述LDMOS器件包括沟道导电类型为第二导电类型的第一LDMOS和沟道导电类型为第一导电类型的第二LDMOS；形成步骤包括：
步骤一、如图7A所示，进行离子注入在所述半导体衬底101上的选定区域中形成第二导电类型掺杂的第一阱区102，所述第一阱区102的形成区域位于所述第一MOS晶体管203的形成区域。
通常，在进行所述第一阱区102的离子注入之前还会在所述半导体衬底101的表面上形成屏蔽氧化层151。
步骤二、如图7A所示，进行离子注入在所述半导体衬底101上的选定区域中形成第二导电类型掺杂的第一掺杂区103，所述第一掺杂区103的形成区域包括所述第一LDMOS的漂移区的形成区域并用于组成所述第一LDMOS的漂移区，所述第一掺杂区103的形成区域还包括位于所述第一MOS晶体管203的所述第一阱区102的选定区域。
如图7A所示，进行离子注入在所述半导体衬底101上的选定区域中形成第一导电类型掺杂的第二掺杂区103a，所述第二掺杂区103a的形成区域包括所述第二LDMOS的漂移区的形成区域并用于组成所述第二LDMOS的漂移区，所述第二掺杂区103a的形成区域还包括位于所述第一MOS晶体管203的所述第一阱区102的选定区域。
步骤三、在所述第一阱区102的表面形成第一栅极结构。
本发明第三实施例方法中，形成所述第一栅极结构的分步骤包括：
去除所述屏蔽氧化层151。
依次生长栅介质层104和多晶硅栅105。通常，所述栅介质层104为栅氧化层，采用热氧化工艺形成。
光刻定义出所述第一栅极结构的形成区域，之后，根据光刻定义依次对所述多晶硅层105和所述栅介质层104进行刻蚀，由刻蚀后的所述栅介质层104和所述多晶硅栅105叠加形成所述第一栅极结构。
所述第一MOS晶体管203的形成区域中，所述第一掺杂区103位于所述第一栅极结构的第一侧的所述第一阱区102中并延伸到所述第一栅极结构的底部，所述第二掺杂区103a位于所述第一栅极结构的第二侧的所述第一阱区102中并延伸到所述第一栅极结构的底部。
步骤四、如图4所示，进行第一导电类型重掺杂源漏注入形成第一源区108和第一漏区109，所述第一源区108自对准形成在所述第一栅极结构的第一侧的所述第一掺杂区103的表面，所述第一漏区109自对准形成在所述第一栅极结构的第二侧的所述第二掺杂区103a的表面；第一沟道区由位于所述第一源区108和所述第二掺杂区103a之间的所述第一掺杂区103和所述第一阱区102组成。
通常，在进行所述第一导电类型重掺杂源漏注入之前还包括在所述第一栅极结构的侧面形成侧墙107的步骤，所述第一导电类型重掺杂源漏注入和所述第一栅极结构两侧的所述侧墙107自对准。
本发明第三实施例中，所述CMOS器件还包括沟道导电类型为第二导电类型的第二MOS晶体管。
步骤一中，还包括进行离子注入在所述半导体衬底101上的选定区域中形成第一导电类型掺杂的第二阱区，所述第二阱区的形成区域位于所述第二MOS晶体管的形成区域。
步骤二中，所述第一掺杂区103的形成区域还包括位于所述第一MOS晶体管203的所述第二阱区的选定区域；所述第二掺杂区103a的形成区域还包括位于所述第一MOS晶体管203的所述第二阱区的选定区域。
步骤三中，还包括在所述第二阱区的表面形成第二栅极结构；所述第二MOS晶体管的形成区域中，所述第二掺杂区103a位于所述第二栅极结构的第一侧的所述第二阱区中并延伸到所述第二栅极结构的底部，所述第一掺杂区103位于所述第二栅极结构的第二侧的所述第二阱区中并延伸到所述第二栅极结构的底部。
所述第二栅极结构和所述第一栅极结构同时形成。
步骤四中还包括进行第二导电类型重掺杂源漏注入形成第二源区和第二漏区，所述第二源区自对准形成在所述第二栅极结构的第一侧的所述第二掺杂区103a的表面，所述第二漏区自对准形成在所述第二栅极结构的第二侧的所述第一掺杂区103的表面；第二沟道区由位于所述第二源区和所述第一掺杂区103之间的所述第二掺杂区103a和所述第二阱区组成。
通常，在进行所述第二导电类型重掺杂源漏注入之前还包括在所述第二栅极结构的侧面形成侧墙的步骤，所述第二导电类型重掺杂源漏注入和所述第二栅极结构两侧的所述侧墙自对准。
本发明第三实施例方法中，第一导电类型为N型，第二导电类型为P型，这样第一MOS晶体管为NMOS，第二MOS晶体管为PMOS，第一LDMOS为P型LDMOS，第二LDMOS为N型LDMOS。所述第一掺杂区103的离子注入的工艺条件为：注入杂质为硼，注入分为低能量和中能量两次，第一次注入的能量为范围为60KeV～300KeV，剂量范围为1e12cm-2～2e13cm-2；第二次注入的能量为范围为10KeV～50KeV，剂量为2e12cm-2～3e13cm-2。所述第二掺杂区103a的离子注入的工艺条件为：注入杂质为磷，注入分为低能量和中能量两次，第一次注入的能量为范围为100KeV～500KeV，剂量范围为1e12cm-2～2e13cm-2；第二次注入的能量为范围为20KeV～90KeV，剂量为2e12cm-2～3e13cm-2。
在其他实施例中也能为：第一导电类型为P型，第二导电类型为N型，这样第一MOS晶体管为PMOS，第二MOS晶体管为NMOS，第一LDMOS为N型LDMOS，第二LDMOS为P型LDMOS。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种BCD工艺中CMOS器件，其特征在于，CMOS器件和LDMOS器件同时集成在同一半导体衬底上；
所述CMOS器件包括沟道导电类型为第一导电类型的第一MOS晶体管，所述LDMOS器件包括沟道导电类型为第二导电类型的第一LDMOS；
所述第一LDMOS的漂移区由第二导电类型掺杂的第一掺杂区组成；
所述第一MOS晶体管包括：第二导电类型掺杂的第一阱区，形成于所述第一阱区表面上的第一栅极结构；
在所述第一栅极结构的第一侧的所述第一阱区中也形成有所述第一掺杂区，所述第一掺杂区还延伸到所述第一栅极结构的底部，在所述第一栅极结构的第一侧的所述第一掺杂区的表面形成有第一导电类型重掺杂的第一源区；
在所述第一栅极结构的第二侧的所述第一阱区中形成第一导电类型掺杂的第一轻掺杂漏区，所述第一轻掺杂漏区还延伸到所述第一栅极结构的底部，在所述第一栅极结构的第二侧的所述第一轻掺杂漏区的表面形成有第一导电类型重掺杂的第一漏区；
第一沟道区由位于所述第一源区和所述第一轻掺杂漏区之间的所述第一掺杂区和所述第一阱区组成。
2.如权利要求1所述的BCD工艺中CMOS器件，其特征在于：所述第一MOS晶体管中，所述第一掺杂区还延伸到所述第一栅极结构的第二侧外的所述第一阱区中且将所述第一轻掺杂漏区和所述第一漏区都包覆。
3.如权利要求1所述的BCD工艺中CMOS器件，其特征在于：所述CMOS器件还包括沟道导电类型为第二导电类型的第二MOS晶体管，所述LDMOS器件还包括沟道导电类型为第一导电类型的第二LDMOS；
所述第二LDMOS的漂移区由第一导电类型掺杂的第二掺杂区组成；
所述第二MOS晶体管包括：第一导电类型掺杂的第二阱区，形成于所述第二阱区表面上的第二栅极结构；
在所述第二栅极结构的第一侧的所述第二阱区中也形成有所述第二掺杂区，所述第二掺杂区还延伸到所述第二栅极结构的底部，在所述第二栅极结构的第一侧的所述第二掺杂区的表面形成有第二导电类型重掺杂的第二源区；
在所述第二栅极结构的第二侧的所述第二阱区中形成第二导电类型掺杂的第二轻掺杂漏区，所述第二轻掺杂漏区还延伸到所述第二栅极结构的底部，在所述第二栅极结构的第二侧的所述第二轻掺杂漏区的表面形成有第二导电类型重掺杂的第二漏区；
第二沟道区由位于所述第二源区和所述第二轻掺杂漏区之间的所述第二掺杂区和所述第二阱区组成。
4.如权利要求3所述的BCD工艺中CMOS器件，其特征在于：所述第二MOS晶体管中，所述第二掺杂区还延伸到所述第二栅极结构的第二侧外的所述第二阱区中且将所述第二轻掺杂漏区和所述第二漏区都包覆。
5.如权利要求1至4中任一权项所述的BCD工艺中CMOS器件，其特征在于：第一导电类型为N型，第二导电类型为P型；或者，第一导电类型为P型，第二导电类型为N型。
6.一种BCD工艺中CMOS器件，其特征在于，CMOS器件和LDMOS器件同时集成在同一半导体衬底上；
所述CMOS器件包括沟道导电类型为第一导电类型的第一MOS晶体管，所述LDMOS器件包括沟道导电类型为第二导电类型的第一LDMOS和沟道导电类型为第一导电类型的第二LDMOS；
所述第一LDMOS的漂移区由第二导电类型掺杂的第一掺杂区组成；
所述第二LDMOS的漂移区由第一导电类型掺杂的第二掺杂区组成；
所述第一MOS晶体管包括：第二导电类型掺杂的第一阱区，形成于所述第一阱区表面上的第一栅极结构；
在所述第一栅极结构的第一侧的所述第一阱区中也形成有所述第一掺杂区，所述第一掺杂区还延伸到所述第一栅极结构的底部，在所述第一栅极结构的第一侧的所述第一掺杂区的表面形成有第一导电类型重掺杂的第一源区；
在所述第一栅极结构的第二侧的所述第一阱区中也形成所述第二掺杂区，所述第二掺杂区还延伸到所述第一栅极结构的底部，在所述第一栅极结构的第二侧的所述第二掺杂区的表面形成有第一导电类型重掺杂的第一漏区；
第一沟道区由位于所述第一源区和所述第二掺杂区之间的所述第一掺杂区和所述第一阱区组成。
7.如权利要求6所述的BCD工艺中CMOS器件，其特征在于：所述第一MOS晶体管中，在所述第一栅极结构底部，所述第一掺杂区和所述第二掺杂区横向接触。
8.如权利要求7所述的BCD工艺中CMOS器件，其特征在于：所述CMOS器件还包括沟道导电类型为第二导电类型的第二MOS晶体管；
所述第二MOS晶体管包括：第一导电类型掺杂的第二阱区，形成于所述第二阱区表面上的第二栅极结构；
在所述第二栅极结构的第一侧的所述第二阱区中也形成有所述第二掺杂区，所述第二掺杂区还延伸到所述第二栅极结构的底部，在所述第二栅极结构的第一侧的所述第二掺杂区的表面形成有第二导电类型重掺杂的第二源区；
在所述第二栅极结构的第二侧的所述第二阱区中也形成所述第一掺杂区，所述第一掺杂区还延伸到所述第二栅极结构的底部，在所述第二栅极结构的第二侧的所述第一掺杂区的表面形成有第二导电类型重掺杂的第二漏区；
第二沟道区由位于所述第二源区和所述第一掺杂区之间的所述第二掺杂区和所述第二阱区组成。
9.如权利要求8所述的BCD工艺中CMOS器件，其特征在于：所述第二MOS晶体管中，在所述第二栅极结构底部，所述第一掺杂区和所述第二掺杂区横向接触。
10.如权利要求6至9中任一权项所述的BCD工艺中CMOS器件，其特征在于：第一导电类型为N型，第二导电类型为P型；或者，第一导电类型为P型，第二导电类型为N型。
11.一种BCD工艺中CMOS器件的制造方法，其特征在于，CMOS器件和LDMOS器件同时集成在同一半导体衬底上，所述CMOS器件包括沟道导电类型为第一导电类型的第一MOS晶体管，所述LDMOS器件包括沟道导电类型为第二导电类型的第一LDMOS；形成步骤包括：
步骤一、进行离子注入在所述半导体衬底上的选定区域中形成第二导电类型掺杂的第一阱区，所述第一阱区的形成区域位于所述第一MOS晶体管的形成区域；
步骤二、进行离子注入在所述半导体衬底上的选定区域中形成第二导电类型掺杂的第一掺杂区，所述第一掺杂区的形成区域包括所述第一LDMOS的漂移区的形成区域并用于组成所述第一LDMOS的漂移区，所述第一掺杂区的形成区域还包括位于所述第一MOS晶体管的所述第一阱区的选定区域；
步骤三、在所述第一阱区的表面形成第一栅极结构，所述第一掺杂区位于所述第一栅极结构的第一侧的所述第一阱区中并延伸到所述第一栅极结构的底部；
步骤四、以所述第一栅极结构的第二侧为自对准条件在所述第一栅极结构的第二侧的所述第一阱区中形成第一导电类型掺杂的第一轻掺杂漏区，所述第一轻掺杂漏区还延伸到所述第一栅极结构的底部；
步骤五、进行第一导电类型重掺杂源漏注入形成第一源区和第一漏区，所述第一源区自对准形成在所述第一栅极结构的第一侧的所述第一掺杂区的表面，所述第一漏区自对准形成在所述第一栅极结构的第二侧的所述第一轻掺杂漏区的表面；第一沟道区由位于所述第一源区和所述第一轻掺杂漏区之间的所述第一掺杂区和所述第一阱区组成。
12.如权利要求11所述的BCD工艺中CMOS器件的制造方法，其特征在于：所述第一MOS晶体管中，所述第一掺杂区还延伸到所述第一栅极结构的第二侧外的所述第一阱区中且将所述第一轻掺杂漏区和所述第一漏区都包覆。
13.如权利要求11所述的BCD工艺中CMOS器件的制造方法，其特征在于：所述CMOS器件还包括沟道导电类型为第二导电类型的第二MOS晶体管，所述LDMOS器件还包括沟道导电类型为第一导电类型的第二LDMOS；
步骤一中，还包括进行离子注入在所述半导体衬底上的选定区域中形成第一导电类型掺杂的第二阱区，所述第二阱区的形成区域位于所述第二MOS晶体管的形成区域；
步骤二中，还包括进行离子注入在所述半导体衬底上的选定区域中形成第一导电类型掺杂的第二掺杂区，所述第二掺杂区的形成区域包括所述第二LDMOS的漂移区的形成区域并用于组成所述第二LDMOS的漂移区，所述第二掺杂区的形成区域还包括位于所述第二MOS晶体管的所述第二阱区的选定区域；
步骤三中，还包括在所述第二阱区的表面形成第二栅极结构，所述第二掺杂区位于所述第二栅极结构的第一侧的所述第二阱区中并延伸到所述第二栅极结构的底部；
步骤四中还包括以所述第二栅极结构的第二侧为自对准条件在所述第二栅极结构的第二侧的所述第二阱区中形成第二导电类型掺杂的第二轻掺杂漏区，所述第二轻掺杂漏区还延伸到所述第二栅极结构的底部；
步骤五中还包括进行第二导电类型重掺杂源漏注入形成第二源区和第二漏区，所述第二源区自对准形成在所述第二栅极结构的第一侧的所述第二掺杂区的表面，所述第二漏区自对准形成在所述第二栅极结构的第二侧的所述第二轻掺杂漏区的表面；第二沟道区由位于所述第二源区和所述第二轻掺杂漏区之间的所述第二掺杂区和所述第二阱区组成。
14.一种BCD工艺中CMOS器件的制造方法，其特征在于，CMOS器件和LDMOS器件同时集成在同一半导体衬底上；所述CMOS器件包括沟道导电类型为第一导电类型的第一MOS晶体管，所述LDMOS器件包括沟道导电类型为第二导电类型的第一LDMOS和沟道导电类型为第一导电类型的第二LDMOS；形成步骤包括：
步骤一、进行离子注入在所述半导体衬底上的选定区域中形成第二导电类型掺杂的第一阱区，所述第一阱区的形成区域位于所述第一MOS晶体管的形成区域；
步骤二、进行离子注入在所述半导体衬底上的选定区域中形成第二导电类型掺杂的第一掺杂区，所述第一掺杂区的形成区域包括所述第一LDMOS的漂移区的形成区域并用于组成所述第一LDMOS的漂移区，所述第一掺杂区的形成区域还包括位于所述第一MOS晶体管的所述第一阱区的选定区域；
进行离子注入在所述半导体衬底上的选定区域中形成第一导电类型掺杂的第二掺杂区，所述第二掺杂区的形成区域包括所述第二LDMOS的漂移区的形成区域并用于组成所述第二LDMOS的漂移区，所述第二掺杂区的形成区域还包括位于所述第一MOS晶体管的所述第一阱区的选定区域；
步骤三、在所述第一阱区的表面形成第一栅极结构；
所述第一MOS晶体管的形成区域中，所述第一掺杂区位于所述第一栅极结构的第一侧的所述第一阱区中并延伸到所述第一栅极结构的底部，所述第二掺杂区位于所述第一栅极结构的第二侧的所述第一阱区中并延伸到所述第一栅极结构的底部；
步骤四、进行第一导电类型重掺杂源漏注入形成第一源区和第一漏区，所述第一源区自对准形成在所述第一栅极结构的第一侧的所述第一掺杂区的表面，所述第一漏区自对准形成在所述第一栅极结构的第二侧的所述第二掺杂区的表面；第一沟道区由位于所述第一源区和所述第二掺杂区之间的所述第一掺杂区和所述第一阱区组成。
15.如权利要求14所述的BCD工艺中CMOS器件的制造方法，其特征在于：所述CMOS器件还包括沟道导电类型为第二导电类型的第二MOS晶体管；
步骤一中，还包括进行离子注入在所述半导体衬底上的选定区域中形成第一导电类型掺杂的第二阱区，所述第二阱区的形成区域位于所述第二MOS晶体管的形成区域；
步骤二中，所述第一掺杂区的形成区域还包括位于所述第一MOS晶体管的所述第二阱区的选定区域；所述第二掺杂区的形成区域还包括位于所述第一MOS晶体管的所述第二阱区的选定区域；
步骤三中，还包括在所述第二阱区的表面形成第二栅极结构；所述第二MOS晶体管的形成区域中，所述第二掺杂区位于所述第二栅极结构的第一侧的所述第二阱区中并延伸到所述第二栅极结构的底部，所述第一掺杂区位于所述第二栅极结构的第二侧的所述第二阱区中并延伸到所述第二栅极结构的底部；
步骤四中还包括进行第二导电类型重掺杂源漏注入形成第二源区和第二漏区，所述第二源区自对准形成在所述第二栅极结构的第一侧的所述第二掺杂区的表面，所述第二漏区自对准形成在所述第二栅极结构的第二侧的所述第一掺杂区的表面；第二沟道区由位于所述第二源区和所述第一掺杂区之间的所述第二掺杂区和所述第二阱区组成。
CN202010541634.3A 2020-06-15 2020-06-15 Bcd工艺中cmos器件及其制造方法 Active CN111785774B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010541634.3A CN111785774B (zh) 2020-06-15 2020-06-15 Bcd工艺中cmos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010541634.3A CN111785774B (zh) 2020-06-15 2020-06-15 Bcd工艺中cmos器件及其制造方法

Publications (2)

Publication Number Publication Date
CN111785774A true CN111785774A (zh) 2020-10-16
CN111785774B CN111785774B (zh) 2023-08-22

Family

ID=72756486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010541634.3A Active CN111785774B (zh) 2020-06-15 2020-06-15 Bcd工艺中cmos器件及其制造方法

Country Status (1)

Country Link
CN (1) CN111785774B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114361243A (zh) * 2022-03-21 2022-04-15 北京芯可鉴科技有限公司 全隔离横向双扩散金属氧化物半导体场效应管及其制作方法
CN116056458A (zh) * 2023-01-28 2023-05-02 苏州贝克微电子股份有限公司 降写入电压的单层多晶硅存储单元、存储阵列及操作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0717448A1 (en) * 1994-12-16 1996-06-19 Sun Microsystems, Inc. Asymmetric low power MOS devices
US20020074612A1 (en) * 2000-03-31 2002-06-20 National Semiconductor Corporation Fabrication of field-effect transistor for alleviating short-channel effects and/or reducing junction capacitance
CN101542697A (zh) * 2006-05-31 2009-09-23 先进模拟科技公司 高压双极-cmos-dmos集成电路器件及其模块形成方法
CN102044438A (zh) * 2009-10-23 2011-05-04 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其制造方法
CN102569077A (zh) * 2010-12-15 2012-07-11 中芯国际集成电路制造(上海)有限公司 用于制作半导体器件的源/漏区的方法
CN107564816A (zh) * 2016-06-30 2018-01-09 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0717448A1 (en) * 1994-12-16 1996-06-19 Sun Microsystems, Inc. Asymmetric low power MOS devices
US20020074612A1 (en) * 2000-03-31 2002-06-20 National Semiconductor Corporation Fabrication of field-effect transistor for alleviating short-channel effects and/or reducing junction capacitance
CN101542697A (zh) * 2006-05-31 2009-09-23 先进模拟科技公司 高压双极-cmos-dmos集成电路器件及其模块形成方法
CN102044438A (zh) * 2009-10-23 2011-05-04 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其制造方法
CN102569077A (zh) * 2010-12-15 2012-07-11 中芯国际集成电路制造(上海)有限公司 用于制作半导体器件的源/漏区的方法
CN107564816A (zh) * 2016-06-30 2018-01-09 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114361243A (zh) * 2022-03-21 2022-04-15 北京芯可鉴科技有限公司 全隔离横向双扩散金属氧化物半导体场效应管及其制作方法
CN116056458A (zh) * 2023-01-28 2023-05-02 苏州贝克微电子股份有限公司 降写入电压的单层多晶硅存储单元、存储阵列及操作方法

Also Published As

Publication number Publication date
CN111785774B (zh) 2023-08-22

Similar Documents

Publication Publication Date Title
US8664718B2 (en) Power MOSFETs and methods for forming the same
TWI392086B (zh) 具有堆疊異質摻雜邊緣及漸進漂移區域之改良式減少表面場的高壓ｐ型金屬氧化半導體裝置
JP3221766B2 (ja) 電界効果トランジスタの製造方法
US9536742B2 (en) Lateral double-diffused MOSFET and fabrication method thereof
US7928508B2 (en) Disconnected DPW structures for improving on-state performance of MOS devices
CN107564816B (zh) Ldmos晶体管及其形成方法
CN101661955B (zh) 横向扩散金属氧化物半导体器件及其制造方法
KR20110040727A (ko) Ｍｏｓ 트랜지스터 및 그 제조 방법
TW202213529A (zh) 絕緣體上覆矽（ｓｏｉ）上的射頻（ｒｆ）開關裝置及其製造方法
CN101207125A (zh) 半导体器件及其制造方法
TWI455318B (zh) 高壓半導體裝置及其製造方法
CN111785774B (zh) Bcd工艺中cmos器件及其制造方法
CN109830538B (zh) Ldmos器件及其制造方法
CN108054202B (zh) 一种半导体结构及其形成方法
CN104241358B (zh) 射频ldmos器件及其制造方法
CN108574014B (zh) Ldmos器件及其制造方法
TW202010019A (zh) 電晶體元件及其製備方法
TW202213528A (zh) 絕緣體上覆矽（ｓｏｉ）上的射頻（ｒｆ）放大器及其製造方法
CN111785634A (zh) Ldmos器件及工艺方法
CN108470680B (zh) 半导体结构的制作方法
CN111129107A (zh) 半导体器件及其制作方法
JPH07263693A (ja) Ｆｅｔの製造方法及び集積構造
TW202312362A (zh) 半導體元件的製造方法
CN107093625B (zh) 双扩散漏nmos器件及制造方法
JP5369018B2 (ja) Ｍｉｓｆｅｔ製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant