CN108054202B - 一种半导体结构及其形成方法 - Google Patents
一种半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN108054202B CN108054202B CN201810026243.0A CN201810026243A CN108054202B CN 108054202 B CN108054202 B CN 108054202B CN 201810026243 A CN201810026243 A CN 201810026243A CN 108054202 B CN108054202 B CN 108054202B
- Authority
- CN
- China
- Prior art keywords
- region
- channel
- drift
- doping type
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 25
- 210000000746 body region Anatomy 0.000 claims abstract description 73
- 238000002955 isolation Methods 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000009826 distribution Methods 0.000 claims abstract description 10
- 238000002347 injection Methods 0.000 claims description 14
- 239000007924 injection Substances 0.000 claims description 14
- 230000015556 catabolic process Effects 0.000 description 16
- 230000005684 electric field Effects 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000002513 implantation Methods 0.000 description 9
- 239000012535 impurity Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 6
- 239000007943 implant Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- -1 phosphorus ions Chemical class 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 229910001449 indium ion Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
- H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/65—Lateral DMOS [LDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
- H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
- H10D62/221—Channel regions of field-effect devices of FETs
- H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
- H10D62/292—Non-planar channels of IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
- H10D62/221—Channel regions of field-effect devices of FETs
- H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
- H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
- H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种半导体结构及其形成方法，所述形成方法包括：提供半导体衬底，在所述半导体衬底内形成体区；在所述体区内形成漂移区，所述漂移区的掺杂类型与所述体区的掺杂类型相反；在所述体区内形成沟道区，所述沟道区部分向所述漂移区所在的方向延伸，形成至少一个沟道延伸区，所述至少一个沟道延伸区与所述漂移区之间形成交叉指状分布，所述沟道区的掺杂类型与所述体区的掺杂类型相同；在所述漂移区内形成隔离区，所述至少一个沟道延伸区的端部位于所述隔离区的下方；在所述半导体衬底表面形成栅极结构；在所述栅极结构一侧的沟道区内形成源区，在所述漂移区内形成漏区，所述漏区位于所述隔离区远离所述沟道区的一侧。
Description
本申请为申请号2015100782107、申请日2015年2月13日、发明名称“半导体结构及其形成方法”的分案申请。
技术领域
本发明涉及半导体制造领域，且特别涉及一种半导体结构及其形成方法。
背景技术
横向双扩散金属氧化物半导体(LDMOS)器件是一种轻掺杂的MOS器件，与CMOS工艺具有非常好的兼容性，并具有良好的热稳定性和频率稳定性、高的增益和耐久性、低的反馈电容和电阻，广泛应用于射频电路。
在BCD工艺中通常需要漏端可承受高压的P型LDMOS器件。在现有技术中，常规的P型LDMOS器件的结构如图1和图2所示，包括：半导体衬底100，位于半导体衬底上的N阱101；位于N阱101内的沟道区102和漂移区103；位于漂移区103内的隔离区104；栅极105横跨沟道区102、N阱101以及漂移区103并部分覆盖隔离区104；漏区106位于漂移区103内，源区107位于沟道区102内。从图2中可得，该种结构的P型LDMOS漏端栅和隔离区交界的有源区表面电场较大，器件的击穿电压受限于漏端栅和隔离区交界的有源区表面电场，击穿电压较低。
为提高P型LDMOS的击穿电压，目前的方法是通过在漏区额外注入一层与漂移区导电类型相反的注入区，该注入区可改变器件电荷分布及耗尽区，提高器件的击穿电压。但在制造工艺中，增加注入区的P型LDMOS需额外增加一层掩膜版，不仅增加了制造工艺，同时也大大增加了制造成本。
发明内容
本发明为了克服现有LDMOS器件击穿电压低的问题，提供一种具有高击穿电压的半导体结构及其成形方法。
为了实现上述目的，本发明技术方案提供了一种半导体结构的形成方法，包括：提供半导体衬底，在半导体衬底内形成体区；在体区内形成漂移区，漂移区的掺杂类型与体区的掺杂类型相反；在体区内形成沟道区，沟道区部分向漂移区所在的方向延伸，形成至少一个沟道延伸区，至少一个沟道延伸区与漂移区之间形成交叉指状分布，沟道区的掺杂类型与体区的掺杂类型相同；在漂移区内形成隔离区，至少一个沟道延伸区的端部位于隔离区的下方；在半导体衬底表面形成栅极结构；在栅极结构一侧的沟道区内形成源区，在漂移区内形成漏区，漏区位于隔离区远离沟道区的一侧。
于本发明一实施例中，至少一个沟道延伸区的形成过程为：在半导体衬底表面形成沟道区掩膜层，沟道区掩膜层上具有至少一个向漂移区所在的方向延伸的沟道区注入窗口，以沟道区掩膜层为掩膜进行注入，在至少一个沟道区注入窗口所对应的体区内形成沟道延伸区。
于本发明一实施例中，至少一个沟道延伸区与漂移区接触。
于本发明一实施例中，至少一个沟道延伸区与漂移区之间具有设定距离。
于本发明一实施例中，当半导体结构为P型LDMOS时，体区的掺杂类型和沟道区的掺杂类型均为N型，漂移区的掺杂类型、源区的掺杂类型以及漏区的掺杂类型为P型；当半导体结构为N型LDMOS时，体区的掺杂类型和沟道区的掺杂类型均均为P型，漂移区的掺杂类型、源区的掺杂类型以及漏区的掺杂类型均为N型。
于本发明一实施例中，沟道区的注入浓度大于漂移区的注入浓度，沟道区的注入浓度和漂移区的注入浓度均为1017cm-3量级。
本发明技术方案还提供一种半导体结构，包括半导体衬底、体区、漂移区、沟道区、隔离区、栅极结构、源区以及漏区。体区位于半导体衬底内；漂移区位于体区内，漂移区的掺杂类型与体区的掺杂类型相反；沟道区位于体区内，沟道区部分向漂移区所在的方向延伸，形成至少一个沟道延伸区，至少一个沟道延伸区与漂移区之间形成交叉指状分布，沟道区的掺杂类型与体区的掺杂类型相同；隔离区位于漂移区内，至少一个沟道延伸区的端部位于隔离区的下方；栅极结构位于半导体衬底的表面；源区位于栅极结构一侧的沟道区内；漏区位于漂移区内且位于隔离区远离沟道区的一侧。
于本发明一实施例中，至少一个沟道延伸区的形状为长条状的矩形或梯形。
于本发明一实施例中，至少一个沟道延伸区与漂移区相接触。
于本发明一实施例中，至少一个沟道延伸区与漂移区之间具有设定距离。
于本发明一实施例中，当半导体结构为P型LDMOS时，体区的掺杂类型和沟道区的掺杂类型均为N型，漂移区的掺杂类型、源区的掺杂类型以及漏区的掺杂类型为P型；当半导体结构为N型LDMOS时，体区的掺杂类型和沟道区的掺杂类型均为P型，漂移区的掺杂类型、源区的掺杂类型以及漏区的掺杂类型为N型。
于本发明一实施例中，隔离区为局部场氧隔离区或浅槽隔离区。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的半导体结构及其形成方法，在体区内形成沟道区和漂移区，沟道区部分向漂移区所在的方向延伸，形成至少一个沟道延伸区。至少一个沟道延伸区与漂移区之间形成交叉指状分布。该设置使得本发明提供的半导体结构在体区和漂移区之间的纵向PN结形成耗尽区的同时，沟道延伸区和漂移区之间形成横向耗尽区，该横向耗尽区使得漏端栅和隔离区交界的有源区的表面电场得到降低，从而提高器件的击穿电压。
进一步的，可设置沟道延伸区和漂移区接触，两者之间形成横向PN结，该横向PN结在较小反向偏压下即可实现横向耗尽。但由于体区和漂移区间的纵向PN结在纵向耗尽的同时也会沿横向耗尽，因此，在设计时可设置沟道延伸区和漂移区不直接接触，两者之间具有设定距离。当体区和漂移区间的纵向PN结在发生横向耗尽时进入沟道延伸区内，随着外加电压的增加，漂移区和沟道延伸区之间沿横向逐渐耗尽，同样可达到降低漏端栅和隔离区交界的有源区的表面电场的效果。为便于器件的生产及符合设计规则，设置沟道延伸区的形状为长条状的矩形或梯形。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1所示为现有P型LDMOS器件的结构示意图。
图2所示为图1中P型LDMOS器件沿AA’线的剖面结构示意图。
图3至图9所示为本发明一实施例提供的半导体结构的形成过程的结构示意图。
图10所示为本发明一实施例提供的半导体结构的结构示意图。
具体实施方式
请参考图1和图2，其中图2是图1沿AA’线的剖面示意图。现有的P型LDMOS器件的制作中，由于漏端栅和隔离区交界的有源区具有较大的表面电场，该表面电场限制了P型LDMOS器件击穿电压。发明人经研究发现，通过降低漏端栅和隔离区交界的有源区的表面电场可有效提高LDMOS器件的击穿电压。
为此，本发明提供一种半导体结构及其形成方法，通过在体区内形成交叉指状分布的沟道区和漂移区，沟道区上的沟道延伸区和漂移区之间形成横向耗尽。该横向耗尽在栅极结构的长度方向扩展至整个漏端栅和隔离区交界的有源区，该设置可有效降低漏端栅和隔离区交界的有源区的表面电场，从而达到提高半导体结构击穿电压的效果。
以下结合附图对本发明的具体实施例作详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图3至图9所示为本实施例提供的半导体结构的形成过程的结构示意图。其中，图7至图9的剖面线的位置与图5的剖面线的位置相同。
首先，如图3所示，提供半导体衬底200，在半导体衬底200内形成体区201，体区201的掺杂类型与半导体衬底200的掺杂类型相反，两者之间形成PN结隔离。于本实施例中，半导体衬底200的材料为硅，其掺杂类型为P。然而，本发明对此不作任何限定。于其它实施例中，半导体材料200可为锗、硅锗、碳化硅、绝缘体上硅或绝缘体上锗。
于本实施例中，体区201采用外延的方式形成。外延形成的体区201具有均匀的杂质分布，掺杂浓度为1016cm-3量级。然而，本发明对此不作任何限定。于其它实施例中，体区201可采用阱注入工艺形成。由于本实施例提供的半导体结构为P型LDMOS，体区201内掺杂N型杂质离子，包括磷离子、砷离子或锑离子中第一种或几种。然而，本发明对此不作任何限定。于其它实施例中，当形成的半导体结构为N型LDMOS时，体区201内掺杂P型杂质离子，包括硼离子、镓离子或铟离子中的一种或几种。
接着，参考图4至图6。图4所示为在体区201内形成漂移区204和沟道区203后的俯视图。图5所示为图4沿BB’线的剖面结构示意图，图6所示为图4沿CC’线的剖面结构示意图。
首先，在体区201上形成漂移区掩膜层，漂移区掩膜层上具有一个漂移区注入窗口，在该漂移区注入窗口内通过阱注入P型杂质离子，形成漂移区204。然而，本发明对此不作任何限定。当形成的半导体结构为N型LDMOS时，体区201可通过阱注入N型杂质离子来形成漂移区。为提高击穿电压，设置漂移区204具有较低的掺杂浓度，其掺杂浓度为1017cm-3量级。优选的，设置漂移区204的掺杂浓度为1E17cm-3。然而，本发明对此不作任何限定。
接着，在体区201内形成沟道区203，具体的形成过程如下：在体区201表面形成沟道区掩膜层，沟道区掩膜层上具有至少一个向漂移区204所在的方向延伸的沟道区注入窗口，以沟道区掩膜层为掩膜对沟道区203进行阱注入，注入的浓度为1017cm-3量级。沟道区注入窗口所对应的体区201形成沟道延伸区205。优选的，设置沟道区203的掺杂浓度为5E17cm-3。然而，本发明对此不作任何限定。
于本实施例中，沟道区注入窗口的形状为长条状的矩形，沟道区203的掺杂类型与体区201的掺杂类型相同，均为N型杂质离子。然而，本发明对此做任何限定。于其它实施例中，沟道掩膜层上的沟道区注入窗口可为符合设计规则的其它图形，如梯形等；当半导体结构为N型LDMOS时，沟道区203注入的杂质为P型杂质离子。
于本实施例中，沟道区掩膜层上具有一个向漂移区204所在的方向延伸的沟道区注入窗口，对应的，经注入后沟道区204上具有一个沟道延伸区205。然而，本发明对此不作任何限定。于其它实施例中，沟道区204上可具有两个以上的沟道延伸区205。
于本实施例中，沟道区掩膜层和漂移区掩膜层均为氧化硅。然而，本发明对此不作任何限定。于其它实施例中，沟道区掩膜层和漂移区掩膜层可均为氮化硅。
由于沟道区203的注入浓度高于漂移区204的注入浓度，沟道延伸区205可使漂移区204反型，形成PN结。故本发明对漂移区掩膜层的具体结构不作任何限定。漂移区掩膜层的具体结构可为与沟道区掩膜层相匹配的指状、传统的LDMOS结构中的长条状矩形或其它符合设计规则的结构。
经沟道区注入后最终形成如图4所示的结构。在该结构中对存在沟道延伸区205所在的位置和不存在沟道延伸205所在的位置分别形成剖面图。其中，图5为图4沿BB’线的剖视图，图6为图4沿CC’线的剖视图。
在图5中，沟道延伸区205与漂移区204接触，两者之间形成横向的PN结，当漏源之间加反相偏压时，沟道延伸区205与漂移区204沿横向耗尽且在栅极结构206的长度方向该横向耗尽区扩展至整个漏端栅和隔离区交界的有源区。横向耗尽使得漂移区204的表面电场，尤其是形成隔离区后，漏端栅和隔离区交界的有源区表面电场得以降低。表面电场的降低势必使得击穿电压得到提高。
而在图6中由于其结构与传统的P型LDMOS结构相同，在漏源之间加正向偏压时，导通电阻等参数并不会发生改变。因此，本实施例提供的半导体结构，通过漏端优化设计，使得沟道区203和漂移区204之间形成交叉指状分布，可在不改变器件其它特性的情况下，得到较高的击穿电压。进一步的，由于无需添加漏端注入，在生产时刻减小一层掩膜板，大大降低生产成本。
在图4所示的半导体结构中，除沟道区203和漂移区204之间的横向PN结外，还存在漂移区204和体区201之间的纵向PN结。因此，于其它实施例中，可设置沟道延伸区205和漂移区204之间具有设定距离，该设定距离小于漂移区204和体区201之间的纵向PN结沿横向的耗尽距离。当漏源之间施加反相偏压时，纵向PN结沿横向方向耗尽并进入沟道延伸区205时，沟道延伸区205和漂移区204之间形成横向耗尽，同样达到降低漏端栅和隔离区202交界的有源区的表面电场，提高击穿电压的目的。
参考图7，在漂移区204内形成隔离区202，沟道延伸区205的端部位于隔离区202的下方。于本实施例中，隔离区202为浅槽隔离区，具体的形成过程为：在漂移区204的表面经掩膜、光刻以及蚀刻后形成深度小于漂移区204的深度的隔离槽，在隔离槽内填充隔离材料最后形成浅槽隔离区，隔离材料可为氧化硅、氮化硅等。然而，本发明对隔离区202的具体结构以及其形成顺序不作任何限定。于其它实施例中，可先在体区201内形成隔离区202，再进行阱注入形成沟道区201和漂移区204，隔离区202也可为经局部场氧化后形成的呈鸟嘴状的局部场氧隔离区。
接着，参照图8，在形成沟道区203和漂移区204的半导体衬底200上形成栅极结构206。栅极结构206一侧位于沟道区203上方，另一侧位于隔离区205的上方。栅极结构206包括位于半导体衬底200表面的栅介质层207、位于栅介质层207上的栅电极208以及位于栅介质层207和栅电极208两侧侧壁的侧墙(图未示出)。于本实施例中，栅介质层207的材料可为氧化硅，栅电极208可为多晶硅，侧墙包括氧化硅和氮化硅。然而，本发明对此不作任何限定。于其它实施例中，栅介质层207可为高介电常数材料，栅电极208可为金属。
最后，请参照图9，在栅极结构206一侧的沟道区203内形成源区209，在栅极结构206的另一侧的漂移区204内形成漏区210，漏区210位于隔离区202远离沟道区203的一侧。于本实施例中，源区209和漏区210均采用离子注入的方式形成，且源区209的掺杂类型和漏区210的掺杂类型均与体区201的掺杂类型相反，均为P型。然而，本发明对此不作任何限定。于其它实施例中，当半导体结构为N型LDMOS时，源区209的掺杂类型和漏区210的掺杂类型均为N型。
采用上述方法形成的半导体结构，沟道区203向漂移区204所在的方向延伸，沟道延伸区205和漂移区204之间形成交叉指状分布。当漏源间加反相偏压时，沟道延伸区205和漂移区204之间沿横向耗尽，该横向耗尽可有效降低漏端栅和隔离区205交界的有源区的表面电场，从而达到提高击穿电压的目的。此外，除沟道延伸区205外，采用上述方法形成的半导体结构其它部分的结构与传统的P型LDMOS的结构相同，仍可保留传统P型LDMOS的电特性。
与上述半导体结构的形成方法相对应的，本实施例还提供一种半导体结构，具体请参照图10。图10所示为本实施例提供的半导体结构的俯视图。本实施例提供的半导体结构包括：
半导体衬底200，于本实施例中，半导体衬底的掺杂类型为P型；
位于半导体衬底200内的掺杂类型为N型的体区201。然而，本发明对此不作任何限定。于其它实施例中，当半导体结构为P型LDMOS时，体区201的掺杂类型为P型，相应的，半导体衬底200的掺杂类型为N型。
位于体区201内的漂移区204，漂移区204的掺杂类型与体区201的掺杂类型相反。于本实施例中漂移区204的掺杂类型为P型。然而，本发明对此不作任何限定。于其它实施例中，当半导体结构为P型LDMOS时，漂移区204的掺杂类型为N型。
位于体区内的沟道区203，沟道区203的掺杂类型与体区201的掺杂类型相同，于本实施例中沟道区203的掺杂类型为N型。沟道区203部分向漂移区204所在的方向延伸形成至少一个沟道延伸区205，至少一个沟道延伸区205与漂移区204之间形成交叉指状分布。于本实施例中，沟道区203上具有一个沟道延伸区205。然而，本发明对此不作任何限定。于其它实施例中，沟道区203上可具有两个以上的沟道延伸区205。
位于漂移区204内的隔离区202。于本实施例中，隔离区202为深度小于体区201的深度的浅槽隔离区。然而，本发明对此不作任何限定。于其它实施例中，隔离区202可为局部场氧隔离区。
位于半导体衬底200的表面的栅极结构206，栅极结构206的一侧位于沟道区203的上方，另一侧位于隔离区202的上方。于本实施例中，栅极结构206包括位于半导体衬底200表面的栅介质层207、位于栅介质层207上的栅电极208以及位于栅介质层207和栅电极208两侧侧壁的侧墙。
位于栅极结构206一侧的沟道区203内的源区209；
位于体区201内且位于隔离区202远离沟道区203的一侧的漏区210。于本实施例中，源区209的掺杂类型和漏区210的掺杂类型相同，均为P型。然而，本发明对此不作任何限定。于其它实施例中，当半导体结构为N型LDMOS时，源区209的掺杂类型和漏区210的掺杂类型相同，均为N型。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的半导体结构及其形成方法，在体区201内形成沟道区203和漂移区204，沟道区203部分向漂移区204所在的方向延伸，形成至少一个沟道延伸区205。至少一个沟道延伸区205与漂移区204之间形成交叉指状分布。该设置使得本发明提供的半导体结构在体区201和漂移区204之间的纵向PN结形成耗尽区的同时，沟道区延伸区205和漂移区204之间形成横向耗尽区，该横向耗尽区使得漏端栅和隔离区交界的有源区的表面电场得到降低，从而提高器件的击穿电压。
进一步的，可设置沟道延伸区205和漂移区204接触，两者之间形成横向PN结，该横向PN结在较小反向偏压下即可实现横向耗尽。但由于体区201和漂移区204间的纵向PN结在纵向耗尽的同时也会沿横向耗尽，因此，在设计时可设置沟道延伸区205和漂移区204不直接接触，两者之间具有设定距离，当体区201和漂移区204间的纵向PN结在发生横向耗尽时进入沟道区203内，随着外加电压的增加，漂移区204和沟道区203之间沿横向逐渐耗尽，同样可达到降低漏端栅和隔离区交界的有源区的表面电场的效果。为便于器件的生产及符合设计规则，设置沟道延伸区的形状为长条状的矩形或梯形。
虽然本发明已由较佳实施例揭露如上，然而并非用以限定本发明，任何熟知此技艺者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所要求保护的范围为准。
Claims (4)
1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底内形成体区；
在所述体区内形成漂移区，所述漂移区的掺杂类型与所述体区的掺杂类型相反；
在所述体区内形成沟道区，所述沟道区部分向所述漂移区所在的方向延伸，形成至少一个沟道延伸区，所述至少一个沟道延伸区与所述漂移区之间形成交叉指状分布，所述沟道区的掺杂类型与所述体区的掺杂类型相同；
在所述漂移区内形成隔离区，所述至少一个沟道延伸区的端部位于所述隔离区的下方；
在所述半导体衬底表面形成栅极结构；
在所述栅极结构一侧的沟道区内形成源区，在所述漂移区内形成漏区，所述漏区位于所述隔离区远离所述沟道区的一侧；
当所述半导体结构为P型LDMOS时，所述体区的掺杂类型和沟道区的掺杂类型均为N型，所述漂移区的掺杂类型、源区的掺杂类型以及漏区的掺杂类型均为P型；当所述半导体结构为N型LDMOS时，所述体区的掺杂类型和沟道区的掺杂类型均为P型，所述漂移区的掺杂类型、源区的掺杂类型以及漏区的掺杂类型均为N型；
所述沟道区的注入浓度大于漂移区的注入浓度，所述沟道区的注入浓度和漂移区的注入浓度均为1017cm-3量级；
所述至少一个沟道延伸区与所述漂移区之间具有设定距离，该设定距离小于漂移区和体区之间的纵向PN结沿横向的耗尽距离。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述至少一个沟道延伸区的形成过程为：在半导体衬底表面形成沟道区掩膜层，所述沟道区掩膜层上具有至少一个向所述漂移区所在的方向延伸的沟道区注入窗口，以所述沟道区掩膜层为掩膜进行注入，在至少一个沟道区注入窗口所对应的体区内形成沟道延伸区。
3.一种半导体结构，其特征在于，包括：
半导体衬底；
体区，位于所述半导体衬底内；
漂移区，位于所述体区内，所述漂移区的掺杂类型与所述体区的掺杂类型相反；
沟道区，位于所述体区内，所述沟道区部分向所述漂移区所在的方向延伸，形成至少一个沟道延伸区，所述至少一个沟道延伸区与所述漂移区之间形成交叉指状分布，所述沟道区的掺杂类型与所述体区的掺杂类型相同；
隔离区，位于所述漂移区内，至少一个沟道延伸区的端部位于所述隔离区的下方；
栅极结构，位于所述半导体衬底的表面；
源区，位于所述栅极结构一侧的沟道区内；
漏区，位于所述漂移区内且位于所述隔离区远离所述沟道区的一侧；
所述至少一个沟道延伸区与所述漂移区之间具有设定距离，该设定距离小于漂移区和体区之间的纵向PN结沿横向的耗尽距离。
4.根据权利要求3所述的半导体结构，其特征在于，当所述半导体结构为P型LDMOS时，所述体区的掺杂类型和沟道区的掺杂类型均为N型，所述漂移区的掺杂类型、源区的掺杂类型以及漏区的掺杂类型均为P型；当所述半导体结构为N型LDMOS时，所述体区的掺杂类型和沟道区的掺杂类型均为P型，所述漂移区的掺杂类型、源区的掺杂类型以及漏区的掺杂类型均为N型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810026243.0A CN108054202B (zh) | 2015-02-13 | 2015-02-13 | 一种半导体结构及其形成方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510078210.7A CN104599974B (zh) | 2015-02-13 | 2015-02-13 | 半导体结构及其形成方法 |
| CN201810026243.0A CN108054202B (zh) | 2015-02-13 | 2015-02-13 | 一种半导体结构及其形成方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510078210.7A Division CN104599974B (zh) | 2015-02-13 | 2015-02-13 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108054202A CN108054202A (zh) | 2018-05-18 |
| CN108054202B true CN108054202B (zh) | 2020-11-03 |
Family
ID=53125667
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510078210.7A Active CN104599974B (zh) | 2015-02-13 | 2015-02-13 | 半导体结构及其形成方法 |
| CN201811207907.XA Active CN109273364B (zh) | 2015-02-13 | 2015-02-13 | 一种半导体结构及其形成方法 |
| CN201810026243.0A Active CN108054202B (zh) | 2015-02-13 | 2015-02-13 | 一种半导体结构及其形成方法 |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510078210.7A Active CN104599974B (zh) | 2015-02-13 | 2015-02-13 | 半导体结构及其形成方法 |
| CN201811207907.XA Active CN109273364B (zh) | 2015-02-13 | 2015-02-13 | 一种半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (3) | CN104599974B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104599974B (zh) * | 2015-02-13 | 2019-05-03 | 杰华特微电子（杭州）有限公司 | 半导体结构及其形成方法 |
| CN109119472A (zh) * | 2018-07-18 | 2019-01-01 | 北京顿思集成电路设计有限责任公司 | 一种ldmos器件结构及其制作方法 |
| CN111710723B (zh) * | 2020-07-16 | 2022-09-16 | 杰华特微电子股份有限公司 | 横向双扩散晶体管及其制造方法 |
| US12336220B2 (en) * | 2022-02-24 | 2025-06-17 | Globalfoundries Singapore Pte. Ltd. | Extended-drain metal-oxide-semiconductor devices with a gap between the drain and body wells |
| CN119069358B (zh) * | 2024-11-04 | 2025-03-25 | 浙江创芯集成电路有限公司 | 半导体结构及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103077895A (zh) * | 2012-12-19 | 2013-05-01 | 上海宏力半导体制造有限公司 | Ldmos晶体管及其形成方法 |
| CN104599974A (zh) * | 2015-02-13 | 2015-05-06 | 杰华特微电子（杭州）有限公司 | 半导体结构及其形成方法 |
| CN204464292U (zh) * | 2015-02-13 | 2015-07-08 | 杰华特微电子（杭州）有限公司 | 半导体结构 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69509494T2 (de) * | 1995-02-24 | 1999-10-07 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | Leistungsbauelement als integrierte Struktur in MOS-Technologie und Verfahren zu seiner Herstellung |
| JP2010045130A (ja) * | 2008-08-11 | 2010-02-25 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
| DE102008051245B4 (de) * | 2008-10-10 | 2015-04-02 | Austriamicrosystems Ag | Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung |
| US8963237B2 (en) * | 2011-09-17 | 2015-02-24 | Richtek Technology Corporation, R.O.C. | High voltage device and manufacturing method thereof |
| CN103208519B (zh) * | 2012-01-12 | 2015-12-09 | 上海华虹宏力半导体制造有限公司 | 与5伏cmos工艺兼容的nldmos结构及其制法 |
-
2015
- 2015-02-13 CN CN201510078210.7A patent/CN104599974B/zh active Active
- 2015-02-13 CN CN201811207907.XA patent/CN109273364B/zh active Active
- 2015-02-13 CN CN201810026243.0A patent/CN108054202B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103077895A (zh) * | 2012-12-19 | 2013-05-01 | 上海宏力半导体制造有限公司 | Ldmos晶体管及其形成方法 |
| CN104599974A (zh) * | 2015-02-13 | 2015-05-06 | 杰华特微电子（杭州）有限公司 | 半导体结构及其形成方法 |
| CN204464292U (zh) * | 2015-02-13 | 2015-07-08 | 杰华特微电子（杭州）有限公司 | 半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108054202A (zh) | 2018-05-18 |
| CN109273364A (zh) | 2019-01-25 |
| CN104599974A (zh) | 2015-05-06 |
| CN109273364B (zh) | 2021-10-01 |
| CN104599974B (zh) | 2019-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102177431B1 (ko) | 반도체 소자 | |
| US10529849B2 (en) | High-voltage semiconductor device including a super-junction doped structure | |
| US8772871B2 (en) | Partially depleted dielectric resurf LDMOS | |
| US9853146B2 (en) | Lateral double diffused MOS transistors | |
| TWI524522B (zh) | 帶有累積增益植入物之橫向雙擴散金屬氧化物半導體及其製造方法 | |
| US20160087083A1 (en) | Semiconductor device and method of fabricating same | |
| CN108807541B (zh) | 一种具有交错叉指式排列的浅槽隔离结构横向半导体器件 | |
| CN108054202B (zh) | 一种半导体结构及其形成方法 | |
| JP2018133528A (ja) | スイッチング素子とその製造方法 | |
| CN107564816A (zh) | Ldmos晶体管及其形成方法 | |
| CN104716177A (zh) | 一种改善漏电的射频ldmos器件及其制造方法 | |
| CN109830538B (zh) | Ldmos器件及其制造方法 | |
| CN101207125A (zh) | 半导体器件及其制造方法 | |
| CN104282762B (zh) | 射频横向双扩散场效应晶体管及其制作方法 | |
| CN107342325A (zh) | 一种横向双扩散金属氧化物半导体器件 | |
| CN108574014A (zh) | Ldmos器件及其制造方法 | |
| CN111785774B (zh) | Bcd工艺中cmos器件及其制造方法 | |
| CN104409500B (zh) | 射频ldmos及其制作方法 | |
| US9105721B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN115274859A (zh) | Ldmos晶体管及其制造方法 | |
| CN102694020A (zh) | 一种半导体装置 | |
| CN101110447A (zh) | 半导体结构 | |
| CN204464292U (zh) | 半导体结构 | |
| CN111725319B (zh) | 半导体器件及其制造方法 | |
| CN104752499A (zh) | 射频ldmos器件及工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province Applicant after: JOULWATT TECHNOLOGY (HANGZHOU) Co.,Ltd. Address before: Hangzhou City, Zhejiang province Yuhang District 311121 West Street warehouse before No. 1500 Building 1 room 424 Applicant before: JOULWATT TECHNOLOGY (HANGZHOU) Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province, 310030 Patentee after: Jiehuate Microelectronics Co.,Ltd. Address before: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province, 310030 Patentee before: JOULWATT TECHNOLOGY (HANGZHOU) Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |