CN110828380A - 静态存储单元的形成方法及静态存储单元 - Google Patents
静态存储单元的形成方法及静态存储单元 Download PDFInfo
- Publication number
- CN110828380A CN110828380A CN201810923960.3A CN201810923960A CN110828380A CN 110828380 A CN110828380 A CN 110828380A CN 201810923960 A CN201810923960 A CN 201810923960A CN 110828380 A CN110828380 A CN 110828380A
- Authority
- CN
- China
- Prior art keywords
- ion implantation
- forming
- opening
- drain
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 230000003068 static effect Effects 0.000 title claims abstract description 45
- 238000003860 storage Methods 0.000 title claims description 15
- 238000005468 ion implantation Methods 0.000 claims abstract description 52
- 239000000463 material Substances 0.000 claims description 48
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 35
- 229920005591 polysilicon Polymers 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 34
- 150000002500 ions Chemical class 0.000 claims description 20
- 125000006850 spacer group Chemical group 0.000 claims description 16
- -1 arsenic ions Chemical class 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910015900 BF3 Inorganic materials 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims description 2
- 239000012535 impurity Substances 0.000 description 9
- 230000005669 field effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/026—Manufacture or treatment of FETs having insulated gates [IGFET] having laterally-coplanar source and drain regions, a gate at the sides of the bulk channel, and both horizontal and vertical current flow
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/62—Fin field-effect transistors [FinFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种静态存储单元的形成方法及静态存储单元,首先单独对所述鳍部中的源极区域执行第一离子注入工艺,然后再对所述源极区域及漏极区域执行第二离子注入工艺,以形成源极和漏极,使所述源极的掺杂浓度较所述漏极的掺杂浓度大,后续对静态存储单元进行读写操作时,所述源极到所述漏极的电流与所述漏极到所述源极的电流是不相等的,即读取电流与写入电流不相等,进而降低了读/写裕量,提高了器件的可靠性和性能。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种静态存储单元的形成方法及静态存储单元。
背景技术
静态存储器中的鳍式场效应晶体管(Fin Field effect transistor,FinFET)是一种新型的金属氧化半导体场效应晶体管,相较于常规的静态存储器来说,鳍式场效晶体管的体积更小,性能更好,但是现有的鳍式场效晶体管的可靠性和性能都有待提高。
发明内容
本发明的目的在于提供一种静态存储单元的形成方法及静态存储单元,以提高现有的鳍式场效晶体管的可靠性和性能。
为了达到上述目的,本发明提供了一种静态存储单元的形成方法,所述静态存储单元的形成方法包括:
提供基底,所述基底包括衬底及形成于所述衬底上的鳍部,所述鳍部包括源极区域和漏极区域;
在所述基底上依次形成覆盖所述衬底及所述鳍部的多晶硅材料层及覆盖所述多晶硅材料层的第一介质层;
在所述第一介质层中形成对应所述源极区域的第一开口,所述第一开口暴露出部分所述多晶硅材料层;
在所述第一开口的侧壁形成第一侧墙以形成对准所述源极区域的第二开口,并执行第一离子注入工艺以对所述源极区域进行离子注入;
去除剩余的所述第一介质层、剩余的所述第一介质层下方的所述多晶硅材料层及所述第二开口下方的所述多晶硅材料层,形成对准所述源极区域的第三开口及对准所述漏极区域第四开口;
执行第二离子注入工艺以对所述源极区域及所述漏极区域进行离子注入以形成源极和漏极。
可选的,所述源极的离子注入的浓度较所述漏极的离子注入浓度高。
可选的,所述源极区域注入的离子包括砷离子和/或磷离子,所述漏极区域注入的离子包括硼离子和/或氟化硼离子。
可选的,执行所述第一离子注入工艺中,对所述源极区域进行离子注入的能量大于等于105ev;执行所述第二离子注入工艺中,对所述源极区域及所述漏极区域进行离子注入的能量小于105ev。
可选的,形成所述第三开口及所述第四开口之后,执行所述第二离子注入工艺之前,所述静态存储单元的形成方法还包括:
去除所述第一侧墙;
在所述第三开口及所述第四开口的侧壁形成第二侧墙。
可选的,所述第一侧墙的横截面宽度为10nm~15nm。
可选的,所述多晶硅材料层及所述第一介质层之间还形成有一第二介质层,所述第二介质层的材料包括氧化硅、氮化硅或氮氧化硅中的一种或多种。
可选的,所述第二介质层与所述多晶硅材料层之间及所述鳍部与所述多晶硅材料层之间均形成有栅介质层。
可选的,所述第一介质层的材料包括不定型碳或不定型硅中的一种。
本发明还提供了一种静态存储单元,所述静态存储单元中包括若干个静态存储单元,所述静态存储单元包括:
基底,所述基底包括衬底及形成与所述衬底上的鳍部,所述鳍部中形成有源极和漏极,所述源极的离子注入浓度较所述漏极的离子注入浓度大;
位于所述基底上的栅极结构,所述栅极结构位于所述源极与所述漏极之间且覆盖所述鳍部的顶壁和侧壁。
在本发明提供的静态存储单元的形成方法及静态存储单元中,首先单独对所述鳍部中的源极区域执行第一离子注入工艺,然后再对所述源极区域及漏极区域执行第二离子注入工艺,以形成源极和漏极,使所述源极的掺杂浓度较所述漏极的掺杂浓度大,后续对静态存储单元进行读写操作时,所述源极到所述漏极的电流与所述漏极到所述源极的电流是不相等的,即读取电流与写入电流不相等,进而降低了读/写裕量,提高了器件的可靠性和性能。
附图说明
图1为本发明实施例提供的静态存储单元的形成方法的流程图;
图2-图8为本发明实施例提供的采用所述静态存储单元的形成方法形成的半导体结构的剖面示意图;
其中,1-基底,11-衬底,12-鳍部,21-第一氧化层,22-第二氧化层,3-多晶硅材料层,4-第二介质层,5-第一介质层,61-第一侧墙,62-第二侧墙,71-第一开口,72-第二开口,73-第三开口,74-第四开口,81-源极,82-漏极,H-第一侧墙的截面宽度。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
参阅图1,其为本实施例提供的静态存储单元的形成方法的流程图,所述静态存储单元的形成方法包括:
S1:提供基底,所述基底包括衬底及形成于所述衬底上的鳍部,所述鳍部包括源极区域和漏极区域;
S2:在所述基底上依次形成覆盖所述衬底及所述鳍部的多晶硅材料层及覆盖所述多晶硅材料层的第一介质层;
S3:在所述第一介质层中形成对应所述源极区域的第一开口,所述第一开口暴露出部分所述多晶硅材料层;
S4:在所述第一开口的侧壁形成第一侧墙以形成对准所述源极区域的第二开口,并执行第一离子注入工艺以对所述源极区域进行离子注入;
S5:去除剩余的所述第一介质层、剩余的所述第一介质层下方的所述多晶硅材料层及所述第二开口下方的所述多晶硅材料层,形成对准所述源极区域的第三开口及对准所述漏极区域第四开口;
S6:执行第二离子注入工艺以对所述源极区域及所述漏极区域进行离子注入以形成源极和漏极。
本发明首先单独对所述鳍部中的源极区域进行一次离子注入,然后再对所述源极区域及漏极区域进行一次离子注入,以形成源极和漏极,使所述源极和漏极的掺杂浓度不同,使后续对静态存储单元进行读写操作时,所述源区到所述漏区的电流与所述漏区到所述源区的电流是不相等的,即读取电流与写入电流不相等,进而降低了读/写裕量,提高了器件的可靠性和性能。
具体的,请参阅图2-图8,其为本实施例提供的采用所述静态存储单元的形成方法形成的半导体结构的剖面示意图,接下来,将结合图2-图8对本发明提供的静态存储单元的形成方法作进一步描述。
首先,请参阅图2,提供基底1,所述基底1包括衬底11及鳍部12,本实施例中,所述衬底11为硅衬底,当然,所述衬底11的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟,所述衬底11还可以是绝缘体上的硅衬底或者绝缘体上的锗衬底等,可选的,所述鳍部12的材料与所述衬底11的材料相同。具体地,形成所述基底1的步骤包括:提供一硅材料层,在所述硅材料层上形成图形化的硬掩膜层,以所述硬掩模层为掩膜,刻蚀所述硅材料层,形成多个分立的凸起,所述凸起即为鳍部12,刻蚀后的所述硅材料层作为衬底11,进一步,所述鳍部12的侧壁与所述衬底11的表面相垂直,即所述鳍部12的顶部尺寸等于底部尺寸,在其他实施例中,所述鳍部12的顶部尺寸还可以小于其底部尺寸,进一步,所述鳍部12包括交错排布的源极区域及漏极区域,即,所述鳍部12上的源极区域及漏极区域是以源极区域-漏极区域-源极区域-漏极区域的形式交替设置的。
接着请参阅图3,在所述基底1上依次形成第一氧化层21、多晶硅材料层3、第二氧化层22及第二介质层4,所述第一氧化层21覆盖所述鳍部12的顶壁和侧壁,所述多晶硅材料层3覆盖所述第一氧化层21,所述第二氧化层22覆盖所述多晶硅材料层3,所述第一氧化层21及所述第二氧化层22均为栅介质层,其作用是隔离和保护所述多晶硅材料层3,所述第一氧化层21及所述第二氧化层22的材料均为高k介质材料,其中,高k栅介质材料指的是相对介电常数大于氧化硅的相对介电常数的栅介质材料,例如HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO2或Al2O3。所述第二介质层4覆盖所述第二氧化层22,其材料可以是氧化硅、氮化硅或氮氧化硅中的一种或多种,所述第二介质层4可以作为一层硬掩膜层,在后续的刻蚀工艺中起到保护多晶硅材料层3的作用。接着在所述第二介质层4上形成第一介质层5,所述第一介质层5的材料可以是不定型材料,例如不定型碳和/或不定形硅等。形成所述第一氧化层21、多晶硅材料层3、第二氧化层22、第二介质层4及第一介质层5的方法可以是化学气相沉积、物理气相沉积或者原子层沉积,本发明不作限制。
接下来,请参阅图4-图5,采用刻蚀的工艺去除部分所述第一介质层5,形成若干个第一开口71,使所述第一介质层5被图形化,其中,所述第一开口71的位置可以对应所述鳍部12的源极区域,且,所述第一开口71的尺寸可以较所述源极区域的尺寸略大一些,为后续形成的第一侧墙61留出位置。然后如图5所示,在所述第一开口71的侧壁形成第一侧墙61,以形成第二开口72,可以理解的是,所述第一侧墙61占据了所述第一开口71内的一部分,导致所述第一开口71的尺寸减小,进而形成所述第二开口72,所述第二开口72仍然对准所述源极区域。可选的,还可以对所述第一侧墙61进行退火工艺,以增强所述第一侧墙61的致密性,进一步,所述第一侧墙61的截面宽度H与后续形成的栅极的长度可以保持一致,可选的,所述第一侧墙61的截面宽度H为10nm~15nm,当然,所述第一侧墙61的截面宽度H可以根据实际需要形成的器件的栅极的长度进行调整,这里不再一一举例。
请继续参阅图5,以所述第一侧墙61及剩余的所述第一介质层5为掩膜,向所述鳍部12的源极区域执行第一离子注入工艺,注入的杂质离子为N型的杂质离子,例如砷(AS)离子和/或磷(P)离子,而被所述第一侧墙61及剩余的所述第一介质层5挡住的部分所述鳍部12,则没有掺杂进杂质离子。进一步,此时所述鳍部12上方仍有多个较厚的膜层,所述第一离子注入工艺的注入能量可以较大一些,例如大于等于100000eV,以保证离子注入的深度,使所述杂质离子被注入鳍部12中。
接下来请参阅图6,首先去除剩余的所述第一介质层5,然后再刻蚀以去除所述第二开口72下方及剩余的所述第一介质层5下方的第二介质层4、第二氧化层22及多晶硅材料层3,以形成第三开口73及第四开口74,而仅有所述第一侧墙61下方的第二介质层4、第二氧化层22及多晶硅材料层3则被保留,此时剩余的多晶硅材料层3作为栅电极,与后续在所述多晶硅材料层3的侧壁上形成保护的侧墙及栅介质层一同构成栅极结构。如图6所示,所述第三开口73对准所述源极区域,所述第四开口74对准所述漏极区域。
接着,请参阅图7-图8,去除所述第一侧墙61并在所述第三开口73及所述第四开口74的侧壁形成第二侧墙62,再对所述第二侧墙62进行退火工艺,所述第二侧墙62的材料与所述第一侧墙61的材料可以均为氧化硅,以保护所述多晶硅材料层3的侧壁,这样,所述多晶硅材料层3的四周都被绝缘材料隔离及保护住。最后请参阅图8,对所述第三开口73对准的源极区域及所述第四开口73对准的漏极区域执行第二离子注入工艺,使所述源极区域形成源极81,而漏极区域形成漏极82。此时,由于所述源极区域进行了两次离子注入(第一离子注入工艺及第二离子注入工艺),而所述漏极区域则只进行了一次离子注入(第二离子注入工艺),形成的所述源区81的离子注入浓度较所述漏区82的离子注入浓度大。进一步,对所述源极区域进行两次离子注入的杂质离子可以保持一致,而在所述漏极区域注入的杂质离子可以是P型杂质离子,例如是硼(B)离子和/或氟化硼(BF2)离子。而由于此时所述鳍部12上方只有一层第一氧化层21,所述第二离子注入工艺的离子注入的能量可以相应减少,例如可以小于100000eV。
通过两次离子注入工艺后,所述源极81的杂质离子浓度大于所述漏极82的杂质离子浓度,进而,在读/写的时候,所述源极81流向所述漏极82的电流与所述漏极82流向所述源极81的电流是不相等的,即读取电流与写入电流不相等,进而降低了读/写裕量,提高了器件的可靠性和性能。
本实施例还提供了一种静态存储单元,所述静态存储单元采用上述静态存储单元的形成方法形成。
具体的,如图8所示,所述静态存储单元包括基底1,所述基底1包括衬底11及形成与所述衬底11上的鳍部12,所述鳍部12中形成有源极81和漏极82,所述源极81的离子注入浓度较所述漏极82的离子注入浓度大;位于所述基底1上的栅极结构,所述栅极结构位于所述源极81与所述漏极82之间且覆盖所述鳍部12的顶壁和侧壁。
可选的,所述栅极结构包括由多晶硅材料构成的栅电极及围绕所述栅电极的栅介质层及第二侧墙,所述栅介质层及所述第二侧墙用于保护所述栅电极不受损伤。
综上,在本发明实施例提供的静态存储单元的形成方法及静态存储单元中,首先单独对所述鳍部中的源极区域执行第一离子注入工艺,然后再对所述源极区域及漏极区域执行第二离子注入工艺,以形成源极和漏极,使所述源极的掺杂浓度较所述漏极的掺杂浓度大,后续对静态存储单元进行读写操作时,所述源极到所述漏极的电流与所述漏极到所述源极的电流是不相等的,即读取电流与写入电流不相等,进而降低了读/写裕量,提高了器件的可靠性和性能。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。
Claims (10)
1.一种静态存储单元的形成方法,其特征在于,所述静态存储单元的形成方法包括:
提供基底,所述基底包括衬底及形成于所述衬底上的鳍部,所述鳍部包括源极区域和漏极区域;
在所述基底上依次形成覆盖所述衬底及所述鳍部的多晶硅材料层及覆盖所述多晶硅材料层的第一介质层;
在所述第一介质层中形成对应所述源极区域的第一开口,所述第一开口暴露出部分所述多晶硅材料层;
在所述第一开口的侧壁形成第一侧墙以形成对准所述源极区域的第二开口,并执行第一离子注入工艺以对所述源极区域进行离子注入;
去除剩余的所述第一介质层、剩余的所述第一介质层下方的所述多晶硅材料层及所述第二开口下方的所述多晶硅材料层,形成对准所述源极区域的第三开口及对准所述漏极区域第四开口;
执行第二离子注入工艺以对所述源极区域及所述漏极区域进行离子注入以形成源极和漏极。
2.如权利要求1所述的静态存储单元的形成方法,其特征在于,所述源极的离子注入的浓度较所述漏极的离子注入浓度高。
3.如权利要求2所述的静态存储单元的形成方法,其特征在于,所述源极区域注入的离子包括砷离子和/或磷离子,所述漏极区域注入的离子包括硼离子和/或氟化硼离子。
4.如权利要求1所述的静态存储单元的形成方法,其特征在于,执行所述第一离子注入工艺中,对所述源极区域进行离子注入的能量大于等于105ev;执行所述第二离子注入工艺中,对所述源极区域及所述漏极区域进行离子注入的能量小于105ev。
5.如权利要求1所述的静态存储单元的形成方法,其特征在于,形成所述第三开口及所述第四开口之后,执行所述第二离子注入工艺之前,所述静态存储单元的形成方法还包括:
去除所述第一侧墙;
在所述第三开口及所述第四开口的侧壁形成第二侧墙。
6.如权利要求1所述的静态存储单元的形成方法,其特征在于,所述第一侧墙的横截面宽度为10nm~15nm。
7.如权利要求1所述的静态存储单元的形成方法,其特征在于,所述多晶硅材料层及所述第一介质层之间还形成有一第二介质层,所述第二介质层的材料包括氧化硅、氮化硅或氮氧化硅中的一种或多种。
8.如权利要求7所述的静态存储单元的形成方法,其特征在于,所述第二介质层与所述多晶硅材料层之间及所述鳍部与所述多晶硅材料层之间均形成有栅介质层。
9.如权利要求1所述的静态存储单元的形成方法,其特征在于,所述第一介质层的材料包括不定型碳或不定型硅中的一种。
10.一种静态存储单元,其特征在于,所述静态存储单元包括:
基底,所述基底包括衬底及形成与所述衬底上的鳍部,所述鳍部中形成有源极和漏极,所述源极的离子注入浓度较所述漏极的离子注入浓度大;
位于所述基底上的栅极结构,所述栅极结构位于所述源极与所述漏极之间且覆盖所述鳍部的顶壁和侧壁。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810923960.3A CN110828380B (zh) | 2018-08-14 | 2018-08-14 | 静态存储单元的形成方法及静态存储单元 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810923960.3A CN110828380B (zh) | 2018-08-14 | 2018-08-14 | 静态存储单元的形成方法及静态存储单元 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110828380A true CN110828380A (zh) | 2020-02-21 |
CN110828380B CN110828380B (zh) | 2022-06-17 |
Family
ID=69547321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810923960.3A Active CN110828380B (zh) | 2018-08-14 | 2018-08-14 | 静态存储单元的形成方法及静态存储单元 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110828380B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115942739A (zh) * | 2023-01-19 | 2023-04-07 | 合肥晶合集成电路股份有限公司 | Sram器件及其制作方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5648286A (en) * | 1996-09-03 | 1997-07-15 | Advanced Micro Devices, Inc. | Method of making asymmetrical transistor with lightly doped drain region, heavily doped source and drain regions, and ultra-heavily doped source region |
KR20030018644A (ko) * | 2001-08-30 | 2003-03-06 | 주식회사 하이닉스반도체 | 디램 셀 제조방법 |
US20080012062A1 (en) * | 2006-07-14 | 2008-01-17 | Samsung Electronics Co., Ltd. | Eeprom device and method of fabricating the same |
CN101325200A (zh) * | 2007-05-25 | 2008-12-17 | 旺宏电子股份有限公司 | 存储单元及其制造方法 |
CN102044433A (zh) * | 2009-10-10 | 2011-05-04 | 复旦大学 | 一种混合源漏场效应晶体管及其制备方法 |
US20150137264A1 (en) * | 2012-01-31 | 2015-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET Body Contact and Method of Making Same |
US20150206874A1 (en) * | 2014-01-20 | 2015-07-23 | Samsung Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
US9391204B1 (en) * | 2015-03-12 | 2016-07-12 | International Business Machines Corporation | Asymmetric FET |
US20160218010A1 (en) * | 2015-01-23 | 2016-07-28 | Bok-Young LEE | Method of forming minute patterns and method of manufacturing a semiconductor device using the same |
US20170358592A1 (en) * | 2016-06-14 | 2017-12-14 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
-
2018
- 2018-08-14 CN CN201810923960.3A patent/CN110828380B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5648286A (en) * | 1996-09-03 | 1997-07-15 | Advanced Micro Devices, Inc. | Method of making asymmetrical transistor with lightly doped drain region, heavily doped source and drain regions, and ultra-heavily doped source region |
KR20030018644A (ko) * | 2001-08-30 | 2003-03-06 | 주식회사 하이닉스반도체 | 디램 셀 제조방법 |
US20080012062A1 (en) * | 2006-07-14 | 2008-01-17 | Samsung Electronics Co., Ltd. | Eeprom device and method of fabricating the same |
CN101325200A (zh) * | 2007-05-25 | 2008-12-17 | 旺宏电子股份有限公司 | 存储单元及其制造方法 |
CN102044433A (zh) * | 2009-10-10 | 2011-05-04 | 复旦大学 | 一种混合源漏场效应晶体管及其制备方法 |
US20150137264A1 (en) * | 2012-01-31 | 2015-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET Body Contact and Method of Making Same |
US20150206874A1 (en) * | 2014-01-20 | 2015-07-23 | Samsung Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
US20160218010A1 (en) * | 2015-01-23 | 2016-07-28 | Bok-Young LEE | Method of forming minute patterns and method of manufacturing a semiconductor device using the same |
US9391204B1 (en) * | 2015-03-12 | 2016-07-12 | International Business Machines Corporation | Asymmetric FET |
US20170358592A1 (en) * | 2016-06-14 | 2017-12-14 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115942739A (zh) * | 2023-01-19 | 2023-04-07 | 合肥晶合集成电路股份有限公司 | Sram器件及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110828380B (zh) | 2022-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103985636B (zh) | 调整多阈值电压的FinFET/三栅极沟道掺杂 | |
CN107045987B (zh) | 具有在源极/漏极区域中的扩散阻挡层的设备 | |
CN109427582B (zh) | 半导体结构及其形成方法 | |
US9985039B2 (en) | Semiconductor device and method of manufacturing the same | |
CN106601750B (zh) | 带有u型沟槽的半浮栅存储器件及制备方法 | |
CN110534433B (zh) | 半导体结构及其形成方法 | |
JP5956033B1 (ja) | メモリセル、半導体集積回路装置、および半導体集積回路装置の製造方法 | |
US20150115371A1 (en) | Finfet semiconductor structures and methods of fabricating same | |
CN107958907B (zh) | 一种具有u型沟槽的半浮栅存储器件及其制造方法 | |
US10177246B2 (en) | Semiconductor structure and fabrication method thereof | |
CN106920740B (zh) | 鳍部掺杂方法及鳍式场效应晶体管的制作方法 | |
CN110828380B (zh) | 静态存储单元的形成方法及静态存储单元 | |
CN108807179B (zh) | 半导体结构及其形成方法 | |
CN109148447B (zh) | 半导体结构及其形成方法 | |
CN108281485B (zh) | 半导体结构及其形成方法 | |
CN103515205B (zh) | 一种FinFET沟道掺杂方法 | |
CN106971977B (zh) | 半导体装置及其制造方法 | |
CN110718582A (zh) | 半导体结构及其形成方法 | |
CN105826381A (zh) | 鳍式场效应晶体管及其形成方法 | |
CN109427681B (zh) | 半导体结构及其形成方法 | |
CN104733536B (zh) | 薄膜晶体管及其制造方法 | |
CN110034022A (zh) | 半导体结构及其形成方法 | |
CN109671777B (zh) | 半导体结构及其形成方法 | |
CN111785689A (zh) | Cmos器件及其形成方法 | |
CN111477625A (zh) | 一种基于缺陷俘获材料的半浮栅存储器及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |